CN117637636A - 一种保护芯片的功率半导体封装结构及其制备方法 - Google Patents

Abstract

本发明公开了一种保护芯片的功率半导体封装结构及其制备方法，该封装结构包括引线框架、芯片以及塑封体，引线框架包括基岛和管脚，芯片设置于基岛上，芯片通过键合线与管脚连接，芯片的上表面和侧表面、以及管脚的周侧表面均涂覆有聚酰亚胺有机硅胶；基岛、键合线以及靠近基岛的管脚一端均被封装于塑封体内，管脚另一端从塑封体侧面伸出。该封装结构通过对芯片、管脚涂覆聚酰亚胺有机硅胶，实现对芯片的保护，提高了产品的良品率和可靠性，该制备方法可以与现有的半导体功率器件封装的上芯和压焊工艺结合，该方法操作流程简单，便于量产。

Description

一种保护芯片的功率半导体封装结构及其制备方法

技术领域

本发明涉及半导体功率器件封装制造领域，具体涉及一种保护芯片的功率半导体封装结构及其制备方法。

背景技术

随着半导体功率器件的使用，市场上对功率器件体积、质量等级要求越来越高。目前在实验过程或恶劣的环境中，功率器件存在性能劣化、产品不良率上升以及可靠性下降等问题。导致功率器件出现上述问题的原因有以下三方面：

一、封装体内部结构分层，容易产生水汽腐蚀芯片、电极焊点或产品的热传导效果不好，热量无法迅速传导出去，造成芯片烧毁；

二、产品受热，各部分材料热膨胀系数不匹配而引起热应力导致芯片应力集中失效；

三、封装塑封料中存在Na⁺、Cl^-等离子污染物，会引起芯片电性能下降或失效。

发明内容

本发明提供一种保护芯片的功率半导体封装结构及其制备方法，目的是解决背景技术中存在的上述问题。

本发明提供的技术方案如下：

一种保护芯片的功率半导体封装结构，包括：

引线框架、芯片以及塑封体，所述引线框架包括间隔设置的基岛和管脚，所述芯片设置于所述基岛上，所述芯片通过键合线与所述管脚连接，所述芯片的上表面包含电极开窗和芯片侧表面、以及所述管脚的周侧表面均涂覆有聚酰亚胺有机硅胶；

所述基岛、所述键合线以及靠近所述基岛的所述管脚一端均被封装于所述塑封体内，所述管脚另一端从所述塑封体侧面伸出。

进一步地，所述基岛上表面涂覆有芯片粘接材料，所述芯片通过所述芯片粘接材料固定于所述基岛上。

进一步地，所述基岛的面积大于所述芯片的面积，所述芯片设置于所述基岛的上表面一侧，所述基岛的上表面另一侧形成散热面；

所述管脚设置于靠近所述芯片的所述基岛一侧。

进一步地，所述基岛的表面或周侧设置有锁胶孔或锁胶槽。

进一步地，所述塑封体的每个侧面为由第一斜面和第二斜面构成的棱形，所述第一斜面与所述第二斜面之间的夹角大于90°。

进一步地，所述芯片设置于所有所述第一斜面与所述第二斜面的分界面上，所述管脚从所述第一斜面引出，所述基岛设置于形成第二斜面的所述塑封体内。

进一步地，所述基岛为铜合金材质；

所述聚酰亚胺有机硅胶的涂覆厚度范围为20um-50um。

同时，本发明还提供一种功率半导体封装结构的制备方法，用于制备上述的保护芯片的功率半导体封装结构，包括以下步骤：

进行上芯和压焊工艺，通过粘接材料在基岛上粘接好芯片，焊接好键合线；

对芯片、管脚进行聚酰亚胺有机硅胶涂覆，涂覆时覆盖整个所述芯片和所述管脚与塑封料接触的地方，涂覆完成后进行加热固化形成聚酰亚胺有机硅胶膜；

进行塑封工艺，得到塑封体，再进行切筋成型工艺，使所述管脚满足表贴或直插于PCB，与PCB实现电气连接。

与现有技术相比，本发明的有益效果是：

1.本发明提供了保护芯片的功率半导体封装结构，通过对芯片、管脚进行涂覆聚酰亚胺有机硅胶，实现对芯片的保护，提高产品的良品率和可靠性，同时还具有以下好处：一、由于聚酰亚胺有机硅胶对硅片、铜、环氧树脂塑封料等材料具有很好的粘结性能可提高合金铜引线框架与塑封料、芯片与塑封料之间粘接力，可减少封装体内部结构分层，减少产品内部空气、水汽，同时提高产品的散热能力；二、聚酰亚胺有机硅胶有良好的抗干扰性能可阻止封装塑封料中Na⁺、Cl^-、水汽对芯片的污染；三、聚酰亚胺有机硅胶的低弹性可缓和塑封体与其它部件给芯片的热应力或扭曲应力；四、聚酰亚胺有机硅胶的耐溶剂性，低温稳定性在功率半导体制成工序中对于各种清洗剂有很强的抵抗能力，可实现对功率半导体的良好封装，保护器件内部的互连以及防止芯片、电极焊点受到机械和化学损伤；

2.本发明提供了一种功率半导体封装结构的制备方法，该制备方法可以与现有的半导体功率器件封装的上芯和压焊工艺结合，该方法操作流程简单，便于量产。由于该制备方法通过对芯片、管脚进行涂覆聚酰亚胺有机硅胶，制备的半导体器件具有更高的良品率和可靠性。

附图说明

图1为本发明提供的保护芯片的功率半导体封装结构的结构示意图一；

图2为本发明提供的保护芯片的功率半导体封装结构的结构示意图二；

图3为本发明提供的功率半导体封装结构的制备方法的流程图。

附图标记如下：

1-塑封体，2-聚酰亚胺有机硅胶，3-键合线，4-芯片，5-芯片粘接材料，6-基岛，7-管脚，8-芯片电极开窗。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，下面所描述的实施例是本申请的一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。

因此，以下结合附图提供的本申请实施例的详细描述旨在仅仅表示本申请的选定实施例，并非限制本申请要求保护的范围。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的其他所有实施例，都属于本申请保护的范围。

需要理解的是，在本发明的实施方式的描述中，术语“第一”、“第二”、等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个所述特征。

在本发明的实施方式的描述中，需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明的实施方式中的具体含义。

参阅图1、图2，本发明提供了一种保护芯片的功率半导体封装结构，包括：

引线框架、芯片4以及塑封体1，引线框架包括间隔设置的基岛6和管脚7，芯片4设置于基岛6上，芯片4通过键合线3与管脚7连接，芯片4的上表面和侧表面、以及管脚7的周侧表面均涂覆有聚酰亚胺有机硅胶2。在芯片4上设置有多个芯片电极开窗8。

键合线3将芯片4的各个芯片电极开窗8与相对应的管脚7连接起来，进行电信号的传导。

基岛6、键合线3以及靠近基岛6的管脚7一端均被封装于塑封体1内，管脚7另一端从塑封体1侧面伸出。

功率半导体内部芯片4的各个电极都在表面或者背面，而器件需要插装或者贴装到各类板子上，所以封装后需要通过管脚7安全可靠的把芯片4的各个电极引出来。管脚7为框架骨架的一部分，用于引出芯片4电极，直插或表贴于PCB，与PCB实现电气连接。

本发明通过聚酰亚胺有机硅胶2对芯片4进行涂覆，有以下几方面的作用：一、增强与塑封料的结合力，减少分层；

二、防止封装塑封料中Na⁺、Cl^-、水汽对芯片4和芯片电极开窗8的污染；

三、聚酰亚胺有机硅胶2的低弹性缓和塑封体1与其它部件给芯片4的热应力或扭曲应力。

聚酰亚胺有机硅胶2对管脚7进行涂覆，提高管脚7与塑封料之间粘接力，解决塑封料从管脚7剥离问题，并且稳固键合线3与管脚7、芯片电极开窗8结合的焊点，提高焊点可靠性。

可选的，基岛6上表面涂覆有芯片粘接材料5，芯片4通过芯片粘接材料5固定于基岛6上。

芯片粘接材料5是连接芯片4与基岛6的介质，首要的作用是固定芯片4。芯片粘接材料5在芯片4与金属框架之间将两者连接起来，需要形成一个严密的连接层，为后续引线键合、塑封甚至于成品上机引用提供稳固的基础。

可选的，基岛6的面积大于芯片4的面积，芯片4设置于基岛6的上表面一侧，基岛6的上表面另一侧形成散热面。

管脚7设置于靠近芯片4的基岛6一侧。

可选的，基岛6的表面或周侧设置有锁胶孔或锁胶槽。

本实施例中，可以根据需要在基岛6的表面或周侧设置有锁胶孔或锁胶槽，提高塑封料与基岛6之间的结合强度。

可选的，塑封体1的每个侧面为由第一斜面和第二斜面构成的棱形，第一斜面与第二斜面之间的夹角大于90°。

塑封体1是产品外形的主要部分，目的是保护内部芯片4与电路连接，并且隔离不同电极，起到与外部绝缘作用。

可选的，芯片4设置于所有第一斜面与第二斜面的分界面上，管脚7从第一斜面引出，基岛6设置于形成第二斜面的塑封体1内。

可选的，基岛6为铜合金材质。

基岛6为框架骨架的一部分，材质主要以铜合金为主，为芯片4提供载体并可以散发芯片4工作的一部分热量。

聚酰亚胺有机硅胶2的涂覆厚度范围为20um-50um，具体厚度可根据产品大小，芯片大小进行调整。

本发明通过对芯片4、管脚7进行涂覆聚酰亚胺有机硅胶2，实现对芯片4的保护，提高产品的良品率和可靠性，同时还具有以下好处：一、由于聚酰亚胺有机硅胶2对硅片、铜、环氧树脂塑封料等材料具有很好的粘结性能可提高合金铜引线框架与塑封料、芯片4与塑封料之间粘接力，可减少封装体1内部结构分层，减少产品内部空气、水汽，同时提高产品的散热能力；二、聚酰亚胺有机硅胶2有良好的抗干扰性能可阻止封装塑封料中Na+、Cl-、水汽对芯片4的污染；三、聚酰亚胺有机硅胶2的低弹性可缓和塑封体1与其它部件给芯片4的热应力或扭曲应力；四、聚酰亚胺有机硅胶2的耐溶剂性，低温稳定性在功率半导体制成工序中对于各种清洗剂有很强的抵抗能力，可实现对功率半导体的良好封装，保护器件内部的互连以及防止芯片4、焊点受到机械和化学损伤。

图3示出了一种功率半导体封装结构的制备方法，用于制备上述保护芯片的功率半导体封装结构，包括以下步骤：

步骤100、进行上芯和压焊工艺，通过粘接材料在基岛6上粘接好芯片4，焊接好键合线3。

需要说明的是，步骤100中，进行的上芯和压焊工艺是常规半导体功率器件封装的上芯和压焊工艺。

步骤200、对芯片4、管脚7进行聚酰亚胺有机硅胶2涂覆，涂覆时覆盖包含芯片电极开窗8的整个芯片4和管脚7与塑封料接触的地方，涂覆完成后进行加热固化形成聚酰亚胺有机硅胶膜。

步骤300、进行塑封工艺，得到塑封体1，再进行切筋成型工艺，使管脚7满足表贴或直插于PCB，与PCB实现电气连接。

综上所述，本发明提供的上述制备方法可以与现有的半导体功率器件封装的上芯和压焊工艺结合，该方法操作流程简单，便于量产。

以上所述，仅为本申请的最优具体实施方式，但本申请的保护范围并不局限于此，任何在本申请揭露的技术范围内的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (8)

1.一种保护芯片的功率半导体封装结构，其特征在于，包括：

引线框架、芯片以及塑封体，所述引线框架包括间隔设置的基岛和管脚，所述芯片设置于所述基岛上，所述芯片通过键合线与所述管脚连接，所述芯片的上表面和侧表面、以及所述管脚的周侧表面均涂覆有聚酰亚胺有机硅胶；

所述基岛、所述键合线以及靠近所述基岛的所述管脚一端均被封装于所述塑封体内，所述管脚另一端从所述塑封体侧面伸出。

2.根据权利要求1所述的保护芯片的功率半导体封装结构，其特征在于：

所述基岛上表面涂覆有芯片粘接材料，所述芯片通过所述芯片粘接材料固定于所述基岛上。

3.根据权利要求1所述的保护芯片的功率半导体封装结构，其特征在于：

所述基岛的面积大于所述芯片的面积，所述芯片设置于所述基岛的上表面一侧，所述基岛的上表面另一侧形成散热面；

所述管脚设置于靠近所述芯片的所述基岛一侧。

4.根据权利要求1-3任一所述的保护芯片的功率半导体封装结构，其特征在于：

所述基岛的表面或周侧设置有锁胶孔或锁胶槽。

5.根据权利要求4所述的保护芯片的功率半导体封装结构，其特征在于：

所述塑封体的每个侧面为由第一斜面和第二斜面构成的棱形，所述第一斜面与所述第二斜面之间的夹角大于90°。

6.根据权利要求5所述的保护芯片的功率半导体封装结构，其特征在于：

所述芯片设置于所有所述第一斜面与所述第二斜面的分界面上，所述管脚从所述第一斜面引出，所述基岛设置于形成第二斜面的所述塑封体内。

7.根据权利要求5或6所述的保护芯片的功率半导体封装结构，其特征在于：

所述基岛为铜合金材质；

所述聚酰亚胺有机硅胶的涂覆厚度范围为20um-50um。

8.一种功率半导体封装结构的制备方法，用于制备如权利要求1-7任一项所述的保护芯片的功率半导体封装结构，其特征在于，包括以下步骤：

进行上芯和压焊工艺，通过粘接材料在基岛上粘接好芯片，焊接好键合线；

对芯片、管脚进行聚酰亚胺有机硅胶涂覆，涂覆时覆盖整个所述芯片和所述管脚与塑封料接触的地方，涂覆完成后进行加热固化形成聚酰亚胺有机硅胶膜；

进行塑封工艺，得到塑封体，再进行切筋成型工艺，使所述管脚满足表贴或直插于PCB，与PCB实现电气连接。