JPH07211833A - 樹脂モールド型半導体装置 - Google Patents
樹脂モールド型半導体装置Info
- Publication number
- JPH07211833A JPH07211833A JP6014839A JP1483994A JPH07211833A JP H07211833 A JPH07211833 A JP H07211833A JP 6014839 A JP6014839 A JP 6014839A JP 1483994 A JP1483994 A JP 1483994A JP H07211833 A JPH07211833 A JP H07211833A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- resin
- metal frame
- semiconductor device
- molded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体素子が発生する熱応力にて、信頼性が
劣化しないような構造の半導体装置を得る。 【構成】 半導体素子４を搭載する領域２を凹状あるい
は、壁によるカコミ構造とした金属フレーム１に半導体
素子４を搭載し、レジンを該半導体素子４に被装後、樹
脂モールド成形する。樹脂８の熱的応力が半導体素子に
影響するのを防止し、信頼性の高い樹脂モールド型半導
体装置が得られる。
劣化しないような構造の半導体装置を得る。 【構成】 半導体素子４を搭載する領域２を凹状あるい
は、壁によるカコミ構造とした金属フレーム１に半導体
素子４を搭載し、レジンを該半導体素子４に被装後、樹
脂モールド成形する。樹脂８の熱的応力が半導体素子に
影響するのを防止し、信頼性の高い樹脂モールド型半導
体装置が得られる。
Description
【０００１】
【産業上の利用分野】本発明は主として樹脂封止型の大
電力用半導体装置に関するものである。
電力用半導体装置に関するものである。
【０００２】
【従来の技術】従来の樹脂封止型半導体装置は低価格化
の要求目的により、それ以前の金属パッケージ型半導体
装置に置換えられて出現したものである。金属パッケー
ジ型半導体装置に比べ樹脂モールド型半導体装置は信頼
性の点では、やや劣るが価格面では著しいメリットが認
められる為、近年の大電力用半導体の多くがこの方式に
変わりつつある。しかし最近は、利用者側の更なる要求
として、大電力化と高信頼性が樹脂モールド型半導体装
置にも望まれる様になってきた。従来の樹脂封止型半導
体装置の構成は、平坦な金属フレームに、比較的小さな
半導体素子をろう付けにより搭載し、各電極にリードワ
イヤーを熔接した後、半導体素子をエポキシ系樹脂によ
りトランスファー成形を施して半導体装置に完成すると
いうものであった。
の要求目的により、それ以前の金属パッケージ型半導体
装置に置換えられて出現したものである。金属パッケー
ジ型半導体装置に比べ樹脂モールド型半導体装置は信頼
性の点では、やや劣るが価格面では著しいメリットが認
められる為、近年の大電力用半導体の多くがこの方式に
変わりつつある。しかし最近は、利用者側の更なる要求
として、大電力化と高信頼性が樹脂モールド型半導体装
置にも望まれる様になってきた。従来の樹脂封止型半導
体装置の構成は、平坦な金属フレームに、比較的小さな
半導体素子をろう付けにより搭載し、各電極にリードワ
イヤーを熔接した後、半導体素子をエポキシ系樹脂によ
りトランスファー成形を施して半導体装置に完成すると
いうものであった。
【０００３】最近上述の様な利用者側の要求を満たす
為、大電力の大面積半導体素子を搭載した場合、従来の
技術内容では、特に熱歪による特性劣化が大きな問題と
なっている。すなわち従来の構造で大電力の大面積半導
体素子を搭載した半導体装置は、金属フレームの熱膨張
係数による応力が、該大面積半導体素子（主としてシリ
コンの部分）に加わり該大面積半導体素子を湾曲させよ
うと働く。更に、半導体素子のエポキシ系樹脂による成
形の後は、樹脂と該大面積半導体素子との接着が極めて
良好である為、該大面積半導体素子の該エポキシ系樹脂
に接した面では、該エポキシ系樹脂の熱膨張係数に従う
応力が半導体素子に加わることになる。更に大面積半導
体素子のダイシング面に関しては、上記エポキシ系樹脂
の膨張により半導体素子を横にすべらそうとする応力が
加わる。以上の様な主として３種類の別々の応力が複雑
に半導体素子に加わる為、結果的には半導体素子のリー
ク電流特性が劣化し、半導体素子の母材（シリコン）自
体に剥離や亀裂が発生し破損に到ることもある。
為、大電力の大面積半導体素子を搭載した場合、従来の
技術内容では、特に熱歪による特性劣化が大きな問題と
なっている。すなわち従来の構造で大電力の大面積半導
体素子を搭載した半導体装置は、金属フレームの熱膨張
係数による応力が、該大面積半導体素子（主としてシリ
コンの部分）に加わり該大面積半導体素子を湾曲させよ
うと働く。更に、半導体素子のエポキシ系樹脂による成
形の後は、樹脂と該大面積半導体素子との接着が極めて
良好である為、該大面積半導体素子の該エポキシ系樹脂
に接した面では、該エポキシ系樹脂の熱膨張係数に従う
応力が半導体素子に加わることになる。更に大面積半導
体素子のダイシング面に関しては、上記エポキシ系樹脂
の膨張により半導体素子を横にすべらそうとする応力が
加わる。以上の様な主として３種類の別々の応力が複雑
に半導体素子に加わる為、結果的には半導体素子のリー
ク電流特性が劣化し、半導体素子の母材（シリコン）自
体に剥離や亀裂が発生し破損に到ることもある。
【０００４】図４に従来構造に関する断面概略説明図を
示す。半導体素子は金属フレームにろう付けされてお
り、金属フレームの熱膨張係数による水平方向の力ｆ1
の応力を受ける。又エポキシ樹脂による力は半導体素子
の表面にそって水平方向に加わる力ｆ2とダイシング面
を押す力ｆ3とが存在し、これらは各々の材料が半導体
素子（主としてシリコン）の熱膨張係数とどのくらい違
うかによって複雑に作用する。結果としては半導体素子
に歪を与え剥離やクラックを発生させていた。
示す。半導体素子は金属フレームにろう付けされてお
り、金属フレームの熱膨張係数による水平方向の力ｆ1
の応力を受ける。又エポキシ樹脂による力は半導体素子
の表面にそって水平方向に加わる力ｆ2とダイシング面
を押す力ｆ3とが存在し、これらは各々の材料が半導体
素子（主としてシリコン）の熱膨張係数とどのくらい違
うかによって複雑に作用する。結果としては半導体素子
に歪を与え剥離やクラックを発生させていた。
【０００５】
【発明が解決しようとする課題】本発明の課題は、この
様な従来法の課題を解消した低価格でありながら大電力
の使用に於て高信頼性を有する樹脂モールド型半導体装
置を提供することにある。
様な従来法の課題を解消した低価格でありながら大電力
の使用に於て高信頼性を有する樹脂モールド型半導体装
置を提供することにある。
【０００６】
【課題を解決するための手段】本発明は、上述の課題を
解消するため、金属フレームに半導体素子を搭載した
後、樹脂モールド成形により封止して成る樹脂モールド
型半導体装置に於て、該金属フレーム上の該半導体素子
の搭載領域を、該半導体素子の厚みと同程度以上の深さ
にて凹状構造とする。或いは、該金属フレーム上の該半
導体素子の搭載領域を該半導体素子の厚みと同程度以上
の高さ寸法を持つ連続した突起状壁で囲まれた構造とす
る。上記２種類の金属フレームのどちらか一方の金属フ
レームを使用して樹脂モールド型半導体装置を、次のよ
うな製造方法にて製造する。上記の金属フレームに半導
体素子を搭載し、電極間にリードワイヤーを溶接した
後、シリコーンゴム系のレジンを、該半導体素子に被装
し、更に該レジンの外表面に樹脂モールド成形を行なっ
た樹脂モールド型半導体装置である。
解消するため、金属フレームに半導体素子を搭載した
後、樹脂モールド成形により封止して成る樹脂モールド
型半導体装置に於て、該金属フレーム上の該半導体素子
の搭載領域を、該半導体素子の厚みと同程度以上の深さ
にて凹状構造とする。或いは、該金属フレーム上の該半
導体素子の搭載領域を該半導体素子の厚みと同程度以上
の高さ寸法を持つ連続した突起状壁で囲まれた構造とす
る。上記２種類の金属フレームのどちらか一方の金属フ
レームを使用して樹脂モールド型半導体装置を、次のよ
うな製造方法にて製造する。上記の金属フレームに半導
体素子を搭載し、電極間にリードワイヤーを溶接した
後、シリコーンゴム系のレジンを、該半導体素子に被装
し、更に該レジンの外表面に樹脂モールド成形を行なっ
た樹脂モールド型半導体装置である。
【０００７】
【作用】本発明の手段を用いることにより、半導体素子
に加わる熱応力のうち、成形樹脂の歪による応力成分を
フレキシブルなシリコーンゴム系レジンで緩和する為、
熱応力の影響を避ける事ができる。又半導体素子のダイ
シング面からのすべり方向の成分の応力は、フレームの
くぼみ、又は素子を囲む突起状壁によって防げられる為
これも避けられる。結局３種類の応力成分のうち、残る
のは金属フレームの熱膨張係数に従う応力の影響のみと
なり、この応力は素子を湾曲させる力となるが、本来半
導体素子（主としてシリコン）は優れた弾性体であり、
上記２方向の応力が無くなり単純な一方向の応力だけな
ら、それ程特性の劣化や破損に到らずに済むのである。
に加わる熱応力のうち、成形樹脂の歪による応力成分を
フレキシブルなシリコーンゴム系レジンで緩和する為、
熱応力の影響を避ける事ができる。又半導体素子のダイ
シング面からのすべり方向の成分の応力は、フレームの
くぼみ、又は素子を囲む突起状壁によって防げられる為
これも避けられる。結局３種類の応力成分のうち、残る
のは金属フレームの熱膨張係数に従う応力の影響のみと
なり、この応力は素子を湾曲させる力となるが、本来半
導体素子（主としてシリコン）は優れた弾性体であり、
上記２方向の応力が無くなり単純な一方向の応力だけな
ら、それ程特性の劣化や破損に到らずに済むのである。
【０００８】
【実施例】以下図面を参照しながら本発明内容につき詳
述する。図１は、本発明の請求範囲第１項に記述した構
造の一実施例の半導体素子搭載用金属フレーム１の平面
図を示し、図１（ａ）は無酸素銅を材質とし板状の中央
の半導体素子搭載領域２を切削加工によりくぼませた構
造である。くぼみの形状は長さ１０ｍｍ×巾１２ｍｍ×
深さ０．５ｍｍである。表面はＮｉメッキ処理である。
図１（ｂ）は図１（ａ）のＡ−Ａ断面図である。図１
（ｃ）は請求範囲第２項に記述した構造の一実施例であ
る。突起状側壁３を、平板状金属フレーム１に銀ろう付
けした形状である。側壁の形状は内寸法長さ１０ｍｍ×
巾１２ｍｍ×高さ０．５ｍｍ、外寸法は長さ１１ｍｍ×
巾１３ｍｍ×高さ０．５ｍｍである。図１（ｄ）は図１
（ｃ）のＢ−Ｂ断面図である。当然、これら上記図１
（ａ）、図１（ｃ）に示す構造の金属フレーム１は材質
や作成手段は制限されるものではない。図２は図１の金
属フレーム１に高さ８ｍｍ×巾１０ｍｍ×高さ０．３ｍ
ｍの寸法の、大電力静電誘導型半導体素子４（Ｓｔａｔ
ｉｃ Ｉｎｄｕｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒ；以
下ＳＩＴと略称する）をろう付けし、電極接続用Ａｌワ
イヤーを超音波ボンダーにて熔接した状態を示す。
述する。図１は、本発明の請求範囲第１項に記述した構
造の一実施例の半導体素子搭載用金属フレーム１の平面
図を示し、図１（ａ）は無酸素銅を材質とし板状の中央
の半導体素子搭載領域２を切削加工によりくぼませた構
造である。くぼみの形状は長さ１０ｍｍ×巾１２ｍｍ×
深さ０．５ｍｍである。表面はＮｉメッキ処理である。
図１（ｂ）は図１（ａ）のＡ−Ａ断面図である。図１
（ｃ）は請求範囲第２項に記述した構造の一実施例であ
る。突起状側壁３を、平板状金属フレーム１に銀ろう付
けした形状である。側壁の形状は内寸法長さ１０ｍｍ×
巾１２ｍｍ×高さ０．５ｍｍ、外寸法は長さ１１ｍｍ×
巾１３ｍｍ×高さ０．５ｍｍである。図１（ｄ）は図１
（ｃ）のＢ−Ｂ断面図である。当然、これら上記図１
（ａ）、図１（ｃ）に示す構造の金属フレーム１は材質
や作成手段は制限されるものではない。図２は図１の金
属フレーム１に高さ８ｍｍ×巾１０ｍｍ×高さ０．３ｍ
ｍの寸法の、大電力静電誘導型半導体素子４（Ｓｔａｔ
ｉｃ Ｉｎｄｕｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒ；以
下ＳＩＴと略称する）をろう付けし、電極接続用Ａｌワ
イヤーを超音波ボンダーにて熔接した状態を示す。
【０００９】図２（ａ），（ｂ）は図１（ａ）の構造の
金属フレーム１を、図２（ｃ），（ｄ）は図１（ｃ）の
金属フレーム１を使用している。金属フレーム１にＳＩ
Ｔ４のろう付けは、融点２１５℃のＡｇ−Ｓｎ系ろう材
を使用し、温度３５０℃×時間５分の条件でＨ2中にて
熔接を実施した。リードワイヤーとなるＡｌワイヤーは
直径２５０μｍの細線を使用し、ゲート電極リードワイ
ヤー５、ソース電極リードワイヤー６を構成した。金属
フレーム１はそのままドレイン電極となる。図３は本発
明の請求範囲請求項５の一実施例を示し、図１及び図２
に示された通りの金属フレーム１にＳＩＴ４をろう付け
し、各電極のリードワイヤーを接続した状態に、更にフ
レキシブルなシリコーンゴム系のジャンクションコーテ
ィングレジン、商品名ＴＳＪ−３１５５（東芝シリコー
ン製）７を半導体素子の搭載領域２の内側にＳＩＴ４を
埋込む様に塗布硬化させ、更にその外被面にエポキシ樹
脂８、商品名ＥＭＥ−５１００（住友ベークライト製）
にてトランスファーモールド成形を施した状態を示す。
図３（ａ），（ｂ）は図２（ａ）を、図３（ｃ），
（ｄ）は図２（ｃ）を利用した例である。
金属フレーム１を、図２（ｃ），（ｄ）は図１（ｃ）の
金属フレーム１を使用している。金属フレーム１にＳＩ
Ｔ４のろう付けは、融点２１５℃のＡｇ−Ｓｎ系ろう材
を使用し、温度３５０℃×時間５分の条件でＨ2中にて
熔接を実施した。リードワイヤーとなるＡｌワイヤーは
直径２５０μｍの細線を使用し、ゲート電極リードワイ
ヤー５、ソース電極リードワイヤー６を構成した。金属
フレーム１はそのままドレイン電極となる。図３は本発
明の請求範囲請求項５の一実施例を示し、図１及び図２
に示された通りの金属フレーム１にＳＩＴ４をろう付け
し、各電極のリードワイヤーを接続した状態に、更にフ
レキシブルなシリコーンゴム系のジャンクションコーテ
ィングレジン、商品名ＴＳＪ−３１５５（東芝シリコー
ン製）７を半導体素子の搭載領域２の内側にＳＩＴ４を
埋込む様に塗布硬化させ、更にその外被面にエポキシ樹
脂８、商品名ＥＭＥ−５１００（住友ベークライト製）
にてトランスファーモールド成形を施した状態を示す。
図３（ａ），（ｂ）は図２（ａ）を、図３（ｃ），
（ｄ）は図２（ｃ）を利用した例である。
【００１０】図３に示す様な本発明の構造を採れば、従
来の様な３種類の応力のうち、エポキシ樹脂による２方
向成分応力（ｆ2，ｆ3）の影響が防止できる様になり、
特性劣化やＳＩＴ４からのエポキシ樹脂の剥離、或いは
クラック発生を防止できるのである。表１に本発明の一
実施例の樹脂モールド型半導体装置を試験した結果を示
す。従来構造との比較で効果を表わしてある。本発明に
よる試料の不合格は出ていない。特に熱的なテスト項目
で効果が見られている。
来の様な３種類の応力のうち、エポキシ樹脂による２方
向成分応力（ｆ2，ｆ3）の影響が防止できる様になり、
特性劣化やＳＩＴ４からのエポキシ樹脂の剥離、或いは
クラック発生を防止できるのである。表１に本発明の一
実施例の樹脂モールド型半導体装置を試験した結果を示
す。従来構造との比較で効果を表わしてある。本発明に
よる試料の不合格は出ていない。特に熱的なテスト項目
で効果が見られている。
【００１１】
【表１】
【００１２】
【発明の効果】以上説明したように、本発明によれば、
高価な温度補償板等を用いたり、熱膨張係数を合わせた
りといった複雑な手段を何ら用いること無く、金属フレ
ームに凹部を設けた構造と、安価なトランスファーモー
ルド成形方法で極めて安定して金属フレームに大面積の
半導体素子を搭載でき、大電力、高信頼性の樹脂モール
ド型半導体装置を実現することが可能となる。
高価な温度補償板等を用いたり、熱膨張係数を合わせた
りといった複雑な手段を何ら用いること無く、金属フレ
ームに凹部を設けた構造と、安価なトランスファーモー
ルド成形方法で極めて安定して金属フレームに大面積の
半導体素子を搭載でき、大電力、高信頼性の樹脂モール
ド型半導体装置を実現することが可能となる。
【図１】図１（ａ）は、本発明の請求範囲第１項による
内容の金属フレームの平面図。図１（ｂ）は、図１
（ａ）のＡ−Ａ断面図。図１（ｃ）は、本発明の請求範
囲第２項の金属フレームの平面図。図１（ｄ）は図１
（ｃ）のＢ−Ｂ断面図。
内容の金属フレームの平面図。図１（ｂ）は、図１
（ａ）のＡ−Ａ断面図。図１（ｃ）は、本発明の請求範
囲第２項の金属フレームの平面図。図１（ｄ）は図１
（ｃ）のＢ−Ｂ断面図。
【図２】図２（ａ）は、半導体素子を図１（ａ）の金属
フレームに搭載しリードワイヤーを接続した状態を示す
平面図。図２（ｂ）は、図２（ａ）のＣ−Ｃ断面図。図
２（ｃ）は、半導体素子を図１（ｃ）の金属フレームに
搭載しリードワイヤーを接続した状態を示す平面図。図
２（ｄ）は、図２（ｃ）のＤ−Ｄ断面図。
フレームに搭載しリードワイヤーを接続した状態を示す
平面図。図２（ｂ）は、図２（ａ）のＣ−Ｃ断面図。図
２（ｃ）は、半導体素子を図１（ｃ）の金属フレームに
搭載しリードワイヤーを接続した状態を示す平面図。図
２（ｄ）は、図２（ｃ）のＤ−Ｄ断面図。
【図３】図３（ａ）は、図２（ａ）の半導体素子を使用
し樹脂成形して完成された樹脂モールド型半導体素子の
平面図。図３（ｂ）は、図３（ａ）のＥ−Ｅ断面図。図
３（ｃ）は、図２（ｃ）の半導体素子を使用し樹脂成形
して完成された樹脂モールド型半導体素子の平面図。図
３（ｄ）は図３（ｃ）のＦ−Ｆ断面図。
し樹脂成形して完成された樹脂モールド型半導体素子の
平面図。図３（ｂ）は、図３（ａ）のＥ−Ｅ断面図。図
３（ｃ）は、図２（ｃ）の半導体素子を使用し樹脂成形
して完成された樹脂モールド型半導体素子の平面図。図
３（ｄ）は図３（ｃ）のＦ−Ｆ断面図。
【図４】従来構造の断面略図である。
１ 金属フレーム ２ 半導体素子の搭載領域 ３ 突起状側壁 ４ 半導体素子 ５ ゲート電極リードワイヤー ６ ソース電極リードワイヤー ７ ジャンクションコーティングレジン（シリコーン
ゴム系） ８ 樹脂（引例ではエポキシ樹脂）
ゴム系） ８ 樹脂（引例ではエポキシ樹脂）
Claims (5)
- 【請求項１】 金属フレームに半導体素子を搭載した
後、樹脂モールド成形により封止して成る樹脂モールド
型半導体装置に於て、該金属フレーム上の該半導体素子
の搭載領域が、該半導体素子の厚みと同程度以上の深さ
にて凹状とした構造を特徴とする半導体素子搭載用の金
属フレーム。 - 【請求項２】 金属フレームに半導体素子を搭載した
後、樹脂モールド成形により封止して成る樹脂モールド
型半導体装置に於て、該金属フレーム上の該半導体素子
の搭載領域が、該半導体素子の厚みと同程度以上の高さ
寸法をもつ、連続した突起状壁で囲まれた構造をなすこ
とを特徴とする半導体素子搭載用の金属フレーム。 - 【請求項３】 請求項１記載の金属フレームに半導体素
子を搭載することを特徴とする樹脂モールド型半導体装
置。 - 【請求項４】 請求項２記載の金属フレームに半導体素
子を搭載することを特徴とする樹脂モールド型半導体装
置。 - 【請求項５】 請求項１の金属フレーム、或いは請求項
２の金属フレームに半導体素子を搭載し、電極間にリー
ドワイヤーを溶接した後、シリコーンゴム系のレジンを
該半導体素子に被装し、更に該レジンの外表面に樹脂モ
ールド成形を行なうことを特徴とする樹脂モールド型半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6014839A JPH07211833A (ja) | 1994-01-12 | 1994-01-12 | 樹脂モールド型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6014839A JPH07211833A (ja) | 1994-01-12 | 1994-01-12 | 樹脂モールド型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07211833A true JPH07211833A (ja) | 1995-08-11 |
Family
ID=11872212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6014839A Pending JPH07211833A (ja) | 1994-01-12 | 1994-01-12 | 樹脂モールド型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07211833A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014027266A (ja) * | 2012-06-20 | 2014-02-06 | Asahi Kasei Electronics Co Ltd | 半導体パッケージおよびその製造方法 |
| JP2015231027A (ja) * | 2014-06-06 | 2015-12-21 | 住友電気工業株式会社 | 半導体装置 |
| CN117637636A (zh) * | 2024-01-26 | 2024-03-01 | 华羿微电子股份有限公司 | 一种保护芯片的功率半导体封装结构及其制备方法 |
-
1994
- 1994-01-12 JP JP6014839A patent/JPH07211833A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014027266A (ja) * | 2012-06-20 | 2014-02-06 | Asahi Kasei Electronics Co Ltd | 半導体パッケージおよびその製造方法 |
| JP2015231027A (ja) * | 2014-06-06 | 2015-12-21 | 住友電気工業株式会社 | 半導体装置 |
| CN117637636A (zh) * | 2024-01-26 | 2024-03-01 | 华羿微电子股份有限公司 | 一种保护芯片的功率半导体封装结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4048670A (en) | Stress-free hall-cell package | |
| US7179686B2 (en) | Manufacturing method of semiconductor device | |
| US7239016B2 (en) | Semiconductor device having heat radiation plate and bonding member | |
| US6803667B2 (en) | Semiconductor device having a protective film | |
| US5583371A (en) | Resin-sealed semiconductor device capable of improving in heat radiation characteristics of resin-sealed semiconductor elements | |
| JP7352753B2 (ja) | 半導体モジュール | |
| JP7352763B1 (ja) | 半導体モジュール | |
| JP2006066813A (ja) | 半導体装置 | |
| US20210358877A1 (en) | Semiconductor device having a contact clip with a contact region having a convex shape and method for fabricating thereof | |
| JP7354475B1 (ja) | 半導体モジュール | |
| US20230077964A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP3601529B2 (ja) | 半導体装置 | |
| JP2004014599A (ja) | 半導体装置およびその製造方法 | |
| JP4038173B2 (ja) | 電力用半導体装置 | |
| JPH07211833A (ja) | 樹脂モールド型半導体装置 | |
| CA2766240A1 (en) | Electrode base | |
| WO2022080072A1 (ja) | 半導体モジュール | |
| JP2007027261A (ja) | パワーモジュール | |
| CN112889148B (zh) | 具有自由浮动封装概念的功率半导体装置 | |
| US11823985B2 (en) | Leadframe, semiconductor device, and method for manufacturing semiconductor device | |
| JP7495225B2 (ja) | 半導体装置 | |
| JP7422696B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| EP4258346A1 (en) | Thermal performance improvement and stress reduction in semiconductor device modules | |
| EP4345873A1 (en) | Wafer composite, semiconductor device and methods of manufacturing a semiconductor circuit | |
| JPH10214960A (ja) | 半導体装置 |