CN213635958U - 复合封装结构及复合封装结构模块 - Google Patents
复合封装结构及复合封装结构模块 Download PDFInfo
- Publication number
- CN213635958U CN213635958U CN202021583643.0U CN202021583643U CN213635958U CN 213635958 U CN213635958 U CN 213635958U CN 202021583643 U CN202021583643 U CN 202021583643U CN 213635958 U CN213635958 U CN 213635958U
- Authority
- CN
- China
- Prior art keywords
- layer
- copper substrate
- chip
- package structure
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本创作提供一种复合封装结构及复合封装结构模块,其中复合封装结构包含芯片层,其表面设有导接层;铜基板,其表面设有导电区及固晶区;结合层,设于铜基板该表面,且该导电区与该导接层电连接;以及封装层,覆盖该铜基板与该芯片层,以及对该铜基板进行压焊,使该铜基板、结合层与芯片层间重叠后,经纵向和/或横向移除及分割处理,可构成封装结构模块。上述的复合封装结构能构造成大型铜基板封装结构模块及微型铜基板封装结构模块只需各自进行一次封装处理,即可完成前述两者之一,且能解决封装构件的不同尺寸,封装结构易发生电性不良、热传导不佳,各层定位对准不同等情况,使得提供简化封装处理过程并大幅提高良率。
Description
技术领域
本创作有关一种复合封装结构及复合封装结构模块,尤其涉及一种用于微型铜基封装结构模块及大型铜基封装结构模块作为多功能构件的主体封装处理构成。
背景技术
现有电子零件要求功能的密集化,例如尺寸缩小化、传热快、散热佳,符合环保要求外,安全、效率的管理更为重要考量。不同的电子封装结构具有不同的电性、导热、散热等能力。以表面安装型元件(Surface Mount Device)构装成电子设备,广泛使用如二极管、晶体管、电阻以及电容等之现有封装体,大致有导线型有引脚封装(1eaded package)、无引脚的扁平封装(flat-pack leadless package)以及倒装焊芯片封装(flip-chip package)等数种常见型态。因此不同电子封装结构各自凭借复杂的封装工艺组构形成。
虽然,市面上已有诸如应用于分立电路(discrete circuit)组件的导线型或扁平封装结构为例,所采用对策不外是改变传导金属材料之导电、散热材料特性,缩短热传距离等考量,但碍于现行的零件外观、尺寸要求因此设计者根据设计需求通常执行制程是选择以小型设备为之。然而,前述现有封装技术在于设计者根据设计需求通常使用上下夹层式基板来进行定位对准,如此不仅使得现有封装工艺的叠层结构已经很有局限,其中工作环境要求严苛、且需耗较高的封装成本,也是棘手问题。
另外,诸如构制电子设备的核心半导体而言,以二极管为例,在半导体芯片上结合的二极管的功能核心,芯片需要密封,晶线的所有表面都必须进行电绝缘,而且,其他处理工艺还包含打线接合、芯片接合或是模封工艺等。在这些结合处理要求下,执行此类晶圆级或面板级处理制程通常需要大型设备。再者,此类大型设备需要较大的资金投入及编配较多人力执行,因此并不符合成本效益及市场各层级广泛需求。
甚者,现行设备/系统也都仅是单一执行小型封装结合工艺、或大型封装结合工艺,如此一来,设备/系统如何同时具有执行小型封装结合工艺及大型封装结合工艺 (大电流、高功率密度应用需求),并兼具有可简洁完成结合加工处理且以最大限度地降低设备成本和整体制造成本,已成为该领域研究人员目前面临的挑战。除此之外,还必须满足可消散各自制程在正常运行时产生不同热量之高效散热,同时系统在执行小型封装结合工艺或大型封装结合工艺时,由于各层的材料不同,膨胀系数也不同,因此当现有封装体受到温度过高或过长影响下,各层贴合后未溶接时易因移动或震动产生移位或脱落而造成脱层现象,或者使得水气及空气进入封装体,导致现有封装体易产生短路现象而造成电性不良、热传导不佳,各层定位对准不同等问题都必须有效解决,而且未来还必须达到简化封装过程并提高结合生产良率,才能符合经济效益,满足市场实际需求。
实用新型内容
本创作的目的在于提供一种复合封装结构及复合封装结构模块,可用于组构成微型铜基封装结构模块及大型铜基封装结构模块,同时前述两者结构都使用单一铜基板作为基板,并各自进行一次封装(Package)处理即可构成有前述两者之一。能有效克服现有的封装构造存在的缺陷,以及解决现有封装在生产工艺中,封装构件的不同尺寸,封装结构易产生脱层现象,导致容易发生短路、导电性不良、热传导不佳,各层定位对准不同等情况,提供可简化封装操作过程并大幅提高良率,而提高产量且提供处理操作稳定性。
本创作的另一目的在于提供一种复合封装结构及复合封装结构模块,可实现铜基板与芯片层间相互牢固地电性连接(共晶接合),及强化密封处理的接合强度,达到芯片(或电路元件等)牢固电连接及密封的效果。同时,该封装层使每对两电极彼此间隔开且不相接触,用以对两电极产生绝缘围坝且具有防止短路功效。
本创作实施例公开一种复合封装结构,包括:芯片层,该芯片层表面设有导接层;铜基板,该铜基板的第一表面设有导电区及固晶(Die Bonding)区;结合层,设置于该铜基板第一表面,其中,该铜基板表面上该导电区与该芯片层的该导接层电连接;以及封装层,通过规定处理使该封装层覆设于该铜基板与该芯片层,并使该铜基板与该芯片层间压合连接,使该铜基板、该结合层与该芯片层间重叠后,可形构成封装结构。
优选地,根据该芯片层的芯片大小、数量来设定该铜基板的形状和尺寸,以及该固晶区在该铜基板上的位置。
优选地,该芯片层可为单个芯片,也可以包含有多个芯片,每个该芯片层的该导接层设有若干对电路两极,用以电性连接该铜基板的导电区。
优选地,该导电区在该铜基板的该表面预设布线,该布线设有若干对电路两极的导电凸点,该固晶区与该导电区重叠。
优选地,该固晶区的范围大于该导电区的范围。
优选地,该结合层设以导电银胶为胶装材料,且该结合层设于该导电区。
优选地,该铜基板与该芯片层进行规定处理设为模塑工艺。
优选地,该封装层设以绝缘胶为密封封装材料。
优选地,该封装层的尺寸小于该铜基板的该固晶区的尺寸。
优选地,该封装层填充包覆在设有该芯片层的该铜基板,使该封装层用以实现对该芯片层、与该铜基板的密覆保护。
优选地,该封装置位于该铜基板的该布线的每对两电极之间,使两电极间彼此隔开并不相接触。
优选地,更包括:铜基块,形成于该铜基板的另一表面并显露于该封装层,其与该导电区电性连接;以及保护层,覆设于露出该封装层的该铜基块表面。
优选地,更包括大型铜基板封装结构模块,其以该芯片层的若干芯片为单位进行切割处理并移开而构成。
优选地,更包括微型铜基板封装结构模块,其以该芯片层的一芯片为单位进行切割处理并移开而构成。
本创作实施例也公开一种复合封装结构模块,包括:芯片层,该芯片层表面设有导接层;铜基板,该铜基板的表面设有导电区及固晶区,其中,该导电区在该铜基板该表面预设布线;结合层,设置于该铜基板的该表面,其中,该铜基板的该导电区与该芯片层的该导接层电连接;封装层,通过模塑处理使该封装层覆设于该铜基板、该导电区与该芯片层、该导接层,并使该铜基板与该芯片层间压合连接,形构成为封装结构;该铜基板的另一表面通过蚀刻工艺被局部除去至少部分,使该铜基板包含除了该导电区之外的部分是显露于该封装层的铜基块;以及该铜基板沿着该固晶区通过切割工艺切割该封装层,形成所需的封装结构模块。
优选地,根据该芯片层的芯片大小、数量设定该铜基板的形状和尺寸,以及该固晶区在该铜基板上的位置。
优选地,该芯片层可为单个芯片,也可以包含多个芯片,每一芯片的该导接层设有电路两极,用以电性连接该铜基板的导电区。
优选地,该导电区在该铜基板的该表面预设布线,该布线形成若干对电路两极的导电凸点,该固晶区与该导电区重叠。
优选地,该铜基板与该芯片层间是通过压焊处理据以压合连接,而该压焊处理是应用金丝球压焊工艺热压合焊接该铜基板与该芯片层。
优选地,更包括:缓冲件,该缓冲件设在该铜基板的该表面上。
优选地,该封装层填满设于该铜基板的该布线每对两电极之间,使两电极间彼此隔开并不相接触。
优选地,更包括:保护层,覆设显露于该封装层的该铜基块表面,用以避免铜氧化,利于实现与外部基板电连接。
优选地,该铜基块为先减薄该铜基板至一定厚度,再利用蚀刻工艺对应该导电区位置移除该铜基块凸出该封装层的部分所构成,并使该铜基块的部分位于该封装层是与该封装层表面齐平或凸出。
优选地,以一切割刀具,对该芯片层以若干芯片为单位,沿着该芯片层的周边边缘切割该封装层并移开,构成为大型铜基板封装结构。
优选地,以一切割刀具,对该芯片层以一芯片为单位,沿着各该芯片层的周边边缘切割该封装层并移开,构成为微型铜基板封装结构。
优选地,更包括:该铜基板该表面进行清洗处理掉模塑废料。
优选地,更包括:该封装结构通过测试处理以完成结构。
据此,综合上述,本创作实施例所公开的复合封装结构及复合封装结构模块,其中,复合封装结构可用于组构成大型铜基板封装结构模块及微型铜基板封装结构模块之各自进行一次封装处理,即可完成前述两者之一,且能解决封装构件的不同尺寸问题,并能避免封装结构产生脱层现象,发生短路、导电性不良、热传导不佳,各层定位对准不同等情况,提供简化封装过程并大幅提高良率,以提高产量且提供制程稳定性。
为更进一步了解本创作的特征及技术内容,请参阅以下有关本创作的详细说明与附图,然而附图仅提供参考与说明用,并非用来对本创作的保护范围作任何的限制。
附图说明
图1为本创作复合封装服务系统的架构示意图。
图2为本创作实施例中的铜基板和芯片层的结构示意图。
图3为本创作实施例中铜基板和芯片层进行贴装结合后的结构示意图。
图4为本创作实施例中铜基板和芯片层进行模塑封装完成后的结构示意图。
图5A、图5B为图4进行蚀刻后的结构示意图。
图6A、图6B配合图2至图5B为本创作实施例二中铜基板和芯片层组构成微型铜基板封装结构模块的示意图。
图7、图8A、图8B为本创作实施例三中铜基板和芯片层形成大型铜基板封装结构的备制示意图。
图9A、图9B为本创作实施例三中铜基板和芯片层组构成大型铜基板封装结构模块的示意图。
附图标记列表:100-复合封装结构;10-芯片层;11-导接层;20-铜基板;201- 第一表面;202-第二表面;21-导电区;211-布线(形成若干对两电极的导电凸点); 22、22’-固晶区;23-缓冲件(如焊球);24-铜基块;30-结合层;40-封装层;50- 保护层;100’-微型铜基板封装结构;100”-大型铜基板封装结构;R1-微型铜基板封装结构模块;R2-大型铜基板封装结构模块;T-切割工艺。
具体实施方式
请参阅图1及图2至图9A、图9B所示,其为本创作的多个实施例,公开揭露本创作包含有复合封装结构100及复合封装结构模块,但本创作不受限于此;其中,复合封装结构可用于形构成大型铜基板封装结构模块及微型铜基板封装结构模块之各自进行一次封装处理,即可完成前述两者之一,架构示意如图1所示。需先说明的是,本创作实施例对应附图所提及的相关数量、外型,以及各种特定的处理工艺和材料等例子,仅用来具体地说明本创作的实施方式,以便于了解本创作的内容,而非用来局限本创作的保护范围。但是本领域普通技术人员可以意识到其他处理技术的可应用特性和/或其他材料的应用,是不脱离本创作的保护范围。
[实施例一]
如图2所示,本创作提供一种复合封装结构100及根据该复合封装结构100所构造成的复合封装结构模块。如图1、图2至图5A、图5B,本创作复合封装结构 100包含有芯片层10;铜基板20;结合层30,设置于该铜基板20的表面,用于将该铜基板20与该芯片层10适当电连接;以及封装层40,通过规定处理使该封装层 40覆设于该铜基板20与该芯片层10且使两者间压合连接,令该铜基板20、该结合层30与该芯片层10间重叠后,形构成复合封装结构100。具体实施描述如下。
上述芯片层10,设为预定形成,该芯片层10的表面设有导接层11。在本实施例中,该芯片层10包含一上表面、一下表面、及于下表面设置该导接层11,该导接层11根据芯片数量、形状、大小而设计,且该芯片层10可以为单个的芯片,则该导接层11设有电路两极,该芯片层10也可以包含有多个芯片,则该导接层11 设有若干对(组)电路两极。具体地,当该芯片层10包含有多个芯片时,所述多个芯片的大小可设计为大小不一,应当理解的是,考虑到封装的整体稳固性,通常将较小的芯片围设在较大的芯片外围为佳,但本创作并不局限之。
上述铜基板20,该铜基板20的第一表面201设有导电区21及固晶区22。在本实施例中,该导电区21在铜基板20的第一表面201上预设有布线211,该布线 211根据该芯片层10的芯片数量形成若干对(组)电路两极的导电凸点(形成两个不同极的导电凸点)以实现层间电连接。该固晶区22与该导电区21重叠,其中,该固晶区22的范围大于该导电区21的范围。结构如图3所示。
为了进一步优化上述技术方案,根据所需封装的芯片大小,形状、数量等因素来确定设置该铜基板20的形状与尺寸,通常将较大的芯片设置在铜基板20中央,同时,应根据所需的铜基板20长度,在芯片之间预留出合适的空间。也就是说,根据芯片大小,形状、数量等因素确定设置该导电区21的范围,并使相邻导电区 21之间预留出合适的空间,以便于后续工艺中胶装、压焊、模塑、切割等处理方式的有效实现。
上述结合层30,设置在该铜基板20的第一表面201,通过该结合层30将芯片层10黏合到铜基板20上。具体实施,该结合层30设以导电银胶作为胶装基材,且结合层30设于该铜基板20的导电区21且涂布于该布线211上,使上述每一芯片其上的两电极通过结合层(导电银胶)30分别与对应的导电区21的布线211电连接,实现芯片层10与铜基板20之间的电连接,且使该铜基板20与芯片层10之间形成可密封空间。完成该结合层30与铜基板20贴装后的结构如图3所示。
上述封装层40及其压合处理,通过规定处理而使封装层40覆设于铜基板20 与芯片层10且使两者间压合连接。在一具体实施中,对该铜基板20的第一表面201 与芯片层10进行规定处理,该规定处理设为模塑工艺,包含将封装层40覆设并密封该铜基板20、导电区21与芯片层10、导接层11,以及对该铜基板20通过压焊工艺处理而使铜基板20与芯片层10间压合焊接,实现相互牢固地电性连接,如此即形构成初步的封装结构。完成模塑封装后的结构如图4所示。
为了进一步优化上述规定处理(如模塑工艺处理)技术方案,更包含有如下具体实施:
在一具体实施中,在芯片层10装设在铜基板20上后,再于该铜基板20具有芯片层10的第一表面201通过压焊处理以凸设有缓冲件(如焊球)23;如本领域人员所理解,该缓冲件(如焊球)23也可以预先设置在铜基板20上,上述的顺序对封装没有影响。更详细的说,由于芯片较薄,所以该焊球(缓冲件)23的高度不小于所述芯片层10的高度,且缓冲件(如焊球)23位于铜基板20的固晶区22内,这样才能进行如下述具有安全性与可靠性的封装处理。
在一具体实施中,使该缓冲件(如焊球)23的顶部齐平。
在一具体实施中,当上述结合层30(导电银胶)固化或干燥后,该封装层40可以流体状或粉末状的绝缘材料(如以绝缘胶作为密封封装基材)覆盖于铜基板20 第一表面201、焊球23及芯片层10的外部,并填充该铜基板20的导电区21(含布线211的导电凸点)与芯片层10的导接层11之间的空隙,使绝缘材料固结后形成覆盖并密封导电区21及芯片层10的绝缘封装层40。由此封装层40可实现对该芯片层10、导电区21的布线211以及与导电区21的布线211连接的导接层11的密封保护。再应用金丝球压焊工艺进行上述热压合焊接步骤,以实现该铜基板20 与芯片层10间相互牢固地电性连接(共晶接合),及强化密封的接合强度,同时达到芯片密封及封装的效果。其中,该封装层40的尺寸小于铜基板20的固晶区22 的尺寸。其中,该封装置40位于该铜基板20的布线211中每对两电极之间并填满,使每对两电极彼此间隔开且不相接触,用以对两电极产生绝缘围坝且具有防止短路功效。由此,通过采用封装层40之填充及缓冲件(如焊球)23之支撑可以分散芯片层10表面承受的应力,并在进行封装层40填充和压焊固化之后的模塑封装,将整体封住,可提高整个封装结构的承受能力,进而提高整个封装后产品的可靠性。
为了进一步优化上述封装层40的封装技术方案,通过一模封模具用以上下夹住铜基板20、芯片层10和焊球23,进行塑封时该焊球23顶部可被模具部分磨/压平,但磨平后该焊球23高度仍高于芯片层10的高度使其可作为支撑该模封模具以隔开该芯片层10,当封装层40覆盖填充后,使该铜基板20与芯片层10间压合焊接成型为封装结构,并使该焊球23顶面(指部分磨/压平后)与所述封装层40的顶面设呈平齐。
为了进一步优化上述封装层40的封装技术方案,上述绝缘封装层40可用以防御辐射、水气、氧气,以及外力破坏芯片层10。适用的绝缘材料除了上述绝缘胶之外,例如环氧树脂、聚亚树脂等,或者一些在固结成形为绝缘封装层40时不会影响芯片性质的硅化物、氧化物、环氧树脂,或者,例如是硅胶等无毒性高分子聚合物,当其覆盖于各芯片层10与导电区21的周围,除了加强各芯片层10与导电区21的覆盖率及密封性,更不会对人体产生危害。
通过上述构件,本实施例一的组合实施,即初步形构成封装结构。
再者,为了进一步优化上述技术方案,该铜基板20通过清洗处理掉该第一表面201上模塑废料。在一具体实施中,用于清洗处理的基材可以使用有机溶剂,或者其他具有清洗效果的材剂。完成清洗后的封装结构如图4所示。
为了进一步优化上述技术方案,该铜基板20的第二表面202通过蚀刻工艺被局部除去铜基板20下方至少部分(含第二表面202),使留下部分包含除了该导电区21之外及显露于该封装层40的铜基块24。完成蚀刻后的结构如图5A所示铜基块24的部分显露于该封装层40且与该封装层40外表面齐平,或如图5B所示铜基块24的部分凸出于该封装层40外。
为了进一步优化上述蚀刻技术方案,更包含有如下具体实施:
在一具体实施中,设置有保护层50,覆设在显露于该封装层40的该铜基块24 的表面,用以避免铜氧化,利于实现后续与外部基板电连接。其中,保护层50可以是绝缘树脂、有机树脂,或其他基材。
在一具体实施中,形构成该铜基块24是通过蚀刻工艺,先减薄该铜基板20至一定厚度,再利用蚀刻工艺对应该导电区21位置(指布线211中每对电极形成的导电凸点位置)进行蚀刻移除该铜基块201凸出该封装层40外的部分,使该铜基块 24显露于该封装层40的部分可以是与该封装层40外表面齐平,便于该保护层50 覆设在显露于该封装层40的该铜基块24表面,以防止铜基块24氧化,如图5A所示。当然,该铜基块24的部分也可以是凸露出该封装层40外,使保护层50覆盖在凸露出该封装层40外的该铜基块24的部分外表面,达到防止铜基块24氧化效果,如图5B所示。特别说明的是,根据所封装芯片后被使用于标的物之不同,在蚀刻处理该铜基板时或许还留有极微细少的部分铜基板,故保护层50同时也可覆盖于露出该封装层40的该极微细少的部分铜基板处,以防止氧化。
为了进一步优化上述技术方案,该铜基板20沿着该固晶区22外围通过切割工艺T切割该封装层40,即形成所需的封装结构模块。进行切割的结构如图5A、图 5B,以及切割后的封装结构模块如图6A、图6B所示。
为了进一步优化上述技术方案,通过测试处理以完成该封装结构。
[实施例二]
请参阅图6A、图6B并配合图1至图5A、图5B所示,其为本创作的实施例二,本实施例二采用微型铜基板封装结构100’(根据复合封装结构100)构造成多个微型铜基板封装结构模块R1的示意图。在本实施例二中,具体实施与上述实施例一基本相同,(如图1、图2至图5A、图5B所示)。两者相同之处则不再加以赘述,而本实施例二与上述实施一的区别在于,根据所要封装芯片的数量和形状不同,在设计该铜基板的形状时灵活改变铜基板的形状、长度,区别之具体实施如下所述:
如图6A、图6B所示,本实施例二微型铜基板封装结构100’和处理技术方案所构成的微型铜基板封装结构模块R1。根据如图2至图6A、图6B所示的上述技术方案中,设有预定成形的芯片层10及其上具有导接层11,导接层11上设有若干对(组)电路两极。设有铜基板20,其表面设有多个导电区21及多个固晶区22,其中,该固晶区22的范围大于该导电区21的范围,在一具体实施中,最主要是一个固晶区22对应一个导电区21并相重叠,其用以固设一个芯片,且固晶区22与导电区21之间预留出合适的空间,如图2所示。设有结合层30,结合层位于该铜基板20第一表面201的布线211上,供芯片层10胶合于铜基板20,实现铜基板 20的导电区21与芯片层10的导接层11电连接。
设有封装层40及其压合处理,系于铜基板20与芯片层10通过模塑工艺设有封装层40用以覆设密封铜基板20与芯片层10,以及对铜基板10通过压焊处理使得该铜基板20与芯片层10间压合焊接,以构成为微型铜基板封装结构100’。在一具体实施中,设有缓冲件(如焊球)23,其设为多个且在铜基板20的每一固晶区22内设有至少一对缓冲件(如焊球)23。
接续,该铜基板20的第二表面202通过蚀刻工艺T以局部除去该铜基板20至少部分(如下方部分),使留下部分形构成包含有该导电区21、及显露于该封装层 40的铜基块24(或者还包含极微少的铜基板),如图6A所示;或者留下部分形构成包含有该导电区21及凸露出该封装层40的铜基块24(如图6B所示);在一具体实施中,设有保护层50,在前述结构都可通过保护层50涂覆设置于显露(或凸露出)于该封装层40的铜基块24表面,以防止铜基块24氧化。该铜基板20上针对若干固晶区22中以每一固晶区为单位,沿着该固晶区22通过切割工艺T切割该封装层40并移开,以完成所需的多个微型铜基板封装结构模块R1。完成后微型铜基板封装结构模块R1,如图6A、图6B所示。
[实施例三]
请参阅图7、图8A至图9B并配合图1至图5A、图5B所示,其为本创作的实施例三,本实施例三采用大型铜基板封装结构100”(根据复合封装结构100)构造成大型铜基板封装结构模块R2的示意图。在本实施例三中,具体实施与上述实施例一基本相同(如图1至图5B所示)。两者相同之处则不再加以赘述,而本实施例三与上述实施一的区别在于,根据所封装芯片的数量和形状不同,在设计该铜基板的形状时灵活改变铜基板的形状、长度;区别之具体实施如下。
如图7、图8A、图8B及图9A、图9B所示,本实施例三大型铜基板封装结构 100”和处理技术方案所构成的大型铜基板封装结构模块R2。根据如图2至图5A、图5B所示上述技术方案与本实施例三(如图7至图9B所示),其具体实施区别如下所述:
设有预定形成的芯片层10,该芯片层10表面设有导接层11,导接层11设有若干对(组)电路两极。
设有铜基板20,选用尺寸较大(或较长)的铜基板20并于其表面设有多个导电区21及一固晶区22’,其中,导电区21在铜基板20的第一表面201上预设布线211,该布线211设有若干对电路两极(即不同极的导电凸点)以实现层间电连接,其中,固晶区22’与导电区21重叠,且固晶区22’的范围大于所述多个导电区21的范围,也就是说,根据所封装芯片的数量需求,最主要是固晶区22’的范围内包含有多个导电区21,且相邻导电区22之间预留出较大又合适的空间,例如图7中设有4个。
设有结合层30,其设置在该铜基板20第一表面201的布线211上,通过该结合层30将芯片层10胶合到铜基板10,实现该导电区21与该导接层11电连接。
设有封装层40及其压合处理,对该铜基板20与芯片层10进行模塑工艺,系该封装层40覆设密封该铜基板20、导电区21与芯片层10、导接层11,以及对铜基板10进行压焊处理以使得该铜基板20与芯片层10之间压合焊接构成为大型铜基板封装结构100”。在一具体实施中,设有缓冲件(如焊球)23,其设为多个且分布设于铜基板20的固晶区22’内。
该铜基板20的第二表面202通过蚀刻工艺T以局部地除去该铜基板20至少部分(如下方部分),使留下部分形构成包含该导电区21及显露于该封装层40的铜基块24的部分可以是与该封装层40外表面齐平,便于该保护层50覆设在显露于该封装层40的该铜基块24表面(或者还有极微少的铜基板),以防止铜基块24 氧化,如图9A所示。当然,蚀刻后该铜基块24的部分也可以是凸露出该封装层40 外,使保护层50覆设在凸露出该封装层40外的该铜基块24的部分外表面,防止铜基块24氧化,如图9B所示。
该铜基板20沿着该固晶区22’通过切割工艺T切割该封装层40,以构成所需的大型铜基板封装结构模块R2。在一具体实施中,以一切割刀具,对若干该芯片层10为单位沿着该芯片层10周边的固晶区22’边缘切割该封装层40并移除,构成一大型铜基板封装结构模块R2。
再者,根据本创作复合封装结构及复合封装结构模块的一种制造方法,包含步骤如下:
提供预定形成的芯片层10,于该芯片层表面设有导接层11;
提供铜基板20,该铜基板20的表面形成有导电区21及固晶区22,该导电区在该铜基板该表面预设布线;
在该铜基板20的该表面设置结合层30,通过该结合层30将该芯片层10胶合到该铜基板20上,其中,该铜基板的该导电区实现与该芯片层的导接层电连接;及
对该铜基板20与该芯片层10进行模塑工艺,形成封装层40密封该铜基板、该导电区与该芯片层、该导接层,以及对该铜基板进行压焊步骤,使该铜基板与该芯片层间压合焊接成型为封装结构。
对该铜基板20的另一表面进行蚀刻工艺以局部地除去该铜基板至少部分,以形成包含该导电区及显露于该封装层的铜基块;及
对该铜基板20沿着该固晶区切割该封装层40,形成所需的封装结构模块。
[本创作实施例的技术功效]
综上所述,本创作实施例所公开的复合封装结构及复合封装结构模块,可用于构造成微型铜基封装结构模块及制造大型铜基封装结构模块,同时前述两者结构都使用单一铜基板作为基板,并于构造为微型铜基封装结构模块或大型铜基封装结构模块时各自进行一次封装(Package)处理,即可完成前述两者之一。因此,可降低待封装元件(如芯片或电路元件等)封装结构的尺寸,不仅建构成为多用途复合封装结构使用且减化处理,又能增进空间效率,并使后续的密封处理以及元件封装能同时进行,进而简化工作环境的要求且快速完成结构与模块,降低设备成本和整体制造成本。
再者,通过结合层30(导电银胶)、封装层40(绝缘胶)及以金丝球压焊工艺完成上述热压合焊接,据此可实现铜基板20与芯片层10间相互牢固地电性连接(共晶接合),及强化密封的接合强度,同时达到芯片(或电路元件等)牢固电连接及密封的效果。其中,该封装层40并填满于该铜基板20的布线211中与相应芯片层 10的导接层11中的“每对两电极”之间,使每对两电极彼此间隔开且不相接触,用以对两电极产生绝缘围坝且具有防止短路功效。由此,能解决封装构件的不同尺寸,封装结构易产生短路而发生电性不良、热传导不佳,各层定位对准不同等情况,使得大幅提高良率,符合经济效益,满足市场实际需求。
另外,通过采用封装层40之填充及缓冲件(如焊球)23之支撑可以分散芯片层10表面承受的应力,并在进行封装层40填充和压焊固化之后的模塑封装,将整体封住,藉以可提高整个封装结构的承受能力,进而提高整个封装后产品的可靠性。
又,本创作提出多种元件的复合封装结构及复合封装结构模块,可应用在各式各样的微型封装元件上,也适合用于封装目前最小的JEDEC 01005型产品及较小的小型设备(例如基因芯片、蛋白质芯片及生物感测芯片等),其制造成品占位面积为0.5mm(毫米)×0.25mm(毫米),其尺寸为0.25mm(毫米)×0.13mm(毫米)。当然,也可应用在大型铜基封装结构模块上,则允许构建高性能器件封装(例如核心半导体的功率二极管、整流二极管等,或特别是使用于PCB作为基板的阵列组件、电子设备用的电路组件),可确保提高电导率以匹配其额定功率。
以上所述仅为本创作的优选可行实施例,并非用来局限本创作的保护范围,凡依本创作专利范围所做的均等变化与修饰,皆应属本创作的权利要求书的保护范围。
Claims (27)
1.一种复合封装结构,其特征在于,包括:
芯片层,该芯片层表面设有导接层;
铜基板,该铜基板的表面设有导电区及固晶区;
结合层,设置于该铜基板的该表面,其中,该铜基板的该导电区与该芯片层的该导接层电连接;以及
封装层,通过规定处理使该封装层覆设于该铜基板与该芯片层,并使该铜基板与该芯片层间压合连接,使该铜基板、该结合层与该芯片层间重叠后,可形构成封装结构。
2.根据权利要求1所述的复合封装结构,其特征在于,根据该芯片层的芯片大小、数量来设定该铜基板的形状和尺寸,以及该固晶区在该铜基板上的位置。
3.根据权利要求1所述的复合封装结构,其特征在于,该芯片层为单个芯片或多个芯片,每个该芯片层的该导接层设有若干对电路两极,用以电性连接该铜基板的导电区。
4.根据权利要求1所述的复合封装结构,其特征在于,该导电区在该铜基板的该表面预设布线,该布线设有若干对电路两极的导电凸点,该固晶区与该导电区重叠。
5.根据权利要求1所述的复合封装结构,其特征在于,该固晶区的范围大于该导电区的范围。
6.根据权利要求1所述的复合封装结构,其特征在于,该结合层设以导电银胶为胶装材料,且该结合层设于该导电区。
7.根据权利要求1所述的复合封装结构,其特征在于,该铜基板与该芯片层进行规定处理设为模塑工艺。
8.根据权利要求1所述的复合封装结构,其特征在于,该封装层设以绝缘胶为密封封装材料。
9.根据权利要求1所述的复合封装结构,其特征在于,该封装层的尺寸小于该铜基板的该固晶区的尺寸。
10.根据权利要求1所述的复合封装结构,其特征在于,该封装层填充包覆在设有该芯片层的该铜基板,使该封装层用以实现对该芯片层、与该铜基板的密覆保护。
11.根据权利要求4所述的复合封装结构,其特征在于,该封装置位于该铜基板的该布线的每对两电极之间,使两电极间彼此隔开并不相接触。
12.根据权利要求1所述的复合封装结构,其特征在于,更包括:
铜基块,形成于该铜基板的另一表面并显露于该封装层,其与该导电区电性连接;以及
保护层,覆设于露出该封装层的该铜基块表面。
13.根据权利要求1所述的复合封装结构,其特征在于,更包括大型铜基板封装结构模块,其以该芯片层的若干芯片为单位进行切割处理并移开而构成。
14.根据权利要求1所述的复合封装结构,其特征在于,更包括微型铜基板封装结构模块,其以该芯片层的一芯片为单位进行切割处理并移开而构成。
15.一种根据权利要求1所述的复合封装结构所形构的复合封装结构模块,其特征在于,包括:
芯片层,该芯片层表面设有导接层;
铜基板,该铜基板的表面设有导电区及固晶区,其中,该导电区在该铜基板该表面预设布线;
结合层,设置于该铜基板的该表面,其中,该铜基板的该导电区与该芯片层的该导接层电连接;
封装层,通过模塑处理使该封装层覆设于该铜基板、该导电区与该芯片层、该导接层,并使该铜基板与该芯片层间压合连接,形构成为封装结构;
该铜基板的另一表面通过蚀刻工艺被局部除去至少部分,使留下部分包含除了该导电区之外的部分是显露于该封装层的铜基块;以及
该铜基板沿着该固晶区通过切割工艺切割该封装层,形成所需的封装结构模块。
16.根据权利要求15所述的复合封装结构模块,其特征在于,根据该芯片层的芯片大小、数量设定该铜基板的形状和尺寸,以及该固晶区在该铜基板上的位置。
17.根据权利要求15所述的复合封装结构模块,其特征在于,该芯片层为单个芯片或多个芯片,每一芯片的该导接层设有电路两极,用以电性连接该铜基板的导电区。
18.根据权利要求15所述的复合封装结构模块,其特征在于,该导电区在该铜基板的该表面预设布线,该布线形成若干对电路两极的导电凸点,该固晶区与该导电区重叠。
19.根据权利要求15所述的复合封装结构模块,其特征在于,该铜基板与该芯片层间是通过压焊处理据以压合连接,而该压焊处理是应用金丝球压焊工艺热压合焊接该铜基板与该芯片层。
20.根据权利要求15所述的复合封装结构模块,其特征在于,更包括:
缓冲件,该缓冲件设在该铜基板的该表面上。
21.根据权利要求15所述的复合封装结构模块,其特征在于,该封装层填满设于该铜基板的该布线每对两电极之间,使两电极间彼此隔开并不相接触。
22.根据权利要求15所述的复合封装结构模块,其特征在于,更包括:
保护层,覆设显露于该封装层的该铜基块表面,用以避免铜氧化,利于实现与外部基板电连接。
23.根据权利要求15所述的复合封装结构模块,其特征在于,该铜基块为先减薄该铜基板至一定厚度,再利用蚀刻工艺对应该导电区位置移除该铜基块凸出该封装层的部分所构成,并使该铜基块的部分位于该封装层是与该封装层表面齐平或凸出。
24.根据权利要求15所述的复合封装结构模块,其特征在于,以一切割刀具,对该芯片层以若干芯片为单位,沿着该芯片层的周边边缘切割该封装层并移开,构成为大型铜基板封装结构。
25.根据权利要求15所述的复合封装结构模块,其特征在于,以一切割刀具,对该芯片层以一芯片为单位,沿着各该芯片层的周边边缘切割该封装层并移开,构成为微型铜基板封装结构。
26.根据权利要求15所述的复合封装结构模块,其特征在于,更包括:
该铜基板该表面进行清洗处理掉模塑废料。
27.根据权利要求15所述的复合封装结构模块,其特征在于,更包括:
该封装结构通过测试处理以完成结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202021583643.0U CN213635958U (zh) | 2020-08-03 | 2020-08-03 | 复合封装结构及复合封装结构模块 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202021583643.0U CN213635958U (zh) | 2020-08-03 | 2020-08-03 | 复合封装结构及复合封装结构模块 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN213635958U true CN213635958U (zh) | 2021-07-06 |
Family
ID=76642998
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202021583643.0U Active CN213635958U (zh) | 2020-08-03 | 2020-08-03 | 复合封装结构及复合封装结构模块 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN213635958U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114724960A (zh) * | 2022-04-08 | 2022-07-08 | 淄博美林电子有限公司 | 基于复合铜基板结构功率模块的封装工艺及其复合铜基板结构 |
-
2020
- 2020-08-03 CN CN202021583643.0U patent/CN213635958U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114724960A (zh) * | 2022-04-08 | 2022-07-08 | 淄博美林电子有限公司 | 基于复合铜基板结构功率模块的封装工艺及其复合铜基板结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100204753B1 (ko) | 엘오씨 유형의 적층 칩 패키지 | |
US6803254B2 (en) | Wire bonding method for a semiconductor package | |
CN101752329B (zh) | 带有堆积式互联承载板顶端散热的半导体封装及其方法 | |
JP3839323B2 (ja) | 半導体装置の製造方法 | |
US20070181908A1 (en) | Electronic module and method of producing the electronic module | |
EP1355352A2 (en) | Stacked semiconductor device and method of manufacturing thereof | |
CN102420217A (zh) | 多芯片半导体封装体及其组装 | |
CN102280433B (zh) | 晶圆级芯片尺寸封装结构及其封装方法 | |
CN210607250U (zh) | 封装 | |
CN103915405A (zh) | 半导体器件和制造半导体器件的方法 | |
US8217517B2 (en) | Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other | |
CN102315135B (zh) | 芯片封装及其制作工艺 | |
CN213635958U (zh) | 复合封装结构及复合封装结构模块 | |
CN112885804B (zh) | 贴片式光伏旁路模块及其封装工艺 | |
CN116207067A (zh) | 大电流功率半导体器件的封装结构及其封装方法 | |
CN104576417A (zh) | 封装结构和封装方法 | |
CN210467768U (zh) | 晶圆级芯片封装结构 | |
JP2023165032A (ja) | 半導体装置、その製造方法、及びモジュール | |
CN102194707B (zh) | 制造半导体结构的方法 | |
KR100343150B1 (ko) | 금속터미널을구비하는전력반도체모쥴,전력반도체모쥴의금속터미널제조방법및전력반도체모쥴의제조방법 | |
CN112259463B (zh) | 扇出芯片的封装方法及扇出芯片封装结构 | |
CN211045375U (zh) | 晶圆级芯片封装结构 | |
CN114068439A (zh) | 复合封装服务系统的复合封装结构及其制造方法 | |
CN114975140B (zh) | 一种扇出型封装结构及其制作方法 | |
CN212113686U (zh) | 一种封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |