CN102405523A - 用于具有吸收层的衬底的封装电路装置及其制造方法 - Google Patents

用于具有吸收层的衬底的封装电路装置及其制造方法 Download PDF

Info

Publication number
CN102405523A
CN102405523A CN2010800176441A CN201080017644A CN102405523A CN 102405523 A CN102405523 A CN 102405523A CN 2010800176441 A CN2010800176441 A CN 2010800176441A CN 201080017644 A CN201080017644 A CN 201080017644A CN 102405523 A CN102405523 A CN 102405523A
Authority
CN
China
Prior art keywords
substrate
absorbed layer
substrate surface
cap
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800176441A
Other languages
English (en)
Inventor
J·诺迈斯特
R·里格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of CN102405523A publication Critical patent/CN102405523A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13033—TRIAC - Triode for Alternating Current - A bidirectional switching device containing two thyristor structures with common gate contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1322—Encapsulation comprising more than one layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及一种封装电路装置，具有衬底以及多个设置在衬底的元件侧的衬底表面部分上的元件。所述装置还具有封装件；至少一个电触点，所述电触点具有从封装件中伸出的外部段和在所述电路装置内的与所述衬底电连接的内部段。所述封装件包括刚性的外部封装件和可压缩的吸收层，所述外部封装件将所述衬底、元件以及至少一个电触点的内部段完全包住，所述吸收层被设置在元件和外部封装件之间并且几乎完全地或者完全地至少覆盖其上设置有元件的衬底表面部分，并且所述吸收层被设置用于至少吸收由于衬底表面和元件相对于外部封装件的由热引起的运动而产生的变形的大部分。本发明还涉及一种相应的制造方法。

Description

用于具有吸收层的衬底的封装电路装置及其制造方法
技术领域
本发明涉及基于衬底的电路并且特别是具有多个分立或者集成的组件的电路的领域，所述组件设置在衬底上。
背景技术
在基于衬底的电路也就是说在电路板基体上的电路中，多个单独的分立或集成组件被固定在衬底上，所述衬底一方面用作组件之间的电连接，另一方面用作机械上的载体。绝缘层被用作载体，所述绝缘层承载导体电路层，所述导体电路层的结构确定电组件的电连接。这种电路技术原则上与集成电路不同，在所述集成电路中，唯一一个硅片既用作衬底又用作全部的组件，因此不提供任何安装在所述衬底上的元件。
特别地在例如汽车领域中的导体电路中，设置用于高电流应用的电路，由此在功率损耗、电流强度和温度方面产生高负荷。此外，在多种应用领域中还要求基本上保护电路免受环境影响。为了实现更高的机械稳定性以及为了对温度负载和需导出的损耗热量进行考虑，应用陶瓷衬底，在所述陶瓷衬底上布置多个单个的元件。
文献DE 102006033175 A1展示了一种具有功率单元和逻辑单元的电子模块，所述功率单元和逻辑单元被嵌入在一个共同的模块壳体中。因此，所述模块壳体由质量体构成，在其中嵌入了电路，其中，所述模块壳体实现了针对外部影响的保护并且同时用于连接和导热。
由于如上面所描述的浇注的电路模块一方面被保护，另一方面被以节省空间的方式设有壳体，因此本发明同样地涉及一种封装的结构。然而，因为需将具有不同的特性，特别是具有不同的热膨胀系数的原料相互叠压，已描述的通过嵌入或者浇注实现的封装是有缺陷的。特别是由于衬底的热膨胀系数与围绕的壳体材料的热膨胀系数不同，并且多个元件由多种不同的原料制成，因此在壳体材料和元件之间或者在壳体材料和衬底之间的边界层产生应力，其中，该机械应力还通过由壳体提供的机械连接转化为元件之间的机械应力。其结果是导致不可靠的电接触、中断、受其工作期间机械应力影响的元件和间隙形成。特别是当在一个宽的温度范围内进行应用时或者当在一个与制造温度范围明显不同的温度范围内进行应用时，会产生这类机械应力。
然而，特别地是在汽车领域在发动机舱中使用这类电路，其中，在那里通常会出现非常强烈的温度波动。同时，应用领域还涉及机动车辆的操作的核心功能，从而特别是在汽车领域中虽然温度差很大，但仍须提供特别高的可靠性。此外，在大功率应用中，特别是在用于车辆领域的电驱动装置的大功率模块中，在作为混合动力驱动装置的电气部件的电流控制装置中以及在机动车辆的发电装置或者照明发电机中，不仅产生与时间有关的温度差，还产生在空间上的温度差。由这些应用领域可以直接看出，电路必须通过壳体进行保护，其中配备有壳体的电路结构应特别节省空间。
发明内容
因此，本发明的目的在于，提供一种电路装置以及一种制造所述电路装置的方法，所述方法适用于上述应用领域，并且特别适用于宽的温度范围。
本发明实现了一种特别节省空间的电路结构，所述电路结构能够被良好地保护免受外界的影响并且还可以在特别剧烈的温差下可靠地工作。特别的是，依据本发明的电路结构使得特别是在宽的应用温度范围中产生大量问题的机械应力降低多个数量级，其中用于减小机械应力的手段仅需结合非常小的或者不需要附加的空间需求。特别的是，所述电路适用于具有大尺寸的衬底和元件，特别适用于厚度明显大于硅片厚度的衬底，而不会由于大的封闭容积在剧烈的温度变化下产生明显的机械应力。此外，本发明还适用于在电路内部(如所述电路尤其在较大的电路中由于热量累积而发生的)剧烈的空间温度梯度的情况下，减小多倍。因此，本发明还实现了例如将产生大量热量的部件设置在与温度明显更小的部件相同的衬底上，而不会产生间隙或者机械应力。
依据本发明的解决方案规定，为包括安装在其上的元件的衬底设有刚性的外部封装件，以实现高的机械稳定性，并且同时通过附加的吸收层将刚性的外部封装件机械地与衬底和元件分隔。所述吸收层用于吸收特别是在温度变化时由于电路装置的具有不同热膨胀系数的组件之间的相对运动而产生的应力。所述吸收层被设置为可压缩的吸收层，从而通过所述吸收层的变形吸收衬底表面或者元件相对于外部封装件的由热引起的运动，而不会使该运动在电路装置的各部分上施加实质性的可能对电路装置的工作造成影响的压力。所述吸收层同时也是占据空间的部件，用于避免刚性的外部封装件在其布置中与电路装置的应力敏感的部分直接接触。所述吸收层的变形可以是具有弹簧刚性系数或者具有弹性模量的弹性变形，所述弹性模量明显小于刚性的外部封装件。此外，所述吸收层的变形还可以是塑性的，其中，对于相对于刚性外部封装件的体积变化仅需要很小的应力，或者所述变形还可以是弹性和塑性变形的组合。所述吸收层吸收了与体积变化相应的变形的一大部分，其中一大部分是指至少90％的体积变化。
所述刚性外部封装件具有很小的机械挠性，而所述吸收层提供了明显更大的变形性，从而在更小的机械应力下在所述吸收层中使比刚性外部封装件中明显更多的相对体积移动，所述机械挠性是根据弹性模量、压缩模量、剪切模量、泊松比或者上述的组合来进行判断的。特别的是，所述吸收层的机械挠性比衬底以及使用的元件明显更强。在数值的比较上，可压缩的吸收层的弹性模量小于刚性外部封装件的弹性模量的10％，特别是在柔软的吸收层情况下，其弹性模量小于刚性的外部封装件的弹性模量的1/100、1/500、1/1000、或者1/10000。刚性的外部封装件具有通常用于封装电路的硬塑料材料或更确切地说模制材料或注塑材料的强度，而所述吸收层例如被构造为具有通常硅酮或硅酮胶所具有的强度。借助于弹性模量实现的比较也适用于压缩模量。这里，所谓的对吸收层与外部封装件之间的可压缩性或弹性的比较也同样地适用于对吸收层与元件之间或者吸收层与衬底之间的可压缩性或弹性的比较。因此，优选的是应用弹性模量小于衬底的弹性模量的10％的，更优选的是小于衬底的弹性模量的1/100的吸收层。(在依据本发明的多个实施例中，所述吸收层的弹性模量可以小于所述衬底的弹性模量的1/500、1/1000、1/5000或者1/10000)。同样地也适用于吸收层的机械特性与使用的元件的机械特性之间的比较。因此，确保了所述吸收层比电路装置的所有其他元件明显地更可压缩，从而在出现由温度差造成的相对运动时基本上仅所述吸收层对产生的机械压缩或者膨胀进行吸收。在上下文中基本上意味着所述吸收层吸收体积变化的至少95％，所述体积变化由外部封装件或者其内表面相对于衬底和相对于元件的运动吸收。(在一些情况下可以将所述吸收层设定为用于吸收至少99％的体积变化，或者在其他情况下吸收至少90％的体积变化)。
因此在制造依据本发明的电路装置时，在安装外部封装件前，以吸收层覆盖元件和至少部分衬底，从而在接下来将外部封装件安装在其上时确保这个外部封装件不会与衬底或元件直接接触，而是确保在所述封装件和衬底或元件之间总是有一个吸收层的最小层厚。所述最小层厚与期待的温度范围、不同的热膨胀系数以及尺寸有关，但最小厚度至少为50μm。特别的是设置在装置中的吸收层或者以方法涂覆的吸收层具有200μm、500μm、1mm、1.5mm、2mm、2.5mm或者3mm的最小厚度。这可以涉及整个吸收层或者仅涉及部分吸收层。此外，对于整个吸收层或者仅局部位置，所述厚度可以达到3mm。这个上限确保了可接受的热量导出。为了将附加的空间需求最小化，并且为了不会非必要性地降低封装件的导热性能，所述吸收层具有为5mm的最大厚度。此外还可以将所述吸收层设置为具有4mm或者3mm的最大厚度。优选的是对整个吸收层或者仅对于部分吸收层具有大约为3mm、2mm或者1mm的厚度。然而特别优选的是这类厚度大约在1mm至2mm之间。这是在外部封装件的位置和对置的元件或者对置的衬底位置之间测量的。
此外，依据本发明的电路装置还优选地具有包括穿过外部封装件以及在需要时还穿过部分吸收层的电触点或接触件，并且所述电触点具有从所述封装件伸出的外部段。通过伸出的外部段实现外部的电连接。因此，至少一个电触点(或者至少一个接触件)从衬底开始延伸穿过整个封装件，其中所述封装件，至少刚性的外部封装件(直到触点的外部段上)完全包住电路装置。所述电触点可以包括由金属条或金属带制成的接触片，所述接触片直接与衬底电连接或者通过压焊连接部与所述衬底电连接。所述刚性的外部封装件为所述电接触提供了机械固定。
所述吸收层优选地覆盖元件侧的整个衬底表面，其中，衬底的元件侧是元件被安装在其上的一侧。此外，所述吸收侧虽然覆盖全部的元件和位于那里的衬底表面(以及在元件之间的衬底表面)，然而剩下了衬底表面的外边缘，在所述外边缘上设置例如电触点或接触片。替代地，所述吸收层也可以在电触点和衬底之间的连接部上延伸。此外，所述吸收层还可以在衬底的整个底侧上延伸。然而如果所述电路装置包括安装在底侧上的冷却体，则这个冷却体(尤其由于热的原因)不被所述吸收层覆盖，其中所述吸收层也能够覆盖衬底的侧面。为了附加的电绝缘，特别是在由高的绝缘要求以及在吸收层的不完全绝缘的特性下可以在衬底/元件和吸收层之间提供挠性的绝缘层，所述绝缘层相对于元件使这个吸收层电绝缘。
除了在衬底的底侧直接安装在所述衬底上的并且不被吸收层覆盖的板形的平面的冷却体外，所述电路装置还可以包括设置在衬底的元件侧上的盖部。所述盖部提供了一个远离衬底的平的表面，从而简化对随后构成刚性外部封装件的材料，特别是在涂装时粘稠的硬塑料材料或模制材料的涂装(aufbringen)。对构成刚性封装件的材料(＝模制材料)的涂装，即外部封装件层的涂装是通过流水作业实施的，在所述流水作业中在模制工序的过程中对构成外部封装件的模制材料进行浇注。在此，将能流动的模塑料(例如热固塑料)形式的模制材料进行涂装，优选地是在压力下进行涂装。所述盖部还保护衬底和部件免受外部的影响，如(被浇注的)外部封装件层通过该模制工序在涂装期间的变形。所述盖部在(被浇注的)外部封装件层的涂装期间还保护压焊连接部免于变形。因此，压焊连接部被优选地设置在盖部之下。固化的模制层直接贴靠在盖部的平的面上，由此，保持确保导热性并且避免从衬底/从元件向外的热量导出被不希望的杂质干扰。所述盖部可以被用作免于外部机械影响的附加的保护，以及也用作为冷却元件，通过所述冷却元件能够导出产生的热量。所述盖部被优选地成型为能够包住最高的元件(在已安装的形式下)而不接触所述元件，优选的是具有大约为1mm或者更小的安全距离。所述盖部可以覆盖所有元件或者仅覆盖部分元件，特别是仅覆盖功率部件或者元件的功率组件，并且完全地将相关的元件与元件侧的衬底表面一同包围。因此，所述盖部提供了一个部件位于其中的空间，该空间被构造用于完全地容纳所述部件。依据本发明，所述盖部不仅包住相关的元件，还包住被涂装在衬底段上和元件上的吸收层，其被设置在冷却体盖部中。所述吸收层至少部分地或者完全地从元件或者衬底开始延伸直至盖部，以因此形成连续的实体接触。这特别地用于热量导出。在盖部和吸收层之间或者在吸收层和元件之间还可以设有缝隙形式的空腔。然而优选的是，在吸收层和盖部之间没有缝隙。这是通过所述盖部设有一个或多个开口以在填充吸收层的材料时实现完全填充从而不产生缝隙来实现的。所述开口用于在填充吸收层的材料时的压力平衡和体积平衡，从而不剩下气泡，而是在填充时将已存在于盖部中的全部气体去除，并使吸收层材料完全占据所述空间。然而，压力平衡或体积平衡还可以通过在吸收材料中有针对性的气泡或者通过在盖部中的余量空气实现。余量空气或者气泡优选少量地或者不设置在功率部件或者其他产生热量的部件上方，而是设置在仅产生极小热量或者不产生热量的部件上方，即在热力学上不重要的位置上，从而不会阻碍热量通过空气导出。
无论是盖部还是安装在底侧的冷却体都优选地由金属，特别是板厚度大于0.1mm的，特别是大于0.3mm的金属制成，以实现合适的热量导出和免受外部施加的机械应力的机械保护。所述金属板厚度优选地小于1mm或者小于0.5mm。根据本发明的一种实施方式，所述盖部完全通过外部封装件被包住，其中，所述盖部也可以替代地在盖部的外部段不被外部封装件覆盖。因此，在产生热量的部件中可以通过吸收层将热量直接向外散发到冷却体上或者可以通过衬底和通过冷却体直接向外散发。
吸收层的材料优选地具有高的导热性，例如通常硅酮所具有的导热性，以避免在吸收层之下产生热岛。优选的是，所述吸收层材料由硅酮材料、橡胶、硅酮胶或者由其他电绝缘的凝胶制成。总的来说，所述吸收层材料具有绝缘材料，以既不为衬底也不为设置在所述衬底上的部件提供不希望的电接触。在衬底的元件侧(上侧)上的吸收层可以由与对置的吸收层(底侧)不同的材料制成。如果例如在底侧设置冷却体或冷却板，则在底侧上的所述吸收层的材料特别是导热的并且在必要时与底侧材料相比电绝缘能力更差，而在上侧的吸收层材料特别地具有电绝缘特性并且相比而言具有更小的导热能力。例如也可以通过导热胶将吸收层设置在衬底的具有冷却体的底侧上，所述冷却体通过所述导热胶固定在所述衬底上。
因此，依据本发明的用于制造的方法包括在元件侧的衬底表面部分装配分立和集成的元件，将电触点安装在衬底上，以及接下来依据本发明对由此得到的电路进行封装。所述封闭包括首先涂装吸收层，在所述吸收层上必要时还可以实现对盖部的安装。在将吸收层涂装在上面所描述的位置后并且在可能的情况下在布置盖部后，将刚性的外部封装件安装在上面所描述的位置。电触点的外部段从整个封装件中露出。因此在必要时盖部或冷却体的相应的外部段也从整个封装件中露出。为了执行所述方法需使用上面所描述的电路装置的材料和组件。对吸收层的涂装包括例如将衬底浸入在吸收层材料中。作为浸入的替代，也可以喷镀或者浇注吸收层材料，或者(特别是在底侧，也就是说背对元件的侧面)压上或压印上吸收层材料。特别的是通过将已装配的衬底浸入到正在固化的液体中，例如液态硅酮中，其中根据吸收层的所希望的延伸完全地或者不完全地浸入。在对所述液态硅酮进行涂装的情况下，通过通常的硬化步骤或者固化时长使所述液态硅酮交联。
代替硅酮，原则上还可以使用例如通过喷注进行涂装的软塑料。在另一种实施方式中，应用根据通常的技术(UV-硬化或者加热)固化的人造树脂作为吸收层材料。另一种实施方式包括一种软的塑料材料、人造树脂或者特别是上述材料的混合。因此，当有需要时，吸收层的形成包括在涂装后使所述吸收层固化，其中，特别是在凝胶材料的情况下根据凝胶的机械特性不执行完全的硬化。相反地，通过在固化后设置吸收层的希望的机械性能来得到吸收层。外部封装件也同样地可以在软的状态下，例如通过喷注被涂装到所述吸收层上，其中，所述外部封装件例如通过冷却，通过交联或者通过其他的方法硬化。在喷注期间所述材料通过前面的加热而液化期间，所述材料在喷注期间因此处于高温的(液化的)状态。适于作为用于外部封装件，即用于模制材料的材料是硬塑料材料或者首先是可流动的并且可硬化的硬塑料材料和固体颗粒的混合物。
因此，所应用的电路装置的吸收层或者由方法提供的吸收层优选的是可变形的层，相反地，外部封装件构成硬质的、原则上是弹性的并且可少量延伸的外层。因此，所述外部封装件是吸收从外部作用的机械负载并且通过机械稳定性保护部件内部免受外部机械影响的硬质的材料。同时，当所述外部封装件具有对于硬质材料通常很高的弹性模量(例如大于10kN/mm2)时，所述外部封装件是机械稳定的，不易碎的，并且能弹性地吸收力。两个层都优选地具有高的导热性能。所述制造方法的目标在于，使两个层的形态对应于非多孔的结构。这些层是借助于连续的实心材料实现的，所述实心材料根据制造可以具有单个的气泡，其中确保了良好的热传递和稳定的机械结构。所述吸收层的层厚可以是恒定的，或者可以被设置为具有上面所描述的提供的最小厚度。特别的是，在功率元件和外部封装件之间的吸收层的厚度优选地对应于层的所有厚度的最小值，以实现良好的热传递。同时，优选地在那里给出至少对应于最小厚度的厚度。
特别的是，还应用陶瓷衬底或者电路板也就是具有一个或者多个导体电路平面的印刷电路板作为衬底。所述衬底可以由复合材料组成，例如陶瓷复合材料或者纸也就是层压纸衬底或者玻璃无纺布也就是玻璃纤维衬底制成，所述玻璃纤维衬底被浸以或者掺入树脂材料或者塑料，例如苯酚(特别是作为与层压纸的化合物)或者环氧树脂(特别是二环氧树脂/四环氧树脂)，聚酰亚胺或者特氟龙。还可以应用具有陶瓷或者陶瓷材料的复合材料作为衬底。所述衬底具有至少一个金属层，优选的是由铜或者银制成的用于元件的导电连接的金属层。所述衬底还可以包括优选由铜制成的在与元件对置的侧面上的导热板，其中，该金属板用作为冷却体。例如具有印刷电路的LTCC-陶瓷，HTCC-陶瓷或者以厚层技术或者薄层技术制造的例如具有氧化铝的陶瓷衬底，混合陶瓷衬底或者标准陶瓷衬底适合用作陶瓷衬底。所述衬底可以是烧结的，或者是连续的层，并且还可以具有印刷电路以及一个或多个具有一定结构的导体电路层。
所述元件优选地包括高电流元件，所述高电流元件可以是被动元件或者主动元件。主动元件包括二极管、三极管、晶闸管、限流电路或者集成电路，被动元件包括电阻、线圈、电容器。部分的或者全部的元件都可以被构造为高功率元件，特别是所述主动元件以及线圈或者被连接为分路-电阻的电阻。被设计为功率元件的元件包括至少一个朝向所述衬底或者背离所述衬底的热量导出面，以及在必要时还具有直接安装在元件上的冷却体，以将热量导出到吸收层中。除了功率很高的元件之外，还可以应用功率被设计得更小的元件，例如被动元件或者集成电路来用于数据处理任务、信号处理任务或者逻辑结构组。原则上，所述元件可以是非封装的元件或者自身壳体带有触点的元件，特别是复杂性更小的IC或者主动/被动元件，例如功率半导体或者预制的被动元件，如具有壳体的电感、电阻或者电容器(例如作为注入式元件)。
在此被实施为陶瓷衬底的整个衬底也可以被实施为纤维复合衬底，如层压纸电路板或者环氧树脂电路板或者其他纤维/塑料-复合板。
依据本发明的电路装置可以具有多个用于贯穿安装或者SMD安装的触点。所述触点优选地被构造为至少一排，例如被构造为相互对置的成对的排，其中所述电路装置可以特别地具有一对或者两对这种触点排。所述触点的总数根据使用和功能可以是2至80个或者更多。所述电路装置可以明显大于通常的IC壳体，例如具有＞10mm，＞35mm，或者＞55mm的边长；例如所述电路装置可以具有35mm×55mm的尺寸。
附图说明
在附图中示出了本发明的实施例，并在下面进行详细阐述。
其中：
图1示出了依据本发明的电路装置的第一种实施方式；
图2示出了依据本发明的电路装置的第二种实施方式；
图3示出了依据本发明的电路装置的第三种实施方式；
图4示出了依据本发明的电路装置的第四种实施方式；以及
图5示出了依据本发明的电路装置的第五种实施方式。
具体实施方式
在图1中示出了依据本发明的电路装置10，所述电路装置包括电触点12a、12b。所述电路装置10包括衬底20，在所述衬底上设有元件30a-30d。所述元件30a-30d例如通过SMD-钎焊技术或者借助于导电性粘接设置在衬底20的元件侧上，所述元件侧设有具有一定结构的导体层。所有的元件30a-30d都由可压缩的吸收层40包住，所述吸收层完全覆盖住元件以及衬底的元件侧的衬底表面段。一方面所述吸收层覆盖与电触点12a的连接部(即在衬底上的压焊连接部)，与此相对的是设置在所述衬底上的与触点12b的连接部未被吸收层覆盖。所述吸收层并未覆盖衬底20的整个元件侧，而是余下在被覆盖的衬底表面段与整个元件侧之间的边缘，所述电触点12b(而不是电触点12a)在所述元件侧上与衬底连接。外部封装件50盖住整个电路以及整个可压缩的吸收层，其中，所述电触点12a和12b的内部段被设置在外部封装件50的内部，用于实现与衬底的连接(在图1中是压焊连接部)，与此相对的是，所述电触点还包括外部段，所述外部段从外部封装件伸出，并且因此从整个封装件中伸出。所述电触点12a和12b被构造为能够例如借助于钎焊连接部与外部电路相连以进一步连接的插脚或者插板。
图2示出了依据本发明的电路装置110的第二种实施方式，所述电路装置包括装有元件130a-130d的衬底120。所述元件通过钎焊连接部以及通过压焊连接部132与衬底，更确切的是与衬底的导体层连接。电触点112a、112b形成到封装的、已装配的衬底120的外部接触部。同样地，如在图1中示出的第一种实施方式，图2的电路装置110包括外部封装件150以及吸收层，所述吸收层的位置140象征性地由点状线示出。由图2可知，所述吸收层140完全包住已装配的衬底(也就是说所有的元件)。与图1中的实施方式相比，在外部封装件与衬底或者元件之间总有一个与吸收层厚度相对应的最小间距，而在图1中，所述外部封装件直接与衬底底侧、衬底的侧面以及在元件侧的衬底的外边缘直接接触。由于在图2中的吸收层包住整个衬底，因此所述衬底也将与电触点112a、112b的连接部包围，其中，所述连接部为衬底上的焊点。在这种情况下，将所述衬底与电触点连接的连接部(压焊连接部)完全穿透所述吸收层。所述装置必要时具有的其他电触点并未在图1中示出。以点表示的线仅示出了所述吸收层的位置，却未示出其膨胀。所述吸收层如在图1中的，也具有最小厚度，所述最小厚度确定了组件表面或衬底表面和外部封装件之间的最小距离。该距离与上面所描述的根据最小厚度所实施的吸收层的厚度相对应。
如在图1中示出的第一种实施方式，在图2中示出的实施方式也没有冷却体和盖，从而使得由元件产生的热量向外穿过吸收层40、140以及穿过外部封装件50、150。热量的一部分通过衬底被传递到在图1和图2中示出的外部封装件的底部，所述底部又将所述热量进一步向外散发。
在图3中示出了依据本发明的电路装置210的第三种实施方式，所述电路装置具有金属板(例如由钢、铜或者铝制成)形式的冷却体260。如同图1和图2的实施方式，图3中示出的第三种实施方式也包括装配有元件230a-230d的衬底220。所述元件通过钎焊技术以及通过压焊连接部232与衬底连接。如在图1中示出的第一实施方式一样，在图3中示出的电路装置210也包括吸收层240，所述吸收层仅覆盖衬底的元件侧的衬底表面部分(并且不是整个衬底)。它留出了一个边缘，在所述边缘上，电触点212b与衬底连接，其中另一个触点212a通过接触处与衬底连接，所述接触处被吸收层覆盖。设置在衬底上的电触点与衬底的连接部，可以被吸收层完全覆盖、可以不被吸收层覆盖、或者可以以一个小于吸收层最小厚度的厚度被吸收层覆盖。
与图1和图2相比，在图3中示出的电路装置210包括冷却体260，所述冷却体通过粘接部270与衬底的底侧连接，其中，所述底侧与衬底的元件侧对置。所述外部封装件完全包住所述吸收层240以及设置在所述吸收层中的元件230a-230d以及电触点212a的内部段，但所述外部封装件仅直接连接在冷却体260上，而不会进一步覆盖该冷却体，其中，所述冷却体的远离衬底的外侧未被外部封装件覆盖。这实现了元件230a-230d产生的热量穿过衬底220，穿过粘接部270到冷却体260的直接导热，所述冷却体的外侧将热量向外散发。在电路装置的底侧，外封装件250与冷却体260的外表面对齐。可以看出，所述冷却体260在此并未覆盖衬底220的整个底侧，而是仅覆盖与元件侧上的元件对置的面。在优选的实施方式中，在电路装置的底侧的冷却元件260仅被设置在产生大量必须被导出的热量的功率元件在衬底的对置侧所设置的位置处。
所示出的实施方式具有小于衬底的冷却元件，以例如满足外部制造规定，优选的是以冷却元件(未示出)完全覆盖所述衬底(也就是所述衬底的底侧)。优选的是所述冷却元件与所述衬底一样大或者大于所述衬底，以实现优化的散热。在该未示出的优选的实施方式中，所述冷却体完全包住所述衬底的底侧。
图4示出了依据本发明的具有衬底320的电路装置310的第四种实施方式，在所述衬底上安装了元件330a-330b。在图4中示出的实施方式在多处细节上对应于图2的实施方式。主要的区别在于，在图4中冲压网格(在所述冲压网格被从冲压网格件的冲压框架上分离后，所述冲压网格提供电触点)构成在电路装置的底侧上的冷却体。由此能够通过需冲压的冲压网格件提供触点和冷却体。在图4中示出的电路装置310还包括吸收层，所述吸收层的位置340由点状线示出。所述吸收层340被设置在衬底的整个元件侧上，并且覆盖住设置在那里的衬底表面以及在那里设置的元件330a-330b。此外，所述衬底的侧边的部分被覆盖，其中，这种布置是可选的。衬底的与元件侧对置的底侧与由冲制的冲压网格362构成的冷却体直接连接。所述冷却体在冲压前与触点312构成一个整体的冲压网格，其中，通过冲压将这些部件相互分开。与冲压网格连接的触点与冲压网格一起通常被实施为金属板。在图4(和其他附图中)示出的对于冲压网格的不同的阴影部分并非表示这些部件的不同差异而是仅表示不同的功能。在制造中，在安装上外部封装件350之前，将已装配的或者未装配的衬底固定在由压制的冲压网格362制成的冷却体上。原则上，所述衬底能够作为已装配衬底或者未装配衬底与设置在衬底的底侧上的冷却体连接。冷却体可以例如借助于导热胶固定在衬底上。
根据一种优选的实施方式，所述触点312a和312b以及在冲压后剩下的冲压件形式的冲压网格362最初被构造为一体式的。在图4的横截面图中并未示出所有的其他电触点。
在一种未示出的与图4的实施方式类似的实施方式中，电路装置中的触点并未与冲压后剩下的冲压网格连接，以由此提供能够具有不同的电势的多个单独的连接部；在冲压前通过冲压框架预先确定的连接部在去除冲压框架后不再在电的方面起作用。未连接的触点(与触点312a相似)在制造结束之前(也就说在冲压前)是冲压件的一部分(也就说是与所述冲压件是一体的)，然而并非是直接的，而是通过冲压框架与以后在冲压后留下的冲压网格(例如冲压网格362)连接。通过在装上一个层(多个层)后实施的冲压过程去除冲压框架并且松开触点和剩下的冲压网格之间的间接连接。所述装上的层和封装件确保了触点和剩下的冲压网格之间的机械的(且不导电的)连接。优选的是，所有的触点和后来在冲压后剩下的冲压网格构成冲压件，所述冲压件具有框架，所有的触点都设置在所述框架上，其中，通过冲压去除所述框架，并且仅在冲压前也直接的并且并非仅通过框架与该冲压网格连接的触点保持直接与在冲压后剩下的冲压网格直接连接。
由压制的冲压网格构成的冷却体在底侧未被外部封装件350覆盖。由压制的冲压网格构成的冷却体的侧壁朝向衬底拱起并且被外部封装件350覆盖。由压制的冲压网格构成的冷却体以机械方式与电触点312b连接，从而优选地在电触点312a、312b与由冲压网格构成的冷却体362连接后制成所述外部封装件350。电触点312a和312b与由压制的冲压网格提供的冷却体362之间的连接部能以任意方式提供。所述连接部优选的是在冲压后从冲压网格件留下的电镀的电连接部。在冲压后剩下的部件既构成冷却体362又构成电触点312b。因此冷却体和电触点312b被构成为一体。
在电触点312a、312b和衬底之间的附加的电连接部360或360a(也就是说直接在触点312a、b上的两个外部结合部)是可选的。衬底和冷却体362之间的连接部是由粘接连接部提供的，如在图3中的冷却体与衬底通过粘接连接部连接一样。这类粘接连接部提供了另一种机械去负载方式，如吸收层所实现的。
在图5中示出了本发明的电路装置410的第五种实施方式，所述实施方式既包括通过粘接部470与衬底420的底侧连接的下部冷却体460，又包括盖部480。所述下部冷却体460与盖部480被设置在衬底420的两侧，其中所述盖部被设置在衬底420的元件侧上。在所述元件侧上，所述衬底支承元件430a-430d，所述元件完全被吸收层440包住。此外，设置在那里的衬底420的衬底表面段被吸收层440覆盖。盖部480的与所述衬底420对齐的端部直接与衬底420的元件侧连接。在位于盖部430与衬底420之间的这些接触点之外于衬底的元件侧上设置边缘，在所述边缘上，所述衬底与电触点412a、412b连接。如在其他实施方式中，为此也应用压焊连接部，所述压焊连接部的接触点被设置在衬底表面段之外，多个元件位于处于盖部之外的所述衬底表面段上。所述吸收层被完全设置在盖部480的内部，并且与盖部的内表面的一部分直接接触，以及与元件430a-430d的所有其余表面直接接触。此外盖部480的内侧由一个段或多个段482a、482b构成，所述一个段或多个段通过间隙，例如气隙与吸收层440分隔。通过将吸收材料完全地(无间隙地)填充到盖部内，能够优选地去除所述间隙。为此，所述盖部优选地具有开口用于使空气漏出，由此使所述吸收材料能够完全地(并且无间隙地)填满所述盖部。若使用没有开口的盖部(由此能在必要时节约成本)，则产生如所示出的间隙，所述间隙(与使用有关地)不产生对于电路功能的实质性缺点。由图5可以看出，特别是高功率元件430a通过吸收层与盖部480处于直接的导热接触，所述盖部又直接邻接在外部封装件上，由此能够将热量向外导出。所述盖部在图5示出的实施方式中完全被外部封装件覆盖，特别是在盖部480的远离衬底的外侧被覆盖。由此虽然通过在那里设置的封装件产生对盖部的机械保护，但这在热传递方面有限制。若间隙例如被设置在功率更小的元件或者没有元件的衬底段上，则这不会导致对于电路功能的缺点。如在图4中示出的实施方式，底部冷却体460也可以是冲压网格的一部分，通过所述冲压网格也可以设置触点412a、412b。通过冲压能够将(相互通过一个冲压网格相连接的)冷却体与触点分隔。
在另一种未示出的实施方式中，外部封装件从衬底出发仅延伸到盖部的远离所述衬底的外侧面。在图5中以虚线示出了外部封装件延伸所至的平面A，并且盖部的远离衬底的外侧面在所述平面中延伸。因此，所述盖部的该外侧面未被所述外部封装件覆盖，而是直接邻接在电路装置的周围，以因此实现直接的热交换。然而该盖部的侧壁被外部封装件覆盖，以由此将电路装置中的盖部特别地与衬底和电触点稳定地机械连接。如此描述的实施方式包括两个冷却元件，也就是底部冷却板和盖部，所述盖部的外侧面并未被所述封装件覆盖。所述冷却体优选地由金属构成或者包括金属以更好地传递热量。作为金属可以应用例如铜、铝或者也可以用钢。优选的是，首先装上冷却元件，也就是说通过粘接或者借助于其他固定方式，以由此接下来用外部封装件覆盖，从而使得冷却体和衬底的部分被外部封装件的主体挤压包封住。
根据依据本发明的制造方法，所述冷却元件(其形式为冲压网格)是用于衬底的支架。所述冷却元件被印刷上电绝缘的导热胶，所述导热胶还能够以其他的方式被涂装。在衬底之下的作为冷却体工作的冷却元件大于涂装有导热胶的表面。作为底部冷却体工作的冷却元件是冲压网格的组成部分。所述衬底(例如LTCC衬底)被放置在导热胶中。所述衬底在被放置前已经被装配有元件、结合部(内结合部)以及冷却体盖部。所述衬底也通过所述导热胶被粘接住。涂装导热胶的平面大于衬底。所述衬底被完全设置在导热胶面中。所述冷却体盖部比衬底更小(以能够容纳外结合部)。接下来通过盖部中的孔将凝胶填充在所述盖部中。在所述衬底中以多个层实现了绝缘的导体电路导向。接下来装上外结合部。最后应用在浇注工序(模制)的过程中用于构造刚性的外部封装件的塑封料(环氧化物)，用于以优选的方式完全覆盖电路装置。该制造方法适用于所有依据本发明在衬底的底侧具有冷却元件的电路装置，特别适用于图3至图5的实施方式。
在一种替代的依据本发明的制造方法中，所述冷却元件不是冲压网格的组成部分。在这种情况下，所述冷却元件例如被设置为板，(已装配的)衬底被固定在所述板上。在这种替代的依据本发明的制造方法中，在其他方面应用与在前面的段落中所描述的制造方法相同的步骤。所述替代的制造方法适用于所有依据本发明在衬底的底侧具有冷却元件的电路装置，特别适用于图3至图5的实施方式。

Claims (10)

1.一种封装电路装置，具有衬底(20)以及多个设置在衬底的元件侧的衬底表面部分上的元件(30)；封装件；至少一个电触点(12a、12b)，所述电触点具有从封装件中伸出的外部段和在所述电路装置内与所述衬底(20)电连接的内部段，其中所述封装件包括刚性的外部封装件(50)和能压缩的吸收层(40)，所述外部封装件将所述衬底(20)、所述元件(30)以及所述至少一个电触点(12a、12b)的内部段完全包住，所述吸收层被设置在所述元件(30)和所述外部封装件(50)之间并且几乎完全地或者完全地至少覆盖其上设置有所述元件(30)的衬底表面部分，并且所述吸收层(50)被设置用于至少吸收由于衬底表面和元件(30)相对于外部封装件(50)的由热引起的运动而产生的变形的大部分。
2.按照权利要求1所述的电路装置，其中，所述能压缩的吸收层(40)覆盖元件侧的整个衬底表面；所述能压缩的吸收层(40)覆盖元件侧的整个衬底表面直到元件侧的衬底表面的外边缘，在所述外边缘上设有至少一个电触点与衬底(20)的至少一个连接部；所述能压缩的吸收层(40)覆盖多个元件(30)以及整个衬底表面，整个衬底表面包括元件侧、衬底表面的对置的底侧以及衬底(20)的所有侧面；或者所述能压缩的吸收层(40)覆盖多个元件(30)以及衬底表面，所述衬底表面包括元件侧、衬底(20)的所有侧面和从所述底侧由安装在底侧上的冷却体(260)覆盖的表面。
3.按照权利要求1或2所述的电路装置，其中，所述能压缩的吸收层(40)在各位置上的厚度为≥50μm、≥200μm、≥500μm、≥1mm、≥1.5mm、≥2mm、≥2.5mm或≥3mm，并且≤5mm、≤4mm或≤3mm，并且所述能压缩的吸收层(40)具有的弹性模量小于所述刚性的外部封装件(50)的弹性模量的1/10、1/100、1/500、1/1000、1/5000或1/10000。
4.按照前述权利要求中任意一项所述的电路装置，其中，所述能压缩的吸收层(40)由硅酮材料、电绝缘的凝胶、硅胶、软塑料材料、人造树脂或者上述材料的混合物构成。
5.按照前述权利要求中任意一项所述的电路装置，其中，所述吸收层(440)仅设置在所述元件侧上并且所述电路装置还包括盖部(480)，所述盖部与衬底的元件侧一起封住所述吸收层(440)的一部分或者整个吸收层(440)并且具有内表面，所述内表面与所述吸收层(440)的与衬底(420)对置的表面部分地或者完全地处于直接的实体接触中。
6.用于制造封装的电路装置的方法，所述电路装置具有衬底(20)、多个元件(30)、至少一个电触点(12a、12b)以及封装件，其中所述方法包括下列步骤：
将衬底的元件侧的衬底表面部分装配以元件(30)；
在所述衬底(20)上安装至少一个电触点的内部段用于触点与衬底(20)的电连接；以及
以封装件封闭所述衬底(20)；其中
封闭包括：吸收层(40)的安装，即将能压缩的吸收层(40)安装到元件(30)上及设置在所述元件(30)的至少一段衬底表面部分上，由此所述元件(30)和至少所述衬底表面部分被所述吸收层完全覆盖，以及
将刚性的外部封装件(50)安装在整个已安装的吸收层(40)上和整个衬底(20)上，由此至少一个电触点的内部段完全被封装件包住并且所述电触点(12a、12b)的伸出封装件的外部段在安装时露出，由此使所述外部段不被所述封装件包住；其中
吸收层(40)的安装是通过吸收层的能压缩的材料实施的，从而所述吸收层(40)被设置用于至少吸收由于衬底表面和元件(30)相对于外部封装件(50)的由热引起的运动而产生的变形的大部分。
7.按照权利要求6所述的方法，其中，所述吸收层(40)的安装包括：
以所述吸收层(40)覆盖元件侧的整个衬底表面；
以所述吸收层(40)覆盖元件侧的整个衬底表面，直至元件侧的衬底表面的外边缘上，所述外边缘被设置用于连接至少一个电触点(12a、12b)与衬底(20)；
以能压缩的吸收层(40)覆盖多个元件(30)以及整个衬底表面，所述衬底表面包括元件侧、衬底表面的对置的底侧以及衬底的所有侧面；或者
覆盖多个元件(30)以及衬底表面，所述衬底表面包括元件侧、衬底的所有侧面和从所述底侧由已安装或者将要安装在底侧上的冷却体覆盖的表面。
8.按照权利要求6或7所述的方法，其中，所述吸收层(40)被安装使得所述吸收层的各位置上的厚度为≥50μm、≥200μm、≥500μm、≥1mm、≥1.5mm、≥2mm、≥2.5mm或≥3mm，并且≤5mm、≤4mm或≤3mm，并且所述能压缩的吸收层(40)的材料被设置为，使得通过所述安装的步骤设置的能压缩的吸收层(40)的弹性模量小于刚性外部封装件(50)的材料的弹性模量的1/10、1/100、1/500、1/1000、1/5000或1/10000。
9.按照权利要求6至8中的任意一项所述的方法，其中，通过浸入到液态的或能流动的吸收层材料中、喷镀液态的或能流动的吸收层材料或者浇注或浇盖液态的或能流动的吸收层材料，以及通过吸收层材料的冷却、交联或者材料或部分材料的UV-硬化或者热硬化来硬化吸收层材料以形成吸收层，来实施所述吸收层的安装。
10.按照权利要求6至9中的任意一项所述的方法，其中，仅在元件侧安装吸收层并且在所述吸收层(440)还安装一个盖部(480)，使得所述盖部与衬底的元件侧一起封闭整个吸收层(440)并且在盖部(480)的内表面和吸收层(440)的与所述衬底(420)对置的表面之间产生部分的或者完全的直接接触，其中，在安装刚性外部封装件(450)之前以及在吸收层(440)的安装之前或之后、在封闭的步骤期间安装所述盖部(480)。
CN2010800176441A 2009-04-21 2010-02-26 用于具有吸收层的衬底的封装电路装置及其制造方法 Pending CN102405523A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102009002519.7 2009-04-21
DE200910002519 DE102009002519A1 (de) 2009-04-21 2009-04-21 Gekapselte Schaltungsvorrichtung für Substrate mit Absorptionsschicht sowie Verfahren zu Herstellung derselben
PCT/EP2010/052503 WO2010121860A1 (de) 2009-04-21 2010-02-26 Gekapselte schaltungsvorrichtung für substrate mit absorptionsschicht sowie verfahren zu herstellung derselben

Publications (1)

Publication Number Publication Date
CN102405523A true CN102405523A (zh) 2012-04-04

Family

ID=42091534

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800176441A Pending CN102405523A (zh) 2009-04-21 2010-02-26 用于具有吸收层的衬底的封装电路装置及其制造方法

Country Status (6)

Country Link
US (1) US20120092842A1 (zh)
EP (1) EP2422367B1 (zh)
JP (1) JP2012524987A (zh)
CN (1) CN102405523A (zh)
DE (1) DE102009002519A1 (zh)
WO (1) WO2010121860A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104392969A (zh) * 2014-10-13 2015-03-04 华东光电集成器件研究所 一种多芯片集成电路抗冲击封装结构
CN106206468A (zh) * 2015-05-29 2016-12-07 三星电机株式会社 封装基板
CN107331499A (zh) * 2017-06-30 2017-11-07 深圳市崧盛电子股份有限公司 电路结构的灌封方法及灌封电路结构
CN109727925A (zh) * 2017-10-31 2019-05-07 华润微电子（重庆）有限公司 一种提高塑封模块可靠性的封装结构及方法
CN109756127A (zh) * 2017-11-02 2019-05-14 华润微电子（重庆）有限公司 一种智能功率mosfet逆变模块
CN110310910A (zh) * 2018-03-20 2019-10-08 米尔鲍尔两合公司 在制造柔性电路衬底复合体期间运输其阵列的方法和装置
CN110970544A (zh) * 2018-09-28 2020-04-07 日亚化学工业株式会社 发光装置以及发光装置的制造方法
CN117637636A (zh) * 2024-01-26 2024-03-01 华羿微电子股份有限公司 一种保护芯片的功率半导体封装结构及其制备方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110255250A1 (en) * 2010-04-19 2011-10-20 Richard Hung Minh Dinh Printed circuit board components for electronic devices
CN102306633B (zh) * 2011-09-06 2014-07-09 友达光电（苏州）有限公司 热敏感缓冲材料
US20130229777A1 (en) * 2012-03-01 2013-09-05 Infineon Technologies Ag Chip arrangements and methods for forming a chip arrangement
CN103378259A (zh) * 2012-04-23 2013-10-30 欧司朗股份有限公司 电子模块和包括该电子模块的照明装置
KR102094566B1 (ko) * 2012-08-31 2020-03-27 미쓰비시 마테리알 가부시키가이샤 파워 모듈용 기판 및 파워 모듈
JP2015130492A (ja) * 2013-12-05 2015-07-16 ローム株式会社 半導体モジュール
DE102015207310A1 (de) * 2015-04-22 2016-10-27 Zf Friedrichshafen Ag Elektronikmodul und Verfahren zum Umkapseln desselben
DE102015106552B4 (de) * 2015-04-28 2022-06-30 Infineon Technologies Ag Elektronisches Modul mit Fluid-Kühlkanal und Verfahren zum Herstellen desselben
DE102015107489B4 (de) * 2015-05-12 2020-07-02 Infineon Technologies Ag Verfahren zur Reduzierung des Schichtwiderstands in einer elektronischen Vorrichtung
DE102015212169A1 (de) * 2015-06-30 2017-01-05 Osram Gmbh Schaltungsträger für eine elektronische Schaltung und Verfahren zum Herstellen eines derartigen Schaltungsträgers
DE102015217576B4 (de) * 2015-09-15 2017-03-30 Conti Temic Microelectronic Gmbh Mediendichtes Steuergerät für ein Kraftfahrzeug und Verfahren zur Herstellung des Steuergerätes
DE102015217572B3 (de) * 2015-09-15 2017-03-16 Conti Temic Microelectronic Gmbh Mediendichtes Steuergerät für ein Kraftfahrzeug
WO2017056722A1 (ja) 2015-09-29 2017-04-06 日立オートモティブシステムズ株式会社 電子制御装置または車載電子制御装置の製造方法
DE102015223422A1 (de) * 2015-11-26 2017-06-01 Robert Bosch Gmbh Elektrische Vorrichtung mit einer Umhüllmasse
DE102016211637A1 (de) * 2016-06-28 2017-12-28 Robert Bosch Gmbh Elektronikeinheit und Verfahren zur Ausbildung einer Elektronikeinheit
DE102018215711A1 (de) * 2018-09-14 2020-03-19 Robert Bosch Gmbh Steuergeräteeinheit und Verfahren zum Herstellen einer Steuergeräteeinheit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5386342A (en) * 1992-01-30 1995-01-31 Lsi Logic Corporation Rigid backplane formed from a moisture resistant insulative material used to protect a semiconductor device
US5585600A (en) * 1993-09-02 1996-12-17 International Business Machines Corporation Encapsulated semiconductor chip module and method of forming the same
US5793118A (en) * 1994-05-26 1998-08-11 Nec Corporation Semiconductor device capable of accomplishing a high moisture proof
US20050116322A1 (en) * 2003-07-31 2005-06-02 Fumio Sando Circuit module

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0870066A (ja) * 1994-08-30 1996-03-12 Sanken Electric Co Ltd 半導体装置
US5864178A (en) * 1995-01-12 1999-01-26 Kabushiki Kaisha Toshiba Semiconductor device with improved encapsulating resin
US6107690A (en) * 1995-09-26 2000-08-22 Micron Technology, Inc. Coated semiconductor die/leadframe assembly and method for coating the assembly
DE10058593A1 (de) * 2000-11-25 2002-06-06 Bosch Gmbh Robert Verpacktes elektronisches Bauelement und Verfahren zur Verpackung eines elektronischen Bauelements
JP4165360B2 (ja) * 2002-11-07 2008-10-15 株式会社デンソー 力学量センサ
JP3938071B2 (ja) * 2003-02-27 2007-06-27 富士電機デバイステクノロジー株式会社 混成集積回路装置
JP2004289017A (ja) * 2003-03-24 2004-10-14 Denso Corp 樹脂封止型半導体装置
JP4283741B2 (ja) * 2004-07-26 2009-06-24 株式会社日立製作所 樹脂モールド型モジュールとその製造方法
JP2006179538A (ja) * 2004-12-21 2006-07-06 Hitachi Ltd 半導体パワーモジュール
JP4473141B2 (ja) * 2005-01-04 2010-06-02 日立オートモティブシステムズ株式会社 電子制御装置
DE102006033175A1 (de) 2006-07-18 2008-01-24 Robert Bosch Gmbh Elektronikanordnung
US20080036053A1 (en) * 2006-08-10 2008-02-14 Wan-Hua Wu Reinforced micro-electromechanical system package structure
JP4821537B2 (ja) * 2006-09-26 2011-11-24 株式会社デンソー 電子制御装置
JP4941509B2 (ja) * 2008-10-20 2012-05-30 株式会社デンソー 電子制御装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5386342A (en) * 1992-01-30 1995-01-31 Lsi Logic Corporation Rigid backplane formed from a moisture resistant insulative material used to protect a semiconductor device
US5585600A (en) * 1993-09-02 1996-12-17 International Business Machines Corporation Encapsulated semiconductor chip module and method of forming the same
US5793118A (en) * 1994-05-26 1998-08-11 Nec Corporation Semiconductor device capable of accomplishing a high moisture proof
US20050116322A1 (en) * 2003-07-31 2005-06-02 Fumio Sando Circuit module

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104392969A (zh) * 2014-10-13 2015-03-04 华东光电集成器件研究所 一种多芯片集成电路抗冲击封装结构
CN106206468A (zh) * 2015-05-29 2016-12-07 三星电机株式会社 封装基板
CN107331499A (zh) * 2017-06-30 2017-11-07 深圳市崧盛电子股份有限公司 电路结构的灌封方法及灌封电路结构
CN109727925A (zh) * 2017-10-31 2019-05-07 华润微电子（重庆）有限公司 一种提高塑封模块可靠性的封装结构及方法
CN109756127A (zh) * 2017-11-02 2019-05-14 华润微电子（重庆）有限公司 一种智能功率mosfet逆变模块
CN109756127B (zh) * 2017-11-02 2020-11-20 华润微电子（重庆）有限公司 一种智能功率mosfet逆变模块
CN110310910A (zh) * 2018-03-20 2019-10-08 米尔鲍尔两合公司 在制造柔性电路衬底复合体期间运输其阵列的方法和装置
CN110310910B (zh) * 2018-03-20 2023-07-18 米尔鲍尔两合公司 在制造柔性电路衬底复合体期间运输其阵列的方法和装置
CN110970544A (zh) * 2018-09-28 2020-04-07 日亚化学工业株式会社 发光装置以及发光装置的制造方法
CN117637636A (zh) * 2024-01-26 2024-03-01 华羿微电子股份有限公司 一种保护芯片的功率半导体封装结构及其制备方法

Also Published As

Publication number Publication date
EP2422367A1 (de) 2012-02-29
EP2422367B1 (de) 2016-07-27
JP2012524987A (ja) 2012-10-18
US20120092842A1 (en) 2012-04-19
DE102009002519A1 (de) 2010-10-28
WO2010121860A1 (de) 2010-10-28

Similar Documents

Publication Publication Date Title
CN102405523A (zh) 用于具有吸收层的衬底的封装电路装置及其制造方法
CN107006132B (zh) 机电部件以及用于生产机电部件的方法
EP3499560B1 (en) Semiconductor module and method for producing the same
US8101873B2 (en) Protective structure for a circuit board and method for fabricating the same
CN202310380U (zh) 电气装置
KR101316289B1 (ko) 회로 장치 및 그 제조 방법
US20080224282A1 (en) Semiconductor device and method of manufacturing the same
US10104813B2 (en) Power circuit module
KR101278393B1 (ko) 파워 패키지 모듈 및 그의 제조방법
CN104425435A (zh) 具有散热器的重叠模塑的基板-芯片布置
CN103620763A (zh) 功率半导体模块以及其制造方法
KR101443968B1 (ko) 전력 모듈 패키지 및 그 제조방법
WO2016136021A1 (ja) 電子部品、その製造方法及び製造装置
CN113454774A (zh) 封装芯片及封装芯片的制作方法
CN105609490B (zh) 一种复合传感器模块的封装结构及其制造方法
EP2804209A1 (en) Moulded electronics module
CN104217966A (zh) 包括两个基板的功率模块及其制造方法
WO2022021094A1 (zh) 一种功率模块及制备模具、设备
US7602060B2 (en) Heat spreader in a flip chip package
US9691697B2 (en) Semiconductor device and method of manufacturing semiconductor device
JPH1022435A (ja) 半導体装置及びその製造方法
CN108735614B (zh) 半导体装置及半导体装置的制造方法
WO2017016808A1 (en) Power semiconductor module
CN111430312A (zh) 一种半导体元件隔热封装系统
CN110391193A (zh) 半导体装置封装和其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120404