CN106206468A - 封装基板 - Google Patents

封装基板 Download PDF

Info

Publication number
CN106206468A
CN106206468A CN201510956683.2A CN201510956683A CN106206468A CN 106206468 A CN106206468 A CN 106206468A CN 201510956683 A CN201510956683 A CN 201510956683A CN 106206468 A CN106206468 A CN 106206468A
Authority
CN
China
Prior art keywords
packaging
base plate
forming part
conductive material
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201510956683.2A
Other languages
English (en)
Inventor
宋泳镇
俞进午
具本锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN106206468A publication Critical patent/CN106206468A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Packaging Frangible Articles (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

根据本发明构思的一方面，提供一种封装基板，所述封装基板能够提高封装器件对静电的耐受性，所述封装基板可包括印刷电路板、设置在印刷电路板上的封装器件以及被设置为围绕封装器件的成型部，其中，成型部可包含高压导电材料。

Description

封装基板
本申请要求于2015年5月29日提交到韩国知识产权局的第10-2015-0076638号韩国专利申请的优先权和权益，所述韩国专利申请的发明构思通过引用被包含于此。
技术领域
本发明构思涉及一种封装基板。
背景技术
封装基板用于将诸如半导体芯片的电子组件电连接到母板。随着电子组件小型化并具有多功能性，封装的电子组件的安装密度逐渐地增大，并且其上安装有电子组件的基板的印刷电路板的导电线变得更复杂并高度地致密。
用于形成这样的封装基板的环氧塑封料(在下文中称作“EMS”)可密封并保护集成电路(IC)、发光二极管(LED)、多层陶瓷电容器(MLCC)等。这样的EMC可基于产品类型修改为各种形状，以保护包括在封装基板中的电子组件(在下文中称作“封装器件”)。
通常，EMC为绝缘材料，因此由于加工期间的摩擦等或封装状态下的运动而存在会产生静电或者会使静电积累的问题。随着电子设备小型化，由于静电导致的这样的问题会更容易发生。
发明内容
本发明构思的一方面可提供一种能够提高封装器件对静电的耐受性的封装基板。
根据本发明构思的一方面，一种封装基板可包括：印刷电路板；封装器件，设置在印刷电路板上；成型部，被设置为围绕封装器件。成型部可包含高压导电材料。
根据本发明构思的另一方面，一种封装基板可包括：印刷电路板；封装器件，设置在印刷电路板上；第一成型部，被设置为围绕封装器件；第二成型部，被设置为围绕第一成型部。第一成型部可包含高压导电材料。
根据本发明构思的另一方面，一种封装基板可包括：印刷电路板；封装器件，设置在印刷电路板上；第一成型部，被设置为围绕封装器件；第二成型部，被设置为围绕第一成型部。第二成型部可包含高压导电材料。
附图说明
通过下面结合附图进行的详细描述，本发明构思的上述和其他方面、特征以及优点将会被更清楚地理解，在附图中：
图1示出了根据本发明构思的示例性实施例的封装基板；
图2示出了根据本发明构思的另一示例性实施例的封装基板；
图3示出了根据本发明构思的另一示例性实施例的封装基板。
具体实施方式
在下文中，将参照附图描述本发明构思的实施例。
然而，本发明构思可按照多种不同的形式实施，并且不应该被解释为局限于在此阐述的特定实施例。更确切地说，提供这些实施例以使本公开将是彻底的和完整的，并将本公开的范围充分地传达给本领域的技术人员。
在整个说明书中，将理解的是，当诸如层、区域或晶片(基板)的元件被称为“在”另一元件“上”、“连接到”或“结合到”另一元件时，所述元件可直接“在”所述另一元件“上”、“连接到”或“结合到”另一元件，或者可存在介于所述元件与所述另一元件之间的其他元件。相比之下，当元件被称为“直接在”另一元件“上”、“直接连接到”或“直接结合到”另一元件时，不会存在介于所述元件与所述另一元件之间的元件或层。相同的标号始终指示相同的元件。如在此使用的，术语“和/或”包括一个或更多个相关所列项中的任何以及全部组合。
将明显的是，虽然可在此使用术语第一、第二、第三等来描述各种构件、组件、区域、层和/或部分，但是这些构件、组件、区域、层和/或部分不应被这些术语限制。这些术语仅用于将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分进行区分。因此，下面论述的第一构件、组件、区域、层或部分在不脱离示例性实施例的教导的情况下可被称作第二构件、组件、区域、层或部分。
为了描述的方便，可在此使用空间相对术语(例如，“在......之上”、“上面”、“在......之下”以及“下面”等)，以描述如图中示出的一个元件与另一元件的关系。将理解的是，除了图中示出的方位之外，空间相对术语意于包括装置使用或操作中的不同的方位。例如，如果图中的装置被翻转，则被描述为“在”另一元件“之上”或在另一元件“上面”的元件将被定向为“在”所述另一元件或特征“之下”或“下面”。因此，基于附图中的特定方向，术语“在……之上”可包含“在……之上”和“在……之下”的两种方位。装置可以以其他方式定位(旋转90度或处于其他方位)，可相应地理解使用于此的与空间相关的描述。
在此使用的技术术语仅用于描述特定实施例，并且无意于限制本发明构思。如在此使用的，除非上下文中清楚地指出，否则单数形式也意图包括复数形式。还将理解的是，在本说明书中使用术语“包括”和/或“包含”时，指示存在上述的特征、整体、步骤、操作、构件、元件和/或其组合，而不排除存在或增加一个或更多个其它特征、整体、步骤、操作、构件、元件和/或他们的组。
在下文中，将参照示出本发明构思的实施例的示意图描述本发明构思的实施例。在附图中，例如，由于制造技术和/或公差，可能估计了示出的形状的修改。因此，本发明构思的实施例不应被理解为受限于在此示出的区域的特定形状，而是应被解释为包括制造过程中形状结果方面的改变。下面的实施例还可由一个或其组合而构成。
下面描述的本发明构思的内容可具有多种构造，并且在此仅提出所需的构造，但不限于此。
图1示出了根据本发明构思的示例性实施例的封装基板100。参照图1，根据本发明构思的示例性实施例的封装基板100包括印刷电路板110、设置在印刷电路板110上的封装器件121和122以及被设置为围绕封装器件121和122的成型部130。成型部130可包含高压导电材料。
通常，封装基板的成型部中使用的环氧塑封料(EMC)为绝缘材料，因此由于加工期间的摩擦或封装状态下的运动而存在会产生静电或使静电积累的问题。随着电子设备小型化，由于静电导致的这样的问题会更容易发生。
在根据本发明构思的示例性实施例的封装基板100中，由于成型部130包含高压导电材料，因此可防止上述问题(例如，静电的产生以及静电的积累)
包括在根据本发明构思的示例性实施例的封装基板100中的印刷电路板110可基于安装在印刷电路板110上的封装器件121和122以及将要使用印刷电路板110的电子设备的类型等而变化。
参照图1，印刷电路板110可包括：绝缘膜111、112和113；导电线114，形成在绝缘膜111、112和113的一个表面上；导电过孔115，形成为贯穿绝缘膜111、112和113。绝缘膜111、112和113可用于将导电过孔115和导电线114隔开，并且将导电过孔115和导电线114布置在预定位置中。此外，绝缘膜111、112和113可用于支撑设置在印刷电路板110上的封装器件121和122。此外，绝缘膜111、112和113可用于将导电线114电连接到导电过孔115。
绝缘膜111、112和113可包含导电的环氧树脂或无机填充剂。环氧树脂可以为例如酚醛缩水甘油醚环氧树脂(例如，线型酚醛环氧树脂、甲酚酚醛环氧树脂、邻甲酚酚醛环氧树脂、萘酚改性酚醛环氧树脂、双酚-A环氧树脂、双酚-F环氧树脂、联苯环氧树脂或三苯基环氧树脂)、具有二环戊二烯构架的二环戊二烯环氧树脂、具有萘构架的萘环氧树脂、二羟基苯并吡喃环氧树脂、由诸如二氨基苯基甲烷的聚胺形成的缩水甘油胺环氧树脂、三酚基甲烷环氧树脂、四苯基乙烷环氧树脂或它们的混合物，但不受具体限制。
在印刷电路板110中，导电线114可通过在绝缘膜111、112和113的至少一个表面上形成铜箔层并去除铜箔层的一部分而形成。此外，在形成铜箔层之前，可通过在绝缘膜111、112和113的一个表面中形成通孔并使用导电材料填充通孔来形成导电过孔115。可重复在绝缘膜111、112和113上形成绝缘膜的过程(设置导电线114，并在绝缘膜上形成铜箔层)。阻焊剂层(未示出)可形成在印刷电路板110的最外部，以保护印刷电路板110。印刷电路板110可基于安装在其上的电子产品包括外连接部，或者可包括焊盘层。
印刷电路板110可包括阻焊剂层，并且阻焊剂层可部分地敞开。焊料(未示出)可设置在阻焊剂层的敞开的区域上。
同时，根据本发明构思的示例性实施例，印刷电路板110被示出为具有三层结构，但本发明构思不限于此。层的数量可基于绝缘膜111、112和113的数量以及将要形成在膜上的电路的图案而进行各种改变。
封装器件121和122可设置在印刷电路板110上。封装器件121和122可以为电子组件(例如，半导体芯片、层压型陶瓷电容器、电感器，或压电器件)，但不限于此。
如上所述，阻焊剂层(未示出)可设置在印刷电路板110的上部。阻焊剂层的一部分可敞开，以将设置在印刷电路板110上的封装器件121和122的电极电连接到包括在印刷电路板110中的导电线114和导电过孔115。这里，焊料(未示出)可设置在阻焊剂层的所述一部分上，并且封装器件121和122的电极可设置在焊料上，印刷电路板110可通过回流工艺电连接到封装器件121和122。
封装器件121和122可由成型部130围绕。成型部130可将封装器件121和122与外部因素隔开并保护封装器件121和122。
参照图1，成型部130可设置在其中设置有封装器件121和122的印刷电路板110的一个表面上，并且可围绕封装器件121和122。
由于成型部130包含高压导电材料，因此可防止由于静电而产生的问题。也就是说，由于封装器件121和122由包含高压导电材料的成型部130围绕，因此可有效地保护封装器件121和122免受静电影响。
高压导电材料可包含导电颗粒和导电粘合剂，并且粘合剂可包含硅树脂或环氧树脂。此外，导电颗粒可以为镍(Ni)、铝(Al)或铜(Cu)。
包含在高压导电材料中的粘合剂的含量相对于导电颗粒的含量可在5％至400％的范围内。也就是说，在包含在高压导电材料中的导电颗粒的含量为100重量份时，包含在高压导电材料中的粘合剂的含量可以在5至400重量份的范围内。
高压导电材料还可包含无机材料。无机材料可用于增大高压导电材料的绝缘电阻。无机材料可包括二氧化硅(SiO2)或氧化锌(ZnO)。
成型部130可通过使用成型膏涂覆包括封装器件121和122的印刷电路板110或者在包括封装器件121和122的印刷电路板110上喷涂成型膏而形成。然而，形成成型部130的方法不具体地限制于此。
图2示出了根据本发明构思的另一示例性实施例的封装基板200。参照图2，根据本发明构思的示例性实施例的封装基板200包括：印刷电路板210，封装器件221和222，设置在印刷电路板210上；第一成型部231，被设置为围绕封装器件221和222；第二成型部232，被设置为围绕第一成型部231。第一成型部231可包含高压导电材料。
包括在根据本发明构思的示例性实施例的封装基板200中的印刷电路板210可基于安装在印刷电路板210上的封装器件221和222以及将要使用印刷电路板210的电子设备的类型等而变化。
参照图2，印刷电路板210可包括：绝缘膜211、212和213；导电线214、形成在绝缘膜211、212和213的一个表面上；导电过孔215，贯穿绝缘膜211、212和213。绝缘膜211、212和213可用于将导电过孔215和导电线214隔开，并且将导电过孔215和导电线214布置在预定位置中。此外，绝缘膜211、212和213可用于支撑设置在印刷电路板210上的封装器件221和222。此外，绝缘膜211、212和213可用于将导电线214电连接到导电过孔215。
封装器件221和222可设置在印刷电路板210上。封装器件221和222可以为电子组件(例如，半导体芯片、层压型陶瓷电容器、电感器，或压电器件)，但不限于此。
封装器件221和222可由第一成型部231围绕，并且第一成型部231可由第二成型部232围绕。第一成型部231和第二成型部232可用于将封装器件221和222与外部因素隔开并保护封装器件221和222。
参照图2，第一成型部231和第二成型部232可设置在设置有封装器件221和222的印刷电路板210的一个表面上，并且可围绕封装器件221和222。
由于第一成型部231包含高压导电材料，因此可防止由于静电而产生的问题。也就是说，由于封装器件221和222由包含高压导电材料的第一成型部231围绕，因此可有效地保护封装器件221和222免受静电影响。
高压导电材料可包含导电颗粒和粘合剂，粘合剂可包含硅树脂或环氧树脂。此外，导电颗粒可以为Ni、Al或Cu。
包含在高压导电材料中的粘合剂的含量相对于导电颗粒的含量可在5％至400％的范围内。也就是说，在包含在高压导电材料中的导电颗粒的含量为100重量份时，包含在高压导电材料中的粘合剂的含量可以在5至400重量份的范围内。
高压导电材料还可包含无机材料。无机材料可用于增大高压导电材料的绝缘电阻。无机材料可以为SiO2或ZnO。
第一成型部231可通过使用成型膏涂覆包括封装器件221和222的印刷电路板210或者在包括封装器件221和222的印刷电路板210上喷涂成型膏而形成。然而，形成第一成型部231的方法不具体地限制于此。
第二成型部232可包含封装基板的实例中通常使用的成型材料，但不具体地限制于此。第二成型部232可通过使用成型膏涂覆包括第一成型部231的印刷电路板210或者在包括第一成型部231的印刷电路板210上喷涂成型膏而形成。然而，形成第二成型部232的方法不具体地限制于此。
图3示出了根据本发明构思的另一示例性实施例的封装基板300。参照图3，根据本发明构思的示例性实施例的封装基板300包括：印刷电路板310；封装器件321和322，设置在印刷电路板310上；第一成型部331，被设置为围绕封装器件321和322；第二成型部332，被设置为围绕第一成型部331。第二成型部332可包含高压导电材料。
包括在根据本发明构思的示例性实施例的封装基板300中的印刷电路板310可基于安装在印刷电路板310上的封装器件321和322以及其中意图使用印刷电路板310的电子设备的类型等而改变。
参照图3，印刷电路板310可包括：绝缘膜311、312和313；导电线314，形成在绝缘膜311、312和313的一个表面上；导电过孔315，贯穿绝缘膜311、312和313。绝缘膜311、312和313可用于将导电过孔315和导电线314隔开，并且将导电过孔315和导电线314布置在预定位置中。此外，绝缘膜311、312和313可用于支撑设置在印刷电路板310上的封装器件321和322。此外，绝缘膜311、312和313可用于将导电线314电连接到导电过孔315。
封装器件321和322可设置在印刷电路板310上。封装器件321和322可以为电子组件(例如，半导体芯片、层压型陶瓷电容器、电感器，或压电器件)，但不限于此。
封装器件321和322可由第一成型部331围绕，并且第一成型部331可由第二成型部332围绕。第一成型部331和第二成型部332可用于将封装器件321和322与外部因素隔开并保护封装器件321和322。
参照图3，第一成型部331和第二成型部332可设置在设置有封装器件321和322的印刷电路板310的一个表面上，并且可围绕封装器件321和322。
第一成型部331可包含封装基板的实例中通常使用的成型材料，但不具体地限制于此。第一成型部331可通过使用包含环氧基成型材料的成型膏涂覆包括封装器件321和322的印刷电路板310或者在包括封装器件321和322的印刷电路板310上喷涂成型膏而形成。然而，形成第一成型部331的方法不具体地限制于此。
由于第二成型部332包含高压导电材料，因此可防止由于静电而产生的问题。也就是说，由于封装器件321和322由包含高压导电材料的第二成型部332围绕，因此可有效地保护封装器件321和322免受静电影响。
高压导电材料可包含导电颗粒和粘合剂，粘合剂可包含硅树脂或环氧树脂。此外，导电颗粒可以为Ni、Al或Cu。
包含在高压导电材料中的粘合剂的含量相对于导电颗粒的含量可在5％至400％的范围内。也就是说，在包含在高压导电材料100中的导电颗粒的含量为100重量份时，包含在高压导电材料中的粘合剂的含量可以在5至400重量份的范围内。
高压导电材料还可包含无机材料。无机材料可用于增大高压导电材料的绝缘电阻。无机材料可以为SiO2或ZnO。
第二成型部332可通过使用成型膏涂覆包括第一成型部331的印刷电路板310或者在包括第一成型部331的印刷电路板310上喷涂成型膏而形成。然而，形成第二成型部332的方法不具体地限制于此。
如上所述，根据本发明构思的示例性实施例的封装基板可提高封装器件对静电的耐受性。
虽然上面已示出并描述了示例性实施例，但是对于本领域技术人员将明显的是，在不脱离由权利要求限定的本发明的范围的情况下，可以进行修改和变型。

Claims (18)

1.一种封装基板，包括：
印刷电路板；
封装器件，设置在印刷电路板上；
成型部，被设置为围绕封装器件，
其中，成型部包含高压导电材料。
2.如权利要求1所述的封装器件，其中，所述高压导电材料包含导电颗粒和粘合剂。
3.如权利要求2所述的封装基板，其中，所述粘合剂包含硅树脂或环氧树脂。
4.如权利要求2所述的封装基板，其中，所述导电颗粒包含镍、铝或铜。
5.如权利要求2所述的封装基板，其中，包含在高压导电材料中的粘合剂的含量相对于导电颗粒的含量在5％至400％的范围内。
6.如权利要求1所述的封装基板，其中，所述高压导电材料包含二氧化硅或氧化锌。
7.一种封装基板，包括：
印刷电路板；
封装器件，设置在印刷电路板上；
第一成型部，被设置为围绕封装器件；
第二成型部，被设置为围绕第一成型部，
其中，第一成型部包含高压导电材料。
8.如权利要求7所述的封装基板，其中，所述高压导电材料包含导电颗粒和粘合剂。
9.如权利要求8所述的封装基板，其中，所述粘合剂包含硅树脂或环氧树脂。
10.如权利要求8所述的封装基板，其中，所述导电颗粒包含镍、铝或铜。
11.如权利要求8所述的封装基板，其中，包含在高压导电材料中的粘合剂的含量相对于导电颗粒的含量在5％至400％的范围内。
12.如权利要求7所述的封装基板，其中，所述高压导电材料包含二氧化硅或氧化锌。
13.一种封装基板，包括：
印刷电路板；
封装器件，设置在印刷电路板上；
第一成型部，被设置为围绕封装器件；
第二成型部，被设置为围绕第一成型部，
其中，第二成型部包含高压导电材料。
14.如权利要求13所述的封装基板，其中，所述高压导电材料包含导电颗粒和粘合剂。
15.如权利要求14所述的封装基板，其中，所述粘合剂包含硅树脂或环氧树脂。
16.如权利要求14所述的封装基板，其中，所述导电颗粒包含镍、铝或铜。
17.如权利要求14所述的封装基板，其中，包含在高压导电材料中的粘合剂的含量相对于导电颗粒的含量在5％至400％的范围内。
18.如权利要求13所述的封装基板，其中，所述高压导电材料包含二氧化硅或氧化锌。
CN201510956683.2A 2015-05-29 2015-12-18 封装基板 Withdrawn CN106206468A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0076638 2015-05-29
KR1020150076638A KR20160140247A (ko) 2015-05-29 2015-05-29 패키지 기판

Publications (1)

Publication Number Publication Date
CN106206468A true CN106206468A (zh) 2016-12-07

Family

ID=57453257

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510956683.2A Withdrawn CN106206468A (zh) 2015-05-29 2015-12-18 封装基板

Country Status (2)

Country Link
KR (1) KR20160140247A (zh)
CN (1) CN106206468A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5386342A (en) * 1992-01-30 1995-01-31 Lsi Logic Corporation Rigid backplane formed from a moisture resistant insulative material used to protect a semiconductor device
US5585600A (en) * 1993-09-02 1996-12-17 International Business Machines Corporation Encapsulated semiconductor chip module and method of forming the same
US5793118A (en) * 1994-05-26 1998-08-11 Nec Corporation Semiconductor device capable of accomplishing a high moisture proof
CN1581482A (zh) * 2003-07-31 2005-02-16 三洋电机株式会社 电路模块
CN102405523A (zh) * 2009-04-21 2012-04-04 罗伯特·博世有限公司 用于具有吸收层的衬底的封装电路装置及其制造方法
JP5715680B1 (ja) * 2013-12-24 2015-05-13 日東電工株式会社 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101047139B1 (ko) 2009-11-11 2011-07-07 삼성전기주식회사 단층 보드온칩 패키지 기판 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5386342A (en) * 1992-01-30 1995-01-31 Lsi Logic Corporation Rigid backplane formed from a moisture resistant insulative material used to protect a semiconductor device
US5585600A (en) * 1993-09-02 1996-12-17 International Business Machines Corporation Encapsulated semiconductor chip module and method of forming the same
US5793118A (en) * 1994-05-26 1998-08-11 Nec Corporation Semiconductor device capable of accomplishing a high moisture proof
CN1581482A (zh) * 2003-07-31 2005-02-16 三洋电机株式会社 电路模块
CN102405523A (zh) * 2009-04-21 2012-04-04 罗伯特·博世有限公司 用于具有吸收层的衬底的封装电路装置及其制造方法
JP5715680B1 (ja) * 2013-12-24 2015-05-13 日東電工株式会社 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法

Also Published As

Publication number Publication date
KR20160140247A (ko) 2016-12-07

Similar Documents

Publication Publication Date Title
US11837552B2 (en) Semiconductor package with layer structures, antenna layer and electronic component
US7923844B2 (en) Semiconductor devices including voltage switchable materials for over-voltage protection
CN106129020B (zh) 半导体封装结构
CN107887344B (zh) 电子封装结构及其制法
US7198987B1 (en) Overmolded semiconductor package with an integrated EMI and RFI shield
TWI440101B (zh) 用於屏蔽電磁干擾的積體電路封裝件系統
CN107170717B (zh) 半导体装置封装和其制造方法
CN108140637A (zh) 包括嵌入式堆叠封装（PoP）器件的集成器件
CN107230663A (zh) 具有减小的应力的半导体封装件
US20150325529A1 (en) Electronic device module and manufacturing method thereof
CN110473839A (zh) 半导体封装系统
CN110875259A (zh) 半导体装置
US20160035698A1 (en) Stack package
TW201133657A (en) Semiconductor device and method of forming cavity in PCB containing encapsulant or dummy die having CTE similar to CTE of large array WLCSP
EP3147942A1 (en) Semiconductor package, semiconductor device using the same and manufacturing method thereof
EP3486943A1 (en) Semiconductor package
CN101681852A (zh) 具有互连导电体的倒装芯片及其制作方法
CN106711123B (zh) 半导体封装件及其制造方法
TW200805615A (en) Semiconductor package having electromagnetic interference shielding and fabricating method thereof
CN110475421A (zh) 电子装置模块及制造该电子装置模块的方法
US8951810B2 (en) Methods for forming interconnection line using screen printing technique
CN106206468A (zh) 封装基板
CN110190002A (zh) 一种半导体组件及其制造方法
CN108447829A (zh) 封装结构及其制法
US10304750B2 (en) Package structure and its fabrication method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20161207