KR101278393B1 - 파워 패키지 모듈 및 그의 제조방법 - Google Patents

파워 패키지 모듈 및 그의 제조방법 Download PDF

Info

Publication number
KR101278393B1
KR101278393B1 KR1020100107563A KR20100107563A KR101278393B1 KR 101278393 B1 KR101278393 B1 KR 101278393B1 KR 1020100107563 A KR1020100107563 A KR 1020100107563A KR 20100107563 A KR20100107563 A KR 20100107563A KR 101278393 B1 KR101278393 B1 KR 101278393B1
Authority
KR
South Korea
Prior art keywords
base substrate
power chip
high power
low power
chip
Prior art date
Application number
KR1020100107563A
Other languages
English (en)
Other versions
KR20120045777A (ko
Inventor
장범식
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100107563A priority Critical patent/KR101278393B1/ko
Priority to JP2011117283A priority patent/JP5497690B2/ja
Priority to US13/150,879 priority patent/US8575756B2/en
Priority to CN2011101734367A priority patent/CN102468249A/zh
Publication of KR20120045777A publication Critical patent/KR20120045777A/ko
Application granted granted Critical
Publication of KR101278393B1 publication Critical patent/KR101278393B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92152—Sequential connecting processes the first connecting process involving a strap connector
    • H01L2224/92157—Sequential connecting processes the first connecting process involving a strap connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92246—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

본 발명은 파워 패키지 모듈 및 그의 제조방법에 관한 것으로, 베이스기판, 상기 베이스기판, 전기적으로 연결되는 다수 개의 고 전력 칩 및 다수 개의 저 전력 칩, 다수 개의 상기 고 전력 칩과 다수 개의 상기 저 전력 칩 및 상기 베이스기판을 전기적으로 연결하는 다수 개의 금속리드판을 포함하는 것을 특징으로 하는 파워 패키지 모듈 및 그의 제조방법을 제공한다.

Description

파워 패키지 모듈 및 그의 제조방법{Power package module and a fabricating mothod the same}
본 발명은 파워 패키지 모듈 및 그의 제조방법에 관한 것이다.
일반적으로 반도체 패키지는 하나 혹은 다수 개의 반도체 칩을 리드 프레임이나 인쇄회로기판 상에 탑재하고 봉합 수지로 밀봉하여 내부를 보호한 후, 마더 보드(mother board) 또는 시스템용 인쇄회로기판에 결합하여 사용한다.
그러나, 최근 들어 전자기기의 고 속도화, 대용량화 및 고 집적화가 급 진전되면서 자동차, 산업기기 및 가전제품에 적용되는 전력소자(power device) 역시 저비용으로 소형화 및 경량화를 달성해야 하는 요구에 직면하고 있다. 상기한 요구를 해결하기 위한 한 가지 방법은, 하나의 반도체 패키지에 다수 개의 반도체 칩을 탑재하는 방식으로 전력용 모듈 패키지를 구성하는 것이다. 전력용 모듈 패키지는 전력용 회로 칩과 제어 칩을 포함하는데, 특히 전력용 회로 칩에서는 다른 반도체 칩에 비하여 많은 열이 발생한다. 따라서, 장기간 높은 신뢰도를 유지하기 위해서는 발생한 열을 외부로 효과적으로 방출하는 것이 중요한 이슈로 등장하고 있다.
도 1은 종래기술에 따른 파워 패키지 모듈(100)의 단면도이다. 도시된 바와 같이, 종래기술에 따른 파워 패키지 모듈(100)은 베이스기판(110), 고전력 칩(120) 및 저전력 칩(130), 하우징(140) 및 몰딩부(150)를 포함한다.
상기 베이스기판(110)은 금속층(111), 양극산화층(112), 회로층(113)으로 구성된다. 구체적으로, 상기 금속층(111)을 양극산화하여, 상기 금속층(111)의 표면에 상기 양극산화층(112)을 형성한 다음 상기 양극산화층(112)에 회로층(113)을 형성하여, 상기 베이스기판(110)을 제조할 수 있다. 또한, 상기 베이스기판(110)에는 사기 회로층(113)과 솔더층(180) 및 와이어(143, 144)를 통해 전기적으로 연결되는 고 전력 칩(120) 및 저 전력 칩(130)이 형성된다.
상기 하우징(140)은 상기 베이스기판(110)의 측면을 감싸도록 형성되며, 상기 하우징(140)에는 상기 베이스기판(110)의 상기 회로층(113)과 와이어(142)를 통해 연결되는 리드(141)가 형성된다. 또한, 상기 하우징(140)의 내부에는 상기 베이스기판(110)의 고정 및 보호를 위한 몰딩부(150)가 형성되고, 상기 몰딩부(150)의 상부에 커버(160)가 형성된다.
그러나, 종래의 파워 패키지 모듈(100)은, 상기 고 전력 칩(120) 및 상기 저전력 칩(130)에서 발생하는 열응력이 상기 솔더층(180)을 통하여 수직방향의 상기 베이스기판(110)으로 전달됨으로써 열전도에 의해 상기 베이스기판(110)에 휨 현상(warpage) 발생하게 되기 때문에 상기 베이스기판(110)뿐만 아니라 상기 양극산화층(112)를 휘게 하거나 비틀리게 만드는 문제점이 있었다.
또한 상기 고 전력 파워 패키지 모듈(100)의 제작시 칩 하나당 적게는 2개에서 많게는 10개 이상의 와이어를 연결해야하기 때문에 장기간의 공정 작업을 필요로 하는 문제점이 있다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하고자 창출된 것으로서, 본 발명의 목적은 열응력에 의한 베이스기판 및 상기 베이스기판에 결합되는 고 전력 칩 및 저 전력 칩의 휨 현상을 감소시켜 방열효과 및 신뢰성이 향상되는 파워 패키지 모듈 및 그의 제조방법을 제공하기 위한 것이다.
본 발명의 바람직한 실시예에 따른 파워 패키지 모듈은 베이스기판, 상기 베이스기판에 실장되어 상기 베이스기판과 전기적으로 연결되는 다수 개의 고 전력 칩, 상기 베이스기판에 실장되어 상기 베이스기판과 전기적으로 연결되는 다수 개의 저 전력 칩 및 다수 개의 상기 고 전력 칩과 다수 개의 상기 저 전력 칩 및 상기 베이스기판을 전기적으로 연결하는 다수 개의 금속리드판을 포함하는 것을 특징으로 한다.
또한, 다수 개의 상기 고 전력 칩과 다수 개의 상기 저 전력 칩은 상기 베이스기판에 순차적으로 엇갈리게 실장되는 것을 특징으로 한다.
그리고 상기 금속리드판은 상기 베이스기판에 순차적으로 엇갈리게 실장되는 상기 고 전력 칩 2 개와 상기 저 전력 칩 2개를 상기 베이스기판과 전기적으로 연결하는 것을 특징으로 한다.
또한 상기 금속리드판은 상기 고 전력 칩과 연결되는 고 전력 칩 연결부, 상기 저 전력 칩과 연결되는 저 전력 칩 연결부, 상기 베이스기판을 연결하는 베이스기판 연결부 및 상기 고 전력 칩 연결부와 상기 베이스기판 연결부를 연결하는 제1 연결부, 상기 저 전력 칩 연결부와 상기 베이스기판 연결부를 연결하는 제2 연결부 및 상기 고 전력 칩과 상기 저 전력 칩을 연결하는 제3 연결부를 포함하는 것을 특징으로 한다.
또한 상기 고 전력 칩은 와이어 본딩을 하기 위한 홈이 형성되어 있는 것을 특징으로 한다.
그리고 상기 제1 연결부, 상기 제2 연결부 및 상기 제3 연결부는 벤딩부를 구비하는 것을 특징으로 한다.
또한 상기 고 전력 칩은 절연 게이트 양극성 트랜지스터(IGBT)이고, 상기 저 전력 칩은 다이오드(Diode)인 것을 특징으로 한다.
그리고 상기 베이스기판의 외주면 및 측면을 감싸도록 형성된 하우징, 상기 하우징에 형성되며 상기 베이스기판과 전기적으로 연결되는 리드, 상기 베이스기판에 실장된 상기 고 전력 칩, 상기 저 전력 칩 및 상기 금속리드판을 덮도록 상기 베이스기판 내부에 충진되는 몰딩부 및 상기 몰딩부를 덮는 커버를 더 포함하는 것을 특징으로 한다.
또한 상기 금속리드판과 상기 베이스기판, 상기 고 전력 칩 및 상기 저 전력 칩을 전기적으로 연결하는 접착층을 더 포함하는 것을 특징으로 한다.
그리고 상기 접착층은 솔더층인 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따른 파워 패키지 모듈의 제조방법은 베이스기판을 준비하는 단계, 상기 베이스기판과 전기적으로 연결되는 다수 개의 고 전력 칩 및 다수 개의 저전력 칩을 실장하는 단계 및 다수 개의 상기 고 전력 칩, 다수 개의 상기 저 전력 칩 및 상기 베이스기판을 연결하는 다수 개의 금속리드판을 상기 베이스기판에 실장하는 단계를 포함하는 것을 특징으로 한다.
또한 상기 베이스기판을 준비하는 단계는 금속층을 양극산화하여 양극산화층을 형성하고, 일면의 상기 양극산화층에 회로층을 형성하여, 양극산화기판으로 형성하는 단계를 더 포함하는 것을 특징으로 한다.
그리고 상기 고 전력 칩은 절연 게이트 양극성 트랜지스터(IGBT)이고, 상기 저 전력 칩은 다이오드(Diode)인 것을 특징으로 한다.
또한 상기 베이스기판의 외주면 및 측면을 감싸는 하우징을 형성하고, 상기 하우징에 상기 베이스기판과 연결되는 리드를 실장하는 단계, 상기 베이스기판에 실장된 다수 개의 상기 고 전력 칩, 다수 개의 상기 저 전력 칩 및 다수 개의 상기 금속리드판을 덮도록 상기 하우징 내부에 충진되는 몰딩부를 실장하는 단계 및 상기 몰딩부에 커버를 실장하는 단계를 더 포함하는 것을 특징으로 한다.
그리고 다수 개의 상기 고 전력 칩 및 다수 개의 상기 저 전력 칩을 실장하는 단계는 상기 베이스기판에 접착층을 스크린 프린트 공법으로 실장하는 단계 및상기 접착층을 통하여 상기 베이스기판과 전기적으로 연결되는 다수 개의 상기 고 전력 칩 및 다수 개의 상기 저 전력 칩을 상기 베이스기판에 실장하는 단계를 더 포함하는 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따른 파워 패키지 모듈 및 그의 제조방법은 다수 개의 고 전력 칩과 다수 개의 저전력 칩 및 베이스기판을 연결하는 벤딩부를 구비하는 금속리드판을 제공함으로써 상기 고 전력 칩 및 상기 저 전력 칩에서 발생하는 열응력에 의해 발생하는 상기 베이스기판의 휨 현상뿐만 아니라 상기 고 전력 칩과 상기 저 전력 칩에 연결된 상기 금속리드판의 휨 현상까지 감소시키는 효과가 있다.
또한 상기 금속리드판의 벤딩부에서 상기 고 전력 칩 및 상기 저 전력 칩에서 발생하는 열을 방열시키기 때문에 칩과 칩 및 칩과 베이스기판에서의 접합온도를 낮추는 효과가 있다.
그리고 하나의 상기 금속리드판이 다수 개의 상기 고 전력 칩과 다수 개의 상기 저 전력 칩을 상기 베이스기판에 전기적으로 연결함으로써 기존의 와이어 본딩 공정보다 공정시간을 단축시키는 효과가 있다.
또한 다수 개의 상기 고 전력 칩 및 다수 개의 상기 저 전력 칩을 하나의 금속리드판으로 접합시킴으로써 상기 금속리드판과 접합된 다수 개의 상기 고 전력 칩과 상기 저 전력 칩으로 균일한 전류 분산이 가능하기 때문에 SOA(safe of ares) 영역을 확장시키는 효과가 있다.
도 1은 종래기술에 따른 파워 패키지 모듈의 단면도이다.
도 2는 본 발명의 실시예에 따른 파워 패키지 모듈의 평면도이다.
도 3은 본 발명의 실시예에 따른 파워 패키지 모듈의 확대도 A부분의 단면도이다.
도 4는 본 발명의 실시예에 따른 금속리드판의 사시도이다.
도 5 내지 도 7은 본 발명의 실시예에 따른 제1 연결부, 제2 연결부 및 제3 연결부의 단면도이다.
도 8 내지 도 15는 본 발명의 실시예에 따른 파워 패키지 모듈의 제조방법에 관한 공정단면도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
파워 패키지 모듈의 구조
도 2는 본 발명의 바람직한 실시예에 따른 파워 패키지 모듈(200)의 평면도이며 도 3은 도 2의 확대도 A부분의 단면도이다. 도시된 바와 같이, 본 실시예에 따른 파워 모듈(200)은 베이스기판(210), 상기 베이스기판(210) 상에 형성된 다수 개의 고 전력 칩(220) 및 다수 개의 저 전력 칩(230), 다수 개의 상기 고 전력 칩(220)과 다수 개의 상기 저전력 칩(230) 및 상기 베이스 기판(210)을 전기적으로 연결하는 다수 개의 금속리드판(270)을 포함하는 것을 특징으로 한다.
상기 베이스기판(210)의 상면에는 바람직하게는 양극산화기판(미도시)이 형성되는데 상기 양극산화기판(미도시)은 금속층(211), 양극산화층(212) 및 회로층(213)을 포함한다.
여기서, 상기 금속층(211)은 예를 들어, 알루미늄으로 구성될 수 있다. 알루미늄은 가볍고 열 전도성이 우수하기 때문에, 상기 금속층(211)이 알루미늄으로 구성되는 경우, 상기 베이스기판(210)의 무게가 가벼워지고 상기 고 전력 칩(220) 및 저 전력 칩(230)으로부터 발생한 열이 외부로 신속하게 방출될 수 있다. 단, 상기 금속층(211)의 재질은 이에 한정되지 않고, 양극산화가 가능한 금속이라면 어떠한 재질이라도 가능하다.
또한, 상기 양극산화층(212)은 상기 금속층(211)을 양극산화하여 형성된 층으로서, 상기 금속층(211)이 알루미늄으로 구성된 경우, 상기 양극산화층(212)은 산화알루미늄(Al2O3)로 구성될 수 있다. 또한, 상기 양극산화층(212)은 상기 금속층(211)의 표면 전체 또는 일부에 형성될 수 있다.
상기 회로층(213)은 일면의 상기 양극산화층(212)에 형성된 층으로서, 상기 고 전력 칩(220) 및 상기 저 전력 칩(230)이 상기 회로층(213)에 전기적으로 연결될 수 있다. 이에 따라, 상기 회로층(213)은 상기 고 전력 칩(220) 및 상기 저 전력 칩(230)과 전기적으로 연결되어 회로 신호를 전달하는 역할을 수행함으로써 상기 고 전력 칩(220) 및 상기 저 전력 칩(230)과 상기 베이스기판(210)이 전기적으로 연결된다.
도 3에서는 상기 회로층(213)이 패터닝되지 않은 것으로 도시하였으나, 이는 도시의 편의를 위한 것으로서 상기 회로층(213)은 패터닝되어 있다.
상기 베이스기판(210)에 다수 개의 상기 고 전력 칩(220)과 다수 개의 상기 저 전력 칩(230)이 실장되는데 상기 고 전력 칩(220)과 상기 저 전력 칩(230)은 순차적으로 엇갈리게 실장되며 바람직하게는 고 전력 칩, 저 전력 칩, 고 전력 칩, 저 전력 칩의 순서이거나 반대로 저 전력 칩, 고 전력 칩, 저 전력 칩, 고 전력칩의 순서로 상기 베이스기판(210) 상의 하나의 열에 고 전력 칩 2개와 저 전력 칩 2개가 실장된다.
그리고 접착층인 솔더층(282, 285)은 상기 회로층(213)과 다수 개의 상기 고 전력 칩(220) 및 다수 개의 상기 저 전력 칩(230)을 전기적으로 연결할 수 있도록, 예를 들어, 전기전도성 물질로 구성되는 것이 바람직하다.
또한, 상기 고 전력 칩(220)은 예를 들어, 전력 소자인 절연 게이트 양극성 트랜지스터(IGBT)일 수 있고, 상기 저 전력 칩(230)은 예들 들어, 제어 소자인 다이오드일 수 있다.
도 4는 본 발명의 바람직한 실시예에 따른 금속리드판(270)의 사시도이고 도 5 내지 도 7은 본 발명의 바람직한 실시예에 따른 른 제1 연결부(273), 제2 연결부(274) 및 제3 연결부(275)의 단면도이다.
상기 금속리드판(270)은 바람직하게는 고 전력 칩, 저 전력 칩, 고 전력 칩, 저 전력 칩의 순서이거나 반대로 저 전력 칩, 고 전력 칩, 저 전력 칩, 고 전력 칩의 순서로 상기 베이스기판(210) 상의 하나의 열에 순차적으로 엇갈리게 실장되는 상기 2 개의 고 전력 칩(220) 및 상기 2개의 저 전력 칩(230)과 상기 베이스기판(210)을 전기적으로 연결하기 위하여 상기 고 전력 칩(220)과 연결되는 고 전력 칩 연결부(271)와 상기 저 전력 칩(230)과 연결되는 저 전력 칩 연결부(272) 그리고 상기 베이스기판(210)을 연결하는 베이스기판 연결부(276, 277)를 포함한다.
또한 상기 고 전력 칩 연결부(271)와 상기 베이스기판 연결부(276)를 연결하는 제1 연결부(273)와 상기 저전력 칩 연결부(272)와 상기 베이스기판 연결부(277)를 연결하는 제2 연결부(274) 및 상기 고 전력 칩(220)과 상기 저 전력 칩(230)을 연결하는 제3 연결부(275)를 포함하고 상기 고 전력 칩 연결부(271)에는 와이어 본딩을 하기 위한 홈(278)이 형성된다.
그리고 상기 금속리드판(270)은 열전도성 및 전기전도성이 뛰어난 Cu, Ag, Al 또는 합금 재질로 구성될 수 있다.
상기 금속리드판(270)의 상기 고 전력 칩 연결부(271)는 상기 고 전력 칩(220) 상에 실장되는데 상기 고 전력 칩 연결부(271)와 상기 고 전력 칩(220)사이에는 전기적으로 연결할 수 있도록, 예를 들어, 전기전도성 물질로 구성되는 솔더층(281)이 형성될 수도 있다.
또한 상기 금속리드판(270)의 상기 저 전력 칩 연결부(272)는 상기 저 전력칩(230) 상에 실장되는데 상기 저 전력 칩 연결부(272)와 상기 저 전력 칩(230)사이에는 전기적으로 연결할 수 있도록, 예를 들어, 전기전도성 물질로 구성되는 솔더층(284)이 형성될 수도 있다.
그리고 상기 금속리드판(270)의 상기 베이스기판 연결부(276, 277)는 상기 베이스기판(210)과 연결됨으로써 다수 개의 상기 고 전력 칩(220) 및 다수 개의 상기 저 전력 칩(230)은 상기 금속리드판(270)에 의해 상기 베이스기판(210)과 전기적으로 연결된다.
또한 상기 베이스기판 연결부(276, 277)와 상기 베이스기판(210) 사이에는 전기적으로 연결할 수 있도록, 예를 들어, 전기전도성 물질로 구성되는 솔더층(280, 283)이 형성될 수도 있다.
이로써 하나의 상기 금속리드판(270)은 일체로 형성되어 2개의 상기 고 전력 칩(220)과 2개의 상기 저 전력 칩(230) 및 상기 베이스기판(210)과 전기적으로 연결된다.
상기 고 전력 칩(220)과 상기 저 전력 칩(230)에서 열응력이 발생하게 되어 상기 금속리드판(270)으로 열전달이 발생할 경우, 상기 금속리드판(270)은 열응력에 의해 반복적인 팽창/수축 현상을 받게 된다.
하지만, 도 4에 도시된 바와 같이 상기 금속리드판(270)의 상기 제3 연결부(275)는 곡면 형상의 벤딩부를 구비하고 있기 때문에 상기 고 전력 칩(220)과 상기 저 전력 칩(230)에서 발생하는 열응력이 벤딩부의 양방향으로 분산되는 방열 효과로 인해 열응력에 의해 상기 금속리드판(270)과 상기 고 전력 칩(220) 및 상기 저 전력 칩(230)이 휘어지는 현상을 방지함으로써 상기 금속리드판(270)과 상기 고 전력 칩(220) 및 상기 저 전력 칩(230)이 파손되는 것을 방지하게 된다.
또한 상기 고 전력 칩(220)과 상기 저 전력 칩(230)에서 발생하는 열응력은 상기 회로층(213), 상기 양극산화층(212), 상기 금속층(211)으로 전달되어 최종적으로는상기 베이스기판(210)으로 열전달을 발생시킨다. 따라서 상기 베이스기판(210)에서도 열응력에 의해 반복적인 팽창/수축 현상을 받게 되어 상기 베이스기판(210)이 휘어지게 되는 현상이 발생하게 된다.
하지만 도시된 바와 같이 상기 금속리드판(270)의 상기 제 1 연결부(273)와 제2 연결부(274)는 곡면 형상의 벤딩부를 구비하고 있기 때문에 열응력이 벤딩부의 양방향으로 분산되는 방열 효과로 인해 상기 베이스기판(210)이 열응력에 의해 휘어지는 현상을 방지함으로써 상기 베이스기판(210) 및 상기 금속리드판(270)이 파손되는 것을 방지하게 된다.
도 5 내지 도 7에 도시된 바와 같이, 상기 금속리드판(270a, 270b, 270c)의 제1 연결부(273a, 273b, 273c),, 제2 연결부(274a, 274b, 274c) 및 제3 연결부(275a, 275b, 275c)는 다양한 형상의 벤딩부를 구비한다. 따라서 상기 고 전력 칩(220) 및 상기 저 전력 칩(230) 간의 열팽창계수의 차에 의해 발생하는 열응력에 의한 팽창/수축 현상 그리고 상기 고 전력 칩(220)과 상기 저 전력 칩(230) 그리고 상기 베이스기판(210) 간의 열팽창계수의 차에 의해 발생하는 열응력에 의한 팽창/수축 현상을 상기 벤딩부의 방열효과를 이용하여 팽창/수축 현상을 감소시킴으로써 상기 고 전력 칩(220), 상기 저 전력 칩(230) 및 상기 베이스기판(210)이 파손되는 것을 방지할 수 있는 효과가 있다.
또한 도 7에 도시된 바와 같이 상기 제1 연결부(273c), 제2 연결부(274c) 및 제3 연결부(275c)에 라운드(R)을 더 형성시킴으로써 방열효과를 향상시켜 팽창/수축 현상을 더욱 감소시키는 효과가 있다.
또한 상기 파워 패키지 모듈(200)에는 하우징(240), 리드(241), 몰딩부(250) 및 커버(260)가 더 형성될 수 있다.
여기서, 상기 리드(241)는 상기 하우징(240)에 고정되게 실장되어, 상기 베이스기판(210)의 상기 회로층(213)과 외부를 전기적으로 연결한다. 또한, 상기 리드(241)는 예를 들어, 금, 은, 구리, 니켈 등과 같은 전기전도성의 금속판일 수 있다. 한편, 도 2에서는 상기 리드(241)와 상기 회로층(213)이 와이어(242)를 통해 연결된 것으로 도시하였으나, 이는 예시적인 것으로서, 상기 리드(241)와 상기 회로층(213)을 연결할 수 있는 구성이라면 가능하다.
또한 도 2에서는 상기 하우징(240)이 상기 베이스기판(210) 상에 실장되는 것으로 도시하였으나, 이는 예시적인 것으로 상기 하우징(240)은 상기 베이스기판(210)의 측면에 실장될 수도 있다.
따라서 상기 하우징(240)은 상기 베이스기판(210)의 측면 또는 상기 베이스기판(210) 상에 형성되어 상기 고 전력 칩(220) 및 상기 저 전력 칩(230)을 포함한 파워 패키지 모듈(200)을 보호하는 부재이다. 또한, 상기 하우징(240)은 상기 파워 패키지 모듈(200)의 내부와 외부를 연결하는 리드(241)를 포함하고 있기 때문에, 단락되지 않도록 절연물질로 구성되는 것이 바람직하다.
상기 몰딩부(250)는 상기 하우징(240)의 내부에 채워져서 상기 베이스기판(210)과 상기 고 전력 칩(220) 및 상기 저 전력 칩(230)을 고정할 수 있다. 또한, 상기 몰딩부(250)는 상기 파워 패키지 모듈(200)을 외부의 충격으로부터 충분히 보호할 수 있도록 상기 고 전력 칩(220) 및 상기 저 전력 칩(230)을 포함한 상기 베이스기판(210)의 상면까지 형성되는 것이 바람직하다. 한편, 상기 몰딩부(250)는 예를 들어, 에폭시 몰드 컴파운드(EMC) 또는 실리콘 겔로 구성될 수 있다.
상기 커버(260)는 상기 파워 패키지 모듈(200)을 외부의 충격으로부터 보호하기 위하여 상기 몰딩부(250)의 상부에 형성되는 부재로서, 상기 하우징(240)과 동일한 재료로 구성될 수 있다.
또한, 상기 베이스기판(210)의 하부에 히트싱크(미도시)가 접합되어 발열효과를 더 향상시킬 수 있다.
파워 패키지 모듈의 제조방법
도 8 내지 도 15은 도 2 및 도 3에 도시한 파워 패키지 모듈(200)의 제조방법을 설명하기 위한 공정단면도이다. 이하, 이를 참조하여, 본 발명의 실시예에 따른 파워 패키지 모듈(200)의 제조방법을 설명하면 다음과 같다.
먼저, 도 8에 도시한 바와 같이, 베이스기판(210)을 형성하는데 본원발명의 바람직한 실시예로서 금속층(211)을 양극산화하여 양극산화층(212)을 형성한다.
이때, 상기 금속층(211)은 알루미늄, 양극산화층(212)은 산화알루미늄(Al2O3)으로 구성될 수 있다. 또한, 양극산화는 상기 금속층(211)을 붕산, 인산, 황산, 크롬산 등의 전해액에 담은 후, 상기 금속층(211)에 양극을 인가하고 전해액에 음극을 인가함으로써, 상기 금속층(211)의 표면 전체에 전기적 절연을 수행하는 산화피막을 성장시켜 상기 양극산화층(212)을 형성할 수 있다.
그 다음으로는 일면의 상기 양극산화층(212)에 회로층(213)을 형성하여 양극산화기판(미도시)을 준비하고, 상기 양극산화기판(미도시)으로 구성된 베이스기판(210)을 형성한다.
또한, 상기 회로층(213)은 예를 들어, 세미어디티브 공법(SAP; Semi-additive Process) 등의 공지된 방법으로 형성할 수 있다. 또한, 상기 회로층(213)은 전기전도성 및 열전도성이 우수한 금속, 예를 들어, 구리로 구성될 수 있다.
그 다음으로 상기 베이스기판(210)에 접착층인 다수의 솔더층(280, 282, 283, 285)을 형성한다.
다음, 도 9에 도시한 바와 같이, 상기 베이스기판(210)에 다수 개의 상기 고 전력 칩(220) 및 다수 개의 상기 저 전력 칩(230)을 순차적으로 엇갈리게 실장하며 바람직하게는 고 전력 칩, 저 전력 칩, 고 전력 칩, 저 전력 칩의 순서이거나 반대로 저 전력 칩, 고 전력 칩, 저 전력 칩, 고 전력칩의 순서로 상기 베이스기판(210) 상의 하나의 열에 고 전력 칩 2개와 저 전력 칩 2개를 실장한다.
이때, 다수 개의 상기 고 전력 칩(220) 및 다수 개의 상기 저 전력 칩(230)은 상기 회로층(213) 상에 직접 형성될 수 있으며, 상기 고 전력 칩(220) 및 상기 저 전력 칩(230)과 상기 회로층(213) 간, 예를 들어, 상기 솔더층(282, 285)과 같은 전기전도성이 있는 접착층이 개재되어, 상기 고 전력 칩(220) 및 상기 저 전력 칩(230)이 상기 베이스기판(210)과 전기적으로 연결될 수 있다.
또한, 상기 접착층인 상기 솔더층(282, 285)을 양극산화기판(미도시)에 스크린 프린트 공법으로 먼저 인쇄하고, 상기 고 전력 칩(220) 및 상기 저 전력 칩(230)을 연결할 수 있다.
다음, 도 10에 도시한 바와 같이, 상기 고 전력 칩(220)에 접착층인 솔더층(281)을 형성하고 상기 저 전력 칩(230)에 접착층인 솔더층(284)를 형성한다.
다음, 도 11에 도시한 바와 같이, 접착층인 상기 솔더층(280, 281, 283, 284)에 상기 금속리드판(270)이 실장되는데, 상기 금속리드판(270)의 고 전력칩 연결부(271)는 상기 고 전력 칩(220) 상의 상기 솔더층(281) 실장되고 베이스기판 연결부(276)는 상기 솔더층(280)에 실장된다.
또한 상기 금속리드판(270)의 저 전력칩 연결부(272)는 상기 저 전력 칩(230) 상의 상기 솔더층(284)에 실장되고 베이스기판 연결부(277)는 상기 솔더층(283)에 실장된다.
이로써, 일체로 형성되는 상기 금속리드판(270)은 상기 베이스기판(210)의 상기 회로층(213)의 일면에 형성된 상기 고전력 칩(220) 및 상기 저전력 칩(230)을 함께 포함하여 상기 베이스기판(210)에 전기적으로 연결한다.
다음, 도 12 및 도 13에 도시한 바와 같이, 상기 베이스기판(210)에 리드(241)를 포함하는 하우징(240)을 결합한다. 또한 상기 하우징(240)에 포함된 상기 리드(241)와 상기 베이스기판(210)의 상기 회로층(213)을 와이어(242)를 통해 연결하고 상기 고 전력 칩 연결부(271)에 형성된 홈(278) 사이로 와이어(243)를 연결하여 상기 고 전력 칩(220)과 상기 베이스기판(210)을 연결한다.
다음, 도 14에 도시한 바와 같이, 상기 하우징(240)의 내부에 몰딩부(250)를 형성한다.
이때, 상기 고 전력 칩(220)과 상기 저 전력 칩(230) 및 상기 베이스기판(210)의 상면을 모두 덮어 상기 몰딩부(250)를 형성할 수 있으며, 상기 몰딩부(250)는 예를 들어, 실리콘 겔 일 수 있다.
다음, 도 15에 도시한 바와 같이, 상기 몰딩부(250)의 상부에 커버(260)를 형성한다.
이로써, 이와 같은 제조공정에 의해 도 2 및 도 3에 도시된, 본 발명의 바람직한 실시예인 파워 패키지 모듈(200)이 제조된다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 파워 모듈 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
200 : 파워 패키지 모듈 210: 베이스기판
211 : 금속층 212 : 양극산화층
213 : 회로층 220 : 고 전력 칩
230 : 저 전력 칩 240: 하우징
241: 리드 242, 243: 와이어
250: 몰딩부 260: 커버
270: 금속리드판 271: 고 전력 칩 연결부
272: 저 전력 칩 연결부 273: 제1 연결부
274: 제2 연결부 275: 제3 연결부
276, 277: 베이스기판 연결부 278: 홈
280, 281, 282, 283, 284, 285: 솔더층

Claims (16)

  1. 베이스기판;
    상기 베이스기판에 실장되어 상기 베이스기판과 전기적으로 연결되는 다수 개의 고 전력 칩;
    상기 베이스기판에 실장되어 상기 베이스기판과 전기적으로 연결되는 다수 개의 저 전력 칩; 및
    상기 베이스기판에 순차적으로 엇갈리게 실장되는 다수 개의 상기 고 전력 칩과 다수 개의 상기 저 전력 칩 및 상기 베이스기판을 전기적으로 연결하고, 일체로 형성되는 금속리드판을 포함하며,
    상기 금속리드판은
    상기 고 전력 칩과 연결되는 고 전력 칩 연결부;
    상기 저 전력 칩과 연결되는 저 전력 칩 연결부;
    상기 베이스기판과 연결되는 베이스기판 연결부;
    상기 고 전력 칩 연결부와 상기 베이스기판 연결부를 연결하는 제1 연결부;
    상기 저 전력 칩 연결부와 상기 베이스기판 연결부를 연결하는 제2 연결부; 및
    상기 고 전력 칩과 상기 저 전력 칩을 연결하는 제3 연결부를 포함하고,
    상기 제1 연결부, 상기 제2 연결부 및 상기 제3 연결부는 곡면 형상의 벤딩부를 구비하는 것을 특징으로 하는 파워 패키지 모듈.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 금속리드판은
    상기 베이스기판에 순차적으로 엇갈리게 실장되는 상기 고 전력 칩 2 개와 상기 저 전력 칩 2개를 상기 베이스기판과 전기적으로 연결하는 것을 특징으로 하는 파워 패키지 모듈.
  4. 삭제
  5. 청구항 1에 있어서,
    상기 고 전력 칩 연결부는 와이어 본딩을 하기 위한 홈이 형성되어 있는 것을 특징으로 하는 파워 패키지 모듈.
  6. 삭제
  7. 청구항 1에 있어서,
    상기 고 전력 칩은 절연 게이트 양극성 트랜지스터(IGBT)이고, 상기 저 전력 칩은 다이오드(Diode)인 것을 특징으로 하는 파워 패키지 모듈.
  8. 청구항 1에 있어서,
    상기 베이스기판의 외주면 및 측면을 감싸도록 형성된 하우징;
    상기 하우징에 형성되며 상기 베이스기판과 전기적으로 연결되는 리드;
    상기 베이스기판에 실장된 상기 고 전력 칩, 상기 저 전력 칩 및 상기 금속리드판을 덮도록 상기 베이스기판 내부에 충진되는 몰딩부; 및
    상기 몰딩부를 덮는 커버를 더 포함하는 것을 특징으로 하는 파워 패지키 모듈.
  9. 청구항 1에 있어서,
    상기 금속리드판과 상기 베이스기판, 상기 고 전력 칩 및 상기 저 전력 칩을 전기적으로 연결하는 접착층을 더 포함하는 것을 특징으로 하는 파워 패키지 모듈.
  10. 청구항 9에 있어서,
    상기 접착층은 솔더층인 것을 특징으로 하는 파워 패키지 모듈.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
KR1020100107563A 2010-11-01 2010-11-01 파워 패키지 모듈 및 그의 제조방법 KR101278393B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100107563A KR101278393B1 (ko) 2010-11-01 2010-11-01 파워 패키지 모듈 및 그의 제조방법
JP2011117283A JP5497690B2 (ja) 2010-11-01 2011-05-25 パワーパッケージモジュール
US13/150,879 US8575756B2 (en) 2010-11-01 2011-06-01 Power package module with low and high power chips and method for fabricating the same
CN2011101734367A CN102468249A (zh) 2010-11-01 2011-06-23 功率封装模块及制造该功率封装模块的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100107563A KR101278393B1 (ko) 2010-11-01 2010-11-01 파워 패키지 모듈 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20120045777A KR20120045777A (ko) 2012-05-09
KR101278393B1 true KR101278393B1 (ko) 2013-06-24

Family

ID=45995790

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100107563A KR101278393B1 (ko) 2010-11-01 2010-11-01 파워 패키지 모듈 및 그의 제조방법

Country Status (4)

Country Link
US (1) US8575756B2 (ko)
JP (1) JP5497690B2 (ko)
KR (1) KR101278393B1 (ko)
CN (1) CN102468249A (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101572228B1 (ko) * 2011-03-08 2015-11-26 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 나노 갭 길이를 가지는 전극 구조의 제작 방법 및 그것에 의해 얻어지는 나노 갭 길이를 가지는 전극 구조, 및 나노 디바이스
US20140167237A1 (en) * 2012-12-14 2014-06-19 Samsung Electro-Mechanics Co., Ltd. Power module package
CN103887267A (zh) * 2012-12-20 2014-06-25 浙江大学 具有新型焊线的电力电子模块装置
JP6028592B2 (ja) 2013-01-25 2016-11-16 三菱電機株式会社 半導体装置
JP6238121B2 (ja) * 2013-10-01 2017-11-29 ローム株式会社 半導体装置
EP2933836B1 (de) * 2014-04-15 2020-10-14 IXYS Semiconductor GmbH Leistungshalbleitermodul
KR102425694B1 (ko) * 2015-03-17 2022-07-27 주식회사 솔루엠 파워 모듈 패키지
US20170084521A1 (en) 2015-09-18 2017-03-23 Industrial Technology Research Institute Semiconductor package structure
CN107240581A (zh) * 2016-03-29 2017-10-10 株式会社京浜 电力转换装置及电力转换装置的制造方法
CN112236856A (zh) * 2018-05-29 2021-01-15 Apex微电子科技有限公司 导热电子封装
CN117712057A (zh) * 2024-02-06 2024-03-15 成都汉芯国科集成技术有限公司 一种多级金刚石抗辐射过载的芯片封装结构及封装方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070065207A (ko) * 2005-12-19 2007-06-22 미쓰비시덴키 가부시키가이샤 반도체 장치
JP2010050364A (ja) 2008-08-25 2010-03-04 Hitachi Ltd 半導体装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060772A (en) * 1997-06-30 2000-05-09 Kabushiki Kaisha Toshiba Power semiconductor module with a plurality of semiconductor chips
JP3786320B2 (ja) * 1997-09-29 2006-06-14 株式会社デンソー モータ駆動用のインバータモジュール
DE10101086B4 (de) * 2000-01-12 2007-11-08 International Rectifier Corp., El Segundo Leistungs-Moduleinheit
JP2001308264A (ja) * 2000-04-21 2001-11-02 Toyota Industries Corp 半導体装置
US6803514B2 (en) * 2001-03-23 2004-10-12 Canon Kabushiki Kaisha Mounting structure and mounting method of a photovoltaic element, mounting substrate for mounting a semiconductor element thereon and method for mounting a semiconductor element on said mounting substrate
JP3958156B2 (ja) * 2002-08-30 2007-08-15 三菱電機株式会社 電力用半導体装置
JP4566678B2 (ja) * 2004-10-04 2010-10-20 日立オートモティブシステムズ株式会社 パワーモジュール
JP4916745B2 (ja) * 2006-03-28 2012-04-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2007305962A (ja) * 2006-05-12 2007-11-22 Honda Motor Co Ltd パワー半導体モジュール
JP4720756B2 (ja) * 2007-02-22 2011-07-13 トヨタ自動車株式会社 半導体電力変換装置およびその製造方法
JP5176507B2 (ja) * 2007-12-04 2013-04-03 富士電機株式会社 半導体装置
KR101463075B1 (ko) * 2008-02-04 2014-11-20 페어차일드코리아반도체 주식회사 히트 싱크 패키지
US7808100B2 (en) * 2008-04-21 2010-10-05 Infineon Technologies Ag Power semiconductor module with pressure element and method for fabricating a power semiconductor module with a pressure element
JP5467799B2 (ja) * 2009-05-14 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置
JP5106519B2 (ja) * 2009-11-19 2012-12-26 Ｎｅｃアクセステクニカ株式会社 熱伝導基板及びその電子部品実装方法
JP5672707B2 (ja) * 2010-02-01 2015-02-18 富士電機株式会社 半導体装置の製造方法
WO2011115081A1 (ja) * 2010-03-16 2011-09-22 富士電機システムズ株式会社 半導体装置
JP5473733B2 (ja) * 2010-04-02 2014-04-16 株式会社日立製作所 パワー半導体モジュール
JP2011228528A (ja) * 2010-04-21 2011-11-10 Mitsubishi Electric Corp パワーブロック及びそれを用いたパワー半導体モジュール
JP2011253950A (ja) * 2010-06-02 2011-12-15 Mitsubishi Electric Corp 電力半導体装置
JP5383621B2 (ja) * 2010-10-20 2014-01-08 三菱電機株式会社 パワー半導体装置
KR101204187B1 (ko) * 2010-11-02 2012-11-23 삼성전기주식회사 소성 접합을 이용한 파워 모듈 및 그 제조 방법
CN102593108B (zh) * 2011-01-18 2014-08-20 台达电子工业股份有限公司 功率半导体封装结构及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070065207A (ko) * 2005-12-19 2007-06-22 미쓰비시덴키 가부시키가이샤 반도체 장치
JP2010050364A (ja) 2008-08-25 2010-03-04 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
JP2012099785A (ja) 2012-05-24
CN102468249A (zh) 2012-05-23
KR20120045777A (ko) 2012-05-09
JP5497690B2 (ja) 2014-05-21
US8575756B2 (en) 2013-11-05
US20120104621A1 (en) 2012-05-03

Similar Documents

Publication Publication Date Title
KR101278393B1 (ko) 파워 패키지 모듈 및 그의 제조방법
US8058722B2 (en) Power semiconductor module and method of manufacturing the same
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
US20100295172A1 (en) Power semiconductor module
KR101321277B1 (ko) 전력 모듈 패키지 및 그 제조방법
US20140029201A1 (en) Power package module and manufacturing method thereof
KR101388737B1 (ko) 반도체 패키지, 반도체 모듈, 및 그 실장 구조
KR102172689B1 (ko) 반도체 패키지 및 그 제조방법
CN111261598A (zh) 封装结构及其适用的电源模块
US20120018884A1 (en) Semiconductor package structure and forming method thereof
KR20100120006A (ko) 전력 모듈 패키지
CN110914975A (zh) 功率半导体模块
KR20160038440A (ko) 전력 모듈 패키지와 이의 제작방법
US20140374891A1 (en) Semiconductor device with heat spreader and thermal sheet
KR20150071336A (ko) 전력 모듈 패키지 및 그 제조방법
KR101067138B1 (ko) 파워 모듈 및 그 제조방법
CN210379025U (zh) 功率器件封装结构
CN110676232B (zh) 一种半导体器件封装结构及其制作方法、一种电子设备
KR102219689B1 (ko) 반도체 장치 및 그 제조 방법
KR20150039402A (ko) 외부접속단자부, 이를 이용한 반도체 패키지 및 그 제조 방법
JP2023541621A (ja) パワーモジュール及びその製造方法、コンバータ、並びに電子機器
KR101067190B1 (ko) 파워 패키지 모듈 및 그 제조방법
JP2612455B2 (ja) 半導体素子搭載用基板
JP2012238737A (ja) 半導体モジュール及びその製造方法
KR101897304B1 (ko) 파워 모듈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee