KR20070065207A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20070065207A
KR20070065207A KR1020060098234A KR20060098234A KR20070065207A KR 20070065207 A KR20070065207 A KR 20070065207A KR 1020060098234 A KR1020060098234 A KR 1020060098234A KR 20060098234 A KR20060098234 A KR 20060098234A KR 20070065207 A KR20070065207 A KR 20070065207A
Authority
KR
South Korea
Prior art keywords
heat sink
side direction
resin package
conductive lead
resin
Prior art date
Application number
KR1020060098234A
Other languages
English (en)
Other versions
KR100780830B1 (ko
Inventor
신고 스도
타쓰오 오타
노부타케 타니구치
히로시 요시다
히로노리 카시모토
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20070065207A publication Critical patent/KR20070065207A/ko
Application granted granted Critical
Publication of KR100780830B1 publication Critical patent/KR100780830B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101—Structure
    • H01L2224/4103—Connectors having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은, 긴변 방향 뿐만아니라, 짧은 변 방향(유리섬유의 배향방향과는 직교하는 방향)에 있어서도 수지 패키지의 휘어짐을 억제할 수 있는 반도체 장치를 제공하는 것을 목적으로 한다. 본 발명의 하나의 양태에 의하면, 방열판과, 절연층을 통해 방열판 위에 고정된 배선 패턴층과, 배선 패턴층 위에 실장된 적어도 하나의 표면전극을 포함하는 반도체 소자와, 반도체 소자의 표면전극 위에 전기적으로 접속된 도전성 리드판과, 선팽창률의 이방성을 가지는 열가소성 수지로 이루어지고, 방열판의 적어도 일부, 배선 패턴층, 반도체 소자 및 도전성 리드판을 포위하도록 성형된 수지 패키지를 구비하고, 도전성 리드판은, 수지 패키지의 선팽창률이 최대가 되는 방향을 따라 연장하는 것을 특징으로 하는 반도체 장치를 제공할 수 있다.
방열판, 배선 패턴, 반도체 소자, 도전성 리드판, 선팽창율

Description

반도체 장치{SEMICONDUCTOR DEVICE}
도 1은 본 발명에 따른 실시예 1에 의한 반도체 장치의 사시도,
도 2는 도 1의 II-II선으로 절단된 단면도,
도 3은 실시예 1의 방열판의 사시도,
도 4는 도 3에 나타내는 방열판 위에 조립되는 반도체칩 및 도전성 리드판의 사시도,
도 5는 유리섬유를 배합한 열가소성 수지로 이루어지는 수지 패키지의 수지 주입구과 휘어짐을 나타내는 평면도, 측면도 및 정면도,
도 6은 도 4와 동일한 사시도이며, 다른 도전성 리드판을 나타내는 도면,
도 7은 본 발명에 따른 실시예 2에 의한 반도체 장치의 사시도,
도 8은 본 발명에 따른 실시예 3에 의한 반도체 장치를 나타내는, 도 2와 동일한 단면도,
도 9는 실시예 3의 방열판을 나타내는, 도 3과 동일한 사시도,
도 10은 도 9에 나타내는 홈부의 여러 가지 변형예를 나타내는 확대 단면도,
도 11은 본 발명에 따른 실시예 4에 의한 반도체 장치를 나타내는, 도 2와 동일한 단면도,
도 12는 실시예 4의 방열판을 나타내는, 도 3과 동일한 사시도,
도 13은 본 발명에 따른 실시예 5에 의한 반도체 장치의 사시도,
도 14는 발명에 따른 실시예 6에 의한 반도체 장치의 사시도,
도 15는 실시예 6의 방열판의 사시도,
도 16은 실시예 6의 변형예에 의한 방열판의 사시도,
도 17은 도 16의 절곡부의 확대 측면도,
도 18은 실시예 6의 다른 변형예에 의한 방열판의 사시도,
도 19는 본 발명에 따른 실시예 7의 방열판의 사시도,
도 20은 실시예 8의 변형예에 의한 도전성 리드판의 사시도이다.
[도면의 주요부분에 대한 부호의 설명]
1∼8 : 반도체 장치 10 : 수지 패키지
11, 13 : 수지 패키지의 측면 12 : 주전극
12a : 직류 전원 전극 12b : 교류 구동 전극
14 : 윗면 15 : 수지 주입구
16 : 신호 전극 20 : 방열판(베이스판)
22 : 절연층 24 : 배선 패턴층
25 : IGBT칩의 이미터 전극 26 : IGBT칩
27 : IGBT칩의 제어 전극 28 : FWD칩
29 : FWD칩의 애노드 전극 30, 32 : 방열판의 단면
34 : 섬모양 패턴층 36 : 리드 패턴층
38 : 제어 단자 40 : 관통공
42 : 도전성 리드판 44 : 도전성 리드판의 벽면
46 : 평행 리브 48 : 홈부
50 : 오목부 52 : 커넥터
54 : 수직 리브 56 : 커넥터 전극
58 : 절곡부 60 : 절개부
62 : 테이퍼부 64 : 관통공
66 : 돌기부 68 : 도전성 리드판
70 : 도전성 리드 와이어 72 : U자 만곡부
74 : 연장부
본 발명은 반도체 장치에 관하며, 특히, 열가소성 수지를 인젝션 몰드 성형함으로써 얻어지는 수지 패키지의 휘어짐을 억제할 수 있는 반도체 장치에 관한 것이다.
지금까지의 파워 모듈 등의 전력용 반도체 장치는, 일반적으로, 반도체칩을 케이스내의 절연 기판 위에 실장한 후, 겔 밀봉하는 케이스 타입의 것과, 절연 기판 위에 실장된 반도체칩을 수지로 몰드 성형하는 몰드 타입의 것으로 크게 나뉜 다. 또한 몰드 타입의 전력용 반도체 장치는, 열경화성 수지를 트랜스퍼 몰드 성형하여 구성되는 것과, 열가소성 수지를 인젝션 몰드 성형하여 실현되는 것으로 분류된다.
몰드 타입의 반도체 장치는, 케이스 타입의 반도체 장치와 달리, 케이스를 절연 기판에 고정하는 공정이나 겔 밀봉하는 공정을 생략할 수 있는 반면, 수지 패키지의 선팽창률(열팽창율)이, 이것에 피복되는 방열판 및 반도체칩 등의 구성부품의 선팽창률과는 다른 것에 기인하여, 수지 패키지가 경화할 때, 휘어짐이 일어난다는 문제가 생길 수 있다. 이 때문에, 수지 패키지 내에서 밀봉된 절연층이 파괴되거나 혹은 방열판과 외부 히트싱크 사이에 간격이 생겨, 방열성의 저하를 초래하는 경우가 있었다.
특허문헌 1은, 이들의 종래 방식의 반도체 장치 중에서도, 열가소성 수지를 인젝션 몰드 성형하여 구성되는 혼성 집적회로장치를 개시하고 있다. 또한, 특허문헌 1은, 유리섬유(글래스 파이버)를 넣은 열가소성 수지로 인젝션 밀봉할 경우에는, 게이트의 주입 방향이 중요하며, 수지 패키지가 좌우로 가늘고 길 경우, 짧은 변에 설치한 게이트로부터 긴변 방향을 따라 수지를 주입함으로써, 기판이나 장치의 휘어짐을 방지할 수 있다고 시사하고 있다. 즉, 특허문헌 1은, 열가소성 수지에 유리섬유를 배합하여, 특히 열수축 변형량이 큰 긴변 방향으로 유리섬유를 배향 시킴으로써, 열가소성 수지의 긴변 방향의 기계적 강도를 향상시키고, 긴변 방향의 휘어짐을 억제하는 것을 시사하고 있다.
한편, 특허문헌 2는, 열경화성 수지를 트랜스퍼 몰드 성형하여 구성되는 혼 성 집적회로장치를 개시하고 있다. 특허문헌 2의 절연성 수지의 윗면에 홈을 형성함으로써, 금속기판의 휘어짐을 방지하는 것이 시사되고 있다. 그 이유로서, 금속기판의 윗면부에서는 얇게 형성된 부분이 조기에 충전되고 빨리 경화하여 기판과 일체가 되는 점 및 절연성 수지의 윗면에는 금속기판의 설치면에 대하여 여러가지 각도를 이루는 면을 가지고 있는 점을 들 수 있다.
[특허문헌 1] 일본국 공개특허공보 특개평11-330317호 공보
[특허문헌 2] 일본국 공개특허공보 특개2003-318333호 공보
그러나, 특허문헌 1에 의하면, 유리섬유가 긴변 방향으로 배향되도록 수지 패키지를 형성함으로써, 수지 패키지의 긴변 방향의 휘어짐을 억제하는 것이 가능하게 되었지만, 유리섬유의 배향방향과는 직교하는 방향(즉 짧은 변 방향)에 있어서의 열가소성 수지의 선팽창률은, 긴변 방향의 선팽창률에 비해 실질적으로 커서, 짧은 변 방향의 수지 패키지 및 기판의 휘어짐이 생기고, 짧은 변 방향에 있어서의 절연층의 파괴 및 방열성의 저하(방열판과 외부 히트싱크 사이의 간격)를 억제할 수는 없었다.
또한 특허문헌 2는, 전술한 바와 같이, 수지를 홈부 부근에서 조기에 충전하여 경화시킴으로써, 수지 패키지를 휘게 하는 응력에 대항할 수 있도록 수지강성을 높이는 것을 기대한 것이지만, 본 발명과 같은 열가소성 수지를 인젝션 몰드 성형하는 경우에 비하여, 특허문헌 2에 기재된 열경화성 수지를 트랜스퍼 몰드 성형할 때의 큐어 온도는 보다 높고, 큐어 시간은 보다 길므로, 절연성 수지의 윗면에 홈을 형성함으로써 마찬가지로 기계적 강도를 향상시킬 수는 없다. 또한, 특허문헌 2는, 열가소성 수지를 인젝션 몰드 성형하여 얻어진 수지 패키지에 대해서 어떠한 언급도 하고 있지 않다.
그래서 본 발명은, 이러한 문제점을 감안하여 이루어진 것으로서, 긴변 방향 뿐만아니라, 짧은 변 방향(유리섬유의 배향방향과는 직교하는 방향)에 있어서도 수지 패키지의 휘어짐을 억제할 수 있는 반도체 장치를 제공하는 것을 목적으로 한다.
본 발명의 하나의 양태에 의하면, 방열판과, 절연층을 통해 방열판 위에 고정된 배선 패턴층과, 배선 패턴층 위에 실장된, 적어도 하나의 표면전극을 포함하는 반도체 소자와, 반도체 소자의 표면전극 위에 전기적으로 접속된 도전성 리드판과, 선팽창률의 이방성을 가지는 열가소성 수지로 이루어지고, 방열판의 적어도 일부, 배선 패턴층, 반도체 소자 및 도전성 리드판을 포위하도록 형성된 수지 패키지를 구비하고, 도전성 리드판은, 수지 패키지의 선팽창률이 최대가 되는 방향을 따라 연장되는 것을 특징으로 하는 반도체 장치를 제공할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 장치의 실시예에 관하여 설명한다. 각 실시예의 설명에 있어서, 이해를 쉽게 하기 위해 방향을 나타내 는 용어(예를 들면 「X방향」, 「Y방향」, 「Z방향」, 「윗쪽」 및 「아래쪽」등)를 적절히 사용하지만, 이것은 설명을 위한 것이고, 이들의 용어는 본 발명을 한정하는 것이 아니다.
실시예 1
도 1∼도 6을 참조하면서, 본 발명에 따른 몰드 타입의 반도체 장치의 실시예 1에 대해서 이하에 설명한다. 도 1에 나타내는 실시예 1의 반도체 장치(1)는, 열가소성 수지를 인젝션 몰드 성형하여 얻어지는 수지 패키지(10)와, 수지 패키지(10)위에 설치된 복수의 주전극(12)과, 수지 패키지(10)의 윗면(14)으로부터 돌출하는 복수의 신호 전극(16)을 가진다. 본 발명에 의한 반도체 장치(1)의 수지 패키지(10)는, 적합하게는, 유리섬유 등의 강화재를 배합한 폴리페닐렌 설파이드(PPS)등의 열가소성 수지를 사용하여 형성되지만, 이 밖에도 폴리부틸렌 테레프탈레이트(PBT) 및 액정 폴리머(LCP)등의 다른 열가소성 수지를 사용하여 형성해도 된다.
또한 이 실시예에 의한 반도체 장치(1)는, 도 2에 나타나 있는 바와 같이 방열판(베이스판)(20)과, 절연층(22)을 통해 방열판(20)위에 고정된 배선 패턴층(24)과, 땜납층(도시 생략)을 통해 배선 패턴층(24)위에 실장된 적어도 하나의 반도체칩을 가진다. 또한, 이하의 실시예에서는, 반도체칩으로서, 절연 게이트형 바이폴러 트랜지스터 칩(26) 및 프리 휠 다이오드 칩(28)(이하, 각각 간단히 「IGBT칩」 및 「FWD칩」이라고 한다.)을 예시하여 설명하지만, 그 외의 반도체칩을 가지고 있어도 되고, 단일의 또는 3개 이상의 반도체칩을 갖고 있어도 된다. 도 2를 이해하 기 쉽게 하기 위해서, 열가소성 수지로 이루어지는 수지 패키지(10)는, 해칭을 생략하여 도시되고 있다.
상기 구성부품의 구성 재료는, 본 발명을 한정하는 것은 아니지만, 예를 들면 방열판(20)은 양호한 열전도성을 가지는 알루미늄 등의 금속으로 이루어지고, 절연층(22)은 실리카 등의 열전도 필러를 혼합한 에폭시 수지(접착제)로 이루어지고, 배선 패턴층(24)은 절연층(22)에 의해 방열판(20)위에 일체로 고정된다.
도 3을 참조하면, 방열판(20)은, 긴변 방향(Y방향) 및 짧은 변 방향(X방향)으로 연장하는 2쌍의 단면(30, 32)으로 규정되는 사각형의 평면형상을 가지고, 전술한 바와 같이, 방열판(20)위에 절연층(22)이 형성되며, 절연층(22)위에 한 쌍의 섬모양 패턴층(34), 가늘고 긴 리드 패턴층(36) 및 복수의 단자 패턴층(38)으로 이루어지는 배선 패턴층(24)이 형성되어 있다. 실시예 1에 의한 반도체 장치는, 단상의 고전위측 및 저전위측의 인버터 회로(즉 IGBT칩(26) 및 FWD칩(28))를 가지고, 각 섬모양 패턴층(34)은, 각 인버터 회로를 구성하는 반도체칩(26, 28)을 실장하기 위한 것이며, 각 단자 패턴층(38)은, IGBT칩(26)의 제어 전극(27)(도 4)과 전기적으로 접속된다.
또한 방열판(20)은, 실리콘 그리스(도시 생략)를 통해, 반도체 장치(1)를 외부의 히트싱크에 고정하기 위한 나사를 수용하는 한 쌍의 관통공(40)을 가진다.
도 4에 있어서, IGBT칩(26)과 FWD칩(28)은, 땜납층(도시 생략)을 통해, 섬모양 패턴층(34)위에 실장되어 있다. IGBT칩(26)은, 섬모양 패턴층(34)에 면하는(아래쪽의) 이면 위에 컬렉터 전극(도시 생략)을 가지고, 이것에 대향하는(위쪽의) 이 미터 전극(25)과, 게이트 전극 및 전류 센스 전극 등의 제어 전극(27)을 가진다. FWD칩(28)은, 섬모양 패턴층(34)에 면한다(아래쪽의) 이면 위에 캐소드 전극(도시 생략)과, 이것에 대향하는(위쪽의) 애노드 전극(29)을 가진다. 컬렉터 전극과 캐소드 전극은, 땜납층(도시 생략)을 통해 상기의 섬모양 패턴층(34)과 전기적으로 접속되어 있다. 여기에서는, 이미터 전극(25), 제어 전극(27) 및 애노드 전극(29)을 총칭하여 표면전극이라고 한다.
본 실시예에 의하면, 이미터 전극(25)과 애노드 전극(29)은, 도 4에 나타나 있는 바와 같은 동 등으로 이루어지는 판모양 부재를 절곡하여 형성된 도전성 리드판(「다이렉트 리드」라고도 한다)(42) 및 땜납층(도시 생략)을 통해, 리드 패턴층(36)과 전기적으로 접속되어 있다. 이와 같이, IGBT칩(26) 및 FWD칩(28)은, 서로 역 병렬로 접속되어, 인버터 회로를 구성한다. 또한 IGBT칩(26)의 제어 전극(27)은, 마찬가지로, 별도의 도전성 리드판(43) 및 땜납층(도시 생략)을 통해, 절연층(22)의 단자 패턴층(38)과 전기적으로 접속되어 있다. 또한, 상기의 도면에 도시하지 않은 땜납층은, 예를 들면 Sn-Ag-Cu계 땜납을 사용하여 구성되지만, Sn을 기본 재료로 하는 일반적인 땜납이나 Au-Sn계의 고내열성 땜납 등, 그 밖의 임의의 도전성 접착제를 사용하여 형성해도 좋다.
이렇게 구성된 반도체 장치(1)의 동작시에 있어서, IGBT칩(26) 및 FWD칩(28)에서 생긴 열은, 배선 패턴층(24), 절연층(22) 및 방열판(20)에 전달되고, 실리콘 그리스를 통해 외부 히트싱크(모두 도시 생략)에 효율적으로 방열된다.
상기 구성부품의 치수는, 본 발명을 한정하는 것은 아니지만, 예를 들면 도 3에 나타내는 방열판(20)은 X방향이 40mm, Y방향이 70mm, Z방향이 2mm의 치수를 가진다. 또한 도 4에 나타내는 IGBT칩(26)은, X방향이 7.5mm, Y방향이 9mm, Z방향이 250㎛의 치수를 가지고, FWD칩(28)은 X방향이 4mm, Y방향이 9mm, Z방향이 250㎛의 치수를 가진다. 또한, 이미터 전극(25) 및 애노드 전극(29)을 접속하는 도전성 리드판(42)은, Y방향이 7.5mm, Z방향이 300㎛의 치수를 가진다.
전술한 바와 같이 조립된 방열판(20), 절연층(22), 배선 패턴층(24) 및 반도체칩(26, 28)은, 도 2에 나타나 있는 바와 같이 방열판(20)의 저면(21)(Z방향과는 반대 방향에 면한 표면)이 노출하도록, 열가소성 수지를 사용하여 인젝션 몰드 성형함으로써, 수지 패키지(10)를 형성한다. 또 수지 패키지(10)는, 윗면(14)과, 이에 대향하는 밑면(15)을 가지고(도 2), 도 1에 도시하는 바와 같이, 긴변 방향(Y방향) 및 짧은 변 방향(X방향)으로 연장하는 2쌍의 측면(11,13)으로 규정하는 사각형의 평면형상을 가지고, 짧은 변 방향(X방향)으로 연장하는 한쪽의 측면(13)위의 수지 주입구(15)로부터 긴변 방향(Y방향)으로 수지를 주입함으로써 성형된다.
이 때, 본 실시예에서 이용되는 열가소성 수지는, 상기한 바와 같이, 유리섬유 등의 강화재를 배합한 폴리페닐렌 설파이드(PPS)등의 열가소성 수지이며, 열가소성 수지가 긴변 방향(Y방향)으로 평행하게 주입되었을 때, 이 열가소성 수지에 포함되는 가늘고 긴 유리섬유는, 긴변 방향(Y방향)으로 배향하는 특성을 가진다.
이와 같이, 유리섬유 등의 강화재를 배합한 열가소성 수지를 사용하여 인젝션 몰드 성형된 수지 패키지(10)는, 일반적으로, 선팽창률의 이방성을 가진다. 즉, 짧은 변 방향으로 연장하는 측면(13)상의 수지 주입구(15)로부터 긴변 방향(Y 방향, 도 5의 화살표방향)으로 수지를 주입할 때, 유리섬유 G는, 이상적으로는, 도 5(a)에 도시하는 바와 같이 배향한다. 실제로는, 긴변 방향(Y방향)으로 주입된 열가소성 수지는, 수지 패키지(10)안에 배치되는 반도체칩(26, 28) 및 도전성 리드판(42)등의 구성 부품에 충돌하여, 유리섬유의 배향방향이 약간 흐트러진다. 단, 수지 패키지(10) 전체의 선팽창률의 이방성은, 긴변 방향(Y방향)에 있어서 최대가 된다.
이와 같이, 수지 패키지(10)의 선팽창률은, 통상, 유리섬유 G가 배향하는 방향(Y방향)에 있어서 작고, 배향방향과 직교하는 방향(X방향)에 있어서 크다. 구체적으로는, 수지 패키지(10)의 선팽창률은, 배향방향(Y방향)에 있어서 약 20×106/K이며, 이것과 직교하는 방향(X방향)으로 약 40×106/K가 된다.
한편, 방열판(20)을 구성하는 알루미늄의 선팽창률은 약 23×106/K이며, 긴변 방향(Y방향)에 있어서의 수지 패키지(10)의 선팽창률과 근사하고 있다. 즉, 수지 패키지(10)와 방열판(20)은, 긴변 방향(Y방향)에 있어서의 선팽창률이 근사하고 있으며, 주위온도에 의존하여 마찬가지로 수축·팽창하므로, 도 5(b)에 나타나 있는 바와 같이 수지 패키지(10) 및 방열판(20)의 긴변 방향(Y방향)에 있어서의 휘어짐은 극히 작다. 그러나, 수지 패키지(10)의 선팽창률이 최대가 되는 방향, 즉 유리섬유 G의 배향방향과 직교하는 방향(X방향)에 있어서는, 수지 패키지(10)의 선팽창률이 방열판(20)의 선팽창률에 비해 실질적으로 크고, 열가소성 수지의 경화·냉각 과정에서, 수지 패키지(10)의 수축의 정도가 방열판(20)의 수축의 정도에 비해 대단히 크기 때문에, 도 5(c)에 나타나 있는 바와 같이 수지 패키지(10) 및 방열판(20)은 휘어지게 된다.
또한, 방열판(20)을 동으로 구성한 경우라도, 동의 선팽창률은 약 17×106/K이므로, 마찬가지로, 수지 패키지(10)는 짧은 변 방향(X방향)에 있어서 휘어짐이 발생한다.
본 발명자들은, 도 5(c)에 있어서, 짧은 변 방향(X방향)을 따른 거의 중앙부의 30mm의 간격(1)으로 80∼100㎛의 휘어짐(d)이 발생하는 것을 확인했다. 이러한 수지 패키지(10)의 휘어짐을 방치하면, 수지 패키지(10)안에서 밀봉된 절연층(22)이 파괴되어, 방열판(20)과 외부 히트싱크 사이에 간격이 생기고, 방열성이 저하한다는 문제가 생긴다.
그러나 본 실시예에 의하면, 도 2 및 도 4에 나타나 있는 바와 같이 동 등의 선팽창률이 낮은 도전성 리드판(42)이, 수지 패키지(10)의 윗면(14)의 근방에 있어서, 수지 패키지(10)의 선팽창률이 최대가 되는 방향(X방향)으로 연장하도록 배치되어 있다. 이에 따라 도전성 리드판(42)이, 열가소성 수지의 경화·냉각 과정에 있어서, 수지 패키지(10)가 수축하고자 하는 짧은 변 방향(X방향)의 응력에 대항하는 힘을 주고, 수지 패키지(10)의 수축의 정도를 저감하여, 수지 패키지(10)의 휘어짐 정도를 억제할 수 있다.
본 발명자들은, 이 실시예를 따라, 도전성 리드판(42)을 짧은 변 방향(X방향)으로 연장하도록 배치했을 경우, 수지 패키지(10)의 휘어짐을 30mm의 간격(l)으 로 약 40㎛m이하로 억제할 수 있음을 확인했다.
이상에서 설명한 바와 같이, 수지 패키지(10)의 휘어짐 정도를 억제한다는 관점에서, 도전성 리드판(42)은, 방열판(20)을 구성하는 금속(예를 들면 동 및 알루미늄)보다 선팽창률이 작은 재료를 사용하여 구성하고, 수지 패키지(10)의 윗면(14)에 의해 근방에 배치되는 것이 바람직하다.
예를 들면 도전성 리드판(42)을 구성하는 재료로서, 방열판(20)보다 선팽창률이 낮은 42알로이(42Ni-58Fe, 선팽창률 : 41×10-7/K) 및 인버(36Ni-64Fe, 선팽창률 : 13×10-7/K)등의 니켈 동 합금을 사용해도 된다. 단, 니켈 동합금 재료는, 동에 비해 전기 전도율이 떨어지므로, 도전성 리드판(42)의 표면에 클래드재로서 동 막을 형성함으로써, 도전성 리드판(42)의 전기 전도율을 개선해도 된다.
또한 수지 패키지(10)의 휘어짐 정도를 더욱 억제하기 위해, 예를 들면 도 2에 있어서, 수지 패키지(10)의 윗면(14)으로부터 도전성 리드판(42)까지의 간격을, 수지 패키지(10)의 윗면(14)으로부터 방열판(20)까지의 거리의 1/3이하가 되도록, 도전성 리드판(42)을 수지 패키지(10)의 윗면(14)에 근접하도록 배치해도 된다.
상기 설명에서는, 도전성 리드판(42, 43)은, 도 2의 단면도에 있어서의 단면적이 최대한 작아지도록, 판모양 부재를 절곡하여 형성되고(도 4), 긴변 방향(Y방향)으로 평행하게 주입되는 열가소성 수지에 배합되는 유리섬유의 배향의 흐트러짐을 최소한으로 억제하여, 긴변 방향(Y방향)에 있어서의 수지 패키지(10)가 낮은 선팽창률을 실현하고 있다.
이에 대하여 도 6에 나타나 있는 바와 같이, 도전성 리드판(42)은, IGBT칩(26)의 이미터 전극(25) 및 FWD칩(28)의 애노드 전극(29)부근에 있어서, 열가소성 수지가 주입되는 긴변 방향(Y방향)으로 직교하는 면(X-Z평면)으로 연장하는 벽면(44)을 갖도록 형성해도 좋다. 이러한 도전성 리드판(42)의 벽면(44)은, 열가소성 수지에 배합되는 유리섬유의 배향을 교란하고, 수지 패키지(10)의 선팽창률의 이방성을 국지적으로 평균화한다. 즉, 수지 패키지(10)전체의 선팽창률이 최대가 되는 방향은 여전히 짧은 변 방향(X방향)이지만, 이미터 전극(25) 및 애노드 전극(29)부근에 있어서의 수지 패키지(10)의 국부적 영역에서는, 유리섬유의 배향이 흐트러지므로, 수지 패키지(10)가 긴변 방향(Y방향)으로 휘어지는 정도가 증대하여, 짧은 변 방향(X방향)으로 휘는 정도를 억제할 수 있다. 반도체칩(26, 28)의 주위에 있어서의 수지 패키지(10)의 선팽창률의 이방성을 균질화함으로써, 반도체칩(26, 28)에 가해지는 짧은 변 방향(X방향)에 가해지는 응력을 저감하고, 반도체칩(26, 28)의 파괴를 방지할 수 있다.
종래 기술에 의하면, IGBT칩(26)의 이미터 전극(25)과 FWD칩(28)의 애노드 전극(29)은, 예를 들면 직경이 300㎛의 복수의 알루미늄 와이어(도시 생략)를 통해 리드 패턴층(36)에 전기적으로 접속되고 있지만, 이 실시예에서는 전술한 바와 같이, 도전성 리드판(42)을 사용하여 리드 패턴층(36)에 전기적으로 접속되므로, 주입되는 열가소성 수지에 의해, 알루미늄 와이어가 변형하고, 인접하는 알루미늄 와이어가 단락한다는 문제를 해소할 수 있다. 단, IGBT칩(26)의 제어전극(27)이 1mm이상의 간격으로 배치되어 있으므로, 제어 전극(27)과 절연층(22)의 단자 패턴 층(38) 사이의 전기적 접속은, 종래와 마찬가지로, 알루미늄 와이어(도전성 와이어)를 사용해도 된다.
또한, 본 실시예의 반도체 장치(1)에 대해서, 방열판(20)위에 고정된 절연층(22)을 통한 배선 패턴층(24)이 이용되는 것으로서 상기 설명했지만, 이것을 대신하여, 종래부터 일반적으로 사용되고 있는, 배선 패턴층을 표면 및 이면에 적층한 알루미나 및 질화 알루미늄 등의 세라믹 재료로 이루어지는 절연 기판을 사용해도 된다(모두 도시 생략). 이 경우, 본 발명에 의한 수지 패키지(10)의 휘어짐을 억제하는 효과에 의해, 절연 기판의 균열에 의한 절연 내압의 저하의 문제를 해소할 수 있다.
또한 본 발명은, 대전류를 제어함으로써 실질적인 열량을 발생하는 MOSFET모듈 및 다이오드 모듈 등의 임의의 전력용 반도체 장치에 적용하는 것이 가능하다.
실시예 2
도 7을 참조하면서, 본 발명에 따른 반도체 장치의 실시예 2에 대해서 이하에 설명한다. 실시예 2의 반도체 장치(2)는, 수지 패키지(10)가 그 윗면(14)에 도전성 리드판(42)과 평행하게 연장하는 평행 리브(46)를 가지는 점을 제외하고, 실시예 1과 동일한 구성을 가지므로, 중복되는 부분에 관한 상세한 설명을 생략한다. 또한 실시예 부품에 대해서는, 동일 부호를 사용하여 설명한다.
전술한 바와 같이, 실시예 2의 반도체 장치(2)에 의하면, 수지 패키지(10)의 윗면(14)으로부터 돌출하고, 도전성 리드판(42)과 평행하게(짧은 변 방향으로) 연장하는 하나 또는 그 이상(도 7에서는 3개)의 평행 리브(46)가 수지 패키지(10)와 일체로 형성되고 있다.
수지 패키지(10)의 평행 리브(46)의 치수는, 이에 한정하는 것은 아니지만, Y방향(폭)이 2mm, Z방향(높이)가 2mm의 치수를 가진다.
실시예 2의 수지 패키지(10)는, 실시예 1과 마찬가지로, 짧은 변 방향으로 연장하는 한쪽의 측면(13)상의 수지 주입구(15)로부터 긴변 방향으로 수지를 주입함으로써 성형되므로, 유리섬유는, 대체로 긴변 방향(Y방향)으로 배향된다. 그러나, 짧은 변 방향으로 연장하는 평행 리브(46)에 열가소성 수지가 유입하여 충전될 때, 유리섬유는, 평행 리브(46)가 연장하는 방향으로 배향하는 경향이 있다. 그 결과, 평행 리브(46)안에 있어서의 수지 패키지(10)의 선팽창률은, 수지 패키지(10)전체의 그것과 달리, 긴변 방향보다 짧은 변 방향에 있어서 커진다. 따라서, 평행 리브(46)는, 수지 패키지(10)가 수축하고자 하는 짧은 변 방향(X방향)의 응력에 대항하는 항력을 주고, 수지 패키지(10)의 짧은 변 방향(X방향)의 휘어짐을 효율적으로 억제할 수 있다.
실시예 3
도 8∼도 10을 참조하면서, 본 발명에 따른 반도체 장치의 실시예 3에 대해서 이하에 설명한다. 실시예 3의 반도체 장치(3)는, 방열판(20)이 긴변 방향 및 짧은 변 방향으로 연장하는 2쌍의 단면(30, 32)으로 규정되는 사각형의 평면형상을 가지고, 긴변 방향의 단면(30) 근방에 설치된 긴변 방향으로 연장하는 한 쌍의 홈부(48)를 가지며, 수지 패키지(10)가 방열판(20)의 홈부(48)를 충전하는 점을 제외하고, 실시예 1과 동일한 구성을 가지므로, 중복하는 부분에 관한 상세한 설명을 생략한다. 또한 실시예 1과 동일한 구성 부품에 대해서는 동일한 부호를 사용하여 설명한다.
상기한 바와 같이, 도 8 및 도 9에 도시하는 반도체 장치(3)에 있어서는, 실시예 1과 마찬가지로, 수지 패키지(10)의 대부분의 유리섬유는 Y방향으로 배향하고, 이와 직교하는 방향(X방향)에 있어서 수지 패키지(10)의 선팽창률이 최대가 된다. 그리고, 수지 패키지(10)보다 낮은 선팽창률을 가지는 도전성 리드판(42)이, 수지 패키지(10)의 윗면(14) 근방에 있어서, 짧은 변 방향(X방향)으로 연장하도록 배치되어 있다.
또 실시예 3의 반도체 장치(3)에 의하면, 방열판(20)은, 긴변 방향(Y방향) 및 짧은 변 방향(X방향)으로 연장하는 2쌍의 단면(30, 32)으로 규정되는 사각형의 평면형상을 가지고(도 9), 긴변 방향의 단면(30)의 근방에 있어서, 긴변 방향으로 연장하는 한 쌍의 홈부(48)를 가진다. 홈부(48)는, 도 9에 나타나 있는 바와 같이, 짧은 변 방향(X방향)으로 연장하는 단면(32)까지 관통하는 것이 바람직하다. 또한 홈부(48)의 치수는, 특별히 이것에 한정되는 것은 아니지만, 폭(X방향)이 1mm이고, 깊이(Z방향)가 1mm라도 좋다. 이렇게 형성된 홈부(48)에 수지 패키지(10)를 구성하는 열가소성 수지를 충전하고, 경화시킨다.
이와 같이 구성된 반도체 장치(3)의 인젝션 몰드 성형공정에 있어서, 홈부(48)는, 그 내부에 수지 패키지(10)의 일부가 충전되고, 수지 패키지(10)가 짧은 변 방향(X방향)으로 수축하고자 하는 응력에 대항하는 저항력을 준다(앵커 효과). 이렇게 해서, 수지 패키지(10)의 짧은 변 방향(X방향)의 휘어짐을 억제하므로, 방 열판(20)과 외부 히트싱크 사이에 간격을 형성하지 않고, 방열성을 유지하는 동시에, 짧은 변 방향에 있어서의 절연층(22)의 파괴를 포함하는 내부회로의 고장을 방지할 수 있다.
또한 인젝션 몰드 성형 프로세스의 경화·냉각 공정에 있어서, 수지 패키지(10)가 짧은 변 방향(X방향)으로 수축하고자 하므로, 방열판(20)의 홈부(48)는 짧은 변 방향(X방향)에 있어서 수지 패키지(10)에 의해 밀접하게 끼워지는(코킹 효과) 것을 기대할 수 있다. 일반적으로, 수지 패키지(10)는, 인젝션 몰드 성형시, 약 150℃부터 상온까지 냉각되지만, 반도체 장치(3)의 동작 구동시, 방열판(20)은, 최대 125℃정도까지밖에 상승하지 않는다. 즉, 방열판(20)의 홈부(48)안에 결합한 수지 패키지(10)는, 동작 구동시에 있어서도, 몰드 성형시만큼 확장하지는 않고, 방열판(20) 이상으로 수축한 상태로 유지되므로, 상기의 코킹 효과가 유지된다.
이와 같이, 홈부(48)를 형성한 것(앵커 효과 및 코킹 효과)에 의해, 한 쌍의 홈부(48) 사이에 배치된 반도체칩(26, 28)의 바로 아래에 있는 절연층(22)이 박리하고, 수지 패키지(10)와 방열판(20) 사이로부터 습기가 침입하는 것을 방지할 수 있다.
상기에 있어서, 홈부(48)는, 도 10(a)에 나타나 있는 바와 같이 사각형의 단면형상을 가지는 것으로서 설명했지만, U자 모양 및 V자 모양(도 10(b) 및 (c))을 포함하는 임의의 단면 형상을 가지고 있어도 된다. 방열판(20)의 단부(32)의 휘어짐을 효율적으로 흡수하기 위해서는, 홈부(48)는, V자 모양의 단면형상을 가지는 것이 바람직하다. 또한, 수지 패키지(10)와 방열판(20)의 코킹 효과를 증대시키기 위해서는, 방열판(20)의 홈부(48)는, 도 10(d)에 나타나 있는 바와 같이, 그 윗면(31)의 근방에서 평행하게 연장하는 단면형상을 가지는 것이 바람직하다.
덧붙여서, 특별히 도시하지 않지만, 긴변 방향 뿐만아니라 짧은 변 방향의 단면(32)의 근방에 있어서도 마찬가지로, 짧은 변 방향으로 연장하는 한 쌍의 홈부(48)를 형성해도 좋다. 짧은 변 방향으로 연장하는 홈부에 의해, 긴변 방향으로 연장하는 홈부(48)와 동일한 효과를 얻을 수 있다. 또한 상기의 절연 기판을 방열판(20)에 납땜할 경우, 적절하게, 짧은 변 방향으로 연장하는 홈부를 방열판(20)의 위치 결정 마커로서 이용할 수도 있다.
실시예 4
도 11 및 도 12를 참조하면서, 본 발명에 따른 반도체 장치의 실시예 4에 대해서 이하에 설명한다. 실시예 4의 반도체 장치(4)는, 긴변 방향의 단면(30)의 근방에 배치된 긴변 방향을 따라 설치된 복수의 오목부(50)를 가지고, 수지 패키지(10)가 방열판(20)의 오목부(50)를 충전하는 점을 제외하고, 실시예 3과 동일한 구성을 가지므로, 중복하는 부분에 관한 상세한 설명을 생략한다. 또한 실시예 3과 같은 구성부품에 대해서는, 같은 부호를 사용하여 설명한다.
상기한 바와 같이, 도 11 및 도 12에 나타내는 반도체 장치(4)에 있어서는, 실시예 3과 같이 방열판(20)의 긴변 방향의 단면(30)의 근방에 배치된 긴변 방향으로 연장하는 한 쌍의 홈부(48)에 추가하여, 방열판(20)의 긴변 방향의 단면(30)의 근방에 배치된 긴변 방향을 따라 배치된 복수의 오목부(50)를 가진다. 방열판(20)의 오목부(50)에는, 수지 패키지(10)를 구성하는 열가소성 수지를 충전, 경화시키 는 것이 바람직하다. 또한 오목부(50)는, 예를 들면 직경(X방향 및 Y방향)이 1mm의 원형의 평면형상을 가지고, 1mm의 깊이(Z방향)를 갖고 있어도 된다.
수지 패키지(10)를 구성하는 열가소성 수지는, 일반적으로, 열경화성 수지와는 다르고, 금속(방열판(20))의 평탄한 표면에 대한 밀착력이 약하다. 즉, 경화·냉각 공정에 있어서의 수지 패키지(10)와 방열판(20)의 선팽창률의 차이에 기인하여, 수지 패키지(10)는 방열판(20)보다 크게 수축하려고 하는 경향이 있다. 또한 전술한 바와 같이, 긴변 방향으로 연장하는 한 쌍의 홈부(48)는, 주로, 수지 패키지(10)의 짧은 변 방향(X방향)의 휘어짐을 억제하는 것으로, 긴변 방향(Y방향)의 휘어짐을 충분히 억제할 수는 없다. 따라서, 수지 패키지(10)는, 유리섬유를 긴변 방향으로 배향함으로써, 긴변 방향의 휘어짐이 저감되지만, 특히 가늘고 긴 평면형상을 가질 경우, 짧은 변 방향으로 연장하는 한 쌍의 측면(13)부근에 있어서 긴변 방향의 실질적인 휘어짐이 생길 수 있다. 그러나, 이 실시예 4에 의하면, 상술한 바와 같은 오목부(50)에 의해, 수지 패키지(10)가 긴변 방향(Y방향)으로 수축하려고 하는 응력에 대항하는 항력을 얻을 수 있고, 나아가서는 수지 패키지(10)의 긴변 방향(Y방향)의 휘어짐을 억제할 수 있다(Y방향의 앵커 효과). 그 결과, 홈부(48)에 의한 짧은 변 방향(X방향)의 앵커 효과(휘어짐 억제 효과)를, 긴변 방향(Y방향)을 따라 거의 균등하게 할 수 있다.
당업자라면 용이하게 이해할 수 있는 것과 같이, 오목부(50)는, 긴변 방향(Y방향) 및 짧은 변 방향(X방향)을 포함하는 임의의 방향에 있어서 앵커 효과(휘어짐 억제 효과)를 가진다. 따라서, 상기에 있어서는, 오목부(50)는 홈부(48)에 덧붙여 배치되는 것으로 했지만, 홈부(48)를 형성하지 않고, 복수의 오목부(50)만을 방열판(20)의 긴변 방향의 단면(30)의 근방에 배치해도 된다. 이 경우, 적절하게는, 오목부(50)를 예를 들면 1mm간격의 협소 피치로 형성함으로써, 홈부(48)의 코킹 효과와 동일한 효과를 실현한다.
또한 본 출원의 실시예에서는, 방열판(20)의 2쌍의 단면(30, 32)은, 수지 패키지(10)에 의해 실질적으로 포위되는 것으로서 설명, 도시하고 있지만, 상기 오목부(50)를 형성함으로써, 앵커 효과(휘어짐 억제 효과) 및 코킹 효과가 실현되므로, 방열판(20)의 단면(30, 32)을 노출시키도록 몰드 성형해도 좋다. 그 결과, 반도체 장치(4)를 소형화할 수 있음과 동시에, 방열판(20)에 의한 방열 효과를 개선 시킬 수 있다.
또한, 오목부(50)의 평면형상은, 원으로 한정하지 않고, 삼각형, 사각형, 등의 임의의 다각형이어도 된다. 또한 오목부(50)를 저면(21)까지 관통하는 관통공으로서 형성해도 되고, 방열판(50)의 가공 방법에 적합한 형상으로 가공할 수 있다.
실시예 5
도 13을 참조하면서, 본 발명에 따른 반도체 장치의 실시예 5에 대해서 이하에 설명한다. 실시예 5의 반도체 장치(5)는 수지 패키지(10)가 그 윗면(14)에 도전성 리드판(42)에 대하여 수직 방향으로 연장하는 수직 리브(54)를 가지는 점을 제외하고, 실시예 2와 동일한 구성을 가지므로, 중복하는 부분에 관한 상세한 설명을 생략한다. 또 실시예 2와 동일한 구성부품에 대해서는, 같은 부호를 사용하여 설명한다.
전술한 바와 같이, 실시예 5의 반도체 장치(5)에 의하면, 수지 패키지(10)의 윗면(14)으로부터 돌출하고, 도전성 리드판(42)이 연장하는 방향에 대하여 수직 방향(긴변 방향 또는 Y방향)으로 연장하는 하나 또는 그 이상(도 13에서는 2개)의 수직 리브(54)가 수지 패키지(10)와 일체로 형성되고 있다.
수지 패키지(10)의 수직 리브(54)의 치수는, 이것에 한정하는 것은 아니지만, 예를 들면 X방향(폭)이 2mm, Z방향(높이)이 2mm의 치수를 가진다.
실시예 5의 수지 패키지(10)는, 실시예 1과 같이 짧은 변 방향(X방향)으로 연장하는 한쪽 측면(13)상의 수지 주입구(15)로부터 긴변 방향(Y방향)으로 수지를 주입함으로써 성형되므로, 수지 패키지(10)의 대부분의 유리섬유는 길이 방향(Y방향)으로 배향하고, 이와 직교하는 방향(X방향)에 있어서 수지 패키지(10)의 선팽창률이 최대가 된다. 그러나, 특히, 반도체 장치(5)가 IGBT칩(26)이나 FWD칩(28) 및 제어 단자 등의 수많은 부품으로 구성될 경우, 수지 주입구(15)로부터 주입되는 열가소성 수지가 이들의 구성부품에 닿아, 유리섬유의 배향이 국소적으로 흐트러지고, 구성부품 부근에 있어서의 수지 패키지(10)의 길이 방향에 있어서의 선팽창률이 방열판(20)에 비해 실질적으로 커져, 길이 방향(Y방향)에 있어서의 휘어짐을 교정할 필요가 생긴다.
이 실시예에 있어서, 긴변 방향으로 연장하는 수직 리브(54)에 열가소성 수지가 유입하여 충전될 때, 유리섬유가 수직 리브(54)의 연장 방향으로 배향되기 쉽다. 따라서 수지 패키지(10)의 윗면(14)부근에 있어서, 길이 방향의 선팽창률을 감소시키는 것에 의해, 수지 패키지의 길이 방향의 휘어짐을 효율적으로 교정할 수 있다.
실시예 6
도 14 및 도 15를 참조하면서, 본 발명에 따른 반도체 장치의 실시예 6에 대해서 이하에 설명한다. 실시예 1∼5에 의한 반도체 장치(1∼5)가 단상의 고전위측 및 저전위측의 인버터 회로를 가지는 것에 대해, 실시예 6∼8에 의한 반도체 장치(6∼8)가 3상(U상, Ⅴ상, W상)의 고전위측 및 저전위측의 인버터 회로를 가지는 점이 다르지만, 기본적인 구성은 실시예 1과 같으므로, 중복하는 부분에 관한 상세한 설명을 생략한다. 또한 실시예 1과 동일 구성부품에 대해서는, 동일 부호를 사용하여 설명한다.
도 14를 참조하면, 실시예 6에 의한 반도체 장치(6)는, 방열판(20)과, 전체를 몰드 성형된 수지 패키지(10)와, 수지 패키지(10)의 윗면(14)으로부터 윗쪽으로 돌출하는 복수의 직류 전원 전극(12a), 교류 구동 전극(12b) 및 신호 전극(16)을 가진다. 실시예 6에 의한 반도체 장치(6)의 수지 패키지(10)는, 유리섬유를 배합한 열가소성 수지를, 수지 패키지(10)의 긴변 방향(Y방향)으로 연장하는 측면(11)상의 수지 주입구으로부터 짧은 변 방향(X방향)으로 평행하게 주입함으로써 성형된다.
도 15를 참조하면, 방열판(20)은, 실리콘 그리스를 통해, 반도체 장치(6)를 외부의 히트싱크에 고정하기 위한 나사 등의 고정부재(모두 도시 생략)를 수용하기 위한 관통공(40)을 가지고, 절연층(또는 절연 기판)(22)위에 고정된 배선 패턴 층(24)을 가진다. 배선 패턴층(24)은, 6개의 섬모양 패턴층(34)을 가지고, 각 섬모양 패턴층(34)위에 땜납층(도시 생략)을 통해, 3상의 고전위측 및 저전위측의 인버터 회로(즉 IGBT칩(26) 및 FWD칩(28))가 각각 실장된다(도 15에서는 단일의 IGBT칩(26) 및 FWD칩(28)이 섬모양 패턴층(34)의 위쪽에 도시되고 있다).
또한 실시예 6의 반도체 장치(6)는, IGBT칩(26)의 제어 전극(27)과 전기적으로 접속되는 커넥터 전극(56)을 포함하는 커넥터(52)를 가지고, 마찬가지로 방열판(20)에 고정된다.
섬모양 패턴층(34)위에 실장된 IGBT칩(26)의 이미터 전극(25) 및 FWD칩(28)의 애노드 전극(29)과 리드 패턴층(36) 사이의 전기적 접속은, 도 4 또는 도 6에 도시하는 도전성 리드판(42)을 사용하여 실현되거나, 택일적으로는 종래식의 알루미늄 와이어를 사용하여 행해진다. 또한, 알루미늄 와이어(도시 생략)를 사용하여 전기적 접속이 실현될 경우에는, 몰드 성형되는 열가소성 수지의 고온 및 고압으로부터 알루미늄 와이어를 보호하기 위해, 이온 성분이 적은 수지를 알루미늄 와이어의 윗쪽에 사전에 코팅해 두는 것이 바람직하다.
전술한 바와 같이, 실시예 6의 수지 패키지(10)는, 도 14에 있어서, 유리섬유를 포함하는 열가소성 수지를, 수지 패키지(10)의 긴변 방향으로 연장하는 측면(11)상의 수지 주입구(15)로부터 짧은 변 방향(X방향)으로 평행하게 주입함으로써 성형되므로, 수지 패키지(10)의 대부분의 유리섬유는 짧은 변 방향(X방향)으로 배향하고, 이와 직교하는 방향(Y방향, 긴변 방향)에 있어서 수지 패키지(10)의 선팽창률이 최대가 된다. 따라서, 실시예 6의 수지 패키지(10)는, 선팽창률의 이방 성의 관점으로부터는, 긴변 방향(Y방향)에 있어서 보다 큰 휘어짐이 발생한다.
긴변 방향(Y방향)에 있어서의 수지 패키지(10)의 휘어짐에 대처하기 위해, 실시예 6의 방열판(20)은, 도 15에 나타나 있는 바와 같이 긴변 방향(Y방향)으로 연장하는 단면(30)의 일부를 자르는 것으로 형성되는 절곡부(58)를 가진다.
이렇게 형성된 방열판(20)의 절곡부(58)에 의해, 수지 패키지(10)가 긴변 방향으로(Y방향) 수축하려고 하는 응력에 대항하는 항력을 얻을 수 있다. 즉, 수지 패키지(10)의 긴변 방향(Y방향)의 휘어짐을 억제할 수 있기 때문에, 방열판(20)과 외부 히트싱크 사이에 간격을 형성하지 않고, 방열성을 유지하는 동시에, 긴변 방향에 있어서의 절연층(22)의 파괴를 포함하는 내부회로의 고장을 방지할 수 있다.
또한, 방열판(20)의 절곡부(58) 대신에, 적어도 긴변 방향(Y방향)에 있어서 수지 패키지(10)보다도 작은 선팽창률을 가지는 재료로 이루어지고, 긴변 방향(Y방향)으로 연장하는 응력 완충부재를 별도 부재로서 구성하여, 방열판(20)에 고정해도, 동일한 효과를 얻을 수 있다. 단, 보다 용이하고 저렴하게 반도체 장치(6)를 제공하기 위해서는, 상기의 절곡부(58)를 사용하는 것이 구성부품의 수를 늘릴 필요가 없기 때문에 바람직하다.
또한 방열판(20)의 절곡부(58)는, 도 16에 나타나 있는 바와 같은 절개부(60)를 가지고 있어도 된다. 이와 같이 절개부(60)안에 수지가 충전되므로, 수지 패키지(10)와 방열판(20)의 절곡부(58) 사이의 접촉 면적이 증대하고, 양자 간의 밀착성 및 이것에 기인하는 휘어짐 억제 효과(앵커 효과)를 향상시킬 수 있다. 또한, 밀착성을 향상시키기 위해서는, 절곡부(58)의 절개부(60)는, 도 17에 나타나 있는 바와 같이 짧은 변 방향에서 보아 (Y-Z평면에 있어서) 방열판(20)에 대하여 경사진 테이퍼부(62)를 가지는 것이 바람직하다.
택일적으로는 방열판(20)의 절곡부(58)는, 도 18에 나타나 있는 바와 같은 복수의 관통공(64)을 가지고 있어도 된다. 상기의 절개부(60)와 마찬가지로 관통공(64)안에 수지가 충전되므로, 수지 패키지(10)와 방열판(20)의 절곡부(58) 사이의 접촉 면적이 증대하고, 양자 간의 밀착성을 개선할 수 있다.
상기 설명에서는, 수지 패키지(10)는, 그 긴변 방향으로 연장하는 한쪽의 측면(11)위의 수지 주입구(15)로부터 짧은 변 방향(Y방향)으로 평행하게 주입함으로써 성형되는 것으로 했지만, 짧은 변 방향으로 연장하는 측면(13)상의 수지 주입구로부터 긴변 방향(X방향)으로 평행하게 주입하는 것으로 형성해도 좋다. 다만, 이 경우, 방열판(20)의 절곡부(58)는, 짧은 변 방향(Y방향)으로 연장하는 단면(32)의 일부를 자르는 것으로 형성된다.
실시예 7
도 19를 참조하면서, 본 발명에 따른 반도체 장치의 실시예 7에 대해서 이하에 설명한다. 실시예 7은 실시예 6과 동일한 구성을 가지므로, 중복하는 부분에 관한 상세한 설명을 생략한다. 또한 실시예 6과 동일한 구성부품에 대해서는, 같은 부호를 사용하여 설명한다.
실시예 7의 수지 패키지(10)는, 실시예 6과는 다르고, 짧은 변 방향으로 연장하는 측면(13)상의 수지 주입구(도시 생략)로부터 긴변 방향(Y방향)으로 평행하게 주입함으로써 형성된다.
또한 IGBT칩(26)의 제어 전극(27)과 커넥터(52)의 커넥터 전극(56) 사이의 전기적 접속 및 IGBT칩(26)의 이미터 전극(25) 및 FWD칩(28)의 애노드 전극(29)과 리드 패턴층(36) 사이의 전기적 접속은, 종래식의 복수의 도전성 리드 와이어(도시 생략)를 통해 실현되고, 이때 도전성 리드 와이어는 실질적으로 짧은 변 방향(X방향)으로 연장한다.
따라서, 긴변 방향(Y방향)으로 주입되는 열가소성 수지는, 짧은 변 방향(X방향)으로 연장하는 도전성 리드 와이어를 옆에서부터 눌러, 인접하는 다른 전위의 도전성 리드 와이어가 접촉하여, 쇼트 불량이 발생하는 경우가 있다. 그래서, 실시예 7에 의하면, 수지 주입구와 도전성 리드 와이어 사이에서, 도 19에 도시하는 바와 같은 돌기부(66)를 형성한다. 이에 따라 주입되는 열가소성 수지에 의한 도전성 리드 와이어의 가압, 나아가서는 도전성 리드 와이어의 변형을 방지할 수 있다.
돌기부(66)는, 적어도 짧은 변 방향(X방향)에 있어서 수지 패키지(10)보다도 작은 선팽창률을 가지는 재료로 이루어지고, 짧은 변 방향(X방향)으로 연장하며, 방열판(20)으로부터 높이 방향(Z방향)으로 돌출하는 임의의 별도 부재로서 구성해도 되지만, 적절하게는, 부품수를 삭감하기 위해, 실시예 6의 절곡부(58)와 마찬가지로 방열판(20)의 일부를 잘라 형성된다.
실시예 8
도 20을 참조하면서, 본 발명에 따른 반도체 장치의 실시예 8에 대해서 이하에 설명한다. 실시예 8의 반도체 장치(8)는, 대략, IGBT칩(26)의 이미터 전극(25) 및 FWD칩(28)의 애노드 전극(29)과 리드 패턴층(36)의 사이의 전기적 접속을 도전성 리드판(68)에 의해 실현하고, IGBT칩(26)의 제어 전극(27)과 커넥터(52)의 커넥터 전극(56) 사이의 전기적 접속을 도전성 리드 와이어(70)로 구성하는 점을 제외하고, 실시예 7과 동일한 구성을 가지므로, 중복하는 부분에 관한 상세한 설명을 생략한다. 또한 실시예 7과 같은 구성부품에 대해서는, 같은 부호를 사용하여 설명한다.
도 20에 나타내는 실시예 8에 있어서, 열가소성 수지는 긴변 방향(Y방향)으로 주입된다. 전술한 바와 같이, IGBT칩(26)의 제어 전극(27)과 커넥터 전극(56)은, 실질적으로 Y방향으로 연장하는 도전성 리드 와이어(70)를 통해 전기적으로 접속된다. 한편, IGBT칩(26)의 이미터 전극(25) 및 FWD칩(28)의 애노드 전극(29)은, 도 20에 나타나 있는 바와 같은 도전성 리드판(68)(및 그 U자 만곡부72)을 통해, 리드 패턴층(36)에 전기적으로 접속되고 있다.
또한 본 실시예에 의한 도전성 리드판(68)은, 도전성 리드 와이어(70)의 적어도 일부를 포위하고, 주입되는 열가소성 수지의 긴변 방향(X방향)의 흐름에 대하여, 도전성 리드 와이어(70)를 보호하기 위한 한 쌍의 연장부(74)를 가진다. 이렇게 하여, 도전성 리드 와이어(70)는, 열가소성 수지의 긴변 방향(X방향)의 흐름에 의해 변형되지 않아, 문제의 발생을 미연에 방지할 수 있다.
본 발명의 하나의 양태에 따른 반도체 장치에 의하면, 긴변 방향 및 짧은 변 방향에 있어서의 수지 패키지의 휘어짐을 억제할 수 있다.

Claims (13)

  1. 방열판과,
    절연층을 통해 상기 방열판 위에 고정된 배선 패턴층과,
    상기 배선 패턴층 위에 실장된 적어도 하나의 표면전극을 포함하는 반도체 소자와,
    상기 반도체 소자의 표면전극 위에 전기적으로 접속된 도전성 리드판과,
    선팽창률의 이방성을 가지는 열가소성 수지로 이루어지고, 상기 방열판의 적어도 일부, 상기 배선 패턴층, 상기 반도체 소자 및 상기 도전성 리드판을 포위하도록 성형된 수지 패키지를 구비하고,
    상기 도전성 리드판은, 상기 수지 패키지의 선팽장율이 최대가 되는 방향을 따라 연장하는 것을 특징으로 하는 반도체 장치.
  2. 제 1항에 있어서,
    상기 수지 패키지는, 긴변 방향 및 짧은 변 방향으로 연장하는 2쌍의 측면을 가지고, 짧은 변 방향으로 연장하는 한쪽의 상기 측면상의 수지 주입구로부터 긴변 방향으로 수지를 주입함으로써 성형되며,
    상기 도전성 리드판은, 짧은 변 방향으로 연장하는 것을 특징으로 하는 반도체 장치.
  3. 제 1항에 있어서,
    상기 도전성 리드판의 선팽창률은, 상기 방열판의 선팽창률 이하인 것을 특징으로 하는 반도체 장치.
  4. 제 1항에 있어서,
    상기 수지 패키지는, 상기 방열판에 인접하는 밑면과, 이것에 대향하는 윗면을 포함하며, 상기 도전성 리드판과 평행하게 연장하는 상기 윗면 상의 평행리브를 가지는 것을 특징으로 하는 반도체 장치.
  5. 제 2항에 있어서,
    상기 방열판은, 긴변 방향 및 짧은 변 방향으로 연장하는 2쌍의 단면을 가지고, 긴변 방향으로 연장하는 상기 단면 근방에 배치된 긴변 방향으로 연장하는 한 쌍의 홈부를 가지며,
    상기 방열판의 홈부는, 상기 수지 패키지에 의해 충전되는 것을 특징으로 하는 반도체 장치.
  6. 제 2항에 있어서,
    상기 방열판은, 긴변 방향 및 짧은 변 방향으로 연장하는 2쌍의 단면을 가지고, 긴변 방향으로 연장하는 상기 단면을 따라 배치된 복수의 오목부를 가지며,
    상기 방열판의 오목부는, 상기 수지 패키지에 의해 충전되는 것을 특징으로 하는 반도체 장치.
  7. 제 1항에 있어서,
    상기 수지 패키지는, 상기 방열판에 인접하는 밑면과, 이것에 대향하는 윗면을 포함하고,
    상기 도전성 리드판과 직교하는 방향으로 연장하는 상기 윗면 위에 형성된 수직 리브를 가지는 것을 특징으로 하는 반도체 장치.
  8. 방열판과,
    절연층을 통해 상기 방열판 위에 고정된 배선 패턴층과,
    상기 배선 패턴층 위에 실장된 적어도 하나의 표면전극을 포함하는 반도체 소자와,
    상기 반도체 소자의 표면전극 위에 전기적으로 접속된 도전성 리드부와,
    선팽창률의 이방성을 가지는 열가소성 수지로 이루어지고, 상기 방열판의 적어도 일부, 상기 배선 패턴층, 상기 반도체 소자 및 상기 도전성 리드부를 포위하도록 형성된 수지 패키지를 구비하고,
    상기 방열판은, 상기 수지 패키지의 선팽창률이 최대가 되는 방향을 따라 연장하는 절곡부를 가지는 것을 특징으로 하는 반도체 장치.
  9. 제 8항에 있어서,
    상기 수지 패키지는, 긴변 방향 및 짧은 변 방향으로 연장하는 2쌍의 측면을 가지고, 짧은 변 방향으로 연장하는 한쪽의 상기 측면 상의 수지 주입구로부터 긴변 방향으로 수지를 주입함으로써 형성되며,
    상기 도전성 리드부는, 짧은 변 방향으로 연장하는 도전성 리드 와이어로 이루어지고,
    상기 방열판은, 상기 수지 주입구와 상기 도전성 리드부 사이에 돌기부를 가지는 것을 특징으로 하는 반도체 장치.
  10. 제 8항에 있어서,
    상기 방열판의 상기 절곡부는 절개부를 가지는 것을 특징으로 하는 반도체 장치.
  11. 제 8항에 있어서,
    상기 방열판의 상기 절곡부는 관통공을 가지는 것을 특징으로 하는 반도체 장치.
  12. 제 8항에 있어서,
    상기 도전성 리드부는, 도전성 리드판 및 도전성 리드 와이어를 가지고,
    상기 도전성 리드판은, 상기 도전성 리드 와이어의 적어도 일부를 포위하는 연장부를 가지는 것을 특징으로 하는 반도체 장치.
  13. 제 1항 또는 제 8항에 있어서,
    상기 수지 패키지는, 유리섬유를 배합한 열가소성 수지로 성형된 것을 특징으로 하는 반도체 장치.
KR1020060098234A 2005-12-19 2006-10-10 반도체 장치 KR100780830B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00364408 2005-12-19
JP2005364408A JP4455488B2 (ja) 2005-12-19 2005-12-19 半導体装置

Publications (2)

Publication Number Publication Date
KR20070065207A true KR20070065207A (ko) 2007-06-22
KR100780830B1 KR100780830B1 (ko) 2007-11-30

Family

ID=38108988

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060098234A KR100780830B1 (ko) 2005-12-19 2006-10-10 반도체 장치

Country Status (5)

Country Link
US (1) US7671382B2 (ko)
JP (1) JP4455488B2 (ko)
KR (1) KR100780830B1 (ko)
CN (1) CN1988137B (ko)
DE (1) DE102006047989B4 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101278393B1 (ko) * 2010-11-01 2013-06-24 삼성전기주식회사 파워 패키지 모듈 및 그의 제조방법
US8816515B2 (en) 2012-12-20 2014-08-26 Samsung Electro-Mechanics Co., Ltd. Semiconductor module having sliding case and manufacturing method thereof

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305702A (ja) * 2006-05-10 2007-11-22 Toshiba Corp 半導体装置およびその製造方法
JP5252819B2 (ja) * 2007-03-26 2013-07-31 三菱電機株式会社 半導体装置およびその製造方法
JP5355867B2 (ja) * 2007-07-10 2013-11-27 ローム株式会社 集積回路素子
JP2009277959A (ja) * 2008-05-16 2009-11-26 Mitsubishi Electric Corp 半導体装置及びその製造方法
TWI404177B (zh) * 2008-06-12 2013-08-01 Mitsubishi Electric Corp 功率半導體電路裝置及其製造方法
DE102008028299B3 (de) * 2008-06-13 2009-07-30 Epcos Ag Systemträger für elektronische Komponente und Verfahren für dessen Herstellung
JP4666185B2 (ja) 2008-06-26 2011-04-06 三菱電機株式会社 半導体装置
JP2010050395A (ja) * 2008-08-25 2010-03-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
DE102008048005B3 (de) * 2008-09-19 2010-04-08 Infineon Technologies Ag Leistungshalbleitermodulanordnung und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung
JP4825259B2 (ja) * 2008-11-28 2011-11-30 三菱電機株式会社 電力用半導体モジュール及びその製造方法
JP5272768B2 (ja) * 2009-02-05 2013-08-28 三菱電機株式会社 電力用半導体装置とその製造方法
JP5253455B2 (ja) * 2010-06-01 2013-07-31 三菱電機株式会社 パワー半導体装置
EP2648212B1 (en) * 2010-11-29 2019-07-03 Toyota Jidosha Kabushiki Kaisha A bonding wire bonded to an upper surface electrode with a slit
JP5679561B2 (ja) * 2011-02-23 2015-03-04 矢崎総業株式会社 樹脂成形品
JP5687935B2 (ja) * 2011-03-30 2015-03-25 太平洋セメント株式会社 圧電アクチュエータ
JP2013016629A (ja) * 2011-07-04 2013-01-24 Mitsubishi Electric Corp 半導体モジュール
JP6076675B2 (ja) 2011-10-31 2017-02-08 ローム株式会社 半導体装置
WO2013141154A1 (ja) * 2012-03-22 2013-09-26 富士電機株式会社 放熱フィン付き半導体モジュール
CN102738138A (zh) * 2012-06-05 2012-10-17 嘉兴斯达微电子有限公司 一种针对电动汽车应用的igbt功率模块
JP5769674B2 (ja) * 2012-08-08 2015-08-26 日東電工株式会社 電子部品封止用樹脂シート、樹脂封止型半導体装置、及び樹脂封止型半導体装置の製造方法
JP5831401B2 (ja) 2012-08-24 2015-12-09 三菱電機株式会社 半導体装置
CN103633053B (zh) * 2012-08-27 2016-02-03 美的集团股份有限公司 一种智能功率模块及其制造方法
KR20160132499A (ko) 2012-09-04 2016-11-18 미쓰비시덴키 가부시키가이샤 반도체장치 및 반도체장치의 제조방법
JP5726215B2 (ja) * 2013-01-11 2015-05-27 株式会社豊田中央研究所 冷却型スイッチング素子モジュール
WO2014141346A1 (ja) * 2013-03-15 2014-09-18 三菱電機株式会社 半導体装置
JP5799974B2 (ja) * 2013-05-23 2015-10-28 株式会社デンソー 電子装置
JP6203095B2 (ja) * 2014-03-20 2017-09-27 三菱電機株式会社 半導体装置
EP2933836B1 (de) * 2014-04-15 2020-10-14 IXYS Semiconductor GmbH Leistungshalbleitermodul
JP2015220341A (ja) * 2014-05-19 2015-12-07 三菱電機株式会社 金属ベース基板、パワーモジュール、および金属ベース基板の製造方法
JP2015220429A (ja) * 2014-05-21 2015-12-07 ローム株式会社 半導体装置
JP6316434B2 (ja) * 2014-07-31 2018-04-25 三菱電機株式会社 半導体装置
JP6385234B2 (ja) * 2014-10-16 2018-09-05 三菱電機株式会社 半導体装置
JP6849660B2 (ja) * 2016-04-01 2021-03-24 三菱電機株式会社 半導体装置
JP6873791B2 (ja) * 2017-03-31 2021-05-19 ローム株式会社 パワーモジュールおよびその製造方法
US10978366B2 (en) 2017-05-11 2021-04-13 Mitsubishi Electric Corporation Power module having a hole in a lead frame for improved adhesion with a sealing resin, electric power conversion device, and method for producing power module
US11123900B2 (en) 2017-09-20 2021-09-21 Bell Helicopter Textron Inc. Mold tool with anisotropic thermal properties
EP3460837A1 (en) * 2017-09-26 2019-03-27 Infineon Technologies AG A housing for a power semiconductor module, a power semiconductor module and a method for producing the same
WO2020095614A1 (ja) * 2018-11-05 2020-05-14 富士電機株式会社 リードフレーム配線構造及び半導体モジュール
WO2020129195A1 (ja) * 2018-12-19 2020-06-25 新電元工業株式会社 半導体装置、及び、半導体装置の製造方法
JP7087996B2 (ja) * 2018-12-26 2022-06-21 三菱電機株式会社 半導体モジュール、その製造方法及び電力変換装置
JP7108567B2 (ja) * 2019-03-20 2022-07-28 株式会社東芝 パワーモジュール
JP7363613B2 (ja) * 2020-03-13 2023-10-18 三菱マテリアル株式会社 ヒートシンク一体型絶縁回路基板
JP2021145083A (ja) * 2020-03-13 2021-09-24 富士電機株式会社 配線構造及び半導体モジュール
CN111916422B (zh) * 2020-07-13 2023-01-24 株洲中车时代半导体有限公司 一种功率模块封装结构
US20230361011A1 (en) * 2022-05-04 2023-11-09 Semiconductor Components Industries, Llc Molded power modules
WO2024095710A1 (ja) * 2022-11-04 2024-05-10 富士電機株式会社 半導体モジュール

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5245490A (en) * 1983-11-18 1993-09-14 Canon Denshi Kabushiki Kaisha Disc recording and/or reproducing apparatus including a head positioning mechanism having a spiral cam for positioning a head at a reference position
JPS6325877A (ja) * 1986-07-17 1988-02-03 Victor Co Of Japan Ltd デイスク駆動装置用筐体
JPH08116006A (ja) 1994-10-18 1996-05-07 Hitachi Ltd 半導体装置およびその製造方法
JPH09172116A (ja) * 1995-12-21 1997-06-30 Mitsubishi Electric Corp 半導体装置
JPH11145342A (ja) 1997-11-11 1999-05-28 Sansha Electric Mfg Co Ltd 電力半導体装置
AU705177B1 (en) 1997-11-26 1999-05-20 Kabushiki Kaisha Toshiba Semiconductor device
TW408453B (en) * 1997-12-08 2000-10-11 Toshiba Kk Package for semiconductor power device and method for assembling the same
JPH11220074A (ja) 1998-01-30 1999-08-10 Toshiba Corp 半導体装置
US6259157B1 (en) * 1998-03-11 2001-07-10 Sanyo Electric Co., Ltd. Hybrid integrated circuit device, and method of manufacturing thereof
JP3403338B2 (ja) 1998-07-08 2003-05-06 株式会社三社電機製作所 電力用半導体モジュール
JP4023032B2 (ja) * 1999-06-02 2007-12-19 株式会社デンソー 半導体装置の実装構造及び実装方法
JP2001257291A (ja) 2000-03-13 2001-09-21 Sanyo Electric Co Ltd 回路装置
WO2001086716A1 (en) * 2000-05-12 2001-11-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same
JP3533159B2 (ja) * 2000-08-31 2004-05-31 Ｎｅｃ化合物デバイス株式会社 半導体装置及びその製造方法
TW585015B (en) 2001-06-28 2004-04-21 Sanyo Electric Co Hybrid integrated circuit device and method for manufacturing same
US6607942B1 (en) * 2001-07-26 2003-08-19 Taiwan Semiconductor Manufacturing Company Method of fabricating as grooved heat spreader for stress reduction in an IC package
JP2003174128A (ja) * 2001-12-05 2003-06-20 Mikuni Corp アクチュエータ駆動制御装置
JP4010860B2 (ja) 2002-04-24 2007-11-21 三洋電機株式会社 混成集積回路装置およびその製造方法
JP3986386B2 (ja) * 2002-07-17 2007-10-03 スリーエム イノベイティブ プロパティズ カンパニー 微細構造体の製造方法
JP4078993B2 (ja) 2003-01-27 2008-04-23 三菱電機株式会社 半導体装置
US7057277B2 (en) * 2003-04-22 2006-06-06 Industrial Technology Research Institute Chip package structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101278393B1 (ko) * 2010-11-01 2013-06-24 삼성전기주식회사 파워 패키지 모듈 및 그의 제조방법
US8816515B2 (en) 2012-12-20 2014-08-26 Samsung Electro-Mechanics Co., Ltd. Semiconductor module having sliding case and manufacturing method thereof

Also Published As

Publication number Publication date
JP2007173272A (ja) 2007-07-05
KR100780830B1 (ko) 2007-11-30
CN1988137B (zh) 2011-11-16
US20070138624A1 (en) 2007-06-21
DE102006047989B4 (de) 2012-01-26
DE102006047989A1 (de) 2007-06-28
CN1988137A (zh) 2007-06-27
JP4455488B2 (ja) 2010-04-21
US7671382B2 (en) 2010-03-02

Similar Documents

Publication Publication Date Title
KR100780830B1 (ko) 반도체 장치
US8829534B2 (en) Power semiconductor device
US5920119A (en) Power semiconductor module employing metal based molded case and screw fastening type terminals for high reliability
US9559042B2 (en) Semiconductor device
JP6233507B2 (ja) パワー半導体モジュールおよび複合モジュール
US10959333B2 (en) Semiconductor device
KR20030078690A (ko) 수지몰드형 디바이스 및 그 제조장치
CN105633023B (zh) 半导体装置
JP5071719B2 (ja) 電力用半導体装置
JP2015041716A (ja) 電力用半導体装置および電力用半導体装置の製造方法
CN104620372A (zh) 半导体装置
US11581230B2 (en) Power semiconductor module and a method for producing a power semiconductor module
JP5818102B2 (ja) 半導体装置の製造方法
US20220115307A1 (en) Semiconductor device
US9099451B2 (en) Power module package and method of manufacturing the same
US20220399241A1 (en) Semiconductor device
US11562970B2 (en) Semiconductor device and manufacturing method thereof
US8816515B2 (en) Semiconductor module having sliding case and manufacturing method thereof
JP4443503B2 (ja) 半導体装置及びその製造方法
US20230335450A1 (en) Semiconductor device
US11887941B2 (en) Semiconductor module with reinforced sealing resin
US20230298956A1 (en) Semiconductor packages including a package body with grooves formed therein
US10784176B1 (en) Semiconductor device and semiconductor device manufacturing method
US20230369183A1 (en) Semiconductor apparatus and method for manufacturing semiconductor apparatus
US11855049B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121114

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161020

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181101

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191030

Year of fee payment: 13