JP2010050395A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2010050395A JP2010050395A JP2008215473A JP2008215473A JP2010050395A JP 2010050395 A JP2010050395 A JP 2010050395A JP 2008215473 A JP2008215473 A JP 2008215473A JP 2008215473 A JP2008215473 A JP 2008215473A JP 2010050395 A JP2010050395 A JP 2010050395A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- heat sink
- resin frame
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/40227—Connecting the strap to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73221—Strap and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【解決手段】この発明に係る半導体装置は、放熱板6と、放熱板6の上面に固着された絶縁層12と、絶縁層12の上面に形成された配線パターン層9と、配線パターン層9上に実装された半導体素子4、5と、放熱板6上面の外周部に設けられた樹脂枠13とを備えている。更に、放熱板6の少なくとも一部、絶縁層12、配線パターン層9、半導体素子4、5、及び樹脂枠13は、熱可塑性樹脂により成形された樹脂パッケージ1で包囲されている。
【選択図】図2
Description
図1は本実施の形態1に係る半導体装置の外形図を、図2は図1のI−I方向の断面図を各々示す。
半導体装置は例えばガラス繊維を配合する事によって強度を向上させたガラス繊維強化のPPS(ポリフェニレンサルファイド)からなる樹脂パッケージ1により外形を形成し、電力を入出力するための外部電極として外部端子2と制御用の信号端子3が樹脂パッケージ1の表面に設けられている。
樹脂パッケージ1の樹脂を射出成形する時に、高さが高い樹脂枠13を設けたため、樹脂枠13と放熱板6との高低差が生じ、樹脂枠13を乗り越えて流れる樹脂パッケージ1の樹脂が、樹脂枠13と放熱板6との間の空気を巻き込んでボイドが発生することがある。ボイドができると半導体装置が温度サイクルなど繰り返しの応力を受けた時に、このボイドが基点となって樹脂パッケージ1の剥離が進展し,耐湿性や絶縁特性などが低下する恐れがある。
また、エポキシ樹脂14は図3に示すように樹脂枠13にぬれ,フィレット状となり、特に樹脂枠13近傍においては、放熱板6中央から樹脂枠13に向かって高くなっている形状が射出成形時に空気を巻き込み難く、好適である。
まず、樹脂枠13を放熱板6の外周部に固定し、樹脂パッケージ1を硬化する前に放熱板6の剛性を上げておくことができるので、樹脂パッケージ1が硬化する時に樹脂の熱収縮による放熱板6の反りを低減することができる。この反りの低減を更に効果的にするためには、放熱板6の主面に平行な方向の樹脂枠13の線膨張率を、放熱板6の線膨張率とほぼ等しいか、それ以下にしておくことが望ましい。
また、エポキシ樹脂14の充填により、樹脂パッケージ1の樹脂注入時の樹脂の流動抵抗により細いワイヤが倒れたり、断線したりするのを防ぎ、更に射出成形時の静水圧により半導体素子が破壊されるのを防ぐという効果もある。
半導体素子であるIGBT4やFWDi5から外部ヒートシンクに至る伝熱回路において、グリースは全熱抵抗の40%程度を占める場合もあり、また放熱板6や絶縁層12自体の熱伝導率を大きく向上させることは非常に困難であるため、このグリースの厚みを低減することは半導体装置の放熱特性を改善するのに大きく寄与することとなる。
図8は本実施の形態に係る半導体装置の断面図であり、断面は図1におけるI−Iと同じ部位である。
実施の形態1においては、エポキシ樹脂を基材とする絶縁層12を使用していたが、本実施の形態では、これに替えてアルミナ15を使用している点が異なっている。0.5mm厚のアルミナ15の上面には、0.25mm厚の配線パターン層9が設けられており、下面ははんだ8により厚さ4mmの銅からなる放熱板6に接合されている。
上記以外の構成については、実施の形態1と同じであるため、説明を省略する。
本実施の形態に係る半導体装置は、実施の形態1と同様に樹脂枠13を備えており、この樹脂枠内部をエポキシ樹脂14で充填したため、実施の形態1と同じ効果を奏する。
また、アルミナ15はエポキシ樹脂に比べて高い絶縁性能を有するため、半導体装置として優れた耐電圧性能を備えることができる。熱伝導係数についても、エポキシ樹脂と比較すると大きな値を有するため、更に放熱特性が良好な半導体装置を得ることができる。このような性能は、アルミナ(Al2O3)だけでなく、窒化アルミニウム(AlN)、炭化珪素(SiC)、窒化珪素(Si3N4)等のセラミック材料も同様に有するため、本実施の形態における半導体装置に適用可能である。
図9は本実施の形態に係る半導体装置の断面図であり、断面は図1におけるI−Iと同じ部位である。
本実施の形態の特徴は、実施の形態1に示した半導体装置の樹脂枠13の外周面に凹凸形状を設けて13aとしたことである。また、この樹脂枠13aの材料は、樹脂パッケージ1の樹脂と同じPPSである。
上記以外の構成については、実施の形態1と同じであるため、説明を省略する。
樹脂パッケージ1の樹脂が樹脂枠13aの凹凸形状に嵌り合う形状に成形され、樹脂パッケージ1の硬化収縮時に樹脂パッケージ1と樹脂枠13aがその界面において滑ることがないため、互いに離れて隙間が開くように変形することを防止することができる。更に、半導体装置外部から内部に至る隙間の経路も長くなるため、水分の侵入を抑制することができる。
以上より、特に外部からの水分が侵入することにより端子の腐食や絶縁特性の劣化が問題となる屋外設置の高温高湿度環境下で使用する半導体装置に対しては、優れた耐湿性並びに絶縁性能を得ることができる。
上記の場合には、半導体装置外部から内部半導体素子にいたる隙間の経路が閉塞されるため、耐湿性及び絶縁性能を尚一層改善することができる。
図11は本実施の形態に係る半導体装置の断面図であり、断面は図1におけるI−Iと同じ部位である。本実施の形態では、外周面が凹凸形状を有する樹脂枠13bの製作方法に特徴があるため以下この点について説明を行い、それ以外の構成については、実施の形態1と同じであるため、説明を省略する。
また、ニードルを取り付けたディスペンサを用いて、断面略円形の棒状体を積み重ねて樹脂枠13bを形成するため、樹脂枠13の幅、高さ、及び、放熱板6への取付部の形状を任意に形成でき、多品種小量生産に適した製造方法を得ることができる。
4 IGBT
5 FWDi
6 放熱板
9 配線パターン層
12 絶縁層
13 樹脂枠
13a 樹脂枠
13b 樹脂枠
14 エポキシ樹脂
15 アルミナ
Claims (8)
- 放熱板と、
この放熱板の上面に固着された絶縁層と、
この絶縁層の上面に形成された配線パターン層と、
この配線パターン層上に実装された半導体素子と、
前記放熱板の上面の外周部に設けられた樹脂枠と、
前記放熱板の少なくとも一部、前記絶縁層、配線パターン層、半導体素子、及び樹脂枠を包囲するように熱可塑性樹脂により成形された樹脂パッケージと、
を備えた半導体装置。 - 樹脂枠は、放熱板の外周部の全周に一体として形成されて配置されたことを特徴とする
請求項1に記載の半導体装置。 - 樹脂枠の内部に熱硬化性樹脂を充填したことを特徴とする
請求項2に記載の半導体装置。 - 樹脂枠は、外周面が凹凸形状を有することを特徴とする
請求項1乃至3のいずれかに記載の半導体装置。 - 樹脂枠は、樹脂パッケージと同一材料であることを特徴とする
請求項1乃至4のいずれか1項に記載の半導体装置。 - 絶縁層は、セラミックからなることを特徴とする
請求項1乃至5のいずれか1項に記載の半導体装置。 - 配線パターン層が上面に形成された絶縁層を放熱板の上面に固着させる第1の工程と、
前記配線パターン層に半導体素子を実装する第2の工程と、
前記放熱板の上面の外周部に、棒状体に成形された熱硬化性樹脂を積み重ね、これを硬化して一体化することにより樹脂枠を形成する第3の工程と、
前記放熱板の少なくとも一部、絶縁層、配線パターン層、半導体素子、及び樹脂枠を包囲するように熱可塑性樹脂により成形する樹脂パッケージを形成する第4の工程と、
を備えた半導体装置の製造方法。 - 配線パターン層が上面に形成された絶縁層を放熱板の上面に固着させる第1の工程と、
前記配線パターン層に半導体素子を実装する第2の工程と、
前記放熱板の上面の外周部に樹脂枠を形成する第3の工程と、
前記樹脂枠の内部に熱硬化性樹脂を充填し、硬化する第4の工程と、
前記放熱板の少なくとも一部、絶縁層、配線パターン層、半導体素子、及び樹脂枠を包囲するように熱可塑性樹脂により成形する樹脂パッケージを形成する第5の工程と、
を備えた半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008215473A JP2010050395A (ja) | 2008-08-25 | 2008-08-25 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008215473A JP2010050395A (ja) | 2008-08-25 | 2008-08-25 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010050395A true JP2010050395A (ja) | 2010-03-04 |
Family
ID=42067224
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008215473A Pending JP2010050395A (ja) | 2008-08-25 | 2008-08-25 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010050395A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012151164A (ja) * | 2011-01-17 | 2012-08-09 | Mitsubishi Electric Corp | 半導体装置 |
EP2814058A3 (en) * | 2013-06-14 | 2015-05-06 | Renesas Electronics Corporation | A semiconductor device and an electronic device |
WO2016067414A1 (ja) * | 2014-10-30 | 2016-05-06 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JP2017059619A (ja) * | 2015-09-15 | 2017-03-23 | 富士電機株式会社 | 半導体装置 |
JP2018029141A (ja) * | 2016-08-18 | 2018-02-22 | 富士電機株式会社 | 半導体装置及び半導体装置製造方法 |
JP2022006924A (ja) * | 2020-06-25 | 2022-01-13 | 株式会社 日立パワーデバイス | パワーモジュール |
JP2023527378A (ja) * | 2020-06-12 | 2023-06-28 | 無錫利普思半導体有限公司 | パワー半導体モジュール |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06140534A (ja) * | 1992-10-23 | 1994-05-20 | Sanyo Electric Co Ltd | 混成集積回路装置 |
JPH06334070A (ja) * | 1993-05-27 | 1994-12-02 | Sanyo Electric Co Ltd | 混成集積回路装置 |
JPH10209338A (ja) * | 1997-01-22 | 1998-08-07 | Matsushita Electric Ind Co Ltd | 半導体回路装置とその製造方法 |
JP2003124401A (ja) * | 2001-10-15 | 2003-04-25 | Nippon Avionics Co Ltd | モジュールおよびその製造方法 |
JP2007173272A (ja) * | 2005-12-19 | 2007-07-05 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
-
2008
- 2008-08-25 JP JP2008215473A patent/JP2010050395A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06140534A (ja) * | 1992-10-23 | 1994-05-20 | Sanyo Electric Co Ltd | 混成集積回路装置 |
JPH06334070A (ja) * | 1993-05-27 | 1994-12-02 | Sanyo Electric Co Ltd | 混成集積回路装置 |
JPH10209338A (ja) * | 1997-01-22 | 1998-08-07 | Matsushita Electric Ind Co Ltd | 半導体回路装置とその製造方法 |
JP2003124401A (ja) * | 2001-10-15 | 2003-04-25 | Nippon Avionics Co Ltd | モジュールおよびその製造方法 |
JP2007173272A (ja) * | 2005-12-19 | 2007-07-05 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012151164A (ja) * | 2011-01-17 | 2012-08-09 | Mitsubishi Electric Corp | 半導体装置 |
EP2814058A3 (en) * | 2013-06-14 | 2015-05-06 | Renesas Electronics Corporation | A semiconductor device and an electronic device |
WO2016067414A1 (ja) * | 2014-10-30 | 2016-05-06 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JPWO2016067414A1 (ja) * | 2014-10-30 | 2017-04-27 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JP2017059619A (ja) * | 2015-09-15 | 2017-03-23 | 富士電機株式会社 | 半導体装置 |
JP2018029141A (ja) * | 2016-08-18 | 2018-02-22 | 富士電機株式会社 | 半導体装置及び半導体装置製造方法 |
JP2023527378A (ja) * | 2020-06-12 | 2023-06-28 | 無錫利普思半導体有限公司 | パワー半導体モジュール |
JP7482259B2 (ja) | 2020-06-12 | 2024-05-13 | 無錫利普思半導体有限公司 | パワー半導体モジュール |
JP2022006924A (ja) * | 2020-06-25 | 2022-01-13 | 株式会社 日立パワーデバイス | パワーモジュール |
JP7489241B2 (ja) | 2020-06-25 | 2024-05-23 | 株式会社 日立パワーデバイス | パワーモジュール |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9171773B2 (en) | Semiconductor device | |
JP6233507B2 (ja) | パワー半導体モジュールおよび複合モジュール | |
JP4455488B2 (ja) | 半導体装置 | |
JP6164364B2 (ja) | 半導体装置 | |
US10163752B2 (en) | Semiconductor device | |
US9524929B2 (en) | Semiconductor module package and method of manufacturing the same | |
JP2010050395A (ja) | 半導体装置およびその製造方法 | |
JP5071719B2 (ja) | 電力用半導体装置 | |
JP2007305702A (ja) | 半導体装置およびその製造方法 | |
JP2005191071A (ja) | 半導体装置 | |
JP2008263210A (ja) | 電力用半導体装置 | |
JP2020098885A (ja) | 半導体装置 | |
JP4967701B2 (ja) | 電力半導体装置 | |
US20150270201A1 (en) | Semiconductor module package and method of manufacturing the same | |
JP2016181536A (ja) | パワー半導体装置 | |
JP6360035B2 (ja) | 半導体装置 | |
JP2012209470A (ja) | 半導体装置、半導体装置モジュール及び半導体装置の製造方法 | |
JP5368492B2 (ja) | パワー半導体装置 | |
US10886186B2 (en) | Semiconductor package system | |
JP6907670B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5062189B2 (ja) | 半導体装置の実装構造 | |
JP6771581B2 (ja) | 半導体モジュール及び半導体装置 | |
CN116705721A (zh) | 半导体装置 | |
JP2009277959A (ja) | 半導体装置及びその製造方法 | |
JP2010141034A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100908 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20120330 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120509 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130306 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131217 |