JP2022006924A - パワーモジュール - Google Patents

パワーモジュール Download PDF

Info

Publication number
JP2022006924A
JP2022006924A JP2020109510A JP2020109510A JP2022006924A JP 2022006924 A JP2022006924 A JP 2022006924A JP 2020109510 A JP2020109510 A JP 2020109510A JP 2020109510 A JP2020109510 A JP 2020109510A JP 2022006924 A JP2022006924 A JP 2022006924A
Authority
JP
Japan
Prior art keywords
lead frame
power module
opening
substrate
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020109510A
Other languages
English (en)
Inventor
将行 上川
Masayuki Kamikawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Priority to JP2020109510A priority Critical patent/JP2022006924A/ja
Priority to DE102021205995.3A priority patent/DE102021205995A1/de
Priority to CN202110661262.2A priority patent/CN113851444A/zh
Publication of JP2022006924A publication Critical patent/JP2022006924A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84399—Material
    • H01L2224/844—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

【課題】モジュール内部の相互接続配線に板状のリードフレームを用いるパワーモジュールにおいて、樹脂封止の際に発生する気泡によるボイドの生成を抑制可能な信頼性の高いパワーモジュールを提供する。【解決手段】ベースプレートと、前記ベースプレート上に配置された基板と、前記基板上に配置されたパワー半導体チップと、相互接続配線となる板状のリードフレームと、前記ベースプレートに接続されて、前記基板と前記パワー半導体チップと前記リードフレームを内包するケースと、前記ケース内に充填されて、前記基板と前記パワー半導体チップと前記リードフレームを封止する封止樹脂と、を備え、前記リードフレームの少なくとも一部は上に凸の形状を有しており、前記上に凸の形状の頂部に前記リードフレームを上下に貫通する開口が設けられていることを特徴とする。【選択図】 図１

Description

本発明は、パワーモジュールの構造に係り、特に、モジュール内部の相互接続配線に板状のリードフレームを用いるパワーモジュールに適用して有効な技術に関する。
従来のパワーモジュールは、パワー半導体チップを搭載した絶縁基板をベース板にはんだ付けし、パワー半導体チップの電極面と絶縁基板やケースに取り付けられた金属回路層や金属ターミナルをアルミワイヤによるワイヤボンディングで配線する構造が一般的である。
しかしながら、ワイヤボンド構造の場合、大容量化に伴って多数のワイヤを接続する必要がある。そこで、近年では、リードフレームのインナーリード部分をパワー半導体チップの直上まで延ばし、パワー半導体チップ表面に直接はんだで接合する内部配線構造が普及しつつある。
多数のワイヤを１本の金属リードへ置き換えることで、パッケージ内部配線の省スペース化や接合強度の向上、内部配線抵抗や自己インダクタンスの低減、さらにはパワー半導体チップの配線接合部に対する長期信頼性の向上等、多くのメリットを享受できる。
本技術分野の背景技術として、例えば、特許文献１のような技術がある。特許文献１には「基板と、前記基板上に配置された半導体素子と、前記半導体素子の上面に接続され、電気回路を形成する電極板と、少なくとも前記半導体素子と前記電極板とが埋め込まれた封止樹脂と、を備えた半導体装置であって、前記電極板は、前記半導体素子の上面に接合された接合部と、前記接合部から前記基板に対して平行な方向に延びる配線部とを有し、前記配線部は、少なくとも１つの側縁部と、前記側縁部よりも内側に配された内側部とを有し、前記配線部の下面と前記基板との距離が、前記内側部よりも少なくとも１つの前記側縁部において大きい、半導体装置」が開示されている。
また、特許文献２には「基板上に配置された半導体素子と、前記半導体素子同士、前記半導体素子と外部端子、または前記基板と前記外部端子を接続するための２以上の接続部を有する板状の電極板と、前記電極板の隣り合う前記接続部間の前記基板面側に、凸型で傾斜が設けられた樹脂成形部と、前記接続部の周辺を封止する封止樹脂部と、を備えたパワーモジュール」が開示されている。
国際公開第２０１９／１９４２７２号 特開２０１９－１９７８４２号公報
しかしながら、上述したリードフレームのインナーリード部分をパワー半導体チップ表面に直接はんだで接合する内部配線構造を採用した場合、樹脂封止の際、リードフレームが水平に配置され、かつモールド樹脂の流れが遅い箇所では樹脂に含まれる空気が気泡となって滞留し、その状態で硬化した場合には樹脂中のボイドとなり、パワーモジュールの絶縁性や長期信頼性が低下する可能性がある。
上記特許文献１には、主端子６０の短手方向の両側縁部をセラミック基板１０から離れる方向に屈曲させて、断面がＶ字状になるように形成する構成（図３等）や、さらに主端子６０の中央のもっとも低い部分（Ｖ字の頂点部）に開口を設けてＶ字の頂点部の水平に近い微小部分に気泡が残存するのを防止する構成（図６等）が記載されている。
特許文献１のように、主端子６０の断面がＶ字状になる形状、すなわち下に凸の形状では、樹脂中の気泡が二方向に分離して樹脂表面側に移動するため、微小な気泡が樹脂中に残存する恐れがある。
また、上記特許文献２には、底面が凸型のＶ字断面を有する樹脂成形部６０１、６０２を設けた構成（図２等）とすることで、製造の際に下面に入り込んだ気泡がその場にとどまることなく端部に向かって移動し、外部に排出されることが記載されている。
特許文献１と同様に、特許文献２の樹脂成形部６０１、６０２も下に凸の形状であるため、微小な気泡が樹脂中に残存し、ボイドとなる可能性がある。
そこで、本発明の目的は、モジュール内部の相互接続配線に板状のリードフレームを用いるパワーモジュールにおいて、樹脂封止の際に発生する気泡によるボイドの生成を抑制可能な信頼性の高いパワーモジュールを提供することにある。
上記課題を解決するために、本発明は、ベースプレートと、前記ベースプレート上に配置された基板と、前記基板上に配置されたパワー半導体チップと、相互接続配線となる板状のリードフレームと、前記ベースプレートに接続されて、前記基板と前記パワー半導体チップと前記リードフレームを内包するケースと、前記ケース内に充填されて、前記基板と前記パワー半導体チップと前記リードフレームを封止する封止樹脂と、を備え、前記リードフレームの少なくとも一部は上に凸の形状を有しており、前記上に凸の形状の頂部に前記リードフレームを上下に貫通する開口が設けられていることを特徴とする。
本発明によれば、モジュール内部の相互接続配線に板状のリードフレームを用いるパワーモジュールにおいて、樹脂封止の際に発生する気泡によるボイドの生成を抑制可能な信頼性の高いパワーモジュールを実現することができる。
上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
本発明の実施例１に係るパワーモジュールの概略構成を示す断面図である。 図１のＡ部拡大図（斜視図）である。 本発明の作用効果を概念的に示す図である。 図１の変形例を示す図である。（変形例１） 図１の変形例を示す図である。（変形例２） 図１の変形例を示す図である。（変形例３） 本発明の実施例２に係るリードフレームを示す図である。 図７の変形例を示す図である。（変形例４） 図７の変形例を示す図である。（変形例５） 図７の変形例を示す図である。（変形例６）
以下、図面を用いて本発明の実施例を説明する。なお、各図面において同一の構成については同一の符号を付し、重複する部分についてはその詳細な説明は省略する。
図１から図６を参照して、本発明の実施例１に係るパワーモジュールについて説明する。図１は、本実施例のパワーモジュール１の概略構成を示す断面図である。図２は、図１のＡ部拡大図であり、形状を分かり易くするために斜視図で示している。図３は、本発明の作用効果を概念的に示す図である。また、図４から図６は、図１の３つの変形例（変形例１－変形例３）を示す図である。
本実施例のパワーモジュール１は、図１に示すように、パワー半導体チップや回路基板を内包する樹脂製のケース２を備えている。ケース２は、パワーモジュール１の保護カバーの役割を果たしている。
また、パワーモジュール１は、金属製のベースプレート３と、ベースプレート３上に配置された基板６，１２と、基板６，１２上に配置されたパワー半導体チップ１１，１６と、相互接続配線となる複数の板状のリードフレーム１７を備えている。
ケース２は、図示しない接着剤やネジ等によりベースプレート３に接続固定されて、基板６，１２とパワー半導体チップ１１，１６と複数のリードフレーム１７を内包する。
基板６は、絶縁層７と、絶縁層７の上面（表面）に配置された金属回路層８と、絶縁層７の下面（裏面）に配置された金属層９から構成されており、はんだ１０により金属層９とベースプレート３を接合することで、ベースプレート３上に配置されている。また、はんだ１０により金属回路層８とパワー半導体チップ１１を接合することで、パワー半導体チップ１１が基板６上に配置される。
同様に、基板１２は、絶縁層１３と、絶縁層１３の上面（表面）に配置された金属回路層１４と、絶縁層１３の下面（裏面）に配置された金属層１５から構成されており、はんだ１０により金属層１５とベースプレート３を接合することで、ベースプレート３上に配置されている。また、はんだ１０により金属回路層１４とパワー半導体チップ１６を接合することで、パワー半導体チップ１６が基板１２上に配置される。
なお、本実施例では、パワーモジュール１に内蔵されるパワー半導体チップとして、ＩＧＢＴ（Insulated Gate Bipolar Transistor）を前提に説明するが、本発明はこれに限定されるものではなく、ダイオードやパワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）等にも適用可能である。
従って、パワー半導体チップ１１とパワー半導体チップ１６は、いずれもＩＧＢＴであってもよく、パワー半導体チップ１１はＩＧＢＴであり、パワー半導体チップ１６はダイオードであるような場合にも本発明を適用することができる。
パワー半導体チップ１１とパワー半導体チップ１６は、いずれもはんだ１０により共通のリードフレーム１７に接合されている。リードフレーム１７は１枚の板状の配線であり、パワー半導体チップ１１とパワー半導体チップ１６同士を相互に接続する相互接続配線として機能する。なお、ベースプレート３の上面からパワー半導体チップ１１の上面までの高さと、ベースプレート３の上面からパワー半導体チップ１６の上面までの高さは略同じであり、パワー半導体チップ１１とパワー半導体チップ１６同士を接続するリードフレーム１７は、略水平に配置される。
また、基板６上の金属回路層８は、電極端子５と電気的に接続された別のリードフレーム１７とはんだ１０により接合されている。電極端子５は、ケース２に配置されたセンス端子や制御端子、補助端子等の外部端子である。
パワー半導体チップ１１とパワー半導体チップ１６に接続されたリードフレーム１７は、はんだ１０により基板１２上の金属回路層１４に接合され、さらに主端子４と電気的に接続された別のリードフレーム１７に接続されている。主端子４は、ケース２に配置された入出力端子等の外部端子である。
ケース２内には、基板６，１２とパワー半導体チップ１１，１６とリードフレーム１７を封止する封止樹脂１９が充填されている。
ここで、パワー半導体チップ１６と基板１２上の金属回路層１４間のリードフレーム１７は、図１のＡ部に示すように、上に凸の形状を有しており、さらに上に凸の形状の頂部にリードフレーム１７を上下に貫通する開口部１８が設けられている。
この開口部１８は、図２に示すように、略円形の開孔としてリードフレーム１７に設けられている。なお、上記の上に凸の形状は、図２のようにリードフレーム１７を湾曲させて形成してもよく、図１のようにリードフレーム１７が頂部から異なる二方向に傾斜を有するように成形してもよい。
図３を用いて、本発明の作用効果を説明する。上述したように、リードフレーム１７（インナーリード）をパワー半導体チップ１１，１６の表面に直接はんだ１０で接合する場合、樹脂封止の際に、リードフレーム１７の下部側、特にリードフレーム１７が水平に配置され、なおかつ封止樹脂１９の流れが遅い箇所のリードフレーム１７の下部側では樹脂に含まれる空気が気泡２１となって滞留し、その状態で硬化した場合には樹脂中のボイドとなり、パワーモジュールの絶縁性や長期信頼性が低下する可能性がある。
そこで、本実施例のパワーモジュール１では、図３に示すように、リードフレーム１７に上に凸の形状を設け、さらにその上に凸の形状の頂部にリードフレーム１７を上下に貫通する開口部１８を設けることで、ケース２内に封止樹脂１９を充填する際、リードフレーム１７の下方に発生する気泡２１を気泡２１自体の浮力により上に凸の形状に沿って開口部１８に導き、開口部１８を介して封止樹脂１９の表面に排出する。
これにより、樹脂封止の際に発生する気泡２１によるボイドの生成を抑制することができる。
なお、図１では、リードフレーム１７の上に凸の形状及び開口部１８を、基板１２上の金属回路層１４とパワー半導体チップ１６を接続するリードフレーム１７に設けているが、図４に示す変形例１のように、パワー半導体チップ１１とパワー半導体チップ１６を接続するリードフレーム１７に上に凸の形状及び開口部１８を設けてもよい。
これにより、複数のパワー半導体チップ同士間の封止樹脂１９の絶縁性及び長期信頼性を担保することができる。
また、図５に示す変形例２のように、パワー半導体チップ１６と主端子４を接続するリードフレーム１７に上に凸の形状及び開口部１８を設けてもよく、図６に示す変形例３のように、基板６上の金属回路層８と電極端子５を接続するリードフレーム１７に設けてもよい。
パワーモジュール１の構造設計段階でのシミュレーションや不良解析結果に基づいて、ボイドが生成し易い箇所のリードフレーム１７に選択的に凸の形状及び開口部１８を設けることも可能である。
図７から図１０を参照して、本発明の実施例２に係るパワーモジュールについて説明する。図７から図１０は、リードフレーム１７に設けられる上に凸の形状及び開口のバリエーションを示している。図７は、本実施例の上に凸の形状及び切り欠き２２を示す図である。また、図８から図１０は、図７の３つの変形例（変形例４－変形例６）を示す図である。
図７に示すように、リードフレーム１７に設けられる開口は、切り欠き２２であってもよい。実施例１の図２に示す略円形の開孔（開口部１８）に替えて、切り欠き２２を設けることで、より簡便にリードフレーム１７に開口を形成することができる。
また、図７のように切り欠き２２を設けた場合、リードフレーム１７の電気抵抗値が上昇し、パワーモジュール１の動作に支障を生じる場合が考えられる。その場合は、図８に示すように、切り欠き２２の近傍に突出部２３を設けてもよい。この突出部２３は、切り欠き２２を設けることによるリードフレーム１７の電気抵抗値上昇分を補償する抵抗値補償部となる。
同様に、図９に示すように、開口部１８（略円形の開孔）の近傍に突出部２３を複数設けてもよい。この複数の突出部２３は、開口部１８を設けることによるリードフレーム１７の電気抵抗値上昇分を補償する抵抗値補償部となる。
また、開口部１８（略円形の開孔）や切り欠き２２に替えて、図１０に示すように、略矩形のスリット２４を設けることも可能である。
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記の実施例は本発明に対する理解を助けるために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
１…パワーモジュール
２…ケース
３…ベースプレート
４…主端子（入出力端子）
５…電極端子（センス端子，制御端子，補助端子）
６，１２…基板
７，１３…絶縁層
８，１４…金属回路層
９，１５…金属層
１０…はんだ
１１，１６…パワー半導体チップ
１７…リードフレーム
１８…開口部
１９…封止樹脂
２０…樹脂表面
２１…気泡
２２…切り欠き
２３…突出部（抵抗値補償部）
２４…スリット

Claims (11)

  1. ベースプレートと、
    前記ベースプレート上に配置された基板と、
    前記基板上に配置されたパワー半導体チップと、
    相互接続配線となる板状のリードフレームと、
    前記ベースプレートに接続されて、前記基板と前記パワー半導体チップと前記リードフレームを内包するケースと、
    前記ケース内に充填されて、前記基板と前記パワー半導体チップと前記リードフレームを封止する封止樹脂と、を備え、
    前記リードフレームの少なくとも一部は上に凸の形状を有しており、前記上に凸の形状の頂部に前記リードフレームを上下に貫通する開口が設けられていることを特徴とするパワーモジュール。
  2. 請求項１に記載のパワーモジュールにおいて、
    前記開口は、略円形の開孔、略矩形のスリット、切り欠きのいずれかであることを特徴とするパワーモジュール。
  3. 請求項２に記載のパワーモジュールにおいて、
    前記リードフレームの前記開口近傍に突出部が設けられていることを特徴とするパワーモジュール。
  4. 請求項３に記載のパワーモジュールにおいて、
    前記突出部は、前記開口を設けることによる前記リードフレームの電気抵抗値上昇分を補償する抵抗値補償部であることを特徴とするパワーモジュール。
  5. 請求項１に記載のパワーモジュールにおいて、
    前記開口は、前記基板と前記パワー半導体チップを接続するリードフレームに設けられていることを特徴とするパワーモジュール。
  6. 請求項１に記載のパワーモジュールにおいて、
    前記パワー半導体チップを複数備え、
    前記開口は、前記複数のパワー半導体チップ同士を接続するリードフレームに設けられていることを特徴とするパワーモジュール。
  7. 請求項１に記載のパワーモジュールにおいて、
    前記ケースに配置された主端子を備え、
    前記開口は、前記主端子と前記パワー半導体チップを接続するリードフレームに設けられていることを特徴とするパワーモジュール。
  8. 請求項１に記載のパワーモジュールにおいて、
    前記ケースに配置された電極端子を備え、
    前記開口は、前記基板と前記電極端子を接続するリードフレームに設けられていることを特徴とするパワーモジュール。
  9. 請求項１に記載のパワーモジュールにおいて、
    前記上に凸の形状は、前記リードフレームが前記頂部から異なる二方向に傾斜を有することで形成されていることを特徴とするパワーモジュール。
  10. 請求項１に記載のパワーモジュールにおいて、
    前記上に凸の形状は、前記リードフレームを湾曲させることで形成されていることを特徴とするパワーモジュール。
  11. 請求項１に記載のパワーモジュールにおいて、
    前記ケース内に前記封止樹脂を充填する際、前記リードフレームの下方に発生する気泡を当該気泡の浮力により前記リードフレームの前記上に凸の形状に沿って前記開口に導き、前記開口を介して前記封止樹脂の表面に排出することを特徴とするパワーモジュール。
JP2020109510A 2020-06-25 2020-06-25 パワーモジュール Pending JP2022006924A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020109510A JP2022006924A (ja) 2020-06-25 2020-06-25 パワーモジュール
DE102021205995.3A DE102021205995A1 (de) 2020-06-25 2021-06-14 Leistungsmodul
CN202110661262.2A CN113851444A (zh) 2020-06-25 2021-06-15 功率模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020109510A JP2022006924A (ja) 2020-06-25 2020-06-25 パワーモジュール

Publications (1)

Publication Number Publication Date
JP2022006924A true JP2022006924A (ja) 2022-01-13

Family

ID=78827123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020109510A Pending JP2022006924A (ja) 2020-06-25 2020-06-25 パワーモジュール

Country Status (3)

Country Link
JP (1) JP2022006924A (ja)
CN (1) CN113851444A (ja)
DE (1) DE102021205995A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024075463A1 (ja) * 2022-10-07 2024-04-11 住友電気工業株式会社 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7047900B2 (ja) 2018-04-06 2022-04-05 三菱電機株式会社 半導体装置および電力変換装置ならびに半導体装置の製造方法
JP2019197842A (ja) 2018-05-11 2019-11-14 三菱電機株式会社 パワーモジュール、電力変換装置、およびパワーモジュールの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024075463A1 (ja) * 2022-10-07 2024-04-11 住友電気工業株式会社 半導体装置

Also Published As

Publication number Publication date
CN113851444A (zh) 2021-12-28
DE102021205995A1 (de) 2021-12-30

Similar Documents

Publication Publication Date Title
US9520345B2 (en) Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module
KR101505552B1 (ko) 복합 반도체 패키지 및 그 제조방법
JP4365388B2 (ja) 半導体パワーモジュールおよびその製法
JP3168901B2 (ja) パワー半導体モジュール
JP5076440B2 (ja) 半導体装置及び半導体装置の製造方法
JP5212417B2 (ja) パワー半導体モジュール
US20200066609A1 (en) Resin encapsulated power semiconductor module with exposed terminal areas
JP6850938B1 (ja) 半導体装置、及びリードフレーム材
JP5098301B2 (ja) 電力用半導体装置
JP6149932B2 (ja) 半導体装置
KR20080035210A (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
US11955407B2 (en) Electronic module including a semiconductor package connected to a fluid heatsink
JP2022006924A (ja) パワーモジュール
KR101644913B1 (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
WO2013065462A1 (ja) 半導体装置及びその製造方法
JP2012114455A (ja) 電力用半導体装置
JP7188049B2 (ja) 半導体装置
JPS63255953A (ja) 絶縁物封止型回路装置
JP4861200B2 (ja) パワーモジュール
US20220399241A1 (en) Semiconductor device
KR102603507B1 (ko) 수직터미널단자를 구비한 반도체패키지 모듈
US20240007014A1 (en) Power conversion device
US20220293481A1 (en) Semiconductor module and manufacturing method of semiconductor module
KR102484544B1 (ko) 와이어 본딩을 구비한 스페이서 리스 양면냉각 전력 패키지
JP7005469B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240116

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240416