KR102603507B1 - 수직터미널단자를 구비한 반도체패키지 모듈 - Google Patents

수직터미널단자를 구비한 반도체패키지 모듈 Download PDF

Info

Publication number
KR102603507B1
KR102603507B1 KR1020220044768A KR20220044768A KR102603507B1 KR 102603507 B1 KR102603507 B1 KR 102603507B1 KR 1020220044768 A KR1020220044768 A KR 1020220044768A KR 20220044768 A KR20220044768 A KR 20220044768A KR 102603507 B1 KR102603507 B1 KR 102603507B1
Authority
KR
South Korea
Prior art keywords
housing
terminal
semiconductor package
vertical
terminals
Prior art date
Application number
KR1020220044768A
Other languages
English (en)
Other versions
KR20230146183A (ko
Inventor
최윤화
최지원
Original Assignee
제엠제코(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제엠제코(주) filed Critical 제엠제코(주)
Priority to KR1020220044768A priority Critical patent/KR102603507B1/ko
Priority to US18/109,190 priority patent/US20230326830A1/en
Priority to CN202310266974.3A priority patent/CN116895628A/zh
Publication of KR20230146183A publication Critical patent/KR20230146183A/ko
Application granted granted Critical
Publication of KR102603507B1 publication Critical patent/KR102603507B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components

Abstract

본 발명은, 한 개 이상의 반도체칩(111)이 실장된 한 개 이상의 기판(112)과, 반도체칩(111) 또는 기판(112)과 전기적으로 연결되는 한 개 이상의 금속브릿지(113)와, 반도체칩(111) 또는 기판(112)과 전기적으로 연결되는 한 개 이상의 터미널단자와, 반도체칩(111)과 터미널단자 일부를 커버하는 제1하우징(115)으로 구성되되, 금속브릿지(113)의 일면은 제1하우징(115)의 일면으로 적어도 일부 노출되고, 기판(112)의 일면은 제1하우징(115)의 일면 또는 양면으로 적어도 일부 또는 전부 노출되는, 제1반도체패키지(110), 및 제1반도체패키지(110)의 상부에 적층 형성되는 제2하우징(121)과, 제1하우징(115)의 일면으로 노출된 금속브릿지(113)의 일면과 전기적으로 또는 구조적으로 연결되는 한 개 이상의 터미널단자접합부(122)와, 터미널단자접합부(122)에 구조적으로 연결되는 수직터미널단자(123)로 구성되되, 수직터미널단자(123)는 제2하우징(121)을 관통하여 연장 형성되는, 제2반도체패키지(120)를 포함하여, 수직터미널단자를 연결하여 터미널단자의 개수를 늘릴 수 있으며, 전기적 연결시에 터미널단자의 벤딩문제를 해소할 수 있는, 수직터미널단자를 구비한 반도체패키지 모듈을 개시한다.

Description

수직터미널단자를 구비한 반도체패키지 모듈{SEMICONDUCTOR PACKAGE MODULE HAVING VERTICAL TERMINAL}
본 발명은 수직터미널단자를 구비한 반도체패키지 모듈에 관한 것으로, 보다 상세하게는 수직터미널단자를 연결하여 터미널단자의 개수를 늘릴 수 있으며, 전기적 연결시에 터미널단자의 벤딩문제를 해소할 수 있고, 터미널단자를 통한 전기적 신호 저항을 줄일 수 있는, 수직터미널단자를 구비한 반도체패키지 모듈에 관한 것이다.
일반적으로, 반도체패키지는, 하부기판 또는 상부기판상에 실장 된 반도체칩, 반도체칩 상에 접착되는 스페이스 역할을 하는 메탈포스트인 전도체, 외부 전기적 신호를 인가하는 리드 프레임, 봉지재로 몰딩 된 패키지 하우징 및 하부기판 또는 상부기판 상에 노출되어 형성된 열방출 포스트를 포함하여 구성된다.
예컨대, 도 1을 참고하면, EMC(Epoxy Mold Compound)로 몰딩해서 만드는 반도체패키지(10,20)는 전기적 신호 또는 전력/전압을 인가하기 위해 수평터미널단자(11) 및/또는 수직터미널단자(12)가 패키지하우징(14) 내부에 실장된 반도체칩(13)과 전기적으로 연결되어 있고, 이러한 터미널단자(11,12)는, 특히, 반도체칩(13)의 게이트를 구동하기 위한 게이트 드라이브 보드(30)와의 전기적 연결이 필요하다.
따라서, 한 개 이상의 수직터미널단자(12)가, 주로 PCB 보드로 이루어지고 PCB 보드 위에 게이트 구동반도체(31)가 탑재되는, 게이트 드라이브 보드(30)와의 전기적 연결을 하기 위해 90° 내지 130°의 일정 각도로 벤딩되어 형성된다. 그리고, PCB 보드에 형성된 비아홀에 수직터미널단자(12)를 삽입하여 솔더링을 통해서 수직터미널단자(12)와 PCB 보드를 전기적으로 연결하게 된다.
하지만, 이러한 터미널단자가 패키지하우징(14) 측면으로만 나와야 하고, 벤딩을 해서 패키지하우징(14)의 상면 또는 하면에 있는 PCB 보드에 수직터미널단자(12)를 삽입할 때 수직터미널단자(12)가 휘어져 불량이 발생하여 전기적 신뢰성이 저하되기도 한다.
또한, 패키지하우징(14)의 측면으로만 터미널단자(11,12)가 나와야 해서 터미널단자 수량을 늘리는데 한계가 있고, 반도체칩(13)과 최종 PCB 보드와 연결이 되는 전기통로가 길어져서 저항이 증가하는 문제점이 있다.
이에, 터미널단자의 개수를 늘릴 수 있으며, 전기적 연결시에 터미널단자의 벤딩문제를 해소할 수 있고, 터미널단자를 통한 전기적 신호 저항을 줄일 수 있는 기술이 요구된다.
한국 등록특허공보 제10-0867573호 (열방출 능력이 개선된 전력용 모듈 패키지 및 그 제조 방법, 2008.11.10. 공고) 한국 공개특허공보 제10-2001-0111736호 (리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지, 2001.12.20.)
본 발명의 사상이 이루고자 하는 기술적 과제는, 수직터미널단자를 연결하여 터미널단자의 개수를 늘릴 수 있으며, 전기적 연결시에 터미널단자의 벤딩문제를 해소할 수 있고, 터미널단자를 통한 전기적 신호 저항을 줄일 수 있는, 수직터미널단자를 구비한 반도체패키지 모듈을 제공하는 데 있다.
전술한 목적을 달성하고자, 본 발명의 실시예는, 한 개 이상의 반도체칩이 실장된 한 개 이상의 기판과, 상기 반도체칩 및 상기 기판 중 어느 하나 이상과 전기적으로 연결되는 한 개 이상의 금속브릿지와, 상기 반도체칩 및 상기 기판 중 어느 하나 이상과 전기적으로 연결되는 한 개 이상의 터미널단자와, 상기 반도체칩과 상기 터미널단자 일부를 커버하는 제1하우징으로 구성되되, 상기 금속브릿지의 일면은 상기 제1하우징의 일면으로 전기적 연결이 가능하도록 적어도 일부 노출되고, 상기 기판의 일면은 상기 제1하우징의 일면 또는 양면으로 적어도 일부 또는 전부 노출되는, 제1반도체패키지; 및 상기 제1반도체패키지의 상부 또는 하부에 적층 형성되는 제2하우징과, 상기 제1하우징의 일면으로 노출된 상기 금속브릿지의 일면과 전기적으로 또는 구조적으로 연결되는 한 개 이상의 터미널단자접합부와, 상기 터미널단자접합부에 구조적으로 연결되는 수직터미널단자로 구성되되, 상기 수직터미널단자는 상기 제2하우징을 관통하여 연장 형성되는, 제2반도체패키지;를 포함하는, 수직터미널단자를 구비한 반도체패키지 모듈를 제공한다.
여기서, 상기 제2하우징은 상기 수직터미널단자를 이용하여 인서트 사출방식으로 제작될 수 있다.
또한, 상기 제2하우징을 관통하는 상기 수직터미널단자의 측면 일부는 상기 제2하우징의 관통홀과 구조적으로 접합될 수 있다.
또한, 상기 제2하우징을 관통하는 상기 수직터미널단자의 측면 일부는 상기 제2하우징의 관통홀의 내주면과 5㎛ 내지 5㎜의 거리로 이격될 수 있다.
또한, 상기 터미널단자접합부는 상기 제2하우징의 일면 외부에 위치할 수 있다.
또한, 상기 터미널단자접합부는 상기 제2하우징의 내부에 매립되고, 상기 터미널단자접합부의 접합면은 상기 제2하우징의 일면 외부에 노출될 수 있다.
또한, 상기 터미널단자접합부의 일부는 상기 제2하우징의 내부에 위치하고, 상기 터미널단자접합부의 나머지는 상기 제2하우징의 일면 외부에 위치할 수 있다.
또한, 상기 제2하우징에는 한 개 이상의 관통홀 또는 비관통홀이 형성될 수 있다.
또한, 상기 제2하우징의 적어도 일면에는 한 개 이상의 볼록 가이드핀이 돌출 형성될 수 있다.
또한, 상기 제1하우징의 일부는 상기 제2하우징의 관통홀 또는 비관통홀에 삽입되도록 형성될 수 있다.
또한, 상기 제1하우징의 일면에 음각홀이 형성될 수 있다.
또한, 상기 제2하우징의 적어도 일면에는 한 개 이상의 볼록 가이드핀이 돌출 형성되고, 상기 제1하우징의 일면에 음각홀이 형성되며, 상기 제2하우징의 볼록 가이드핀의 일부가 상기 제1하우징의 음각홀에 삽입될 수 있다.
또한, 상기 수직터미널단자가 상기 금속브릿지에 전기적 또는 구조적으로 연결된 후에, 상기 제1하우징의 일면과 상기 제2하우징의 일면 사이에는 적어도 일부 1㎛ 이상의 간극이 형성될 수 있다.
또한, 상기 수직터미널단자가 상기 금속브릿지에 전기적 또는 구조적으로 연결된 후에, 상기 한 개 이상의 터미널단자접합부의 적어도 일부는 상기 제1하우징 내부로 삽입되어 위치할 수 있다.
또한, 상기 제1하우징의 소재는 EMC이고, 상기 제2하우징의 소재는 PBT, PPS 또는 열경화성 수지일 수 있다.
또한, 상기 제1하우징의 소재는 EMC이고, 상기 제2하우징의 소재는 PCB일 수 있다.
또한, 상기 제2하우징은 한 층 이상의 절연층을 포함할 수 있다.
또한, 상기 제2반도체패키지는 상기 제2하우징의 일면, 양면 또는 내부에 형성된 한 개 이상의 금속패턴과, 상기 금속패턴 상에 실장되는 한 개 이상의 반도체부품을 포함할 수 있다.
또한, 상기 제2하우징을 관통하는 한 개 이상의 수직터미널단자의 일부는 접합소재에 의해 상기 제2하우징의 일면 일부와 전기적으로 또는 구조적으로 연결될 수 있다.
또한, 상기 제2반도체패키지는 상기 제1반도체패키지의 반도체칩의 게이트를 구동하는 게이트 드라이브 보드일 수 있다.
또한, 상기 한 개 이상의 제2하우징의 상면 또는 하면에 한 개 이상의 제3반도체패키지가 더 형성될 수 있다.
또한, 상기 제3반도체패키지는 제3하우징과, 상기 제3하우징의 일면, 양면 또는 내부에 형성된 한 개 이상의 금속패턴과, 상기 금속패턴 상에 실장되는 한 개 이상의 반도체부품을 포함할 수 있다.
또한, 상기 한 개 이상의 수직터미널단자는 상기 제2하우징을 관통하여 상기 제3하우징의 일면, 양면 또는 내부에 형성된 금속패턴과 전기적으로 접합될 수 있다.
또한, 상기 제1반도체패키지의 기판은 한 층 이상의 절연층을 포함할 수 있다.
또한, 상기 제1반도체패키지의 기판의 일면에는 방열 포스트가 형성되어 상기 반도체칩 구동시의 발열을 외부로 전도할 수 있다.
또한, 상기 제1반도체패키지의 기판의 일면에 금속 히트싱크가 형성되고, 상기 기판과 상기 금속 히트싱크 사이에 열전도 접합제가 개재되어 상호 접합될 수 있다.
또한, 상기 제1반도체패키지의 기판의 적어도 일면 일부와 상기 제2반도체패키지의 제2하우징의 일면 일부는 중첩될 수 있다.
본 발명에 의하면, 제1하우징의 양측면으로 각각 노출된 수직터미널단자와 수평터미널단자 이외에, 제1하우징의 상면 및/또는 하면으로 수직터미널단자를 전기적으로 연결하여 터미널단자의 개수를 늘릴 수 있으며, 제2반도체패키지와의 구조적 연결시에 터미널단자의 벤딩문제를 해소할 수 있고, 제2반도체패키지와 바로 수직으로 연결되는 터미널단자를 통해 전기적 신호 저항을 줄일 수 있는 효과가 있다.
도 1은 종래기술에 의한 수직터미널단자를 구비한 반도체패키지 모듈을 예시한 것이다.
도 2는 본 발명의 실시예에 의한 수직터미널단자를 구비한 반도체패키지 모듈의 단면구조를 도시한 것이다.
도 3 내지 도 5는 도 2의 수직터미널단자를 구비한 반도체패키지 모듈의 제2반도체패키지 구조를 각각 예시한 것이다.
도 6 내지 도 9는 도 2의 수직터미널단자를 구비한 반도체패키지 모듈의 다양한 적용예를 각각 도시한 것이다.
이하, 첨부된 도면을 참조로 전술한 특징을 갖는 본 발명의 실시예를 더욱 상세히 설명하고자 한다.
본 발명의 실시예에 의한 수직터미널단자를 구비한 반도체패키지 모듈은, 한 개 이상의 반도체칩(111)이 실장된 한 개 이상의 기판(112)과, 반도체칩(111) 및/또는 기판(112)과 전기적으로 연결되는 한 개 이상의 금속브릿지(113)와, 반도체칩(111) 및/또는 기판(112)과 전기적으로 연결되는 한 개 이상의 터미널단자와, 반도체칩(111)과 터미널단자 일부를 커버하는 제1하우징(115)으로 구성되되, 금속브릿지(113)의 일면은 제1하우징(115)의 일면으로 전기적 연결이 가능하도록 적어도 일부 노출되고, 기판(112)의 일면은 제1하우징(115)의 일면 또는 양면으로 적어도 일부 또는 전부 노출되는, 제1반도체패키지(110), 및 제1반도체패키지(110)의 상부 또는 하부에 적층 형성되는 제2하우징(121)과, 제1하우징(115)의 일면으로 노출된 금속브릿지(113)의 일면과 전기적으로 및/또는 구조적으로 연결되는 한 개 이상의 터미널단자접합부(122)와, 터미널단자접합부(122)에 구조적으로 연결되는 수직터미널단자(123)로 구성되되, 수직터미널단자(123)는 제2하우징(121)을 관통하여 연장 형성되는, 제2반도체패키지(120)를 포함하여, 제1하우징(115)의 상면 및/또는 하면으로 수직터미널단자(123)를 연결하여 터미널단자의 개수를 늘릴 수 있으며, 제2반도체패키지(120)와의 전기적 연결시에 터미널단자의 벤딩문제를 해소할 수 있고, 터미널단자를 통한 전기적 신호 저항을 줄일 수 있는 것을 요지로 한다.
이하, 도 2 내지 도 9를 참조하여, 전술한 구성의 수직터미널단자를 구비한 반도체패키지 모듈을 구체적으로 상술하면 다음과 같다.
우선, 제1반도체패키지(110)는, 도 2를 참고하면, 한 개 이상의 반도체칩(111)이 접합층(116)을 개재하여 실장된 한 개 이상의 기판(112)과, 반도체칩(111) 및/또는 기판(112)과 접합층(117)을 개재하여 전기적으로 연결되는 한 개 이상의 금속브릿지(113)와, 반도체칩(111) 및/또는 기판(112)과 전기적으로 연결되는 한 개 이상의 터미널단자와, 반도체칩(111)과 터미널단자 일부를 커버하여 전기적으로 절연하는 제1하우징(115)으로 구성된다.
여기서, 금속브릿지(113)의 일면은 제1하우징(115)의 상면 및/또는 하면으로 전기적 연결이 가능하도록 적어도 일부가 노출되고, 기판(112)의 일면은 제1하우징(115)의 일면으로 적어도 일부 또는 전부 노출되는 단면기판, 또는 양면으로 적어도 일부 또는 전부 노출되는 양면기판으로 구성될 수 있다.
이때, 전기적 연결이 가능하도록 적어도 일부가 노출되는 것은 물리적 또는 구조적으로 노출되는 경우뿐만 아니라 전기적 연결이 가능하도록 접착제나 전기적 연결매개체를 개재하여 연결이 가능하도록 하는 구성도 포함하는 개념이다.
또한, 반도체칩(111)은 전력변환기능을 구비하는 전력용 반도체칩인 IGBT(Insulated Gate Bipolar Transistor) 또는 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)를 사용하여, 전력을 변환하거나 제어하는 인버터(inverter) 또는 컨버터(converter) 또는 OBC(On Board Charger) 등의 장치에 적용될 수 있다.
또한, 기판(112)은 한 층 이상의 절연층(112a)과, 절연층(112a)의 상면 및/또는 하면에 적층되는 한 층 이상의 금속패턴(112b)을 포함하고, 절연층(112a)은 Al2O3, AlN, Si3N4 또는 SiC의 단일 소재로 이루어지거나. 이 중 한 소재 이상을 포함하는 복합 소재로 이루어질 수 있다.
또한, 반도체칩(111)이 기판(112) 상에 접합층(116)을 개재하여 실장되고, 반도체칩(111)은 전기적 연결수단(113a)을 통해 수직터미널단자(114a)와 전기적으로 연결되거나, 및/또는 금속브릿지(113)를 통해 수평터미널단자(114b)와 전기적으로 연결될 수 있고, 수직터미널단자(114a)는 제1하우징(115)의 일측면으로 노출되어 수직방향으로 벤딩되어 형성되고 수평터미널단자(114b)는 제1하우징(115)의 타측면으로 노출되어 수평방향으로 연장되어 형성될 수 있다.
또한, 제1하우징(115)의 소재는 EMC(Epoxy Molding Compound)일 수 있다.
또한, 접합층(116,117)은 Sn을 함유한 솔더이거나, 혹은 Ag 또는 Cu를 함유한 금속소재를 포함할 수 있다.
다음, 제2반도체패키지(120)는, 도 2를 참고하면, 제1반도체패키지(110)의 상부 또는 하부에 적층 형성되는 제2하우징(121)과, 제1하우징(115)의 일면으로 노출된 금속브릿지(113)의 일면과 접합층(118)을 개재하여 전기적으로 또는 구조적으로 연결되는 한 개 이상의 터미널단자접합부(122)와, 터미널단자접합부(122)에 구조적으로 연결되는 수직터미널단자(123)로 구성된다.
여기서, 수직터미널단자(123)는 제2하우징(121)을 수직방향으로 관통하여 연장 형성되어서, 외부 전기적 신호를 금속브릿지(113)를 통해 반도체칩(111)으로 인가할 수 있다.
또한, 제2하우징(121)의 소재는, 제1하우징(115)의 소재와 상이한 소재일 수 있으며, 예컨대 PBT, PPS, PCB 또는 열경화성 수지일 수 있다.
이에, 제1하우징(115)의 양측면으로 각각 노출된 수직터미널단자(114a)와 수평터미널단자(114b) 이외에, 제1하우징(115)의 상면 또는 하면으로 수직터미널단자(123)를 전기적으로 연결하여 터미널단자의 개수를 늘릴 수 있으며, 제2반도체패키지(120)와의 구조적 연결시에 터미널단자의 벤딩문제를 해소할 수 있고, 제2반도체패키지(120)와 바로 수직으로 연결되는 터미널단자를 통해 전기적 신호 저항을 줄일 수 있다.
한편, 제2하우징(121)은 수직터미널단자(123)를 이용하여 인서트 사출방식으로 제작되어서, 도 3에서와 같이, 터미널단자접합부(122) 및 수직터미널단자(123)는 제2하우징(121)에 수직으로 관통하면서 구조적으로 접합되어 일체형으로 형성되고, 수직터미널단자(123)의 측면 일부는 제2하우징(121)의 관통홀(124)과 구조적으로 접합될 수 있어서, 제1반도체패키지(110)와의 결합시, 터미널단자접합부(122)를 접합층(118)을 개재하여 금속브릿지(113)에 전기적으로 별도의 작업없이 동시에 연결하여 작업효율성을 높일 수 있다.
또는, 도 5의 (b)에서와 같이, 수직방향으로 연통된 관통홀(124)이 형성된 제2하우징(121)을 미리 제작하고 수직터미널단자(123)를 관통홀(124)에 삽입하는 방식으로 제1반도체패키지(110)와 결합시킬 수도 있는데, 제2하우징(121)을 관통하는 수직터미널단자(123)의 측면 일부는 제2하우징(121)의 관통홀(124)의 내주면과 5㎛ 내지 5㎜의 거리(D)로 이격되어 삽입되어서, 제2하우징(121)의 발열에 의한 열팽창시 발생하는 스트레스가 수직터미널단자(123)로 직접 전달되지 않도록 하여 수직터미널단자(123)의 접합 신뢰성을 보다 높일 수도 있다.
또한, 제2하우징(121)과 터미널단자접합부(122)는 다양한 구조로 결합될 수 있는데, 도 3의 (a)에서와 같이, 터미널단자접합부(122) 전체가 제2하우징(121)의 일면 외부에 완전히 노출되어 위치할 수 있으며, 도 3의 (b)에서와 같이, 터미널단자접합부(122) 전체가 제2하우징(121)의 내부에 매립되고, 터미널단자접합부(122)의 접합면은 제2하우징(121)의 일면 외부에 노출될 수 있고, 도 3의 (c)에서와 같이, 터미널단자접합부(122)의 일부는 제2하우징(121)의 내부에 위치하고, 터미널단자접합부(122)의 나머지 일부는 제2하우징(121)의 일면 외부에 위치할 수도 있다.
또한, 도 4의 (a)를 참고하면, 제2하우징(121)에는 제1하우징(115)과의 구조적 결합을 위한 한 개 이상의 관통홀(125) 또는 비관통홀(126)이 형성될 수 있고, 도 4의 (b)를 참고하면, 제2하우징(121)의 적어도 일면에는 제1하우징(115)와의 구조적 결합을 위한 한 개 이상의 볼록 가이드핀(127)이 돌출 형성될 수도 있다.
즉, 도 7의 (a)에서와 같이, 제1하우징(115)의 일부는 제2하우징(121)의 관통홀(125) 또는 비관통홀(126)에 삽입되도록 제2하우징(121)을 향해 일정 높이로 돌출 형성될 수 있다.
또는, 도 7의 (b)에서와 같이, 제1하우징(115)의 일면에 음각홀(119)이 일정깊이로 형성되고, 제2하우징(121)의 볼록 가이드핀(127)의 일부가 제1하우징(115)의 음각홀(119)에 삽입되어서, 제1하우징(115)과 제2하우징(121)이 구조적으로 결합될 수 있다.
또한, 도 6의 (a)를 참고하면, 수직터미널단자(123)가 터미널단자접합부(122)를 통해 금속브릿지(113)에 전기적으로 연결된 후에, 제1하우징(115)의 일면과 제2하우징(121)의 일면 사이에는 적어도 일부 1㎛ 이상의 간극(G)이 형성되어서, 제1하우징(115)과 제2하우징(121)이 물리적으로 직접 접합되지 않도록 하여 상이한 소재로 각각 이루어진 제1하우징(115)과 제2하우징(121)의 열팽창계수 차이로 인한 열팽창 스트레스가 수직터미널단자(123)와 금속브릿지(113) 사이의 전기적 결합에 미치는 영향을 최소화하여 접합 신뢰성 및 전기적 신뢰도를 보다 높일 수 있다.
예컨대, 앞서 언급한 바와 같이, 제1하우징(115)의 소재는 EMC이고, 제2하우징(121)의 소재는 PBT, PPS, PCB 또는 열경화성 수지일 수 있어서, 열팽창계수가 상이하여 제1하우징(115)과 제2하우징(121) 사이 간극(G)을 형성할 수 있다.
또한, 도 6의 (b)를 참고하면, 수직터미널단자(123)가 금속브릿지(113)에 전기적으로 연결된 후에, 한 개 이상의 터미널단자접합부(122)의 적어도 일부는 음각홀(119)을 통해 제1하우징(115) 내부로 삽입되어 위치하도록 하여서, 금속브릿지(113)와 수직터미널단자(123)와의 결합강도를 높이고 전기적 신뢰성을 확보하도록 할 수도 있다.
또한, 도 8의 (a)를 참고하면, 제2반도체패키지(120)는 제2하우징(121)의 일면, 양면 또는 내부에 형성된 한 개 이상의 금속패턴(128a)과, 금속패턴(128a) 상에 실장되는 한 개 이상의 반도체부품(128b)을 포함할 수 있고, 제2하우징(121)은 한 층 이상의 절연층(121a)을 포함할 수 있다.
또한, 도 8의 (a)에 도시된 바와 같이, 제2하우징(121)을 관통하는 한 개 이상의 수직터미널단자(123)의 일부는 접합소재(129)에 의해 제2하우징(121)의 일면 일부와 전기적으로 또는 구조적으로 연결되어서, 수직터미널단자(123)와 제2하우징(121)과의 결합강도를 보다 높이도록 할 수도 있다.
여기서, 제2반도체패키지(120)는 금속브릿지(113)에 전기적으로 연결된 수직터미널단자(123)를 통해 제1반도체패키지(110)의 반도체칩(111)의 게이트를 구동하는 게이트 드라이브 보드(gate drive board)일 수 있다.
또한, 도 8의 (b)에 도시된 바와 같이, 한 개 이상의 제2하우징(121)의 상면 또는 하면에 한 개 이상의 제3반도체패키지(130)가 추가로 적층되어 형성될 수 있고, 제3반도체패키지(130)는 제3하우징(131)과, 제3하우징(131)의 일면, 양면 또는 내부에 형성된 한 개 이상의 금속패턴(132)과, 금속패턴(132) 상에 실장되는 한 개 이상의 반도체부품(133)을 포함할 수 있다.
여기서, 한 개 이상의 수직터미널단자(123)는 제2하우징(121)을 관통하여 제3하우징(131)의 일면, 양면 또는 내부에 형성된 금속패턴(132)과 전기적으로 접합될 수 있다.
또한, 도 9의 (a)를 참고하면, 제1반도체패키지(110)의 기판(112)의 일면에는 방열 포스트(141)가 형성되어 반도체칩(111) 구동시의 발열을 외부로 전도하도록 하여서, 전기적 신뢰성을 확보하도록 할 수 있다.
또는, 도 9의 (b)를 참고하면, 제1반도체패키지(110)의 기판(112)의 일면에 금속 히트싱크(142)가 부착 형성되고, 기판(112)과 금속 히트싱크(142) 사이에 열전도 접합제(142a)가 개재되어 상호 접합되도록 하여서, 전기적 신뢰성을 확보하도록 할 수도 있다.
또한, 도 9의 (c)를 참고하면, 양면기판구조를 구비한 제1반도체패키지(110)의 기판(112)의 적어도 일면 일부와 제2반도체패키지(120)의 제2하우징(121)의 일면 일부는 중첩되도록 결합되어서, 제1반도체패키지(110)를 전부 가리지 않으면서 양면기판구조에도 수직터미널 구조를 적용할 수 있고, 제1반도체패키지(110)의 노출된 기판영역을 통해 방열을 효과적으로 수행할 수도 있다.
따라서, 전술한 바와 같은 수직터미널단자를 구비한 반도체패키지 모듈에 의해서, 제1하우징의 양측면으로 각각 노출된 수직터미널단자와 수평터미널단자 이외에, 제1하우징의 상면 또는 하면으로 수직터미널단자를 전기적으로 연결하여 터미널단자의 개수를 늘릴 수 있으며, 제2반도체패키지와의 구조적 연결시에 터미널단자의 벤딩문제를 해소할 수 있고, 제2반도체패키지와 바로 수직으로 연결되는 터미널단자를 통해 전기적 신호 저항을 줄일 수 있다.
본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원 시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
110 : 제1반도체패키지 111 : 반도체칩
112 : 기판 113 : 금속브릿지
114a : 수직터미널단자 114b : 수평터미널단자
115 : 제1하우징 116,117,118 : 접합층
119 : 음각홀 120 : 제2반도체패키지
121 : 제2하우징 122 : 터미널단자접합부
123 : 수직터미널단자 124,125 : 관통홀
126 : 비관통홀 127 : 블록 가이드핀
128a : 금속패턴 128b : 반도체부품
129 : 접합소재 130 : 제3반도체패키지
131 : 제3하우징 132 : 금속패턴
133 : 반도체부품 141 : 방열 포스트
142 : 금속 히트싱크

Claims (27)

  1. 한 개 이상의 반도체칩이 실장된 한 개 이상의 기판과,
    상기 반도체칩 및 상기 기판 중 어느 하나 이상과 전기적으로 연결되는 한 개 이상의 금속브릿지와,
    상기 반도체칩 및 상기 기판 중 어느 하나 이상과 전기적으로 연결되는 한 개 이상의 터미널단자와,
    상기 반도체칩과 상기 터미널단자 일부를 커버하는 제1하우징으로 구성되되,
    상기 금속브릿지는 상기 제1하우징 내로 매립되되, 상기 금속브릿지의 일면이 전도성 접합층을 개재하여 상기 제1하우징의 일면으로 전기적 연결이 가능하도록, 상기 전도성 접합층의 적어도 일부가 노출되고,
    상기 기판의 일면은 상기 제1하우징의 일면 또는 양면으로 적어도 일부 또는 전부 노출되는, 제1반도체패키지; 및
    상기 제1반도체패키지의 상부 또는 하부에 적층 형성되는 제2하우징과,
    상기 제1하우징의 일면으로 노출된 상기 전도성 접합층의 일면과 전기적으로 또는 구조적으로 연결되는 한 개 이상의 터미널단자접합부와,
    상기 터미널단자접합부에 구조적으로 연결되는 수직터미널단자로 구성되되, 상기 수직터미널단자는 상기 제2하우징을 관통하여 연장 형성되는, 제2반도체패키지;를 포함하는,
    수직터미널단자를 구비한 반도체패키지 모듈.
  2. 제 1 항에 있어서,
    상기 제2하우징은 상기 수직터미널단자를 이용하여 인서트 사출방식으로 제작되는 것을 특징으로 하는,
    수직터미널단자를 구비한 반도체패키지 모듈.
  3. 제 1 항에 있어서,
    상기 제2하우징을 관통하는 상기 수직터미널단자의 측면 일부는 상기 제2하우징의 관통홀과 구조적으로 접합되는 것을 특징으로 하는,
    수직터미널단자를 구비한 반도체패키지 모듈.
  4. 제 1 항에 있어서,
    상기 제2하우징을 관통하는 상기 수직터미널단자의 측면 일부는 상기 제2하우징의 관통홀의 내주면과 5㎛ 내지 5㎜의 거리로 이격되는 것을 특징으로 하는,
    수직터미널단자를 구비한 반도체패키지 모듈.
  5. 제 1 항에 있어서,
    상기 터미널단자접합부는 상기 제2하우징의 일면 외부에 위치하는 것을 특징으로 하는,
    수직터미널단자를 구비한 반도체패키지 모듈.
  6. 제 1 항에 있어서,
    상기 터미널단자접합부는 상기 제2하우징의 내부에 매립되고, 상기 터미널단자접합부의 접합면은 상기 제2하우징의 일면 외부에 노출되는 것을 특징으로 하는,
    수직터미널단자를 구비한 반도체패키지 모듈.
  7. 제 1 항에 있어서,
    상기 터미널단자접합부의 일부는 상기 제2하우징의 내부에 위치하고, 상기 터미널단자접합부의 나머지는 상기 제2하우징의 일면 외부에 위치하는 것을 특징으로 하는,
    수직터미널단자를 구비한 반도체패키지 모듈.
  8. 제 1 항에 있어서,
    상기 제2하우징에는 한 개 이상의 관통홀 또는 비관통홀이 형성되는 것을 특징으로 하는,
    수직터미널단자를 구비한 반도체패키지 모듈.
  9. 제 1 항에 있어서,
    상기 제2하우징의 적어도 일면에는 한 개 이상의 볼록 가이드핀이 돌출 형성되는 것을 특징으로 하는,
    수직터미널단자를 구비한 반도체패키지 모듈.
  10. 제 8 항에 있어서,
    상기 제1하우징의 일부는 상기 제2하우징의 관통홀 또는 비관통홀에 삽입되도록 형성되는 것을 특징으로 하는,
    수직터미널단자를 구비한 반도체패키지 모듈.
  11. 제 1 항에 있어서,
    상기 제1하우징의 일면에 음각홀이 형성되는 것을 특징으로 하는,
    수직터미널단자를 구비한 반도체패키지 모듈.
  12. 제 1 항에 있어서,
    상기 제2하우징의 적어도 일면에는 한 개 이상의 볼록 가이드핀이 돌출 형성되고, 상기 제1하우징의 일면에 음각홀이 형성되며, 상기 제2하우징의 볼록 가이드핀의 일부가 상기 제1하우징의 음각홀에 삽입되는 것을 특징으로 하는,
    수직터미널단자를 구비한 반도체패키지 모듈.
  13. 제 1 항에 있어서,
    상기 수직터미널단자가 상기 금속브릿지에 전기적 또는 구조적으로 연결된 후에, 상기 제1하우징의 일면과 상기 제2하우징의 일면 사이에는 적어도 일부 1㎛ 이상의 간극이 형성되는 것을 특징으로 하는,
    수직터미널단자를 구비한 반도체패키지 모듈.
  14. 제 1 항에 있어서,
    상기 수직터미널단자가 상기 금속브릿지에 전기적 또는 구조적으로 연결된 후에, 상기 한 개 이상의 터미널단자접합부의 적어도 일부는 상기 제1하우징 내부로 삽입되어 위치하는 것을 특징으로 하는,
    수직터미널단자를 구비한 반도체패키지 모듈.
  15. 제 1 항에 있어서,
    상기 제1하우징의 소재는 EMC이고, 상기 제2하우징의 소재는 PBT, PPS 또는 열경화성 수지인 것을 특징으로 하는,
    수직터미널단자를 구비한 반도체패키지 모듈.
  16. 제 1 항에 있어서,
    상기 제1하우징의 소재는 EMC이고, 상기 제2하우징의 소재는 PCB인 것을 특징으로 하는,
    수직터미널단자를 구비한 반도체패키지 모듈.
  17. 제 1 항에 있어서,
    상기 제2하우징은 한 층 이상의 절연층을 포함하는 것을 특징으로 하는,
    수직터미널단자를 구비한 반도체패키지 모듈.
  18. 제 1 항에 있어서,
    상기 제2반도체패키지는 상기 제2하우징의 일면, 양면 또는 내부에 형성된 한 개 이상의 금속패턴과, 상기 금속패턴 상에 실장되는 한 개 이상의 반도체부품을 포함하는 것을 특징으로 하는,
    수직터미널단자를 구비한 반도체패키지 모듈.
  19. 제 1 항에 있어서,
    상기 제2하우징을 관통하는 한 개 이상의 수직터미널단자의 일부는 접합소재에 의해 상기 제2하우징의 일면 일부와 전기적으로 또는 구조적으로 연결되는 특징으로 하는,
    수직터미널단자를 구비한 반도체패키지 모듈.
  20. 제 1 항에 있어서,
    상기 제2반도체패키지는 상기 제1반도체패키지의 반도체칩의 게이트를 구동하는 게이트 드라이브 보드인 것을 특징으로 하는,
    수직터미널단자를 구비한 반도체패키지 모듈.
  21. 제 1 항에 있어서,
    상기 한 개 이상의 제2하우징의 상면 또는 하면에 한 개 이상의 제3반도체패키지가 더 형성되는 것을 특징으로 하는,
    수직터미널단자를 구비한 반도체패키지 모듈.
  22. 제 21 항에 있어서,
    상기 제3반도체패키지는 제3하우징과, 상기 제3하우징의 일면, 양면 또는 내부에 형성된 한 개 이상의 금속패턴과, 상기 금속패턴 상에 실장되는 한 개 이상의 반도체부품을 포함하는 것을 특징으로 하는,
    수직터미널단자를 구비한 반도체패키지 모듈.
  23. 제 22 항에 있어서,
    상기 한 개 이상의 수직터미널단자는 상기 제2하우징을 관통하여 상기 제3하우징의 일면, 양면 또는 내부에 형성된 금속패턴과 전기적으로 접합되는 것을 특징으로 하는,
    수직터미널단자를 구비한 반도체패키지 모듈.
  24. 제 1 항에 있어서,
    상기 제1반도체패키지의 기판은 한 층 이상의 절연층을 포함하는 것을 특징으로 하는,
    수직터미널단자를 구비한 반도체패키지 모듈.
  25. 제 1 항에 있어서,
    상기 제1반도체패키지의 기판의 일면에는 방열 포스트가 형성되어 상기 반도체칩 구동시의 발열을 외부로 전도하도록 하는 것을 특징으로 하는,
    수직터미널단자를 구비한 반도체패키지 모듈.
  26. 제 1 항에 있어서,
    상기 제1반도체패키지의 기판의 일면에 금속 히트싱크가 형성되고, 상기 기판과 상기 금속 히트싱크 사이에 열전도 접합제가 개재되어 상호 접합되는 것을 특징으로 하는,
    수직터미널단자를 구비한 반도체패키지 모듈.
  27. 제 1 항에 있어서,
    상기 제1반도체패키지의 기판의 적어도 일면 일부와 상기 제2반도체패키지의 제2하우징의 일면 일부는 중첩되는 것을 특징으로 하는,
    수직터미널단자를 구비한 반도체패키지 모듈.
KR1020220044768A 2022-04-11 2022-04-11 수직터미널단자를 구비한 반도체패키지 모듈 KR102603507B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220044768A KR102603507B1 (ko) 2022-04-11 2022-04-11 수직터미널단자를 구비한 반도체패키지 모듈
US18/109,190 US20230326830A1 (en) 2022-04-11 2023-02-13 Semiconductor package module including vertical terminals
CN202310266974.3A CN116895628A (zh) 2022-04-11 2023-03-14 具有垂直端子的半导体封装件模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220044768A KR102603507B1 (ko) 2022-04-11 2022-04-11 수직터미널단자를 구비한 반도체패키지 모듈

Publications (2)

Publication Number Publication Date
KR20230146183A KR20230146183A (ko) 2023-10-19
KR102603507B1 true KR102603507B1 (ko) 2023-11-21

Family

ID=88239823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220044768A KR102603507B1 (ko) 2022-04-11 2022-04-11 수직터미널단자를 구비한 반도체패키지 모듈

Country Status (3)

Country Link
US (1) US20230326830A1 (ko)
KR (1) KR102603507B1 (ko)
CN (1) CN116895628A (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020047658A (ja) * 2018-09-14 2020-03-26 富士電機株式会社 半導体モジュール
JP6738968B1 (ja) * 2018-12-19 2020-08-12 新電元工業株式会社 半導体装置、及び、半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2697987B2 (ja) * 1992-01-27 1998-01-19 松下電工株式会社 接続用端子付き電子部品およびその実装方法
JP3233507B2 (ja) * 1993-08-13 2001-11-26 株式会社東芝 半導体装置
KR100370231B1 (ko) 2000-06-13 2003-01-29 페어차일드코리아반도체 주식회사 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지
KR100867573B1 (ko) 2001-06-11 2008-11-10 페어차일드코리아반도체 주식회사 열방출 능력이 개선된 전력용 모듈 패키지 및 그 제조 방법
KR20120079325A (ko) * 2011-01-04 2012-07-12 페어차일드코리아반도체 주식회사 반도체 패키지 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020047658A (ja) * 2018-09-14 2020-03-26 富士電機株式会社 半導体モジュール
JP6738968B1 (ja) * 2018-12-19 2020-08-12 新電元工業株式会社 半導体装置、及び、半導体装置の製造方法

Also Published As

Publication number Publication date
KR20230146183A (ko) 2023-10-19
CN116895628A (zh) 2023-10-17
US20230326830A1 (en) 2023-10-12

Similar Documents

Publication Publication Date Title
CN101136380B (zh) 具有多条散热通道的半导体封装结构及其制造方法
US9202798B2 (en) Power module package and method for manufacturing the same
KR101555300B1 (ko) 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지
KR102231769B1 (ko) 고열전도를 위한 히트싱크 노출형 반도체 패키지 및 그 제조방법
CN101179068A (zh) 多堆叠封装及其制造方法
US20120104621A1 (en) Power package module and method for fabricating the same
JP6149932B2 (ja) 半導体装置
KR20080035210A (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
JP6697944B2 (ja) 電力用半導体装置
CN110914975A (zh) 功率半导体模块
US20220199563A1 (en) High thermal dissipation, packaged electronic device and manufacturing process thereof
KR19990069447A (ko) 반도체 패키지와 그 제조방법
JP2019201113A (ja) 半導体装置及び半導体装置の製造方法
JP2003273319A (ja) 両面電極半導体素子を有する電子回路装置及び該電子回路装置の製造方法
KR102603507B1 (ko) 수직터미널단자를 구비한 반도체패키지 모듈
KR20160085672A (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
CN114566473A (zh) 包括具有嵌入的封装式半导体芯片的引线框的印刷电路板
WO2020189508A1 (ja) 半導体モジュールおよびこれに用いられる半導体装置
JP2022006924A (ja) パワーモジュール
KR101046392B1 (ko) 반도체 패키지용 기판과, 이를 포함하는 반도체 패키지 및 이를 이용한 스택 패키지
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
JP2612468B2 (ja) 電子部品搭載用基板
KR102552424B1 (ko) 반도체 패키지
KR101502669B1 (ko) 전력 모듈 패키지 및 그 제조방법
US20230369177A1 (en) Molded semiconductor package having an embedded inlay

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant