JP2003273319A - 両面電極半導体素子を有する電子回路装置及び該電子回路装置の製造方法 - Google Patents
両面電極半導体素子を有する電子回路装置及び該電子回路装置の製造方法Info
- Publication number
- JP2003273319A JP2003273319A JP2002070401A JP2002070401A JP2003273319A JP 2003273319 A JP2003273319 A JP 2003273319A JP 2002070401 A JP2002070401 A JP 2002070401A JP 2002070401 A JP2002070401 A JP 2002070401A JP 2003273319 A JP2003273319 A JP 2003273319A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor element
- circuit board
- circuit device
- electronic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
タンスを低減可能な、両面電極半導体素子を有する電子
回路装置及び製造方法を提供する。 【解決手段】 半導体素子211と回路基板215との
電気的接続を、従来の配線用ワイヤに変えて突起電極2
12及び金属片214を使用することにより、浮遊イン
ダクタンスや導通抵抗の低減を図ることができ、又、回
路装置の小型化を図ることができる。さらに、上記金属
片及び上記半導体素子を絶縁樹脂材216にてモールド
し、回路基板、絶縁樹脂材及び放熱部材を一体化したこ
とにより、半導体素子からの熱の放散を従来に比べて高
めることができる。
Description
用としての、IGBT(絶縁ゲート型バイポーラトラン
ジスタ)やダイオード等の半導体素子であってその両面
に電極を有する半導体素子を有する電子回路装置、及び
該電子回路装置の製造方法に関する。
機器の高性能及び高機能化に伴い、上記モータ駆動装置
における使用電流も増大し、上記モータ駆動装置に用い
る半導体にも大電流対応が必要となっている。従来のモ
ータ駆動装置としては図19に示すものがある。以下、
図を参照しながら、従来のモータ駆動装置の一例につい
て説明する。図19において、1aはIGBT、1bは
ダイオード、3は高温半田、4は金属片、5は封止樹
脂、6は半田、7は回路基板、10は放熱板、10aは
凸部ネジ台、11はネジ、12は表面実装電子部品(受
動素子)、13は表面実装電子部品(半導体素子)、14
は金属ベース回路基板、15はシリコーングリース、1
8は金属線、19は金属リード、22は凸コネクター、
23は凹コネクター、及び24は絶縁用樹脂である。
装置の製造方法を以下に説明する。まず、IGBT1a
及びダイオード1b等の半導体部品1を金属片4に高温
半田3により接続する。次に、金属線18を用いて、I
GBT1aとダイオード1bとの間、及びこれらの半導
体部品1と金属リード19との間を電気的に接合する。
尚、通常、金属線18は、アルミニウム線又は金線を使
用する。例えばアルミニウムにてなる金属線18を用い
た場合、半導体部品1の金属片4と接合した第1電極に
対向して存在する第2電極への金属線18の接合は、ア
ルミニウム線のウエッジボンディング方式を用いて接続
する。半導体部品1の上記第2電極はアルミニウムによ
り形成されており、常温の状態で上記第2電極の表面に
おけるアルミニウムと、アルミニウムにてなる金属線1
8とを超音波エネルギーを印加しながら圧接すると、そ
れぞれのアルミニウム表面の酸化膜が除去され、上記第
2電極と上記金属線18との接合が得られる。半導体部
品1の上記第2電極に接合された金属線18は、銅にス
ズメッキした金属リード19まで引き回され、金属リー
ド19に上記ウエッジボンディング方式にて接合され
る。
的保護と信頼性向上とを目的として、トランスファー成
形技術又はインジェクション成形技術を用いて、半導体
部品1及び金属線18を覆って封止樹脂5による封止を
行なう。次に、金属リード19を金型により、金属片4
と同じ面まで曲げ切断する。これらの工程により、半導
体部品1、高温半田3、金属片4、金属線18、金属リ
ード19、及び封止樹脂5により形成された、「TO―
220」と呼ばれる電子部品が完成する。
リーム半田を印刷した後、上記電子部品「TO−22
0」、凸コネクター22等の種々の電子部品を置き、該
金属ベース回路基板14の全体を加熱炉に投入する。こ
れにて上記クリーム半田を溶融し、その後常温に戻すこ
とにより上記クリーム半田を硬化させ、硬化した半田6
にて金属ベース回路基板14と、上記電子部品「TO−
220」、凸コネクター22等の種々の電子部品とを電
気的及び物理的に接合する。次に電気的絶縁を図るため
に、封止樹脂24を金属ベース回路基板14の全体に塗
布した後、上記種々の電子部品を有する金属ベース回路
基板14の全体を減圧炉に投入して、封止樹脂24の内
部に混在する気泡を取り除き、加熱炉に投入し封止樹脂
24を硬化させる。
5を塗布する。次に放熱板10に金属ベース回路基板1
4を密着させ、ネジにて固定する。次に、金属ベース回
路基板14に実装された凸コネクター22と、回路基板
7上に実装された凹コネクター23とを位置合わして凸
コネクター22を凹コネクター23に差し込みながら、
回路基板7を金属ベース回路基板14の凸部ネジ台10
aに密着させ、ネジ11により固定する。
ッチング制御する上記電子部品「TO−220」を有す
る、放熱が必要な電子部品を金属ベース回路基板14に
実装する工程と、上記電子部品「TO−220」を制御
する回路が搭載され放熱の必要性のない回路基板7を組
み合せる工程とが終了する。
構成では、金属線18と金属リード19による抵抗ロ
ス、及び一定長さによる浮遊インダクタンスの発生があ
る。又、例えば上記電子部品「TO−220」は金属リ
ード19を有するため、該電子部品「TO−220」の
面積よりも広い面積が金属ベース回路基板14には必要
であり、小型化、高密度化が困難であるという問題があ
る。一方、電気製品における近年の軽薄短小化の動向に
対応して、電気製品のモータ駆動装置も小型化及び高放
熱化が求められている。しかしながら、高温半田3の内
部に気泡が混在する場合には、半導体部品1により発生
した熱の流れが気泡により遮られ、半導体部品1から金
属片4への熱抵抗が増大する。このため気泡部分のみが
高温になり、最悪の場合には半導体部品1を動作不能と
する場合もある。
部品1からの熱は、主に、金属片214、金属ベース回
路基板14等を通して放熱板10へ伝わるという経路に
て放熱される。このように従来のモータ駆動装置では、
放熱用経路が限定されており、半導体部品1の放熱性を
向上させるのが困難な構造である。
上記第2電極への金属線18の接合は、アルミニウム線
のウエッジボンディング方式を用いて接続されるが、従
来の工程では、接合工法により金属線18の太さに制約
があり、又、基板電極の配置により金属線18の長さに
制約があり、配線抵抗を低減することは不可能である。
このため、近年の半導体部品1の進歩によるオン抵抗の
低減に対応することができず、電気信号の高周波化、大
電流化によるノイズ増大が大きな問題となっている。
なされたもので、小型で放熱性が良く、抵抗及び浮遊イ
ンダクタンスを低減可能な、両面電極半導体素子を有す
る電子回路装置、及び該電子回路装置の製造方法を提供
することを目的とする。
に本発明は以下のように構成する。即ち、本発明の第1
態様の電子回路装置は、互いに対向する第1面及び第2
面に電極を有する半導体素子を回路基板に実装してなる
電子回路装置であって、上記第1面の第1電極に電気的
に接続される突起電極と、上記第2面の第2電極及び上
記回路基板を電気的に接続する金属片と、上記回路基板
の半導体素子実装面に上記突起電極及び上記金属片を介
して実装された上記半導体素子及び上記金属片を包囲し
てかつ上記回路基板と一体的に設けられ上記半導体素子
が発する熱を伝達する絶縁樹脂材と、上記絶縁樹脂材の
外表面に設けられ上記絶縁樹脂材を介して上記熱を放散
する放熱部材と、を備えたことを特徴とする。
るとき、積層された半導体素子同士間において、上記突
起電極は、上記第1電極及び上記第2電極を電気的に接
続することもできる。
記突起電極は、アルミニウムにてなり、金メッキをする
ことができる。
記突起電極は、アルミニウムにてなり、上記突起電極
は、金メッキされており、上記半導体素子は、当該半導
体素子内への異種金属の侵入を防止するバリア金属を上
記第1電極及び上記第2電極の直下に有してもよい。
記第2面に直交する当該半導体素子の側面に、当該半導
体素子を保護する保護材を有してもよい。
製造方法は、互いに対向する第1面及び第2面に電極を
有する半導体素子を回路基板に実装してなる電子回路装
置の製造方法であって、上記第1面の第1電極に突起電
極を電気的に接続し、上記第2面の第2電極を上記回路
基板に金属片を介して電気的に接続し、上記回路基板の
半導体素子実装面に上記突起電極及び上記金属片を介し
て上記半導体素子を実装した後、該半導体素子が発する
熱を伝達する絶縁樹脂材を、該半導体素子及び上記金属
片を包囲してかつ上記回路基板及び上記熱を放散する放
熱部材と一体的に上記半導体素子実装面側に設ける、こ
とを特徴とする。
素子を積層して設けるとき、上記回路基板の上記半導体
素子実装面に上記突起電極及び上記金属片を介して上記
半導体素子を実装する前に、積層される半導体素子同士
間における上記第1電極及び上記第2電極を上記突起電
極にて電気的に接続して上記半導体素子の積層を行うよ
うにしてもよい。
電極半導体素子を有する電子回路装置及び該電子回路装
置の製造方法について、図を参照しながら以下に説明す
る。尚、各図において同じ構成部分については同じ符号
を付している。図1に示す本実施形態の電子回路装置2
01は、半導体素子211を回路基板215に実装した
電子回路装置であって、突起電極212、金属片21
4、絶縁樹脂材216、及び放熱部材217を備える。
電子回路装置201の構成について、さらに詳細に以下
に説明する。半導体素子211は、モータ等の駆動機器
への駆動電流の制御系に用いられ、発熱するため放熱処
置が必要な駆動用半導体素子であり、本実施形態では、
IGBT(絶縁ゲート型バイポーラトランジスタ)21
1−iと、ダイオード211−dとから構成される。
尚、本実施形態では、図示するように半導体素子211
は、積層されることから、IGBT211−i−1、I
GBT211−i−2、ダイオード211−d−1、及
びダイオード211−d−2を有する。又、それぞれの
半導体素子211は、互いに対向する第1面211a及
び第2面211bを有し、第1面211aには第1電極
222が設けられ第2面211bには第2電極223が
設けられている。上記第1電極222には、図9〜図1
5を参照して後述する形成方法にて、突起した形状で金
属製の突起電極212が形成される。又、本実施形態で
は、突起電極212の表面に金メッキが施される。尚、
図1に示す例では、複数の半導体素子211をその厚み
方向に積層した形態を採っている。
であり、213aは、放熱処置が必要な半導体素子21
1の接合に用いられる高温半田であり、本例ではIGB
T211−i−1及びダイオード211−d−1と上記
金属片214との接合に使用されている。一方、213
bは、回路基板215上の銅電極215aとの接合に用
いられる通常使用される半田である。金属片214は、
半導体素子211より発生した熱を放熱及び拡散すると
同時に、半導体素子211が送出する電気信号を回路基
板215へ伝達する導電性部材であり、回路基板215
との接合を行う凸部214aを有する。又、回路基板2
15は、いわゆる両面実装可能な基板であり、半導体素
子実装面215bに上述の半導体素子211が実装さ
れ、半導体素子実装面215bに対向する部品実装面に
は、弱電系の半導体素子で構成されている表面実装電子
部品218、及び抵抗やコンデンサーなど受動部品21
9が半田付けされる。
の半導体素子実装面215bに上記突起電極212及び
上記金属片214を介して実装された上記半導体素子2
11及び上記金属片214を包囲してかつ回路基板21
5と一体的に設けられ、半導体素子211が発する熱を
伝達する樹脂材であり、又、半導体素子211の絶縁及
び物理的保護の役割をも有する。よって絶縁樹脂材21
6は、上記半導体素子211及び上記金属片214をモ
ールドしかつ上記半導体素子実装面215bに接触して
回路基板215と一体的な構成となる。上記放熱部材2
17は、アルミニウム製の放熱板であり、絶縁樹脂材2
16の外表面に設けられ絶縁樹脂材216を介して、半
導体素子211が発した熱を放散する。このような構造
を有する電子回路装置201は、図2に示す回路構成を
有する。図2に示す、「A」、「C」、「E」、
「G」、及び「K」の各箇所は、図1に記された
「A」、「C」、「E」、「G」、及び「K」の各箇所
に対応する。
01の製造方法を、図3〜図8を用いて説明する。上記
IGBT211−i、及びダイオード211−dは、公
知の半導体集積回路の形成方法にて半導体ウエハ上に格
子状に複数形成されており、上述したように、第1面2
11a及び第2面211bに第1電極222及び第2電
極223を有する。本実施形態では、第1電極222及
び第2電極223はアルミニウムにてなる。第1工程で
は、このような半導体ウエハに形成されている例えば上
記第1電極222に対して、図9〜図11を参照して後
述する方法にて、突起電極212が形成される。本実施
形態では、突起電極212もアルミニウムボールから形
成される。次の第2工程では、アルミニウムにてなる部
分の全て、つまり上記第1電極222、第2電極22
3、及び突起電極212に、ニッケル及び金メッキを施
し、金で覆われた突起電極212を形成する。ニッケル
及び金メッキの形成理由は、上述のように本例では突起
電極がアルミニウムでありアルミニウムのままでは半田
付けができないという問題を解決すると同時に、半田が
アルミニウムにてなる第1電極222及び第2電極22
3から半導体素子211の内部に拡散し半導体素子21
1を損傷させる現象を防止するバリアメタルとしての機
能を得るためである。尚、本実施形態では、無電解ニッ
ケル及び金メッキの処理を行った。該第2工程後、ウエ
ハ状態にて形成されている半導体素子211をダイシン
グ装置により個々の半導体素子211に切り分ける。切
り分けられたIGBT211−i、及びダイオード21
1−dを図3に示す。
まず、窒素と水素の混合雰囲気で還元雰囲気状態を維持
した350℃の高温炉内に金属片214を投入する。次
に、溶融した高温半田213aを、上記高温炉の中で金
属片214における半導体素子接合箇所214bに滴下
する。次に、上記高温炉内にて、金属片214の半導体
素子接合箇所214bに、図4に示すように、切り分け
たIGBT211−i、及びダイオード211−dを載
置し、さらに、上記IGBT211−i及びダイオード
211−dにおける各第2電極223と、溶融した高温
半田213aとの間に気泡が残らないように、IGBT
211−i及びダイオード211−dと、金属片214
とを相対的に押圧する。尚、本実施形態では、IGBT
211−i及びダイオード211−dに金属片214を
平行にして押圧して密着させている。次に、該密着状態
を維持しながら、金属片214、並びにIGBT211
−i及びダイオード211−dを冷却し、高温半田21
3aを凝固させる。該凝固後、IGBT211−i及び
ダイオード211−dが接合された金属片214を大気
中に戻す。
11を積層することから、次の第4工程では、図5に示
すように、金属片214上に高温半田213aにより接
合されたIGBT211−i及びダイオード211−d
の半導体素子211上に形成されている突起電極212
上に、半導体素子211及び積層用の突起電極212を
形成する。ここで、突起電極212を複数個積層してな
る上記積層用の突起電極212を、積層用金属電極と呼
び符号221を付す。尚、該積層用金属電極221の製
造工程の詳細は、図14及び図15を参照して後述す
る。
路基板215に形成されている銅電極215aにクリー
ム半田を印刷し、図5に示すような、半導体素子21
1、上記積層用金属電極221、及び金属片214が一
体的に形成された部品230を、回路基板215の半導
体素子実装面215b上の取付位置に置く。次に、上記
部品230及び回路基板215を加熱することにより、
上記クリーム半田を溶融し、その後常温に戻すことによ
り上記クリーム半田を凝固させ、積層用金属電極22
1、突起電極212、及び金属片214の上記凸部21
4aを、回路基板215の電極215aに電気的及び物
理的に接合させる。
記半導体素子実装面215bに対向する表面実装部品実
装面215cに、通常の表面実装工程を用いて、放熱が
不要な、半導体チップ状の表面実装電子部品218及び
受動部品219を接合して、実装済部品231を作製す
る。
実施形態では凹部232を有しアルミニウムにてなる放
熱部材217に対して、上記凹部232に上記部品23
0を収納し上記回路基板215にて上記凹部232の蓋
をするように放熱部材217と回路基板215とを密着
する。そしてこの状態で、加熱装置235にて150℃
に加熱された成形用の金型233内へ搬入する。そし
て、放熱部材217と回路基板215との間の空間、つ
まり上記凹部232へ、トランスファー成形機234に
て絶縁樹脂材216をトランスファー成形工法により流
し込む。上記絶縁樹脂材216は、半導体素子211が
発する熱を伝達する樹脂材であればよく、本実施形態で
は、液状の熱硬化性エポキシ樹脂を用いている。注入さ
れた絶縁樹脂材216は、加熱されている金型233の
温度によって硬化する。このとき、トランスファー成形
機234による加圧力により、絶縁樹脂材216内に空
気のボイドの発生もないことから、良好な絶縁性と放熱
性を得ることができる。絶縁樹脂材216の硬化後、金
型233から取り出して、図1に示す電子回路装置20
1が完成する。
極212の形成方法について、図9〜図11を参照して
説明する。図9〜図11では、半導体素子211の第1
面211aにあるアルミニウムにてなる第1電極222
に突起電極212を形成する方法を示している。ここ
で、250は突起電極212となる金属ボール256を
保持する接合ヘッド、251は上記接合ヘッド250に
接続され第1電極222に突起電極212を形成すると
きに接合ヘッド250を介して上記金属ボール256を
押圧する押圧装置、252は接合ヘッド250に接続さ
れ接合ヘッド250に金属ボール256を吸着保持させ
る吸引装置、253は接合ヘッド250に接続され第1
電極222に突起電極212を形成するとき上記金属ボ
ール256に超音波振動を作用させるための超音波振動
装置、254は半導体素子211を載置して第1電極2
22に突起電極212を形成するときに半導体素子21
1を加熱する加熱ステージであり、及び255はこれら
の各装置250〜254の動作制御を行う制御装置であ
る。又、本実施形態では、金属ボール256はアルミニ
ウムにてなり、接合ヘッド250の中央部には、上記吸
引装置252に接続されている吸着用穴257が形成さ
れている。又、吸着用穴257の開口部分には、金属ボ
ール256の支持位置を一定としかつ金属ボール256
を確実に支持するためのテーパー部257aを有する。
子211を加熱ステージ254上に固定する。加熱ステ
ージ254の温度条件は、半導体素子211の表面温度
が150℃〜300℃になるように設定する。次に、図
10に示すように、上記吸引装置252にて接合ヘッド
250の上記テーパー部257aに金属ボール256を
吸着し保持する。次に、上記押圧装置251にて、金属
ボール256が半導体素子211上の第1電極222に
接触するように、接合ヘッド250を降下させ、さらに
金属ボール256を第1電極222に適正な荷重条件2
58で押圧する。例えば、金属ボール256の直径が
0.65mmの場合、上記荷電条件258は約10〜3
0N程度が適正である。さらに又、金属ボール256が
第1電極222に接触したことを、接合ヘッド10に設
置している接触検出センサーにて検出し、接触した瞬間
から上記超音波振動装置253にて超音波振動259
を、接合ヘッド250に印加する。本実施形態では、超
音波振動259の周波数は、63.5kHz、出力は1
〜2Wであり、印加時間は0.1〜0.3秒である。上
述の荷重、加熱、及び超音波振動の作用により金属ボー
ル256と第1電極222との金属接合を発生させ、接
合が行われかつ成形され、突起電極212となる。金属
ボール256の直径が0.65mmの場合、接合強度は
約10〜30N程度となる。
半導体素子211上の第1電極222に突起電極212
の形成が終了する。次工程として、アルミニウムにてな
る突起電極212を半田付け可能にするため、及び半導
体素子211の内部に、異種金属が浸入するのを防止す
るため、突起電極212及び第1電極222を金属メッ
キする。本実施例では無電解メッキによりニッケル及び
金をメッキした。該メッキ工程により、突起電極212
の表面は金で覆われ、半田付けが可能になる金メッキ突
起電極212になる。又、上記第1電極222は、金メ
ッキで覆われた金メッキ第1電極222になる。
2及び第1電極222に金属メッキを施したが、該工程
は省略することもできる。即ち、図12及び図13に示
すように、上記金属メッキ工程を省くため、上記アルミ
ニウムにてなる金属ボール256に対して電解によりニ
ッケル及び金メッキを形成した、金メッキ金属ボール2
56−1を用いる。又、半導体素子211の内部への異
種金属の浸入防止効果を得るために、半導体素子211
の内部であって第1電極222の直下にバリアメタル2
61を形成している。本実施形態では、バリアメタル2
61としてTiNを用いている。その他、金メッキ金属
ボール256−1にて、第1電極222上に突起電極2
12を形成する動作は、上述の場合に同じである。金メ
ッキ金属ボール256−1及びバリアメタル261を用
いる図12及び図13に示す方法では、図9〜図11に
示す方法とは異なり、半導体素子211をメッキする工
程は必要なくなる。
金属電極221の形成方法について説明する。図9及び
図10を参照して説明した方法と同じ工法により、図1
4及び図15に示すように、金メッキされた突起電極2
12上に、金メッキされた金属ボール256−1を、金
と金とにより接合する。本実施形態では図1に示すよう
に合計3段、重ねた。
えばダイオード211−d−1の第1電極222に形成
した突起電極212上に、ダイオード211−d−2の
第2電極223を接合する工程について、図16及び図
17を参照して説明する。上述の場合と同様に、金属片
214には高温半田213aにて、ダイオード211−
d−1に対応する、下層の半導体素子211−1が取り
付けられている。尚、該半導体素子211−1の第1電
極222には金メッキされた突起電極212が形成され
ている。又、好ましくは、半導体素子211の上記第1
面211a及び第2面211bに直交する当該半導体素
子211の側面211c、この場合、半導体素子211
−1の側面211cに、該側面211cを保護する保護
材265を塗布する。該保護材265として、本例では
ジャンクションコートレジンを塗布している。このよう
な半導体素子211−1の突起電極212と、上層の半
導体素子211−2における金メッキされた第2電極2
23とを図9及び図10を参照して説明した超音波振動
を含む工法により接合する。尚、上記半導体素子211
−2の側面にも上記保護材265を塗布している。次
に、図17に示すように、回路基板215と、半導体素
子211−2の突起電極212及び金属片214との接
合についても、図6を参照して説明した動作と同様に、
回路基板215の銅電極215aにクリーム半田を印刷
した後、全体を加熱することにより溶融し接合する表面
実装技術を用いる。
る電子回路装置201によれば、半導体素子211に対
する電気的接続は、従来の金属線を用いず突起電極21
2等により行うことから、抵抗及び浮遊インダクタンス
を低減することができ、又、装置構成を従来に比べて小
型化することができる。さらに、発熱する半導体素子2
11、及び半導体素子211を取り付けた金属片214
を、除熱効果のある絶縁樹脂材216にてモールドし、
かつ上記金属片214を回路基板215に接続し、かつ
絶縁樹脂材216が回路基板215の半導体素子実装面
215bに接触することから、半導体素子211にて発
した熱は、絶縁樹脂材216を伝達して放熱部材217
から放散され、かつ金属片214及び絶縁樹脂材216
を介して回路基板215へも伝達され回路基板215か
らも放散される。よって、従来に比べて放熱性に優れた
電子回路装置を提供することができる。
形にてなるが、該形状に限定されるものではなく、半導
体素子211と回路基板215とを電気的に接続する形
態であればよい。又、放熱部材217についても、上述
の実施形態では凹部232を有する形状であるが、該形
状に限定されるものではない。又、上述の実施形態で
は、金属片214と半導体素子211とは高温半田21
3aにて電気的及び物理的に接続したが、突起電極21
2を用いて接続することもできる。又、上述の実施形態
では、図14及び図15を参照して説明したように、突
起電極212を複数段に重ねて半導体素子211と回路
基板215とを電気的に接続したが、該形態に限定され
るものでない。但し、従来のように金属線にて接続する
ことを除く。
に半導体素子211を複数層に重ねた形態を例に採った
が、図18に示すように、一層にて電子回路装置を構成
することもできる。上述したような各変形例において
も、上記電子回路装置201が奏する上述の効果を勿論
奏することができる。
電子回路装置、及び第2態様の電子回路装置の製造方法
によれば、半導体素子と回路基板との電気的接続を、従
来の配線用ワイヤに変えて突起電極及び金属片を使用す
ることにより、浮遊インダクタンスや導通抵抗の低減を
図ることができ、又、回路装置の小型化を図ることがで
きる。さらに、上記金属片及び上記半導体素子を絶縁樹
脂材にてモールドし、かつ回路基板、絶縁樹脂材、及び
放熱部材を一体化したことにより、半導体素子からの熱
の放散を従来に比べて高めることができる。
層された半導体素子間をも上記突起電極で接続すること
で、上述のように浮遊インダクタンスや導通抵抗の低減
を図ることができる。又、上記半導体素子の第1電極及
び第2電極、並びに上記突起電極に金メッキを施すこと
で、これらの素材がアルミニウムにてなる場合であって
も、半田接合を行うことが可能となる。又、上記半導体
素子の第1電極及び第2電極の直下にバリア金属を設け
ることで、半導体素子、特に上記第1電極及び第2電極
には金メッキを施す必要がなくなる。又、上記半導体素
子の側面に保護材を設けることで、半導体素子の接合工
程にて当該半導体素子の損傷を防止することができる。
面図である。
一工程を説明するための図であって半導体素子に突起電
極を形成した状態を示す図である。
一工程を説明するための図であって突起電極を形成した
半導体素子を金属片に取り付けた状態を示す図である。
一工程を説明するための図であって半導体素子を積層し
た状態を示す図である。
一工程を説明するための図であって図5の状態に回路基
板を取り付けた状態を示す図である。
一工程を説明するための図であって図6の回路基板に電
子部品を装着した状態を示す図である。
一工程を説明するための図であって図7に示す実装済部
品を金型内に装填した状態を示す図である。
半導体素子の電極へ突起電極を形成する工程を説明する
ための図であって金属ボールが接合ヘッドに保持されて
いる状態を示す図である。
て半導体素子の電極へ突起電極を形成する工程を説明す
るための図であって上記金属ボールを電極上へ押圧して
いる状態を示す図である。
て半導体素子の電極へ突起電極を形成する工程を説明す
るための図であって電極上に突起電極を形成した状態を
示す図である。
て半導体素子の電極へ突起電極を形成する他の工程を説
明するための図である。
起電極が形成された状態を示す図である。
て半導体素子の突起電極上へさらに突起電極を形成する
工程を説明するための図であって金属ボールが接合ヘッ
ドに保持されている状態を示す図である。
起電極が形成された状態を示す図である。
て半導体素子の突起電極上へさらに半導体素子を接合す
る工程を説明するための図であって他の半導体素子が接
合ヘッドに保持されている状態を示す図である。
れた状態を示す図である。
例を示す図であって半導体素子が一層のみの場合を示す
図である。
る。
…第1面、211b…第2面、211c…側面、212
…突起電極、214…金属片、215…回路基板、21
5b…半導体素子実装面、216…絶縁樹脂材、217
…放熱部材、222…第1電極、223…第2電極、2
61…バリアメタル、265…保護材。
Claims (7)
- 【請求項1】 互いに対向する第1面及び第2面(21
1a、211b)に電極(222、223)を有する半
導体素子(211)を回路基板(215)に実装してな
る電子回路装置であって、 上記第1面の第1電極(222)に電気的に接続される
突起電極(212)と、 上記第2面の第2電極(223)及び上記回路基板を電
気的に接続する金属片(214)と、 上記回路基板の半導体素子実装面(215b)に上記突
起電極及び上記金属片を介して実装された上記半導体素
子及び上記金属片を包囲してかつ上記回路基板と一体的
に設けられ上記半導体素子が発する熱を伝達する絶縁樹
脂材(216)と、 上記絶縁樹脂材の外表面に設けられ上記絶縁樹脂材を介
して上記熱を放散する放熱部材(217)と、を備えた
ことを特徴とする電子回路装置。 - 【請求項2】 複数の上記半導体素子が積層して設けら
れるとき、積層された半導体素子同士間において、上記
突起電極は、上記第1電極及び上記第2電極を電気的に
接続する、請求項1記載の電子回路装置。 - 【請求項3】 上記第1電極、上記第2電極、及び上記
突起電極は、アルミニウムにてなり、金メッキされてい
る、請求項2記載の電子回路装置。 - 【請求項4】 上記第1電極、上記第2電極、及び上記
突起電極は、アルミニウムにてなり、上記突起電極は、
金メッキされており、上記半導体素子は、当該半導体素
子内への異種金属の侵入を防止するバリア金属(26
1)を上記第1電極及び上記第2電極の直下に有する、
請求項2記載の電子回路装置。 - 【請求項5】 上記半導体素子は、上記第1面及び上記
第2面に直交する当該半導体素子の側面(211c)
に、当該半導体素子を保護する保護材(265)を有す
る、請求項1から4のいずれかに記載の電子回路装置。 - 【請求項6】 互いに対向する第1面及び第2面(21
1a、211b)に電極(222、223)を有する半
導体素子(211)を回路基板(215)に実装してな
る電子回路装置の製造方法であって、 上記第1面の第1電極(222)に突起電極(212)
を電気的に接続し、 上記第2面の第2電極(223)を上記回路基板に金属
片(214)を介して電気的に接続し、 上記回路基板の半導体素子実装面(215b)に上記突
起電極及び上記金属片を介して上記半導体素子を実装し
た後、該半導体素子が発する熱を伝達する絶縁樹脂材
(216)を、該半導体素子及び上記金属片を包囲して
かつ上記回路基板及び上記熱を放散する放熱部材(21
7)と一体的に上記半導体素子実装面側に設ける、こと
を特徴とする電子回路装置の製造方法。 - 【請求項7】 複数の上記半導体素子を積層して設ける
とき、上記回路基板の上記半導体素子実装面に上記突起
電極及び上記金属片を介して上記半導体素子を実装する
前に、積層される半導体素子同士間における上記第1電
極及び上記第2電極を上記突起電極にて電気的に接続し
て上記半導体素子の積層を行う、請求項6記載の電子回
路装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002070401A JP3935381B2 (ja) | 2002-03-14 | 2002-03-14 | 両面電極半導体素子を有する電子回路装置及び該電子回路装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002070401A JP3935381B2 (ja) | 2002-03-14 | 2002-03-14 | 両面電極半導体素子を有する電子回路装置及び該電子回路装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003273319A true JP2003273319A (ja) | 2003-09-26 |
JP3935381B2 JP3935381B2 (ja) | 2007-06-20 |
Family
ID=29200979
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002070401A Expired - Fee Related JP3935381B2 (ja) | 2002-03-14 | 2002-03-14 | 両面電極半導体素子を有する電子回路装置及び該電子回路装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3935381B2 (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006147658A (ja) * | 2004-11-16 | 2006-06-08 | Yaskawa Electric Corp | パワーモジュール |
JP2007116012A (ja) * | 2005-10-24 | 2007-05-10 | Renesas Technology Corp | 半導体装置及びそれを用いた電源装置 |
JP2007200982A (ja) * | 2006-01-24 | 2007-08-09 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
JP2009117723A (ja) * | 2007-11-08 | 2009-05-28 | Toyota Motor Corp | 半導体装置とその製造方法 |
JP2010199622A (ja) * | 2010-05-31 | 2010-09-09 | Hitachi Ltd | 半導体装置,それを用いた電力変換装置及び車載用電機システム |
WO2014132425A1 (ja) * | 2013-02-28 | 2014-09-04 | 新電元工業株式会社 | 電子モジュールおよびその製造方法 |
WO2014132424A1 (ja) * | 2013-02-28 | 2014-09-04 | 新電元工業株式会社 | 電子モジュールおよびその製造方法 |
WO2014184846A1 (ja) * | 2013-05-13 | 2014-11-20 | 新電元工業株式会社 | 電子モジュールおよびその製造方法 |
WO2016067390A1 (ja) * | 2014-10-29 | 2016-05-06 | 新電元工業株式会社 | 放熱構造 |
WO2016067393A1 (ja) * | 2014-10-29 | 2016-05-06 | 新電元工業株式会社 | 放熱構造 |
WO2016067383A1 (ja) * | 2014-10-29 | 2016-05-06 | 新電元工業株式会社 | 放熱構造 |
WO2016067377A1 (ja) * | 2014-10-29 | 2016-05-06 | 新電元工業株式会社 | 放熱構造 |
JP7518789B2 (ja) | 2021-03-17 | 2024-07-18 | 株式会社東芝 | 半導体装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015144216A (ja) | 2014-01-31 | 2015-08-06 | 株式会社東芝 | 半導体装置及びその製造方法 |
-
2002
- 2002-03-14 JP JP2002070401A patent/JP3935381B2/ja not_active Expired - Fee Related
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006147658A (ja) * | 2004-11-16 | 2006-06-08 | Yaskawa Electric Corp | パワーモジュール |
JP2007116012A (ja) * | 2005-10-24 | 2007-05-10 | Renesas Technology Corp | 半導体装置及びそれを用いた電源装置 |
JP2007200982A (ja) * | 2006-01-24 | 2007-08-09 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
JP2009117723A (ja) * | 2007-11-08 | 2009-05-28 | Toyota Motor Corp | 半導体装置とその製造方法 |
JP2010199622A (ja) * | 2010-05-31 | 2010-09-09 | Hitachi Ltd | 半導体装置,それを用いた電力変換装置及び車載用電機システム |
WO2014132425A1 (ja) * | 2013-02-28 | 2014-09-04 | 新電元工業株式会社 | 電子モジュールおよびその製造方法 |
WO2014132424A1 (ja) * | 2013-02-28 | 2014-09-04 | 新電元工業株式会社 | 電子モジュールおよびその製造方法 |
CN104137259B (zh) * | 2013-02-28 | 2016-12-28 | 新电元工业株式会社 | 电子模块及其制造方法 |
CN104303289A (zh) * | 2013-05-13 | 2015-01-21 | 新电元工业株式会社 | 电子模块及其制造方法 |
WO2014184846A1 (ja) * | 2013-05-13 | 2014-11-20 | 新電元工業株式会社 | 電子モジュールおよびその製造方法 |
US9991184B2 (en) | 2013-05-13 | 2018-06-05 | Shindengen Electric Manufacturing Co., Ltd. | Electronic module and method of manufacturing the same |
WO2016067390A1 (ja) * | 2014-10-29 | 2016-05-06 | 新電元工業株式会社 | 放熱構造 |
WO2016067393A1 (ja) * | 2014-10-29 | 2016-05-06 | 新電元工業株式会社 | 放熱構造 |
WO2016067383A1 (ja) * | 2014-10-29 | 2016-05-06 | 新電元工業株式会社 | 放熱構造 |
WO2016067377A1 (ja) * | 2014-10-29 | 2016-05-06 | 新電元工業株式会社 | 放熱構造 |
US10159166B2 (en) | 2014-10-29 | 2018-12-18 | Shindengen Electric Manufacturing Co., Ltd. | Heat dissipating structure |
US10251256B2 (en) | 2014-10-29 | 2019-04-02 | Shindengen Electric Manufacturing Co., Ltd. | Heat dissipating structure |
JP7518789B2 (ja) | 2021-03-17 | 2024-07-18 | 株式会社東芝 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3935381B2 (ja) | 2007-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3923258B2 (ja) | 電力制御系電子回路装置及びその製造方法 | |
US9609748B2 (en) | Semiconductor module comprising printed circuit board and method for producing a semiconductor module comprising a printed circuit board | |
US5767573A (en) | Semiconductor device | |
JP3868777B2 (ja) | 半導体装置 | |
JP4635564B2 (ja) | 半導体装置 | |
JP4438489B2 (ja) | 半導体装置 | |
JP3316714B2 (ja) | 半導体装置 | |
US20100013070A1 (en) | Power module package having excellent heat sink emission capability and method for manufacturing the same | |
US20090129028A1 (en) | Power module and method of fabricating the same | |
JP4254527B2 (ja) | 半導体装置 | |
JP3390661B2 (ja) | パワーモジュール | |
US10763244B2 (en) | Power module having power device connected between heat sink and drive unit | |
JP3935381B2 (ja) | 両面電極半導体素子を有する電子回路装置及び該電子回路装置の製造方法 | |
WO2020110170A1 (ja) | 半導体パッケージ、その製造方法、及び、半導体装置 | |
JP4967701B2 (ja) | 電力半導体装置 | |
JP4526125B2 (ja) | 大電力用半導体装置 | |
JP2002026067A (ja) | 半導体装置及びその実装方法 | |
JP4096741B2 (ja) | 半導体装置 | |
JP2006190728A (ja) | 電力用半導体装置 | |
JP2004048084A (ja) | 半導体パワーモジュール | |
JP4861200B2 (ja) | パワーモジュール | |
JP2008235492A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2904154B2 (ja) | 半導体素子を含む電子回路装置 | |
KR102410257B1 (ko) | 양면냉각형 전력반도체 디스크리트 패키지 | |
KR102371636B1 (ko) | 양면 기판 반도체 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061031 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070313 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070319 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |