JP2904154B2 - 半導体素子を含む電子回路装置 - Google Patents

半導体素子を含む電子回路装置

Info

Publication number
JP2904154B2
JP2904154B2 JP28141496A JP28141496A JP2904154B2 JP 2904154 B2 JP2904154 B2 JP 2904154B2 JP 28141496 A JP28141496 A JP 28141496A JP 28141496 A JP28141496 A JP 28141496A JP 2904154 B2 JP2904154 B2 JP 2904154B2
Authority
JP
Japan
Prior art keywords
resin layer
semiconductor element
protective resin
circuit board
metal wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28141496A
Other languages
English (en)
Other versions
JPH10107086A (ja
Inventor
茂雄 吉崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP28141496A priority Critical patent/JP2904154B2/ja
Publication of JPH10107086A publication Critical patent/JPH10107086A/ja
Application granted granted Critical
Publication of JP2904154B2 publication Critical patent/JP2904154B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はバンプ電極（突起電極）
を有する半導体素子を含む電子回路装置に関する。
【０００２】
【従来の技術】図１に示すようにバンプ電極１を備えた
半導体素子２を回路基板３上に搭載した電子回路装置は
公知である。半導体素子２はバンプ電極１を回路基板３
の配線導体４に半田付けすることによって取付けられ、
外部から水分等の異物が侵入することを防止するために
第１及び第２の保護樹脂層５、６によって被覆されてい
る。第１の保護樹脂層５はシリコーンゲルから成り、バ
ンプ電極１を被覆し且つ半導体素子２の本体部２ａの下
面と回路基板３との間を充填するように設けられてい
る。第２の保護樹脂層６はシリコーンラバーから成り、
半導体素子２の本体部２ａの上面及び第１の保護樹脂層
５を被覆すると共に高集積化のために半導体素子２の近
傍に配置された別の回路素子に接続された金属細線８の
接続部分も被覆するように形成されている。回路基板３
は上面に金属細線接続用の配線導体９を有し、下面に金
属層１０を有する。なお、半導体素子２の下面を含めて
全体を被覆するようにシリコーンラバーから成る第２の
保護樹脂層６を設けないのは、半導体素子２の下面にシ
リコーンラバーを注入すると、シリコーンラバーは比較
的大きな弾性率を有するために半導体素子２を上方に持
ち上げてバンプ電極１を破断するおそれがあるためであ
る。また、半導体素子２の上面も含めて全体を被覆する
ようにシリコーンゲルから成る第１の保護樹脂層５を設
けないのは、シリコーンゲルはシリコーンラバーに比べ
て粘度が十分に小さいため、シリコーンゲルのみでは半
導体素子２の全体を良好に被覆することができないため
である。
【０００３】
【発明が解決しようとする課題】ところで、上述のよう
に金属細線８が第２の保護樹脂層６で被覆されると、金
属細線８が回路基板３上の配線導体９の界面から剥離す
ることがあった。その理由は必ずしも明らかではない
が、第２の保護樹脂層６を構成するシリコーンラバーの
分解によるものと思われる。この金属細線８の剥離即ち
接続不良を防ぐために金属細線８及び配線導体９を半導
体素子２から離れた位置に設け、これ等を第２の保護樹
脂層６で被覆しない構成にすることが考えられる。しか
し、この様に構成すると高集積化が阻害され、電子回路
装置の小型化が達成されない。図１では金属細線８が回
路基板３上に設けられた電子回路素子７に接続されてい
るが、この金属細線８を回路基板３以外の部分（例えば
外部リード）に対して接続する場合にも同様な問題が生
じる。
【０００４】そこで、本発明はバンプ電極を有する半導
体素子を良好に保護することができると共に金属細線の
接続不良も防止することができる電子回路装置を提供す
ることを目的とする。
【０００５】
【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明は、バンプ電極を備えた半
導体素子と、回路基板と、金属細線と、第１及び第２の
保護樹脂層と、樹脂封止体とから成り、前記半導体素子
の平板状の本体部は前記バンプ電極によって前記回路基
板の配線導体に接続され、前記金属細線の少なくとも一
端部が前記回路基板上の前記半導体素子の近傍の配線導
体又は電子回路素子の電極に接続され、前記第１の保護
樹脂層は、前記半導体素子の前記バンプ電極を被覆し且
つ前記半導体素子の前記本体部の一方の主面と前記回路
基板との間を充填しているが前記半導体素子の前記本体
部の他方の主面と前記金属細線の前記配線導体又は前記
電極に対する接続部とを被覆しないように設けられ、前
記第２の保護樹脂層は、前記半導体素子の前記本体部の
他方の主面と前記第１の保護樹脂層と前記金属細線の少
なくとも前記配線導体又は前記電極に対する接続部を被
覆するように設けられ、前記樹脂封止体は前記第２の保
護樹脂層を介して前記回路基板を覆うように設けられ、
前記第１の保護樹脂層は液状エポキシ樹脂に基づいて形
成され、前記第２の保護樹脂層はポリイミド又はポリア
ミド系樹脂から成り、前記第１の保護樹脂層は前記第２
の保護樹脂層よりも大きい硬度（かたさ）を有している
ことを特徴とする電子回路装置に係わるものである。な
お、本発明において、半導体素子とはトランジスタ、ダ
イオード、サイリスタ、集積回路、混成集積回路等の半
導体を含む全ての素子又は部品を意味する。また、電子
回路装置は、半導体集積回路装置、混成集積回路装置、
複合半導体素子、半導体装置等の種々の回路装置を意味
する。
【０００６】
【発明の作用及び効果】本発明は次の作用及び効果を有
する。 （イ） 半導体素子を被覆する第２の保護樹脂層がポリ
イミド又はポリアミド系樹脂から成るので、高集積化の
ために半導体素子と共に第２の保護樹脂層で被覆された
金属細線の配線導体又は電極からの剥離が防止される。
この理由は必ずしも明確でないが、ポリイミド又はポリ
アミド系樹脂は従来のシリコーンラバーに比べて耐熱性
があり、熱分解を起し難いためと思われる。 （ロ） 半導体素子と回路基板との間には第２の保護樹
脂層よりも硬度が大きいエポキシ樹脂から成る第１の保
護樹脂層が設けられているので、樹脂封止体の熱膨張又
は熱収縮によって半導体素子が回路基板の方向に押圧さ
れても、バンプ電極が押しつぶされない。なお、第１の
保護樹脂層の部分まで第１の保護樹脂層と同一のポリイ
ミド又はポリアミド系樹脂を設けると、粘度があまり高
くならないので半導体素子と回路基板との間に十分に樹
脂を充填することができず、隙き間が生じ、樹脂封止体
の熱変形によって半導体素子が押圧された時にバンプ電
極が押しつぶされるおそれがある。
【０００７】
【実施例】次に、図２を参照して本発明の実施例に係わ
る電子回路装置を説明する。図２に示す電子回路装置は
混成集積回路であって、図１と同様に金属突起から成る
バンプ電極１を有する半導体素子２と例えばセラミック
から成る絶縁性回路基板３と電子回路素子７と内部リー
ド細線としての金属細線８とを備えている。半導体素子
２のバンプ電極１は回路基板３上の配線導体４に半田付
けされている。即ち半導体素子２のＰＮ接合等を含む平
板状の本体部２ａの一方の主面が回路基板３の主面に所
定の間隔を有して対向するようにフェースダウンボンデ
ィングされている。例えば直径２００μｍのＡｌワイヤ
から成る金属細線８の一端は半導体素子２の近傍に配置
された回路基板３上の配線導体９に周知のワイヤボンデ
ィング法によってステッチボンディングされ、この他端
は電子回路素子７の上面の電極にワイヤボンディング法
によってステッチボンディングされている。
【０００８】この実施例においても、バンプ電極１を囲
み且つ半導体素子２の本体部２ａと回路基板３との間を
充填するように第１の保護樹脂層５ａが設けられ、ま
た、半導体素子２の本体部２ａの上面と第１の保護樹脂
層５ａと少なくとも金属細線８の配線導体９に対する接
続部を被覆するように第２の保護樹脂層６ａが設けられ
ている。しかし、この第１及び第２の保護樹脂層５ａ、
６ａの材料及び製造方法が図１の従来の第１及び第２の
保護樹脂層５、６と相違している。
【０００９】本実施例の第１の保護樹脂層５ａは、従来
の第２の保護樹脂層６を形成するためのシリコーンゴム
よりも粘度が高く、従来の第１の保護樹脂層５を形成す
るシリコーンゲルに近い粘度を有する液状エポキシ樹脂
を半導体素子２の本体部２ａと回路基板３との間に充填
し、しかる後、硬化することによって形成したものであ
る。
【００１０】第２の保護樹脂層６ａは、ポリイミド系樹
脂を塗布して硬化することによって形成したものであ
る。なお、ポリイミド系樹脂の粘度は第１の保護樹脂層
５ａの液状エポキシ樹脂の粘度よりも小さい。また、硬
化した後において、第１の保護樹脂層５ａの硬度（かた
さ）及び剛性（こわさ）は第２の保護樹脂層６ａのこれ
等よりも大きい。
【００１１】半導体素子２が固着された回路基板３は放
熱性を有する金属支持板１１の上に配置され、この下面
の金属層１０が半田（導電性接合材）１２によって支持
板１１に結合され、これ等はエポキシ樹脂から成る樹脂
封止体１３によって一体に成形されている。樹脂封止体
１３は、回路基板３、第２の保護樹脂層６ａ、電子回路
素子７、金属細線８及び支持板１１を覆うように金型を
使用した周知のトランスファモールドで形成されてい
る。なお、図２には示されていないが、回路基板３上の
端子（電極）を外部回路に接続するための外部リードも
設けられており、この外部リードと回路基板３の端子と
が金属細線（内部リード）で接続され、これも樹脂封止
体１３で被覆されている。樹脂封止体１３の硬度は第２
の保護樹脂層６ａの硬度よりも大きく、第１の保護樹脂
層５ａの硬度と同一又はこれよりも小さいことが望まし
い。
【００１２】本実施例においては高集積化のために半導
体素子２の近傍に配置された金属細線８の配線導体９へ
の接続部が第２の保護樹脂層６ａによって剥離され難く
なる。この理由は必ずしも明確でないが、第２の保護樹
脂層６ａは従来のシリコーンラバーよりも耐熱性に優
れ、熱分解しにくいポリイミド樹脂から成るためと思わ
れる。また、ポリイミド樹脂は粘度が低いために半導体
素子２と回路基板３との間に良好に充填することができ
ず隙き間が生じるが、本実施例のようにポリイミド樹脂
よりも粘度が大きい液状エポキシ樹脂を使用すると隙き
間が生じないように良好に第１の保護樹脂層５ａを形成
することができる。また、第１の保護樹脂層５ａの硬度
は第２の保護樹脂層６ａの硬度よりも大きいので、樹脂
封止体１２の熱変形に基づいて押圧されてもバンプ電極
１がつぶれるような問題は生じない。
【００１３】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 図２では金属細線８を電子回路素子７に接続し
ているが、この代りに外部リード（図示せず）に接続す
ることができる。 （２） 第２の保護樹脂層６ａを電子回路素子７及び金
属細線８の全部を被覆するように形成することができ
る。 （３） 支持板１１の下面を樹脂封止体１２で被覆しな
いように構成することができる。 （４） ポリアミド樹脂によって第２の保護樹脂層６ａ
を形成し得る。
【図面の簡単な説明】
【図１】従来の電子回路装置を示す断面図である。
【図２】本発明の実施例に係わる電子回路装置を示す断
面図である。
【符号の説明】
１ バンプ電極 ２ 半導体素子 ３ 回路基板 ５ａ 第１の保護樹脂層 ６ａ 第２の保護樹脂層 ８ 金属細線 １１ 支持板 １３ 樹脂封止体

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 バンプ電極を備えた半導体素子と、回路
    基板と、金属細線と、第１及び第２の保護樹脂層と、樹
    脂封止体とから成り、 前記半導体素子の平板状の本体部は前記バンプ電極によ
    って前記回路基板の配線導体に接続され、 前記金属細線の少なくとも一端部が前記回路基板上の前
    記半導体素子の近傍の配線導体又は電子回路素子の電極
    に接続され、前記 第１の保護樹脂層は、前記半導体素子の前記バンプ
    電極を被覆し且つ前記半導体素子の前記本体部の一方の
    主面と前記回路基板との間を充填しているが前記半導体
    素子の前記本体部の他方の主面と前記金属細線の前記配
    線導体又は前記電極に対する接続部とを被覆しないよう
    に設けられ、 前記第２の保護樹脂層は、前記半導体素子の前記本体部
    の他方の主面と前記第１の保護樹脂層と前記金属細線の
    少なくとも前記配線導体又は前記電極に対する接続部を
    被覆するように設けられ、 前記樹脂封止体は前記第２の保護樹脂層を介して前記回
    路基板を覆うように設けられ、 前記第１の保護樹脂層は液状エポキシ樹脂に基づいて形
    成され、 前記第２の保護樹脂層はポリイミド又はポリアミド系樹
    脂から成り、 前記第１の保護樹脂層は前記第２の保護樹脂層よりも大
    きい硬度を有していることを特徴とする電子回路装置。
JP28141496A 1996-10-02 1996-10-02 半導体素子を含む電子回路装置 Expired - Fee Related JP2904154B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28141496A JP2904154B2 (ja) 1996-10-02 1996-10-02 半導体素子を含む電子回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28141496A JP2904154B2 (ja) 1996-10-02 1996-10-02 半導体素子を含む電子回路装置

Publications (2)

Publication Number Publication Date
JPH10107086A JPH10107086A (ja) 1998-04-24
JP2904154B2 true JP2904154B2 (ja) 1999-06-14

Family

ID=17638834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28141496A Expired - Fee Related JP2904154B2 (ja) 1996-10-02 1996-10-02 半導体素子を含む電子回路装置

Country Status (1)

Country Link
JP (1) JP2904154B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217354A (ja) 2000-02-07 2001-08-10 Rohm Co Ltd 半導体チップの実装構造、および半導体装置
US8004075B2 (en) * 2006-04-25 2011-08-23 Hitachi, Ltd. Semiconductor power module including epoxy resin coating
JP2014116409A (ja) * 2012-12-07 2014-06-26 Denso Corp 電子装置

Also Published As

Publication number Publication date
JPH10107086A (ja) 1998-04-24

Similar Documents

Publication Publication Date Title
JP3316714B2 (ja) 半導体装置
US5767573A (en) Semiconductor device
US6321734B1 (en) Resin sealed electronic device and method of fabricating the same and ignition coil for internal combustion engine using the same
KR100374241B1 (ko) 반도체 장치 및 그 제조 방법
JP4967701B2 (ja) 電力半導体装置
CN110914975B (zh) 功率半导体模块
JPH06177295A (ja) 混成集積回路装置
JP2003273319A (ja) 両面電極半導体素子を有する電子回路装置及び該電子回路装置の製造方法
JP2904154B2 (ja) 半導体素子を含む電子回路装置
US20070120236A1 (en) Semiconductor device
JP2970609B2 (ja) 樹脂封止型電子回路装置
JP3147157B2 (ja) 半導体素子を含む電子回路装置
JP2004289017A (ja) 樹脂封止型半導体装置
JP2001332664A (ja) 半導体装置およびその製造方法
US20230343681A1 (en) Power Semiconductor Module Arrangements and Methods for Producing Power Semiconductor Module Arrangements
US11462504B2 (en) Semiconductor apparatus
JPH06334070A (ja) 混成集積回路装置
JP2975782B2 (ja) 混成集積回路装置およびこれに用いるケース材
JP3663036B2 (ja) 半導体装置及びその製造方法
JP3372169B2 (ja) 半導体パッケージ
JP2007042702A (ja) 半導体装置
KR20040075683A (ko) 전력용 반도체모듈패키지 및 그 제조방법
JP2569371B2 (ja) 半導体装置
JP2743156B2 (ja) 樹脂封止型半導体装置
JP2000031340A (ja) 電子部品

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090326

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090326

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110326

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110326

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120326

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120326

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140326

Year of fee payment: 15

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees