JP2014116409A - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP2014116409A
JP2014116409A JP2012268410A JP2012268410A JP2014116409A JP 2014116409 A JP2014116409 A JP 2014116409A JP 2012268410 A JP2012268410 A JP 2012268410A JP 2012268410 A JP2012268410 A JP 2012268410A JP 2014116409 A JP2014116409 A JP 2014116409A
Authority
JP
Japan
Prior art keywords
resin
substrate
component
mold
linear expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012268410A
Other languages
English (en)
Inventor
Tetsuto Yamagishi
哲人 山岸
Yuki Sanada
祐紀 眞田
Kengo Oka
賢吾 岡
Norihisa Imaizumi
典久 今泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2012268410A priority Critical patent/JP2014116409A/ja
Publication of JP2014116409A publication Critical patent/JP2014116409A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】基板の一面上に線膨張係数の異なる部品が混載され、これら部品とともに基板の一面をモールド樹脂で封止してなる電子装置において、各部品および基板とモールド樹脂との剥離を極力防止する。
【解決手段】第2の部品30は第1の部品20よりも基板10の線膨張係数に近い。モールド樹脂40は、線膨張係数が第2の部品30よりも第1の部品20に近い第1の樹脂部41と、線膨張係数が第1の部品20よりも第2の部品30に近い第2の樹脂部42とよりなる。第1の樹脂部41は、第1の部品20を封止するように、基板10の一面11におけるモールド樹脂40の封止領域に部分的に設けられており、第2の樹脂部42は、第1の樹脂部41、第2の部品30および基板10の一面11を封止するように、基板10の一面11におけるモールド樹脂40の封止領域の全体に設けられている。
【選択図】図1

Description

本発明は、線膨張係数の異なる複数個の電子部品を混載してなる基板をモールド樹脂で封止してなる電子装置に関する。
従来より、この種の電子装置としては、基板と、基板の一面上に搭載されたICチップや受動素子等の種々の部品と、これら種々の部品とともに基板の一面を封止するモールド樹脂と、を備えたものが提案されている(たとえば、特許文献1参照)。
特開2010−141158号公報
上記従来の電子装置において、部品としては、基板とは線膨張係数が大きく異なり基板との線膨張係数差が大きい第1の部品(たとえばICチップ等)と、第1の部品に比べて基板に線膨張係数が近く基板との線膨張係数差が小さい第2の部品(たとえば受動素子等)とが存在する。
ここで、モールド樹脂の線膨張係数は、基板とモールド樹脂との剥離防止、および、基板の反り防止のために、基板の線膨張係数に近くする、つまり、第2の部品の線膨張係数に近くするのが通常である。
しかし、この場合、第2の部品については、モールド樹脂との線膨張係数差が小さいので剥離の問題は無いが、第1の部品については、モールド樹脂との線膨張係数差が大きいものとなるので樹脂剥離が生じやすくなる。
それに対して、モールド樹脂の線膨張係数を第1の部品の方に近づけて合わせようとすると、上記の場合とは逆に、モールド樹脂と基板および第2の部品と線膨張係数差が大きくなり、これらについて樹脂剥離が生じやすくなってしまう。
また、基板の一面側はモールド樹脂で封止するが、他面側は露出するようなハーフモールド構造の場合には、モールド樹脂と基板との線膨張係数差が大きいと、基板の反りが生じやすくなるという問題も懸念される。
本発明は、上記問題に鑑みてなされたものであり、基板の一面上に線膨張係数の異なる部品が混載され、これら部品とともに基板の一面をモールド樹脂で封止してなる電子装置において、各部品および基板とモールド樹脂との剥離を極力防止できるようにすることを目的とする。
上記目的を達成するため、請求項1に記載の発明では、一面(11)と他面(12)とが表裏の関係にある基板(10)と、基板の一面上に設けられた第1の部品(20)と、基板の一面上に設けられ、線膨張係数が第1の部品とは異なり且つ第1の部品よりも基板の線膨張係数に近い第2の部品(30)と、基板の一面上に設けられ第1の部品および第2の部品とともに基板の一面を封止するモールド樹脂(40)と、を備え、
モールド樹脂は、線膨張係数が第2の部品よりも第1の部品に近い第1の樹脂部(41)と、線膨張係数が第1の部品よりも第2の部品に近い第2の樹脂部(42)とよりなり、第1の樹脂部は、第1の部品を封止するように、基板の一面におけるモールド樹脂の封止領域のうち第1の部品の配置部位に部分的に設けられており、第2の樹脂部は、第1の樹脂部、第2の部品および基板の一面を封止するように、基板の一面におけるモールド樹脂の封止領域の全体に設けられていることを特徴とする。
それによれば、基板とは線膨張係数差が大きい第1の部品については、当該第1の部品に線膨張係数が近い第1の樹脂部で封止されるので、樹脂剥離は抑制できる。また、基板とは線膨張係数差が小さい第2の部品、および、基板については、当該第2の部品および基板に線膨張係数が近い第2の樹脂部で封止されるので、樹脂剥離が抑制される。
よって、基板の一面上に線膨張係数の異なる部品が混載され、これら部品とともに基板の一面をモールド樹脂で封止してなる電子装置において、各部品および基板とモールド樹脂との剥離を極力防止することができる。
ここで、請求項2に記載の発明では、請求項1に記載の電子装置において、基板の他面側は、モールド樹脂より露出していることを特徴とする。
このようなハーフモールド構造の場合、基板の一面側はモールド樹脂で封止されるが、他面側には実質モールド樹脂が存在しないので、通常、モールド樹脂と基板との線膨張係数差による基板の反りが生じやすい。その点、本発明では、基板の一面側を封止するモールド樹脂の大部分が、基板の線膨張係数に近い第2の樹脂部とされるので、基板の反りを極力防止できるという点で、好ましい。
また、請求項3に記載の発明では、請求項1または2に記載の電子装置において、第1の樹脂部と第2の樹脂部とは、含有される無機フィラーの含有量が異なる同一の樹脂材料よりなることを特徴とする。
それによれば、無機フィラーの含有量は異なるものの、第1の樹脂部と第2の樹脂部とが同一樹脂材料よりなるから、これら両樹脂部の界面の密着性を確保し、当該界面における剥離防止ができるという点で好ましい。
さらに、請求項4に記載の発明のように、請求項3に記載の電子装置においては、第1の樹脂部と第2の樹脂部とは、樹脂材料としてのエポキシ樹脂よりなり、基板は、エポキシ樹脂をベースとする樹脂基板であることが、好ましい。
また、請求項5に記載の発明では、請求項1ないし4のいずれか1つに記載の電子装置において、基板の一面において、第2の樹脂部の面積の方が、第1の樹脂部の面積よりも大きいことを特徴とする。それによれば、基板の反り防止の点で、好ましい。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
本発明の第1実施形態にかかる電子装置の概略断面図である。 図1中の電子装置の概略上面図である。 上記第1実施形態にかかる電子装置の製造方法における多連構造体を示す概略断面図である。 図3に示される多連構造体の概略上面図である。 上記第1実施形態にかかる電子装置の製造方法における樹脂封止工程を示す工程図である。 上記樹脂封止工程に用いられる第1の樹脂部の計量工程を示す工程図である。 上記樹脂封止工程に用いられる第2の樹脂部の計量工程を示す工程図である。 図5に示される樹脂封止工程の続きを示す工程図である。 図8に示される樹脂封止工程の続きを示す工程図である。 図9に示される樹脂封止工程の続きを示す工程図である。 図10に示される樹脂封止工程の続きを示す工程図である。 図11に示される樹脂封止工程の続きを示す工程図である。 本発明の第2実施形態にかかる電子装置の概略断面図である。 本発明の第2実施形態にかかる電子装置の他の例を示す概略断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
本発明の第1実施形態にかかる電子装置について、図1、図2を参照して述べる。この電子装置は、たとえば自動車などの車両に搭載され、車両用の各装置を駆動するための装置として適用されるものである。
本実施形態の電子装置は、大きくは、一面11と他面12とが表裏の関係にある基板10と、基板10の一面11上に設けられた第1の部品20および第2の部品30と、基板10の一面11上に設けられ第1の部品20および第2の部品30とともに基板10の一面11を封止するモールド樹脂40と、を備えて構成されている。
基板10は、一方の板面を一面11、他方の板面を他面12とする板状をなし、図1では矩形板状をなす。この基板10は、エポキシ樹脂をベースとする樹脂基板であり、具体的には、銅箔等よりなる配線を有するプリント基板よりなる。この基板10としては、単層基板でもよいし、ビアホールや内層配線を有する多層基板でもよい。
第1の部品20と第2の部品30とは、互いに線膨張係数が異なるものであり、第2の部品30の方が、第1の部品20よりも基板10の線膨張係数に近いものとされている。第1の部品20は、たとえばシリコン半導体よりなるICチップやトランジスタ素子等であり、第2の部品30は、たとえばコンデンサや抵抗等の受動素子である。
限定するものではないが、線膨張係数の一例について述べると、エポキシ樹脂をベースとする基板10の線膨張係数は約14〜17ppm/℃、シリコン半導体よりなる第1の部品20の線膨張係数は約3〜4ppm/℃、受動素子よりなる第2の部品30の線膨張係数は約14ppm/℃である。
また、これら各部品20、30はワイヤボンド実装やダイボンド実装等により、基板10の一面11上に実装されて、基板10と電気的および機械的に接続されている。ここでは、図1、図2に示されるように、第1の部品20は、ダイボンド材50およびボンディングワイヤ60により実装され、第2の部品30はダイボンド材50により実装されている。ここで、ダイボンド材50は、はんだや銀ペースト等よりなるものであり、ボンディングワイヤ60は、金やアルミニウム等よりなるものである。
モールド樹脂40は、ここでは基板10の一面11の実質全体を封止しており、また、基板10の他面12側は、モールド樹脂40より露出している。このように本電子装置は、いわゆるハーフモールド構造をなしている。
ここで、モールド樹脂40は、線膨張係数の異なる第1の樹脂部41と第2の樹脂部42とより構成されている。第1の樹脂部41は、線膨張係数が第2の部品30よりも第1の部品20に近いものであり、第2の樹脂部42は、線膨張係数が第1の部品20よりも第2の部品30に近いものである。
このような第1の樹脂部41および第2の樹脂部42よりなるモールド樹脂40は、本実施形態では後述するコンプレッション成形により形成されている。そして、第1の樹脂部41は、第1の部品20を封止するように、基板10の一面11におけるモールド樹脂40の封止領域のうち第1の部品20の配置部位に部分的に設けられている。
一方、第2の樹脂部42は、第1の樹脂部41、第2の部品30および基板10の一面11を封止するように、基板10の一面11におけるモールド樹脂40の封止領域の全体に設けられている。それにより、基板10の一面11において、第2の樹脂部42の配置面積の方が、第1の樹脂部41の配置面積よりも大きいものとされている。
ここでは、第1の樹脂部41と第2の樹脂部42とは、含有される無機フィラーの含有量が異なる同一の樹脂材料よりなるものとされている。本実施形態では、第1の樹脂部41と第2の樹脂部42とは、同一の樹脂材料としてのエポキシ樹脂よりなるものであり、無機フィラーとしてはアルミナやシリカ等が挙げられる。
そして、上記した基板10、各部品20、30の線膨張係数の一例に対応した各樹脂部41、42の線膨張係数について述べると、第1の樹脂部41の線膨張係数は約8ppm/℃、第2の樹脂部42の線膨張係数は約14ppm/℃である。この場合、第1の樹脂部41のフィラー含有量は90重量%程度、第2の樹脂部42のフィラー含有量は80重量%程度である。
このように、本実施形態の電子装置によれば、基板10とは線膨張係数差が大きい第1の部品20については、第1の部品20に線膨張係数が近い第1の樹脂部41で封止されるので、第1の部品20とモールド樹脂としての第1の樹脂部41との剥離を抑制することができる。
また、基板10とは線膨張係数差が小さい第2の部品30、および、基板10については、第2の部品30および基板10に線膨張係数が近い第2の樹脂部42で封止されるので、第2の部品30および基板10とモールド樹脂としての第2の樹脂部42との剥離を抑制することができる。よって、本実施形態によれば、線膨張係数の異なる各部品20、30および基板10とモールド樹脂40との剥離を極力防止することができる。
また、本実施形態の電子装置は、基板10の他面12側がモールド樹脂40より露出しているハーフモールド構造を有するものである。この場合、基板10の他面12側にはモールド樹脂40が存在しないので、通常は、モールド樹脂40と基板10との線膨張係数差による基板10の反りが生じやすい。
しかし、本実施形態では、基板10の一面11側を封止するモールド樹脂40の大部分が、基板10の線膨張係数に近い第2の樹脂部42により構成されているので、基板10の反り応力を低減し、当該基板10の反りを防止するという点で望ましい。
また、本実施形態では、モールド樹脂40における第1の樹脂部41と第2の樹脂部42とを、フィラー含有量が異なる同一の樹脂材料(ここではエポキシ樹脂)よりなるものとしている。そのため、同一樹脂材料よりなるこれら両樹脂部41、42の界面の密着性が確保しやすく、当該界面における剥離防止の点で望ましい。
また、本実施形態では、基板10の一面11において、第2の樹脂部42の面積の方が、第1の樹脂部41の面積よりも大きいので、モールド樹脂40と基板10との線膨張係数差による基板10の反り応力を低減して基板10の反り防止をするという点で、望ましい構成となる。
また、図1、図2に示されるように、本実施形態では、第2の樹脂部42は、モールド樹脂40の封止領域全体に配置されているが、第1の樹脂部41はモールド樹脂40の封止領域において基板10の一面11の中央部寄りに部分的に配置されている。
それによれば、第1の樹脂部41が基板10の端部寄りに位置する場合に比べて、基板10とモールド樹脂40との線膨張係数のバランスを取り、基板10の反りを防止するという点で効果的である。
次に、図3〜図12を参照して、本電子装置の製造方法について述べる。本製造方法は、典型的なコンプレッション成形法により、第1の樹脂部41と第2の樹脂部42とよりなるモールド樹脂40を成形するものである。
なお、本製造方法では、1個の製品単位の基板10が複数個一体に連結された多連状態の基板10を用い、これに各部品20、30を実装し、モールド樹脂40の成形を行った後、モールド樹脂40とともに基板10をカットして製品単位に個片化する。
つまり、本製造方法は、いわゆるMAP(モールド−アレイ−パッケージ)成形と言われるものであるが、本実施形態の電子装置を製造するにあたっては、最初から1個の製品単位の基板10を用いた場合でも、同様の製造方法が適用できることは言うまでもない。
まず、図3、図4に示されるように、基板用意工程では、上記多連状態の基板10を用意する。ここで、この基板10は、最終的には、図3、図4中の一点鎖線に示すダイシングラインDLに沿って製品単位に分割されるものである。
また、図4には、後工程で形成されるモールド樹脂40の外形を破線にて示してあるが、基板10のうち当該モールド樹脂40の外側に位置する部位は、耳部10aである。この耳部10aは、モールド樹脂40の成形時に金型に支持される等の部位であり、最終的には切断されて除去される部位である。なお、この耳部10aは最終的に残すようにしてもよい。
そして、図3、図4に示されるように、用意された基板10の一面11に対して、上記した第1の部品20および第2の部品30を搭載して固定する(部品搭載工程)。これにより、各部品20、30が実装された基板10としての多連構造体1が形成される。
次に、この多連構造体1に対してモールド樹脂40を形成する樹脂封止工程を行う。まずは、図5に示されるように、多連構造体1を、コンプレッション成形用の金型100に設置する。
この金型100は、典型的なものと同様、多連構造体1を固定支持する上型110と、モールド樹脂40を加圧成形する下型120と、多連構造体1における基板10の耳部10aを狭持するクランプ型130と、を備えている。
限定するものではないが、上型110は、真空吸着用の孔111を有し、この孔111からの吸着力により多連構造体1を固定する。なお、上型110における孔111を省略し、この上型110への多連構造体1の固定を、機械的なものとしてもよい。
また、下型120は、上型110に対して上下方向に可動とされた可動型であり、アクチュエータ等により駆動される。また、クランプ型130も、下型120と同様にアクチュエータ等により上型110に対して上下方向に可動とされたものである。
一方で、樹脂封止工程に用いられるモールド樹脂40としての第1の樹脂部41、第2の樹脂部42を、計量して用意しておく。ここでは、これら各樹脂部41、42は、図6、図7に示されるように、上記無機フィラー入りの粉末状のものとして用意され、これを計量機200で計量して必要分を準備しておく。
そして、樹脂封止工程では、金型100の各型110、120、130を、各樹脂部41、42を構成する樹脂材料の硬化温度以上に加熱しておく。そして、この状態で、図8、図9に示されるように、粉末状の各樹脂部41、42を、下型120に流し込んで所望の位置に配置する。
次に、樹脂封止工程では、図10に示されるように、下型120およびクランプ型130を上型110に向かって上方に移動させることにより、各樹脂部41、42を成形圧力にて圧縮する。その後、図11に示されるように、各樹脂部41、42に成形圧力を印加したまま、これら樹脂部41、42を硬化させることで、本実施形態のモールド樹脂40を成形する。
その後、図12に示されるように、下型120およびクランプ型130を上型110から離すように下方に移動させて、モールド樹脂40が成形された多連構造体1を、金型100から取り出す。以上が樹脂封止工程である。こうして、本実施形態の電子装置ができあがる。
(第2実施形態)
本発明の第2実施形態にかかる電子装置について図13を参照して述べる。ここでは、上記第1実施形態との相違点を中心に述べることとする。
図13に示されるように、本実施形態では、第2の樹脂部42の上面、つまり第2の樹脂部42における基板10とは反対側の面に、当該面の全体を覆うように、板状の第3の樹脂部43が設けられている。この第3の樹脂部43は、上記コンプレッション成形により一括成形できる。
この第3の樹脂部43は、第1の樹脂部41および第2の樹脂部42よりも線膨張係数が小さく硬いものとされている。そのような樹脂材料であれば特に限定するものではないが、たとえば、第3の樹脂部43としては、上記無機フィラーの含有量が約92%超程度のエポキシ樹脂よりなるものが挙げられる。
本実施形態の電子装置によれば、この第3の樹脂部43が、モールド樹脂40と基板10との線膨張係数差による基板10の反りを抑える支持板の役割を奏するため、当該基板10の反りの発生を防止しやすくなる。
また、本実施形態の電子装置としては、図14に示されるように、上記第3の樹脂部43に代えて、金属板44を設けたものであってもよく、図13のものと同様の効果が期待される。このような金属板44としては、たとえばCuやアルミニウムや鉄等よりなる板材が挙げられる。この金属板44は、たとえばモールド樹脂40と一体成形することでモールド樹脂40に接合されている。
(他の実施形態)
なお、基板10としては、上記したようなプリント基板等の樹脂をベースとする樹脂基板以外にも、セラミック基板やリードフレーム等であってもよい。そして、基板10の材質を変えた場合でも、基板10の線膨張係数に近い方を第1の部品20、遠い方を第2の部品30として構成し、上記第1の樹脂部41、第2の樹脂部42を適宜形成するようにすればよい。
また、モールド樹脂40としての第1の樹脂部41、第2の樹脂部42は、上記したような第1の部品20、第2の部品30に対する線膨張係数の関係を満足するものであるならば、エポキシ樹脂以外の樹脂材料であってもよい。さらには、第1の樹脂部41と第2の樹脂部42とが異なる樹脂材料であってもよい。
また、上記図1、図2では、隣り合って配置された複数個の第1の部品20を1個の第1の樹脂部41で封止していたが、これら複数個の第1の部品20を1個ずつ独立した第1の樹脂部41で封止してもよい。さらには、基板10の一面11上にて、第2の部品30を介して複数個の第1の部品20が分散している場合には、これに応じて、第1の樹脂部41も複数個、分散した状態で配置されていてもよい。
また、上記コンプレッション成形では、各樹脂部41、42として粉末材料を用いたが、たとえば各樹脂部41、42としてそれぞれ、Bステージの成形シートを用意し、これを基板10の一面11上に配置して、コンプレッション成形を行うようにしてもよい。さらには、可能ならば、液状材料、ゲル材料、繊維状材料を用いてもよい。
また、上記各樹脂部41、42よりなるモールド樹脂40は、トランスファーモールド法によって成形してもよい。この場合、最初に第1の樹脂部41の成形を行った後、第2の樹脂部42の成形を行う、というように2回成形を行うものとなる。
また、上記図1、図2に示した電子装置は、基板10の他面12側がモールド樹脂40より露出しているハーフモールド構造であったが、電子装置としては、いわゆるフルモールド構造の如く基板10の他面12側もモールド樹脂40で封止されているものであってもよい。
また、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。また、上記各実施形態は、互いに無関係なものではなく、組み合わせが明らかに不可な場合を除き、適宜組み合わせが可能であり、また、上記各実施形態は、上記の図示例に限定されるものではない。
10 基板
11 基板の一面
12 基板の他面
20 第1の部品
30 第2の部品
40 モールド樹脂
41 第1の樹脂部
42 第2の樹脂部

Claims (5)

  1. 一面(11)と他面(12)とが表裏の関係にある基板(10)と、
    前記基板の一面上に設けられた第1の部品(20)と、
    前記基板の一面上に設けられ、線膨張係数が前記第1の部品とは異なり且つ前記第1の部品よりも前記基板の線膨張係数に近い第2の部品(30)と、
    前記基板の一面上に設けられ前記第1の部品および前記第2の部品とともに前記基板の一面を封止するモールド樹脂(40)と、を備え、
    前記モールド樹脂は、線膨張係数が前記第2の部品よりも前記第1の部品に近い第1の樹脂部(41)と、線膨張係数が前記第1の部品よりも前記第2の部品に近い第2の樹脂部(42)とよりなり、
    前記第1の樹脂部は、前記第1の部品を封止するように、前記基板の一面における前記モールド樹脂の封止領域のうち前記第1の部品の配置部位に部分的に設けられており、
    前記第2の樹脂部は、前記第1の樹脂部、前記第2の部品および前記基板の一面を封止するように、前記基板の一面における前記モールド樹脂の封止領域の全体に設けられていることを特徴とする電子装置。
  2. 前記基板の他面側は、前記モールド樹脂より露出していることを特徴とする請求項1に記載の電子装置。
  3. 前記第1の樹脂部と前記第2の樹脂部とは、含有される無機フィラーの含有量が異なる同一の樹脂材料よりなることを特徴とする請求項1または2に記載の電子装置。
  4. 前記第1の樹脂部と前記第2の樹脂部とは、樹脂材料としてのエポキシ樹脂よりなり、
    前記基板は、エポキシ樹脂をベースとする樹脂基板であることを特徴とする請求項3に記載の電子装置。
  5. 前記基板の一面において、前記第2の樹脂部の面積の方が、前記第1の樹脂部の面積よりも大きいことを特徴とする請求項1ないし4のいずれか1つに記載の電子装置。
JP2012268410A 2012-12-07 2012-12-07 電子装置 Pending JP2014116409A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012268410A JP2014116409A (ja) 2012-12-07 2012-12-07 電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012268410A JP2014116409A (ja) 2012-12-07 2012-12-07 電子装置

Publications (1)

Publication Number Publication Date
JP2014116409A true JP2014116409A (ja) 2014-06-26

Family

ID=51172123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012268410A Pending JP2014116409A (ja) 2012-12-07 2012-12-07 電子装置

Country Status (1)

Country Link
JP (1) JP2014116409A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016162767A (ja) * 2015-02-26 2016-09-05 株式会社デンソー モールドパッケージの製造方法
JP2016159521A (ja) * 2015-03-02 2016-09-05 株式会社デンソー 電子装置の製造方法
JP2017092426A (ja) * 2015-11-17 2017-05-25 株式会社デンソー 電子装置
CN111512550A (zh) * 2017-12-25 2020-08-07 株式会社村田制作所 高频装置
JP2021034420A (ja) * 2019-08-19 2021-03-01 昭和電工マテリアルズ株式会社 封止用フィルム、封止構造体、及び封止構造体の製造方法

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5981040U (ja) * 1982-11-22 1984-05-31 太陽誘電株式会社 混成集積回路
JPS6027438U (ja) * 1983-08-01 1985-02-25 日本電気株式会社 混成集積回路装置
JPS63268261A (ja) * 1987-04-24 1988-11-04 Toray Silicone Co Ltd 樹脂封止型半導体装置
JPH0272656A (ja) * 1988-09-07 1990-03-12 Fujikura Ltd 半導体素子の封止構造
JPH04188656A (ja) * 1990-11-19 1992-07-07 Fujitsu Ten Ltd 混成集積回路の封止構造
JPH05315474A (ja) * 1992-05-12 1993-11-26 Sanken Electric Co Ltd 電子部品及びその製造方法
JPH0636908A (ja) * 1992-07-15 1994-02-10 Nippondenso Co Ltd 電子回路装置
JPH10107086A (ja) * 1996-10-02 1998-04-24 Sanken Electric Co Ltd 半導体素子を含む電子回路装置
JPH1140707A (ja) * 1997-07-18 1999-02-12 Hitachi Ltd 半導体装置
JPH11354687A (ja) * 1998-06-12 1999-12-24 Hitachi Ltd 半導体装置
JP2001210769A (ja) * 2000-01-28 2001-08-03 Hitachi Ltd 半導体装置
JP2004289017A (ja) * 2003-03-24 2004-10-14 Denso Corp 樹脂封止型半導体装置
JP2004327557A (ja) * 2003-04-22 2004-11-18 Matsushita Electric Works Ltd 電子部品の製造方法及び半導体装置
WO2007148398A1 (ja) * 2006-06-22 2007-12-27 Fujitsu Limited 樹脂封止モジュール、光モジュールおよび樹脂封止方法
JP2008153699A (ja) * 2008-03-10 2008-07-03 Fujitsu Ltd 半導体装置及びその製造方法
JP2011054806A (ja) * 2009-09-02 2011-03-17 Renesas Electronics Corp 半導体装置およびその製造方法
JP2011243801A (ja) * 2010-05-19 2011-12-01 Elpida Memory Inc 半導体パッケージの製造装置及び製造方法

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5981040U (ja) * 1982-11-22 1984-05-31 太陽誘電株式会社 混成集積回路
JPS6027438U (ja) * 1983-08-01 1985-02-25 日本電気株式会社 混成集積回路装置
JPS63268261A (ja) * 1987-04-24 1988-11-04 Toray Silicone Co Ltd 樹脂封止型半導体装置
JPH0272656A (ja) * 1988-09-07 1990-03-12 Fujikura Ltd 半導体素子の封止構造
JPH04188656A (ja) * 1990-11-19 1992-07-07 Fujitsu Ten Ltd 混成集積回路の封止構造
JPH05315474A (ja) * 1992-05-12 1993-11-26 Sanken Electric Co Ltd 電子部品及びその製造方法
JPH0636908A (ja) * 1992-07-15 1994-02-10 Nippondenso Co Ltd 電子回路装置
JPH10107086A (ja) * 1996-10-02 1998-04-24 Sanken Electric Co Ltd 半導体素子を含む電子回路装置
JPH1140707A (ja) * 1997-07-18 1999-02-12 Hitachi Ltd 半導体装置
JPH11354687A (ja) * 1998-06-12 1999-12-24 Hitachi Ltd 半導体装置
JP2001210769A (ja) * 2000-01-28 2001-08-03 Hitachi Ltd 半導体装置
JP2004289017A (ja) * 2003-03-24 2004-10-14 Denso Corp 樹脂封止型半導体装置
JP2004327557A (ja) * 2003-04-22 2004-11-18 Matsushita Electric Works Ltd 電子部品の製造方法及び半導体装置
WO2007148398A1 (ja) * 2006-06-22 2007-12-27 Fujitsu Limited 樹脂封止モジュール、光モジュールおよび樹脂封止方法
JP2008153699A (ja) * 2008-03-10 2008-07-03 Fujitsu Ltd 半導体装置及びその製造方法
JP2011054806A (ja) * 2009-09-02 2011-03-17 Renesas Electronics Corp 半導体装置およびその製造方法
JP2011243801A (ja) * 2010-05-19 2011-12-01 Elpida Memory Inc 半導体パッケージの製造装置及び製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN1005501797; *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016162767A (ja) * 2015-02-26 2016-09-05 株式会社デンソー モールドパッケージの製造方法
JP2016159521A (ja) * 2015-03-02 2016-09-05 株式会社デンソー 電子装置の製造方法
JP2017092426A (ja) * 2015-11-17 2017-05-25 株式会社デンソー 電子装置
CN111512550A (zh) * 2017-12-25 2020-08-07 株式会社村田制作所 高频装置
CN111512550B (zh) * 2017-12-25 2024-01-16 株式会社村田制作所 高频装置
JP2021034420A (ja) * 2019-08-19 2021-03-01 昭和電工マテリアルズ株式会社 封止用フィルム、封止構造体、及び封止構造体の製造方法
JP7354666B2 (ja) 2019-08-19 2023-10-03 株式会社レゾナック 封止用フィルム、封止構造体、及び封止構造体の製造方法

Similar Documents

Publication Publication Date Title
TWI377658B (en) Integrated circuit package system with leadframe array
JP2014116409A (ja) 電子装置
US7781899B2 (en) Leadframe having mold lock vent
TW201304113A (zh) 半導體感測裝置及其封裝方法
US7450395B2 (en) Circuit module and circuit device including circuit module
JP5048685B2 (ja) 半導体装置およびその製造方法
JP2002505523A (ja) リードフレーム装置及び相応の製造方法
US20130213704A1 (en) Package structure and the method to fabricate thereof
KR20130064839A (ko) 멀티-칩 패키지 및 그의 제조 방법
US20220157700A1 (en) Two sided bondable lead frame
CN101989581B (zh) 封装结构与封装方法
US8697496B1 (en) Method of manufacture integrated circuit package
US20150294925A1 (en) Quad flat no-lead package and manufacturing method thereof
JP2000031343A (ja) 半導体装置
US10002841B2 (en) Semiconductor device
US6650005B2 (en) Micro BGA package
JP6131875B2 (ja) 半導体パッケージ
JP5601282B2 (ja) 半導体装置
WO2015052880A1 (ja) 半導体装置及びその製造方法
JP6413845B2 (ja) 電子装置の製造方法
US20070108626A1 (en) Flip-chip integrated circuit packaging method
CN218371758U (zh) 集成电路封装和支撑基板
JP2016225492A (ja) 半導体パッケージ
JP2009170668A (ja) 半導体装置およびその製造方法
TWI662659B (zh) 承載件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160229

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160621