JPS63268261A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPS63268261A
JPS63268261A JP62101638A JP10163887A JPS63268261A JP S63268261 A JPS63268261 A JP S63268261A JP 62101638 A JP62101638 A JP 62101638A JP 10163887 A JP10163887 A JP 10163887A JP S63268261 A JPS63268261 A JP S63268261A
Authority
JP
Japan
Prior art keywords
chip
resin
silicone
bonding wire
sealed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62101638A
Other languages
English (en)
Other versions
JP2608407B2 (ja
Inventor
Katsutoshi Mine
勝利 峰
Akiyoshi Kogo
向後 明美
Kimio Yamakawa
君男 山川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DuPont Toray Specialty Materials KK
Original Assignee
Toray Silicone Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Silicone Co Ltd filed Critical Toray Silicone Co Ltd
Priority to JP62101638A priority Critical patent/JP2608407B2/ja
Publication of JPS63268261A publication Critical patent/JPS63268261A/ja
Application granted granted Critical
Publication of JP2608407B2 publication Critical patent/JP2608407B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • H01L2224/8592Applying permanent coating, e.g. protective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は、樹脂封止型半導体装置に関し、特には、半導
体チップが導電部材により外部接続用リード線に電気的
に接続された樹脂封止型半導体装置に関する。
[従来の技術] 半導体チップが導電部材により外部接続用リード線に電
気的に接続された樹脂封止型半導体装置においては、半
導体チップ表面のPN接合部、ポンディングパッド、微
細なアルミ配線など、さらには導電部材であるボンディ
ングワイヤ、半田バンプ、ビームリードなどは湿気や不
純物による変質、腐食を防止するため、さらには封止用
樹脂の温度変化に伴なう膨張・収縮に基因する応力や機
械的応力を緩和するために、高純度のシリコーン樹脂、
シリコーンゴム、シリコーンゲルのような硬化シリコー
ン層により被覆されている。そして、硬化シリコーン層
により被覆した上を封止用樹脂により封止成形している
。第4図は、このような従来例の樹脂封止型半導体装置
の断面図である。モノリシックICチップ1の表面、ポ
ンディングパッド3および金製ボンディングワイヤ4a
の一部が、液状の硬化性シリコーンにより被覆され、加
熱硬化されてシリコーンゴム層5aを形成しており、さ
らにボンディングワイヤ4aの残部および外部接続用リ
ード線7のインナ一部分とともに、エポキシ樹脂6aの
ような封止用樹脂により封止成形されている。
[従来技術の問題点] ところが、このような樹脂封止型半導体装置においては
、硬化シリコーン層の膜厚は一般に100〜500μm
と比較的厚く、したがって、金製ボンディングワイヤ4
aの一部もシリコーンゴム層5aの中に埋没した状態に
ある。そのため、エボキ′>樹脂6aのような封止用樹
脂により、シリコーン被覆したモノリシックICチップ
1、ボンディングワイヤ4aおよび外部接続用リード線
7のインナ一部分を封止成形する際、あるいは封止成形
物をサーマルサイクルテストやサーマルショックテスト
にかけた際に、ボンディングワイヤ4aが断線するとい
う問題があった。
また、かかる封止成形物をプリント基板上に表面実装す
るときに260°Cの半田浴に浸漬し、ついで引上げて
冷却する際の熱衝撃により、金製ボンディングワイヤ4
aが断線したり、封止用のエポキシ樹脂6aにクラック
が生じたり、半導体装置の耐湿性が劣化するなどの問題
があった。こうした問題が生じるのは、硬化シリコーン
層を形成するシリコーンに工夫を施していないので、封
止用のエポキシ樹脂6aとシリコーンゴム層5aが接着
、一体化していないためである。そのため、サーマルサ
イクルテストやサーマルショックテストをする際、ある
いはプリント基板上に実装する際の熱衝撃が、封止用の
エポキシ樹脂6aとシリコーンゴム層5aを急速に膨張
、収縮させ両材料の熱膨張係数の差違によって両材料の
境界面がずれ動くため、ならびに封止用のエポキシ樹脂
6aとシリコーンゴム層5aの微細な隙間に湿気が侵入
し、さらにはその湿気が膨張するためである。
そこで、特開昭59−87840号に係る半導体装置で
は、硬化シリコーン層がボンディングワイヤを実質的に
被覆しないようにすることによって、熱衝撃によるボン
ディングワイヤの断線を防止している(その第2図参照
)。しかしながら、湿気や不純物の影響をもっとも受け
やすいポンディングパッドの被覆が不確実になるので、
耐湿性や耐腐蝕性が不十分という問題がある。
また、特開昭61−230344号に係る樹脂封止型半
導体装置では、半導体チップ表面を薄い硬化シリコーン
層により被覆するが、ボンディングワイヤを被覆しない
ようにすることにより、熱衝撃によるボンディングワイ
ヤの断線の防止を図っている(その第1図参照)。しか
しながら、硬化シリコーン層を形成するシリコーンに工
夫を施したものを使用していないので、硬化シリコーン
層と封止用樹脂とが接着一体化しておらず、両材料界面
の微細な隙間への湿気の侵入、侵入した湿気の半田浴浸
漬時の急激な膨張に基因する封止用樹脂のクラック発生
という問題がある。
本発明は、かかる従来技術の問題点を解消することを目
的としており、具体的には繰り返しヒートサイクルや熱
衝撃にさらしたり、通電断続を繰り返したり、長時間加
熱加圧下においても、ボンディングワイヤ等の導電部材
が断線や破損しにくく、封止用樹脂が破壊されにくく、
耐湿性、耐腐蝕性、応力緩和性にすぐれた樹脂封止型半
導体装置を提供することを目的とする。
[問題点を解決するための手段とその作用]これら目的
は、半導体チップが導電部材により外部接続用リード線
に電気的に接続された樹脂封止型半導体装置において、
半導体チップ表面および導電部材の少なくとも半導体チ
ップに近接した部分を硬化シリコーン層により接着被覆
し、該硬化シリコーン層がその上を被覆する封止用樹脂
と接着一体化するようにすることにより達成される。
これを説明するに、本発明における半導体装置とは、ダ
イオード、トランジスタ、サイリスタ等の個別半導体装
置のみならず、モノリシックIC、ハイブリッドIC等
の■C1さらにはLSIを包含する広義の半導体装置を
いう。また、半導体チップとは上記半導体装置の要部で
あるダイオードチップ、トランジスタチップ、サイリス
タチップ、モノリシックICチップ、さらにはハイブリ
ッドIC中の前記チップなどをいう。また、導電部材は
半導体チップを外部接続用リード線と電気的に接続する
ためのものであり、代表例はアルミニウム、金、銅など
でできたボンディングワイヤであるが、フリップ方式の
半導体装置における半田バンプやビームリード方式の半
導体装置におけるビームリードなどであってもよい。導
電部材は、通常、外部接続用リード線のインナ一部分に
直結しているが、ハイブリッドICにおけるように基板
上の厚膜回路や薄膜回路を介してインナ一部分に接続さ
れていてもよい。
また、封止用樹脂は、半導体の特性・信頼性に悪影響を
及ぼさない有機樹脂であればよく、ポリフェニレンサル
ファイド樹脂に代表される熱可塑性樹脂、エポキシ樹脂
、シリコーン樹脂、フェノール樹脂に代表される熱硬化
性樹脂などがある。封止用樹脂の封止に供する前の形態
は、常温において液状、ペースト状、固形状、粉状等の
いずれでもよく、いわゆる樹脂の伯に充填剤、その他添
加剤を含有することが多く、熱硬化性樹脂については、
さらに硬化剤を含有している。
また、硬化シリコーン層は、硬化性のシリコーンもしく
はシリコーン組成物を室温上放置、加熱、赤外線照射、
紫外線照射、電子線照射など、いずれかひとつ以上の手
段により硬化させたものであり、硬化前の形態は常温に
おいて液状、ペースト状、餅状、粉粒状、固形状などの
いずれであってもよい。硬化シリコーン層は、常温にお
いて硬質レンジ状、ゴム状、ゲル状、これらの中間的性
能のいずれであってもよい。
硬化シリコーン層は、半導体チップ表面および導電部材
の少なくとも半導体チップに近接した部分に接着する形
で、半導体チップ表面および導電部材の少なくとも半導
体チップに近接した部分を被覆しており、同時に硬化シ
リコーン層を被覆する封止用樹脂と接着一体化している
。ここで接着一体化とは、熱的ストレスや機械的ストレ
スを負荷しても、硬化シリコーン層と封止用樹脂がその
界面で剥離することがなく、むりやりひきはがそうとす
ると硬化シリコーン層と封止用樹脂のいずれかが破壊す
るほど強固に接着していることをいう。
硬化シリコーン層を形成する硬化シリコーンの代表例と
して、■硬化状態でケイ素原子結合水素原子を有するシ
リコーン硬化物、■硬化状態でケイ素原子結合加水分解
性基を有するシリコーン硬化物、■硬化状態でケイ素8
一 原子結合水素原子とケイ素原子結合加水分解性基を有す
るシリコーン硬化物がある。
■のシリコーン硬化物としては、例えば、ビニル基含有
オルガノポリシロキサン、オルガノハイドロジエンポリ
シロキサンおよび白金化合物触媒を主剤とし、ケイ素原
子結合ビニル基に対してケイ素原子結合水素原子が大過
剰になるような比率で配合したシリコーン組成物を硬化
させたものがある。
■のシリコーン硬化物としては、例えば、ビニル基含有
オルガノポリシロキサン、オルガノハイドロジエンポリ
シロキサン、反応性接着促進剤(例えば、ビニルトリア
ルコキシシラン、アリルトリアルコキシシランもしくは
γ−メタクリロキシプロピルトリアルコキシシラン)お
よび白金化合物触媒を主剤とするシリコーン組成物を硬
化させたものがある。
■のシリコーン硬化物としては、例えば、ビニル基含有
オルガノポリシロキサン、オルガノハイドロジエンポリ
シロキサン、反応性接着促進剤(例えば、ビニルトリア
ルコキシシラン、アリルトリアルコキシシランもしくは
γ−メタクリロキシプロピルトリアルコキシシラン)お
よび白金化合物触媒を主剤とし、ケイ素原子結合ビニル
基に対してケイ素原子結合水素原子が大過剰になるよう
な比率で配合したシリコーン組成物を硬化させたものが
ある。
硬化シリコーンは、未硬化時に付加反応遅延剤、補強性
充填剤、増量充填剤、耐熱剤、顔料等を含有していても
よいが、半導体特性に悪影響を及ぼす不純物、特にアル
カリ金属、ハロゲンイオンの含有量はlppm以下が望
ましく、α線によるソフトエラー防止の観点からウラン
、トリウム等の放射性元素の総合有量は0.1ppb以
下が望ましい。
硬化シリコーン層は、半導体チップ表面のPN接合部、
アルミニウム配線、ポンディングパッドなど機能部分を
被覆し、さらにボンディングワイヤ、半田バンプ、ビー
ムリードのような導電部材のうち少なくとも半導体チッ
プに近接した部分を被覆している。その他、必要に応じ
て半導体チップの側面、導電部材の残余の部分、ハイブ
リッドICにおける半導体チップと導電部材以外の部分
、例えば膜回路、レジスター、コンデンサーを被覆して
いてもよい。なお、硬化シリコーン層は半導体チップ側
面の非機能部分をも被覆していることが好ましい。硬化
シリコーン層の厚みは、半導体チップ表面および導電部
材の半導体チップに近接した部分を確実に被覆できる程
度であればよく、数μm以上であることが好ましく、通
常50〜500μm位であり、極端な場合は数mmであ
ってもよい。
本発明の樹脂封止型半導体装置を製造するには、例えば
、半導体チップ表面および導電部材の少なくとも半導体
チップに近接した部分を前述の硬化性シリコーンもしく
は硬化性シリコーン組成物により被覆し、加熱硬化させ
、ついで半導体チップ、導電部材、外部液縦用リード線
のインナ一部分を包み込むように封止用エポキシ樹脂の
ような封止用樹脂により封止成形すればよい。硬化性シ
リコーンもしくは硬化性シリコーン組成物による被覆の
方法には、滴下、塗布、噴霧、浸漬などがあり、封止用
樹脂による封止成形の方法には、トランファーモールド
、射出成形、粉体塗装などがある。
[実 施 例] 次に、本発明の実施例と従来技術を示す比較例をかかげ
る。「部」とあるのは重量部を意味する。粘度は25℃
における値である。
ヒートサイクルテストは、最低温度−65℃、最高温度
180℃の間を連続的に3時間で1サイクルさせて行な
った。熱衝撃テストは、−50℃に30分間保持後、た
だちに150℃に30分間保持することを繰り返して行
なった。熱疲労テストは、通電断続を繰り返して行なっ
た。
〈実施例1〉 第1図は、本発明の一実施例のワイヤボンディング方式
の樹脂封止型ICの断面図である。タブ2上に載置され
たモノリシックICチップ10表面および金製ボンディ
ングワイヤ4aの該チップ1に近接した部分上に、 (a)両末端ジメチルビニルシロキシ基封鎖メチルフェ
ニルシロキサン・ジメチ ルシロキサン共重合体(粘度2000 C,11,)          100部(b)両末
端トリメチルシロキシ基封鎖メチルハイドロジエンポリ
シロキザン (粘度20c、p、>      3.0部(C)アリ
ルトリメトキシシラン2.0部((1’)塩化白金酸と
ジビニルテトラメチルジシロキザンの錯塩 白金原子として組成物全体の5゜ Oppmとなるような量 (e)アルミニウムアセチルアセトネート0、1部 からなる付加反応硬化型シリコーンゴム組成物[ケイ素
原子結合水素原子と(a)成分中のビニル基のモル比は
2:1である]を滴下し、100℃に10分間保って硬
化させた後、金製ボンディングワイヤ4aの残部と外部
接続用リード線7のインナ一部分とともに、市販の封止
用エポキシ樹脂6aにより封止成形されている。
上記シリコーンゴム組成物が硬化してできたシリコーン
ゴム115aは、モノリシックICチップ1の表面と金
製ボンディングワイヤ4aの該ICチップ1に近接した
部分を接着状態で被覆するとともに、その上を被覆する
封止用エポキシ樹脂6aと強固に接着して一体化してい
る。この樹脂封止型ICは、ヒートサイクルテストに供
したときに、サイクル数1500回でも金製ボンディン
グワイヤ4aが断線することがなく、熱衝撃テストに供
したときに、サイクル数600回でも金製ボンディング
ワイヤ4aが断線することがなく、放熱用シリコーンコ
ンパウンドを塗布して熱疲労テストに供しても金製ボン
ディングワイヤ4aが断線することがなかった。
〈比較例1〉 第4図は、従来のワイヤボンディング方式の樹脂封止型
■Cの一例の断面図である。
タブ2上に載置された、モノリシックICチップ1の表
面および金製ボンディングワイヤ4aの該チップ1に近
接した部分上に、従来の付加反応硬化型シリコーンゴム
組成物である、実施例1の(a>成分100部、(b)
成分3.0部および(d )成分が白金原子として、組
成物全体の5.oppmとなるような量のみからなる付
加反応硬化型シリコーンゴム組成物を滴下し、100℃
に10分間保って硬化させた後、金製ボンディングワイ
ヤ4aの残部と外部接続用リード線7のインナ一部分と
ともに、市販の封止用エポキシ樹脂6aにより封止成形
さ−15、− れている。
上記シリコーンゴム組成物が硬化してできたシリコーム
ゴム層5aは、モノリシックICチップ1の表面と金製
ボンディングワイヤ4aの該ICチップ1に近接した部
分を、わずかに接着した状態で被覆するとともに、その
上を被覆する封止用エポキシ樹脂6aと一見密接してい
るが、顕微鏡で観察すると微細な隙間があり接着してい
ない。
この樹脂封止型ICは、ヒートサイクルテストに供した
ときにサイクル数200回で金製ボンディングワイヤ4
aが断線し、熱衝撃テストに供したときにサイクル数2
0回で金製ボンディングワイヤ4aが断線し、放熱用シ
リコーンコンパウンドを塗布して熱疲労テストを供した
ときにシリコーンゴム層5aが該シリコーンコンパウン
ドから浸透してきたシリコーンオイルにより、膨潤して
金製ボンディングワイヤ4aが断線した。
〈実施例2〉 第2図は、本発明の一実施例の粉体状エポキシ樹脂で封
止したSIP型ハイブリッドICの断面図である。セラ
ミック基板8上にモノリシックICチップ1が載置され
、該ICチップ1が金製ボンディングワイヤ4aにより
、該基板8上に印刷されたアルミニウム膜回路(図示せ
ず)を介して、外部接続用リード線7に電気的に接続さ
れたハイブリッドICを、 (a)ジメチルビニルシロキサン単位8゜0モル%、ジ
メチルシロキサン単位1 2モル%および5i04/2単位、80モル%からなる
シリコーンレジン 100部(b)両末端トリメチルシ
ロキシ基封鎖メチルハイドロジエンポリシロキサン (粘度20C,D、)      6.0部(0)塩化
白金酸とジビニルテトラメチルジシロキサンの錯塩 白金原子として組成物全体の5゜ 0 ppmとなるような量 からなる付加反応硬化型シリコーンレジン組成物[ケイ
素原子結合水素原子と(a )成分中のビニル基のモル
比は5:1である]中に浸漬し、引き上げて120℃に
5分間保って硬化させたものを市販の粉体状エポキシ樹
脂により封止成形してできている。
上記シリコーンレジン組成物が硬化してできたシリコー
ンレジン層5bは、セラミック基板8上のモノリシック
ICチップ1表面と側面、金製ボンディングワイヤ4a
セラミック基板8の残余部分および外部接続用リード線
7のインナ一部分を接着状態で被覆するとともに、その
上を被覆する封止用エポキシ樹脂6aと強固に接着して
一体化している。この樹脂封止型ハイブリッドICにつ
いて、PCT (121℃、2気圧>100時間実施し
た後、電気特性を測定したところ、リーク電流は初期値
の1μAのままであった。PCT(121℃、2気圧)
250時間実施後も同様であった。
PCT100時間実施後、PC7250時間実施後とも
に、モノリシックICチップ1表面上のアルミ配線回路
は、腐食も断線もしていなかった。
〈比較例2〉 第5図は、従来の粉体状エポキシ樹脂で封止したSIP
型ハイブリッドICの一例の断面図である。
セラミック基板8上にモノリシックICチップ1が載置
され、該ICチップ1が金線ボンディングワイヤ4aに
より、該基板上に印刷されたアルミニウム膜回路(図示
せず)を介して、外部接続用リード線7に電気的に接続
されたハイブリッドICを、実施例2の(a)成分10
0部、(b)成分1.2部および(C)成分が白金原子
として、組成物全体の5.0ppmとなるような量から
なる付加反応硬化型シリコーンレジン組成物[ケイ素原
子結合水素原子と(a)成分中のビニル基のモル比は1
;1である]中に浸漬し、引き上げて120℃に5分間
保って硬化されたものを市販の粉体状エポキシ樹脂によ
り封止成形、してできている。
上記シリコーンレジン組成物が硬化してできたシリコー
ンレジン層5bは、セラミック基板8上のモノリシック
ICチップ1の表面と側面、金線ボンディングワイヤ4
a1セラミツク基板8の残余部分および外部接続用リー
ド7のインナ一部分をわずかに接着状態で被覆するとと
もに、その上を被覆する封止用エポキシ樹脂6aと一見
密接はしているが、顕微鏡で観察すると微細な隙間があ
り接着していない。
この樹脂封止型ハイブリッドICについて、PCT (
121℃、2気圧)100時間実施した後、電気特性を
測定したところリーク電流が著しく増大して、100μ
A以上になった。またモノリシックICチップ表面のア
ルミ配線回路の一部が腐食し、断線した。
〈実施例3〉 第3図は、本発明の一実施例の溶液状フェノール樹脂で
封止した、DIP型ハイブリッドICの断面図である。
セラミック基板8の両面にモノリシックICチップ1が
載置され、該ICチップ1がアルミ製ボンディングワイ
ヤ4bにより該基板上に印刷されたアルミニウム膜回路
(図示せず)を介して、外部接続用リード線に電気的に
接続されたハイブリッドICにおいて、該ICチップ1
およびアルミ製ボンディングワイヤ4b上に、 (a)両末端ジメチルビニルシロキシ基封鎖ジメチルポ
リシロキサン (粘度4000c、p、>    100部(b)両末
端トリメチルシロキシ基封鎖メチルハイドロジエンポリ
シロキサン (粘度20c、p、)      0.5部(C)塩化
白金酸のジビニルテトラメチルジシロキサン錯塩 白金原子として、組成物全体の5゜ o ppmとなるような量 (d )γ−メタクリロキシプロピルトリメトキシシラ
ン       2.0部 からなる付加反応硬化型シリコーンゴム組成物[ケイ素
原子結合水素原子と(a )成分中のビニル基のモル比
は4:1である]を滴下し、150’Cに1分間保って
硬化させた後、外部接続用リード線7の一部とともに、
市販の封止用の溶液状フェノール樹脂により封止成形さ
れている。
上記シリコーンゴム組成物が硬化してできたシリコーン
ゴム層5aは、セラミック基板8上のモノリシックIC
チップ1の表面、アルミ製ボンディングワイヤ4bおよ
び外部接続用リード線7の一部およびセラミック基板両
面の該ICチップ1の周辺部を接着状態で被覆するとと
もに、その上を被覆する封止用フェノール樹脂6bと強
固に接着して一体化している。
この樹脂封止型ハイブリッドICについて、PCT (
121℃、2気圧)を150時間実施した後、電気特性
を測定したところリーク電流は初期値の1μAのままで
あった。また、モノリシックICチップ1上のアルミ配
線回路、アルミ製ボンディングワイヤ4bとともに、腐
蝕も断線もしていなかった。
〈比較例3〉 第6図は、従来の溶液状フェノール樹脂で封止したDI
P型ハイブリッドICの断面図である。セラミック基板
8の両面にモノリシックICチップ1が載置され、該I
Cチップ1がアルミ製ボンディングワイヤ4bにより、
該基板8上に印刷されたアルミニウム膜回路(図示せず
)を介して、外部接続用リード線7に電気的に接続され
たハイブリッドICにおいて、該ICチップ1およびア
ルミ製ボンディングワイヤ4b上に実施例3の(a ’
)成分100部、(b)成分0.125部、(,0)成
分が白金原子として、組成物全体の5.0ppmとなる
ような量からなる付加反応硬化型シリコーンゴム組成物
[ケイ素原子結合水素原子と<a >成分中のビニル基
のモル比は1:1である]を滴下し、150℃に1分間
保って硬化させた後、外部接続用リード線7の一部とと
もに市販の封止用の溶液状フェノール樹脂により封止成
形されている。
上記シリコーンゴム組成物が硬化してできたシリコーン
ゴム層5aは、セラミック基板上8のモノリシックIC
チップ1の表面、アルミ製ボンディングワイヤ4b、セ
ラミック基板8両面の該ICデツプ1の周辺部をわずか
に接着状態で被覆するとともに、その上を被覆する封止
用フェノール樹脂6bと、−見密接はしているが、顕微
鏡で観察すると微細な隙間があり接着していない。
この樹脂封止型ハイブリッドICについて、PCT (
121℃、2気圧)を150時間実施した後、電気特性
を測定したところリーグ電流が著しく増大して100μ
A以上になった。また、モノリシックICチップ1表面
のアルミ配線回路とアルミ製ボンディングワイヤの4b
一部が腐蝕し、断線していた。
[発明の効果] 本発明の樹脂封止型半導体装置は、硬化シリコーン層が
半導体チップ表面および導電部材の少なくとも該チップ
に近接した部分を接着被覆すると同時に、その上を被覆
する封止用樹脂と接着一体化しているので、繰り返しヒ
ートサイクルや熱衝撃にさらしたり、通電断続を繰り返
したり、長時間加熱加圧下においてもボンディングワイ
ヤ等の導電部材が断線や破損しにくく、封止用樹脂が破
壊されにくく、耐湿性、耐腐蝕性、応力緩和性にすぐれ
ているという特徴を有する。
【図面の簡単な説明】
第1図は、本発明の一実施例の樹脂封止型ICの断面図
であり、第2図は、本発明の一実施例の粉体状エポキシ
樹脂で封止した、SIP型ハイブリッドICの断面図で
あり、第3図は、本発明の一実施例の溶液状フェノール
樹脂で封止したDIP型ハイブリッドICの断面図であ
り、第4図は従来の樹脂封止型ICの一例の断面図であ
り、第5図は従来の粉体状エポキシ樹脂で封止した、S
IP型ハイブリッドICの断面図であり、第6図は従来
の溶液状フェノール樹脂で封止したDIP型ハイブリッ
ドICの一例の断面図である。 1 ・・・・・・モノリシックICチップ2 ・・・・
・・タブ 3 ・・・・・・ポンディングパッド 4a・・・・・・金製ボンディングワイヤ4b・・・・
・・アルミ製ボンディングワイヤ5a・・・・・・シリ
コーンゴム層 5b・・・・・・シリコーンレジン層 6a・・・・・・封止用エポキシ樹脂 6b・・・・・・封止用フェノール樹脂7 ・・・・・
・外部接続用リード線 8 ・・・・・・セラミック基板 特許出願人  トーレ・シリコーン株式会社第1図 第2図 第3図 第4図

Claims (2)

    【特許請求の範囲】
  1. (1)半導体チップが導電部材により外部接続用リード
    線に電気的に接続された樹脂封止型半導体装置において
    、半導体チップ表面および導電部材の少なくとも半導体
    チップに近接した部分が、硬化シリコーン層により接着
    被覆され、該硬化シリコーン層がその上を被覆する封止
    用樹脂と接着一体化していることを特徴とする樹脂封止
    型半導体装置。
  2. (2)導電部材がボンディングワイヤである特許請求の
    範囲第1項記載の半導体装置。
JP62101638A 1987-04-24 1987-04-24 樹脂封止型半導体装置 Expired - Lifetime JP2608407B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62101638A JP2608407B2 (ja) 1987-04-24 1987-04-24 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62101638A JP2608407B2 (ja) 1987-04-24 1987-04-24 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JPS63268261A true JPS63268261A (ja) 1988-11-04
JP2608407B2 JP2608407B2 (ja) 1997-05-07

Family

ID=14305930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62101638A Expired - Lifetime JP2608407B2 (ja) 1987-04-24 1987-04-24 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JP2608407B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5097317A (en) * 1989-09-08 1992-03-17 Mitsubishi Denki Kabushiki Kaisha Resin-sealed semiconductor device
JP2014116409A (ja) * 2012-12-07 2014-06-26 Denso Corp 電子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59158531A (ja) * 1983-02-28 1984-09-08 Sanken Electric Co Ltd 半導体素子の表面安定化法
JPS60130149A (ja) * 1983-12-16 1985-07-11 Seiko Instr & Electronics Ltd Icパツケ−ジ
JPS60210855A (ja) * 1984-04-03 1985-10-23 Hitachi Chem Co Ltd 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59158531A (ja) * 1983-02-28 1984-09-08 Sanken Electric Co Ltd 半導体素子の表面安定化法
JPS60130149A (ja) * 1983-12-16 1985-07-11 Seiko Instr & Electronics Ltd Icパツケ−ジ
JPS60210855A (ja) * 1984-04-03 1985-10-23 Hitachi Chem Co Ltd 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5097317A (en) * 1989-09-08 1992-03-17 Mitsubishi Denki Kabushiki Kaisha Resin-sealed semiconductor device
JP2014116409A (ja) * 2012-12-07 2014-06-26 Denso Corp 電子装置

Also Published As

Publication number Publication date
JP2608407B2 (ja) 1997-05-07

Similar Documents

Publication Publication Date Title
JP2585006B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPS6314499B2 (ja)
CN102779795A (zh) 半导体装置及半导体装置的制造方法
JP3663120B2 (ja) 自動車用エンジンコントロールユニットの実装構造及び実装方法
JP2009542007A (ja) セラミックmcmのc4の保護のための新規な再加工可能なアンダーフィル
US5215801A (en) Silicone resin electronic device encapsulant
JPH0412027B2 (ja)
KR0157844B1 (ko) 수지봉지형 반도체장치 및 제조방법
JP2004315688A (ja) 半導体用接着フィルム、半導体装置、及び半導体装置の製造方法。
Bolger et al. Die attach in Hi-Rel P-Dips: Polyimides or low chloride epoxies?
EP0469614B1 (en) Flip-chip semiconductor device
JP2701045B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP5274744B2 (ja) フィルム状接着剤及びこれを用いた半導体装置
JP3417247B2 (ja) 樹脂封止型電子装置の製造方法
JPS63268261A (ja) 樹脂封止型半導体装置
TW540131B (en) Mask sheet for assembly of semiconductor device and assembling method of semiconductor device
JP2000290471A (ja) 封止用樹脂組成物
JPH01143346A (ja) 半導体装置
JPS62281434A (ja) チツプキヤリアパツケ−ジ
WO2011158468A1 (ja) 半導体装置およびその製造方法
KR19990036775A (ko) 봉입 재료 및 그를 사용한 리드-온-칩 구조 반도체 장치
TWI273686B (en) Chip-on-glass package of image sensor
JPH09199518A (ja) 半導体装置
JPH0239443A (ja) 半導体装置
WO2002043136A1 (fr) Procede de revetements de pieces electroniques

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080213

Year of fee payment: 11