JPH0412027B2 - - Google Patents

Info

Publication number
JPH0412027B2
JPH0412027B2 JP1093259A JP9325989A JPH0412027B2 JP H0412027 B2 JPH0412027 B2 JP H0412027B2 JP 1093259 A JP1093259 A JP 1093259A JP 9325989 A JP9325989 A JP 9325989A JP H0412027 B2 JPH0412027 B2 JP H0412027B2
Authority
JP
Japan
Prior art keywords
chip
substrate
space
polymer
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1093259A
Other languages
English (en)
Other versions
JPH0216756A (ja
Inventor
Jooji Amiin Josefu
Resurii Butsuchiwarutaa Suteibun
An Kobatsuku Kyarorin
Jon Parumaa Maikeru
Adamusu Hoo Peiji
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0216756A publication Critical patent/JPH0216756A/ja
Publication of JPH0412027B2 publication Critical patent/JPH0412027B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。
Ａ 産業上の利用分野 Ｂ 従来技術 Ｃ 発明が解決しようとする問題点 Ｄ 問題点を解決するための手段 Ｅ 実施例 Ｆ 発明の効果 Ａ 産業上の利用分野 本発明は、電子アセンブリに関し、さらに具体
的には、製造コストが著しく減少し、電子相互接
続部の信頼性が改良され、アセンブリ内の電子部
品の環境的アイソレーシヨン（分離）が改良され
た改良集積回路（IC）チツプ・パツケージ構造
体に関連する。
Ｂ 従来技術 集積回路チツプのような、電子デバイスは一般
に個別のデバイス、そしてパツケージ当り１チツ
プとして、もしくはマルチチツプ・パツケージの
一部としてパツケージされている。各パツケージ
は汎用デイジタル・データ処理システムのような
コンピユータ・システムのための組立てブロツク
をなすことができる。
計算システムの製造コストの主要部分は集積回
路チツプをパツケージするのに使用される構造に
ある。コンピユータ・システムのコストの著しい
減少は、パツケージの物理的方法の減少、パツケ
ージを製造するのに使用される材料の量及びコス
トを、必要とされる構造上の支持、環境上のアイ
ソレーシヨン及びアセンブリの信頼性を与えるの
に必要な最小の値に減少することによつて減少さ
れる。
モジユールと呼ばれる通常使用されているIC
パツケージは、回路パターンを含むセラミツク、
ガラス−セラミツクもしくはポリマのようなパツ
ケージ用基板から製造されている。１つもしくは
それ以上のICチツプは、ICの活性面即ちデバイ
ス形成表面が基板と向い合つて位置付けられるよ
うにして、はんだマウンドによりフリツプ・チツ
プ構造で基板上に取付けられている。ICは回路
パターンに電気的に接続される。ICは、たとえ
ば注型アルミニウムもしくは型押しアルミニウ
ム・キヤツプのようなハーメチツク・シール・キ
ヤツプで覆われている。キヤツプは代表的な場合
はパツケージ用基板の側面に係合するように封止
され、チツプを囲うスペースは窒素のような不活
性雰囲気で充満されていて、チツプ及び基板を腐
食したり、ICの電気的特性の劣化を生じる環境
中の要素からチツプを分離している。
互に向き合うICチツプの表面とパツケージ用
基板は露出したもしくは薄い絶縁層によつて覆わ
れた導体パターンを有し、絶縁層はバイア孔を有
し、その中を導体パターンが貫ぬいて、チツプも
しくはパツケージ用基板の表面のコンタクト・パ
ツドと電気的に接続されている。これ等の表面上
の薄いパツシベーシヨン層は、たとえばこれ等の
表面を広範囲の温度変動及び化学的処理にさらす
処理段階によるピンホール及び微細はひび割れを
有することがある。又、バイア孔では、バイア孔
に詰められる導体材料とバイア孔の縁の間にすき
間があると、チツプもしくはパツケージ用基板内
の導体が露出される場合がある。チツプもしくは
パツケージ用基板内もしくは上の導体は代表的に
は、たとえば、銅、アルミニウム及びその合金並
びに他の金属の材料から形成されるが、これ等の
材料は水蒸気及び酸素のような雰囲気の成分に露
出すると腐食する。腐食は導線の固有抵抗を増大
し、導線を電気的に遮断する。さらに、はんだマ
ウンドとコンタクトの電気的結合部の腐食ははん
だマウンドとコンタクトの間に高い接触抵抗を生
じ、この結合部で電気的遮断を生じる。
上述したような、ハーメチツク・シール・キヤ
ツプでICを密封する方式は、一般に気密性に優
れているが、キヤツプ内に不活性ガスを入れる空
間があるため、一般にパツケージの寸法が大きく
なり、また一般に製造が厄介である。キヤツプ材
と密封材の接着が十分でない時は、熱処理期間の
膨張、収縮によつて密封が破れ、その場合は上述
したような腐食の問題が生じる。特に、パツケー
ジの製造時には、ナトリウム、カリウム、塩素、
弗素のイオン及び他のハロゲン化合物のイオンの
ようなイオン性の汚染物を含む化学薬品にされ
る。キヤツプの密封が完全でない場合は、これら
のイオンによりデバイスの特性が劣化したり、電
気的に分離されていなくてはならない導体間に導
電路が生じたりする危険がある。
一方、環境上の分離を与えるための別の簡単な
手段として、ポリマ材料が従来の電子装置に使用
されている。
米国特許第4238528号はパツケージ用基板上に
フリツプ・チツプ構造で取付けられた半導体チツ
プより成る構造を開示している。はんだマウンド
がチツプと基板間に存在して、これ等を電気的に
相互接続している。チツプの活性表面、はんだマ
ウンド及びその上にチツプが取付けられるパツケ
ージ用基板の表面は溶剤を含む液体ポリマから形
成される熱可塑性ポリマ材料で被覆されている。
この被覆はチツプの周辺で、IC及び基板間のス
ペースを封止していない。液体のポリマ溶液は90
％以上の溶剤を有するので、硬化後は、チツプと
基板間のスペースの大部分は空所になる。この共
形的に被覆された熱可塑性層は薄く、約２×10-3
cmから数Ａの厚さでありチツプと基板間のスペー
スを充填することはない。
従来技術の文献は、従来技術の構造を形成する
のに使用するポリマ材料のイオンの含有量につい
ては論じていないが、電子デバイスの封止に使用
されるポリマ材料は高いイオン含有量を有しては
いけないことが一般に知られている。移動するイ
オンは電子デバイスの特性を劣化する。本発明の
構造はイオンの含有量が少ないポリマ材料を含
み、約50ppm以下のイオンの汚染物を含んでい
る。
ポリマの被覆は水蒸気のような環境中の成分に
よつて膨潤し、イオンの汚染物が浸透しやすいこ
とが知られている。従つて、上記米国特許第
4238528号の薄い共形的熱可塑性層は環境からの
分離を十分に与えることができない。環境からの
分離の補強は本発明の改良パツケージ構造によつ
て与えられる。これによると、パツケージ基板上
に、フリツプ・チツプ構造で取付けられたICチ
ツプはほとんど溶剤を含まない液体ポリマから形
成されたポリマ材料で被覆されて、ICの周辺で
ICと基板間のスペースを密封している。本発明
の構造は、溶剤をベースとする液体ポリマから形
成された従来技術の構造体に使用した共形的な被
覆と比較して、かなり改良された環境上の分離特
性を与える。
基板上にICサツプがフリツプ・チツプ構造を
なして取付けられているアセンブリ中では、通常
ICと基板は異なる熱膨張係数（TCE）を有する。
通常ICデバイスはTCEが2.5×10-6／℃の単結晶
シリコンから形成され、基板はたとえば、TCE
が5.8×10-6／℃のアルミナから形成されている。
動作時に、ICデバイスが熱を発生し、この熱が
はんだの結合部を通して伝わるのでデバイスと支
持基板の両方に温度の変動を生ずる。従つてデバ
イスと基板はTCEの差により、又温度の変動に
よつて異なる量だけ膨張及び収縮する。これによ
つてICの活性面上のコンタクト・パツドと基板
上のパツド間の電気的接続部に応力が加わる。
基板上にフリツプ・チツプ構造をなすICチツ
プを有する代表的モジユールでは、チツプのＩ／
Ｏ端子はC4コネクタと呼ばれるはんだマウンド
によつて基板の表面上の導電性パツドに電気的に
接続されている。
驚くべきことに、本発明の構造体は環境からの
分離の外に、ICチツプと基板パツド間に結合さ
れたC4コネクトの寿命を増強することが判明し
た。
米国特許第4604644号はフリツプ・チツプ構造
をなして基板上に、ICチツプが電気的に接続さ
れたアセンブリを開示している。チツプ及び基板
間にははんだ接続部のアレイが配置されている。
チツプと基板間のスペースにポリマ材料を充填す
ることによつて、C4の寿命が増強されている。
ポリマ材料は90％以上の溶剤を含む、溶剤をベー
スとする重合化可能な樹脂として付着されてい
る。液体ポリマが硬化された後、硬化された材料
中には一般にボイドが残される。それは液体ポリ
マの溶液が大部分溶剤より成るからである。硬化
したポリマは周囲の水蒸気を通す。従つて、硬化
材料中のボイド及び内部のはんだ接続部を囲む大
きな中央のスペースは環境と平衡するようにな
り、その中に水を蓄え、従つてデバイスを腐食及
び劣化する。
従つて、この米国特許第4604644号の構造体は
代表的には、外部環境中の水蒸気のような成分か
らチツプを分離する封止用金属キヤツプと関連し
て使用される必要がある。
従来技術の基板上の電子デバイスを覆うもしく
は電子デバイスと基板間にあるポリマ材料は溶剤
をベースとする液体から、一般に加熱して溶剤を
駆逐し、液体のポリマを硬化して形成されてい
る。除去される溶剤は硬化ポリマ中にガイドを残
す。本発明の構造体は、硬化後にほとんどボイド
のないポリマ材料を形成する。溶剤を使用しない
液体ポリマから形成されるポリマ材料を含む。ポ
リマ材料は、水蒸気のような環境の腐食成分で膨
潤する。ボイドはこれ等の腐食性成分が溜る場所
を与える。さらに本発明の構造体に使用されるポ
リマ材料は高い架橋結合密度を有する。架橋結合
密度が高いほど、与えられる環境からの分離度は
高くなる。それは環境から材料を通して移動する
成分が少なくなるからである。
Ｃ 発明が解決しようとする問題点 本発明の目的は、フリツプ・チツプ構造をなし
てパツケージ基板上に取付けられたICチツプが
溶剤を含まない液体のポリマから形成されたポリ
マ材料によつて外部環境から分離された改良IC
パツケージを与えることにある。このポリマ材料
は、チツプと基板を被覆し、チツプの周辺でチツ
プ及び基板を封止し、腐食性で有害な成分が、
IC及びパツケージ基板の表面に接触することが
防止される。
本発明の他の目的は、表面被覆ポリマ材料と、
チツプ及び基板間のスペースを充填する、実質上
溶剤を含まない液体ポリマから形成されるポリマ
材料とを含む、ICが基板上にフリツプ・チツプ
構造で取付けられた改良ICパツケージを与える
ことにある。
本発明の他の目的は、ICチツプと基板が電気
的に相互接続され、ICチツプがポリマ材料で被
覆されて、はんだマウンドの寿命が増強されたフ
リツプ・チツプ・アセンブリを与えることにあ
る。
Ｄ 問題点を解決するための手段 本発明に従えば、電子デバイスがフリツプ・チ
ツプ構造で基板上に取付けられた改良電子デバイ
ス・パツケージ構造体が与えられる。これ等の構
造体は、該構造体の電気的活性素子を外部環境中
の成分から分離して、構造体の信頼性を増強する
ポリマ材料を含む。これ等の構造体の形成に使用
されるポリマ材料はほとんどボイドがなく、ほと
んど溶剤を使用しない液体ポリマから形成され
る。
本発明に従えば、フリツプ・チツプ構造をなし
て、パツケージ用基板上に取付けられている電子
デバイスが、少なくともデバイスの周辺部でデバ
イスと基板間のスペースを少なくとも封止するポ
リマ材料によつて外部環境から分離され、ICと
基板間のスペースが環境中の腐食性で劣化性の成
分から分離された改良ICパツケージが与えられ
る。
本発明の構造体の特定の態様では、ICと基板
間のスペースを、高い架橋結合密度のイオンをほ
とんど含まない、ほとんどボイドのないポリマ材
料で充填することにより、環境からの分離が増強
される。
本発明の構造体の他の特定の態様では、電子デ
バイスは、デバイスと基板を電気的に相互接続す
るはんだマウンドによつて、フリツプ・チツプ構
造として基板上に取付けられる。はんだマウンド
の寿命は、少なくともデバイスと基板間のスペー
スを封止する、ポリマ材料によつて、チツプと基
板を被覆することによつて増強される。
本発明によれば、パツケージの製造コスト及び
物理的寸法を減少でき、しかも高い封止効果を実
現できる。
次に、本発明と対比するために、第２図を参照
して、代表的な従来のモジユールを詳細に説明す
る。
Ｅ 実施例 第１図は集積回路ICチツプ４及び基板１２か
ら形成された本発明の実施例のモジユール４２を
示している。ICチツプは裏面１４と、複数の入
力／出力（Ｉ／Ｏ）端子８が設けられた活性面６
とを有する。このＩ／Ｏ端子８はICチツプの表
面内及び表面上にある導体パターン（図示せず）
に電気的に接続されている。導電性のコンタク
ト・パツド１０が活性面６上に形成されていて、
Ｉ／Ｏ端子８と電気的に接続されている。基板１
２は代表的には、セラミツク、ガラス・セラミツ
ク、ポリマ等で形成されている。基板１２は代表
的には、その中に、線１８によつて表わされた多
層導体パターンを有する。導体パターン１８は基
板１２の第１の表面２０上の端子１６に電気的に
接続されている。導体パターン１８は基板１２の
第２の表面２４上の端子２２に電気的に接続され
ている。導体パターンは一般に表面２０及び２４
上の端子を電気的に接続でき、表面２０上の端子
を表面２４の端子に電気的に接続する。コンタク
ト・パツド２６は端子１６と電気的に接続するよ
うに基板１２の表面２０上の形成されている。電
気的相互接続手段２８はICチツプ４上のコンタ
クト・パツド１０と基板１２上のコンタクト・パ
ツド２６間に位置付けられている。
電気的相互接続手段２８ははんだマウンドでよ
く、はんだの場合、コンタクト・パツド１０及び
２６は例えばAu、Ag及びNiのようなはんだと湿
潤可能な表面を有する。
一般に知られている方法で、はんだマウンド２
８はコンタクト・パツド１０及び２６間にはんだ
結合され、チツプ１４を基板１２に電気的に相互
接続している。米国特許第3401126号及び第
3429040号はICチツプを基板にフエイス・ダウン
結合するC4技術を詳細に説明している。
コンタウト・パツド３２は基板１２の第２の表
面２４上に形成されていて、端子２２と電気的に
接続されている。ピン３０はコンタウト・パツド
３２に電気的に接続されていて、基板１２の第２
の表面２４からこの表面と垂直方向に外側に延び
ている。ピン３０はモジユール４２と電気的に接
続する手段を与えている。ピン３０は代表的な場
合、印刷回路ボード上のソケツト中に挿入する
か、ピン端３４をボンドの導電パツドにはんだ付
けすることによつて表面装着される。
第１図ははんだマウンド２８によつて基板１２
に電気的に相互接続されているチツプ４を示して
いる。チツプと基板を電気的に相互接続するには
熱圧縮ボンドのような他の手段も使用できる。
本発明の特徴は、被覆用ポリマ材料４４でチツ
プ４と基板１２の間の空間を密封している点であ
る。被覆ポリマ材料４４はチツプ４の裏面１４と
チツプ４の周辺端４６を越える基板１２の上部表
面２０を共形的に覆つている。材料４４はチツプ
の側面４８を覆つて、チツプ４の周辺でチツプ４
と基板１２間のスペースを封止している。好まし
い実施例においては、被覆用ポリマ材料はチツプ
４の裏面１４及びチツプ４の周辺端４６を越える
基板１２の第１の表面２０を全面的に覆つている
が、ポリマ材料は第２図に示したようにチツプ４
の周辺で、チツプ４及び基板１２間のスペースを
封止するのに十分な領域に制限することができ
る。第１図及び第２図において、共通の参照番号
は同じものを表わしている。チツプの周辺でスペ
ースを封止するためには、ポリマ材料はチツプの
周辺で、チツプと基板間の距離よりも厚いことが
好ましい。
第１図に示した共形的被覆を形成する場合に
は、室温でチツプ４の裏面１４上及び基板１２の
第１の表面２０上に液体のポリマ材料を付着す
る。液体ポリマはチツプ４の裏面１４と基板１２
の第１の表面２０を濡らすことができ、且つこれ
等の表面上を容易に流れることができる程度に低
い粘性を有さなければならない。高温高圧でDIP
パツケージをカプセル封止するのに一般に使用さ
れているトランスフア成形ポリマは不適当であ
る。それはこのポリマがチツプ及び基板上を容易
に流れず、チツプの裏面と基板の表面を共形的に
覆うことができないからである。これに対して、
本発明で使用される液体ポリマは容易に流れて、
チツプ及び基板を共形的に覆うことができる。そ
の後、アセンブリは加熱されて、液体ポリマが硬
化及び架橋結合され、第１図の最終形状の被覆ポ
リマ材料４４が形成される。
本発明の実施にとつて有用な被覆用ポリマ材料
は次の特性を有することがより好ましい。(1)Cl、
Ｆ、Na、Ｋ及び他のハロゲン化合物のイオンの
ようなイオン性の汚染物の濃度が約50ppm以下で
ある。(2)共形的に被覆すべき表面を容易に濡らす
ことができる。(3)硬化した時に、その高い架橋結
合密度によつて、湿気及び化学薬品による浸透に
優れた抵抗性を示す。(4)硬化した時に、被覆した
表面に付着する。(5)ガラス転移温度が高い。
本発明の構造体を構成するための被覆用ポリマ
材料として有用な、好ましい液体ポリマ材料は、
硬化後にほとんどボイドのないポリマを形成し、
被覆した表面に付着する、ほとんど溶剤を含まな
い液体ポリマである。
被覆用材料はまた、デバイスと基板に十分マツ
チしたTCEを有して、構造体の熱サイクルによ
る被覆用材料のひび割れを十分に避けることがで
きること、及び基板、、デバイス及び被覆材料間
のTCEの不一致によつて生じるひび割れを避け
るに十分高いたわみ強さを有することが好まし
い。
本発明の実施に有用な被覆用ポリマ材料の例
は、２成分の黒色の液体エポキシ／無水物系のも
のである、デクスター・ハイゾル社（Dexter
Hysol）によつて販売されているES4322である。
この材料は、熱膨張係数の低い（40−140℃で
TCE＝21−26×10-6／℃、190−220℃で90−100
×10-6／℃）充填系である。この熱膨張の低さ
は、相対的に高いたわみ強さ（15000psi）と協同
して、カプセル封止体の耐熱性を増強する。加水
分解可能な塩素の量は20ppm以下であり、カリウ
ム、鉄及びナトリウムのレベルは夫々15ppm、
15ppm及び7ppm以下である（ハイゾル（Hysol）
社資料より抜粋）。ES4322は推賞成分Ａ／Ｂ比が
１／１で混合されたものである。この化学量論的
混合比における、樹脂の粘度は5000乃至7000cps
である。対応するゲル化時間は120℃で11乃至15
分である。150℃で６時間のポスト硬化が行われ
る。
この材料が選択されたのは、応力のパホーマン
スに関する信頼性が優れているためである。この
材料は1500時間にわたる3000サイクルの熱サイク
ル試験で十分な信頼性を示した。イオン不純物の
濃度が低く、湿気、溶剤及び熱的刺激に対する抵
抗性が良好であるために、この材料はセラミツ
ク・モジユールのための保護被覆としての優れた
候補である。
本発明の構造体の主要機構は、デバイスの裏面
上に付着される被覆、たとえばハイゾル
（Hysol）4322である。本発明の好ましい実施例
では、この材料は露出したチツプの裏面を覆い、
チツプの端を越えて、下方に基板上に向けて延び
ている。この材料はデバイスに対する環境及び機
械的保護を与える。硬化中に、ハイゾル
（Hysol）カプセル封止体は収縮し、チツプ及び
チツプの相互接続部、たとえばはんだマウンドを
圧縮応力のかかつた状態に置く。これによつて相
互接続力がかなり増強され、デバイスの信頼性が
改善される。
動作中にチツプの相互接続部にかかる応力は(1)
温度の変動の大きさ、(2)はんだマウンド・ジヨイ
ントのアレイの中性点、もしくは中心点からの
個々のボンドの距離(3)半導体デバイスと基板の材
料の膨張係数の差に正比例し、はんだボンドの高
さ、即ちデバイスと支持基板間の間隔に反比例す
る。密度を高くしたいために、はんだの端子の直
径を小さくすると、はんだマウンドの高さ全体を
減少しなければならないために、事態はますます
複雑になる。
ハイゾル（Hysol）はエポキシをベースとする
材料である。上述の特性を有する任意のエポキシ
をベースとする材料が、本発明の構造体を製造す
るのに使用できる。
本発明の構造体の製造に有用な液体エポキシ／
無水物をベースとする材料は、室温で液体であ
り、チツプを基板に電気的に相互接続するはんだ
マウンドを溶融するといつた、ICチツプもしく
はパツケージ用基板内の要素を劣化する温度より
低い、約100℃以下の温度で液体である。本発明
の構造体の被覆材料を形成するのに使用されるエ
ポキシ／無水物材料は、硬化した時の材料の熱膨
張係数（TCE）がICチツプと基板のICEにかなり
一致して、硬化した材料のひび割れが防止されな
ければならない。
ポリマ材料のTCEを、その上にポリマ材料が
付着されるICチツプもしくは基板のTCEにより
よく一致するように調整するため、充填剤がポリ
マ材料に添加される。充填剤は、２酸化シリコン
（SiO2）、酸化アルミニウム（Al2O3）、５酸化タ
ンタル（Ta2O5）、炭化シリコン（SiC）、炭化ホ
ウ素（B4C）、炭化タングステン（WC）、窒化シ
リコン（Si3N4）及びリチウム・ナトリウム・シ
リケート化合物のような材料の微細な粉末であ
る。
本発明の構造体を製造するのに有用なエポキシ
をベースとする、液体の被覆ポリマ材料は100％
純粋成分型のものであり、即ち溶剤もしくは他の
揮発性の成分を使用しないで調製できるものであ
る。従つて、この液体が硬化されても、結果のポ
リマ材料の厚さは付着時の液体材料の厚さと略同
じであり、硬化したポリマ材料は、チツプと基板
間のスペースに外部の雰囲気を浸入させることの
できるボイドがほとんどない。
本発明に従つて製造された、エポキシ／無水物
の被覆材料を有する、アルミナ基板上に取付けら
れたシリコン・チツプを含む構造体の場合、被覆
は約50重量％乃至約75重量％の充填剤を含み、被
覆材料のひび割れを避けるに十分なようにチツプ
と基板のTCEを一致させている。シリコンは約
2.5×10-6／℃のTCEを、アルミナは約5.8×
10-6／℃のTCEを有する。
被覆材料のTCEは充填剤の添加によつて調整
できるが、IC、基板及び被覆材料間に残留TCE
の差が存在する。このようなことは、ICチツプ
と基板がかなり異なるTCEと有し、従つて熱サ
イクル中のICチツプと基板間に膨張の差がある、
基板上に取付けられたICチツプの場合に生じる。
アルミナ基板の上に取付けられたシリコン・チツ
プの場合がこれに当てはまる。被覆材料は十分可
燃性があつて、この残留TCEの不一致によるひ
び割れを避けることが好ましい。ポリマ材料のた
わみ強さは柔軟剤を加えることによつて調整でき
る。次に樹脂を柔軟にするためにエポキシ樹脂に
加えるべき変性剤のリストを示す。
(1) アルキル置換無水物 ドデシルコハク酸無水物 アゼライン酸無水物 (2) ポリエステル・ジオール ポリプロピレン・グリコール、ポリテトラメ
チレン・エーテル・グリコール (3) 脂肪酸エポキシブチル・クリシジル・エーテ
ルエポキシ化オレフイン このリストは例にすぎず、これ等に限定される
ものではない。必要な場合には、本発明を実施す
るのに使用される非エポキシ・ベース樹脂に柔軟
剤を加えることができる。
充填されたエポキシ／無水物材料は第１図の構
造体のチツプ４の裏面１４及び基板１２の第１の
表面２０上に付着される。このエポキシ／無水物
材料は驚くべきことに十分低い粘度を有するの
で、チツプの裏面１４と基板の第１の表面２０上
に共形的に被覆されるが、表面張力が十分高いの
で、液体ポリマ材料は基板１２の側面５２から下
方に流れることはない。従つて基板の側面５２の
まわりにダムを与えて、液体ポリマ材料が基板１
２の側面５２から流れ落ちるのを防止する必要は
ない。
すべてのポリマ材料は環境中の水蒸気もしくは
化学薬品をある程度浸透させるので、第１図のモ
ジユール（構造体）４２の外部の成分はポリマ材
料４４を膨潤し、浸透する。本発明の構造体の製
造に使用されるポリマ材料は架橋結合密度が高い
ので、外部環境からの水蒸気もしくは化学薬品で
はほとんど膨潤しない。しかしながらVLSI（超大
型集積）回路に応用する場合には、ICチツプと
パツケージ用基板には、チツプ４の活性面６と基
板１２の第１の表面２０上もしくは近くに細い導
体パターン及び小さなコンタクト・パツドがあ
る。さらに、このような応用では、微細な導体の
線は薄い絶縁材料で一般に覆われている。絶縁材
料の厚さが薄くなると、その中にひび割れもしく
はピン・ホールが生じる確率が高くなる。従つ
て、VLSIの応用では、腐食の可能性が高くなる。
導線の寸法が減少すると、腐食が線の固有抵抗を
増大するか、線を切断する。コンタクト・パツド
の腐食も同じく接触抵抗を増大する。第２図及び
第１図の構造体では、チツプ４と基板１２間には
空のスペースがある。ある期間たつと、この囲ま
れたスペースは外部の環境と平衡するようにな
る。それは被覆材料が水蒸気及び化学剤に浸透性
があるからである。被覆材料４４に使用される材
料の架橋結合が高いと、平衡状態の至る時間は長
くなる。
従つて、第１図及び第２図に示された構造体の
環境からの分離をさらに増大するために、下塗り
即ち板間ポリマ材料がチツプ４と基板１２間のス
ペース略埋めるように付着される。分離を増強す
るために、第１図のモジユール４２のスペース４
１は下塗り、即ち板間材料で充填される。最大の
分離を与えるためには、スペースはほとんどボイ
ドのない材料で充填される。従つてこの板間材料
はICチツプ４の活性面６と基板１２の第１の表
面２０に付着しなければならない。実質的にボイ
ドのない材料で充填するためにも、ICチツプ４
を基板上に塗付けた実施例は本発明の好ましい実
施例である。その後、液体ポリマは毛管現象によ
つて、第１図のチツプ４と基板１２間のスペース
４１中に流れ込む。基板とチツプ間の間隔は代表
的な場合、2.54×10-3cm乃至12.7×10-3cmの程度
であるので、液体ポリマはこの狭いスペース内を
流れるに十分低い粘度を有さなければならない。
本発明の構造体を製造する際の板間材料として
有用な好ましい液体ポリマ材料はICチツプと基
板間のスペースに容易に流込み、硬化後にICチ
ツプと基板間のスペースを実質上充填するほとん
どボイドのないポリマを形成する、ほとんど溶剤
を含まない液体ポリマから形成される。
本発明の構造体を製造するための板間材料とし
て有用な液体ポリマ材料はさらに次の特性を有す
ることが好ましい。液体ポリマは(1)チツプと基板
間のスペースの最小値もしくはチツプと基板を電
気的に相互接続する手段間の最小スペース以下の
メツシユ寸法の粒子が充填されていないか、され
ていて、(2)Cl、Ｆ、Na及びＫのようなイオン汚
染物の濃度が約50ppm未満であり、(3)硬化後に湿
つた表面へ良好に付着し、(4)硬化後の応力が小さ
い。
板間材料のTCEはチツプと基板に十分に一致
して、チツプと基板間を電気的に相互接続する手
段、たとえばはんだマウンド上に加わる応力を避
け、チツプと基板の表面からポリマ材料が分離す
るのを避けることができることが望ましい。
TCEを調整するために、充填剤が板間ポリマ
材料に添加できる。充填されない下塗りの組成が
本発明の構造体のための板間材料としては好まし
いことがわかつた。代表的な場合、通常入手でき
る充填剤の粒子寸法は、2.54×10-3乃至5.08×
10-3cmである。チツプと基板間のスペースは10-2
cmの程度であるから、このような寸法の充填剤は
このような狭いスペース間を流れることができ
ず、下塗りの材料がスペース間を調整するために
は、充填剤はチツプと基板間の間隔より小さく、
チツプと基板を電気的に接続するための手段間の
間隔よりも小さく最大寸法を有することが必要で
ある。
本発明の構造体の板間材料として有用な材料の
例は、1987年９月15日出願の米国特許出願第
096690号に開示されている。この出願明細書はシ
クロ芳香族エポキシド、有機ジカルボキシル酸無
水物及びイミダゾールの酸化アルキレン付加物を
含むシクロ芳香族エポキシド組成と呼ばれる組成
を開示している。有機カルボキシル酸の無水物は
シクロ芳香族エポキシドを硬化するに十分な量存
在する。イミダゾールの酸化アルキレン付加物は
シクロ芳香族エポキシドの硬化を促進するに十分
な量存在する。
この出願明細書においては、これ等の材料は狭
い間隔のビーム・リード間の種々のスペース内
に、圧力によつて反応射出成形処理により強制注
入されている。しかしながら、驚くべきことに、
これ等の材料は圧力を必要としないで毛管現象に
よつて、スペース内を流れることができることが
見出された。
ある応用の場合、溶剤を含まない液状の被覆ポ
リマ材料の性質を調整して、これが電子デバイス
の裏面を共形的に被覆し、デバイスの端を下に基
板を向つて流れ、電子デバイスと基板間のスペー
スへ流れることができることが望ましい。これに
よつて、実質的に溶剤を含まない液体ポリマが１
回で付着され、硬化後、デバイスの裏面を共形的
に覆い、デイバイスと基板間のスペースをデバイ
スの周辺で封止し、デバイスと基板間のスペース
を略充填する。
例 (A) その上にフリツプ・チツプ構造をなしてIC
チツプが取付けられたセラミツクのパツケージ
基板から形成されたアセンブリは、超音波浴中
でイソプロピル・アルコールによつて清浄にさ
れ、IPA中で洗浄され、清潔な窒素流によつて
乾燥された。
このアセンブリに、下塗り用のシクロ芳香族
エポキシドが各チツプの縁に沿つて、ベベル先
端を有するステンレス鋼の針で付着された。こ
の材料は反対側のチツプの端の下に隅肉が認め
られる迄付着された。次にこれ等のモジユール
は20分／80℃で、あらかじめ加熱された炉中で
硬化され、続いて60分／160℃で硬化され、
除々に室温に冷却された。顕微鏡検査の結果、
チツプの端をまわつてセラミツクに沿つて流れ
たエポキシの隅肉中にはクラツクは見られなか
つた。
アセンブリがハイゾル（Hysol）ES4322の
被覆でカプセル封止される前に、各アセンブリ
が窒素で清浄にされ、温かいホツトプレート上
に置かれ、予じめ加熱された。厚さ0.6±0.003
mlのES4322がアセンブリの表面上に平らに施
された（ここで0.60mlは平均表面厚さが、
0.076cmを与えるように計算された体積である。
アセンブリは次に対流炉中で20分／120℃で、
続いて６時間／150℃で硬化され、徐々に室温
迄冷却された。この場合も、視覚検査で欠陥は
認められなかつた。
次に液体ポリマの下塗り及び被覆のための硬
化時の温度勾配の追加の例を示す。
(B) 下塗りカプセル封止の場合 (1) 例(A)のアセンブリを60〜70℃に予じめ加熱
した後、シクロ芳香族エポキシ組成がチツプ
の周辺に材料のはつきりした隅肉が観察され
る迄チツプの下に付着された。次に材料は５
分間、140℃で、続いて２時間、185℃で硬化
された。
(2) 例(A)のアセンブリを80−100℃で予じめ加
熱した後に、シルガード（Sylgard、ダウ・
コーニング（Dow Corning）社製のシリコ
ーン・ゲル）がチツプのまわりにはつきりし
た材料の隅肉が観察される迄チツプの下に付
着された。次に材料は６分間、140℃で硬化
された。
(3) 例(A)のアセンブリを80−100℃で予じめ加
熱した後、ハイゾル（Hysol）455−10（デク
スタ・ハイゾル（Dexter Hysol）社製の未
充填、可燃性エポキシ）がチツプの下のチツ
プの周辺に材料のはつきりした隅肉が観察さ
れる迄付着された。この材料が６時間、150
℃で硬化された。
他の材料に関する値は次の通りである。
(4) ハイゾル（Hysol）405−32（デクスタ・ハ
イゾル（Dexter Hysol）社製の未充填エポ
キシ）： パツケージ予加熱80−100℃ 硬化：６時間、15℃ (5) アミコン（Amicon）3620（エマーソン＆
カミング・グレイス・カンパニー
（Emerson＆Cumiug ａ grace Company）
製付加硬化シリコン・ゴム）： パツケージの予加熱80−100℃ 硬化：３時間、150℃ (6) ダウ・コーニング（Dow Corning）Ｒ−
6102（付加硬化シリコン・ゴム）：パツケージ
予加熱80−100℃ 硬化：３時間、150℃ (C) 共形的封止被覆 (1) 例(A)もしくは例(B)のアセンブリを80−100
℃に予じめ加熱した後、ハイゾル（Hysol）
FP4322（デクスタ・ハイゾル（Dexter
Hysol）社製の高充填エポキシ）が基板及び
チツプの裏面上に略76.2×10-3cm乃至114.3×
10-3cmの厚さに付着され、120℃で20分間、
続いて150℃で６時間硬化される。代替方法
として、150℃で６時間の硬化だけ使用して
も十分である。
(2) ハイゾル（Hysol）CNB435−21（デクス
タ・ハイゾル（Dexter Hysol）社製高充填、
高熱伝導率のポリマ） 硬化：例(1)と同じ (3) ハイゾル（Hysol）FP4401（デクスタ・ハ
イゾル（Dexter Hysol）社製高充填、低
CTEエポキシ）： 硬化：例(1)と同じ (4) フラン（Frane）7704−５（フラン・プロ
ダクツ（Frane Products）社製の高充填エ
ポキシ） 硬化：１時間、165℃もしくは２時間、150℃ ハーメチツク・シール・キヤツプを有する標準
タイプのモジユール及び第２図に示した構造を有
する実験的モジユール間で実験的比較が行われ
た。実験的モジユールは例(A)で説明したとおり、
ハイゾル（Hysol）4322の被覆と板板材料として
の族エポキシ組成を有する。対照グループをなす
標準モジユールはチツプの下にはアモコ
（AMOKO）AI−10（アモコ（Amoko）社の登録
商標）が施されている。これ等の基板には潤滑油
を施した熱キヤツプがかぶせられ、次いでセラミ
ツク基板に密封された。AI−IOは溶剤をベース
とするアミド−イミド・ポリアである。
ハードウエアの２つのグループの主なパツケー
ジに関する問題はモジユールの全体的なはんだマ
ウンドの熱的な疲労特性に対する被覆封止材料の
効果であつた。熱応力が加わる前にハードウエア
について時刻０の電気的読取りを行つた。
２つのグループのモジユールは１時間当り１サ
イクルで−40℃から＋60℃への熱的シヨツクが与
えられ、全部で10サイクルのシヨツクが与えられ
た。次にモジユールに10乃至100℃間で１時間当
り３回の熱的サイクルを与えた。疲労として分類
するために、Ｃ−４相互接続部の電気抵抗の変化
をモニタするため500サイクルのインクレメント
で３点プローブ読取りを行つた。全セルの50％が
モジユール当り少なくとも１つのC4の故障を有
する時に、テストを終えた。初期（時刻０の）抵
抗の読みよりも200ｍオーム以上抵抗が増大した
相互接続体を故障とみなした。各セルのN50及び
関連するシグマ（標準偏差）値を求めて、はんだ
の疲労故障率の累積偏差）値を求めて、はんだの
疲労故障率の累積百分率が計算された。
この実験では、実験グループは対照グループよ
りも67％良好な結果を示した。
ICと基板間に板間材料を使用しないで、ハイ
ゾル（Hysol）4322被覆だけを使用した時に、最
大のはんだマウンド疲労寿命が得られることが判
明した。
ハイゾル（Hysol）4322の厚さは63.5×10-3cm
以下の時に、熱的に誘起される可能性のある応力
が最小になるので好ましいことがわかつた。
Ｆ 発明の効果 本発明に従えば、フリツプ・チツプ構造でパツ
ケージ基板上に取付けられたICチツプが、溶剤
を含まない液体のポリマから形成されるポリマ材
料によつて外部環境から分離された改良ICパツ
ケージが与えられる。
【図面の簡単な説明】
第１図はポリマ材料がICチツプの裏面と基板
の表面をICチツプの周辺で共形的に覆い、ICと
基板間のスペースがICチツプの周辺で封止され
た、基板上にフリツプ・チツプ構成で取付けられ
たICチツプを示す断面図である。第２図はポリ
マ材料がICチツプの周辺に限定された、第１図
の構造体の断面図である。 ４２，５０……モジユール、４……ICチツプ、
６……チツプの活性面、８……Ｉ／Ｏ端子、１０
……パツド、１２……基板、１４……チツプの裏
面、１６……端子、１８……導体パターン、２０
……基板の第１の表面、２２……端子、２４……
基板の第２の表面、２６……パツド、２８……電
気的相互接続手段、３０……ピン、３２……パツ
ド、３４……ピン端、４１……スペース、４４…
…ポリマ材料、４６……チツプの周辺端、４８…
…チツプの側面、５２……基板の側面。

Claims (1)

  1. 【特許請求の範囲】 １ (a) 表面及び裏面を有し、少なくとも前記表
    面上にＩ／Ｏ端子を有する電子デバイスと、 (b) 表面にコンタクト・パツドを有する基板と、 (c) 前記デバイスの前記表面が前記基板の表面と
    向い合うようにして、少なくとも１つの前記
    Ｉ／Ｏ端子を少なくとも１つの前記コンタク
    ト・パツドに電気的に接続する少なくとも１つ
    のはんだ接続体と、 (d) 少なくとも前記電子デバイスと上記基板間の
    スペースの周囲部を封止する、実質上溶剤を含
    まない液体ポリマ被覆とを有するパツケージ構
    造体。
JP1093259A 1988-05-02 1989-04-14 パツケージ構造体 Granted JPH0216756A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US18927788A 1988-05-02 1988-05-02
US189277 1988-05-02

Publications (2)

Publication Number Publication Date
JPH0216756A JPH0216756A (ja) 1990-01-19
JPH0412027B2 true JPH0412027B2 (ja) 1992-03-03

Family

ID=22696665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1093259A Granted JPH0216756A (ja) 1988-05-02 1989-04-14 パツケージ構造体

Country Status (2)

Country Link
EP (1) EP0340492A3 (ja)
JP (1) JPH0216756A (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4999699A (en) * 1990-03-14 1991-03-12 International Business Machines Corporation Solder interconnection structure and process for making
US5121190A (en) * 1990-03-14 1992-06-09 International Business Machines Corp. Solder interconnection structure on organic substrates
US5390082A (en) * 1992-07-06 1995-02-14 International Business Machines, Corp. Chip carrier with protective coating for circuitized surface
US5249101A (en) * 1992-07-06 1993-09-28 International Business Machines Corporation Chip carrier with protective coating for circuitized surface
US5783867A (en) * 1995-11-06 1998-07-21 Ford Motor Company Repairable flip-chip undercoating assembly and method and material for same
JPH09214111A (ja) * 1996-01-30 1997-08-15 Matsushita Electric Ind Co Ltd 電子回路基板
US5894173A (en) * 1996-11-27 1999-04-13 Texas Instruments Incorporated Stress relief matrix for integrated circuit packaging
US5760337A (en) * 1996-12-16 1998-06-02 Shell Oil Company Thermally reworkable binders for flip-chip devices
US5726391A (en) * 1996-12-16 1998-03-10 Shell Oil Company Thermosetting Encapsulants for electronics packaging
US20020014688A1 (en) * 1999-03-03 2002-02-07 Suresh Ramalingam Controlled collapse chip connection (c4) integrated circuit package which has two dissimilar underfill materials
US6528345B1 (en) * 1999-03-03 2003-03-04 Intel Corporation Process line for underfilling a controlled collapse
US6238948B1 (en) 1999-03-03 2001-05-29 Intel Corporation Controlled collapse chip connection (C4) integrated circuit package that has a fillet which seals an underfill material
US6331446B1 (en) 1999-03-03 2001-12-18 Intel Corporation Process for underfilling a controlled collapse chip connection (C4) integrated circuit package with an underfill material that is heated to a partial gel state
US6538210B2 (en) 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
US6700209B1 (en) 1999-12-29 2004-03-02 Intel Corporation Partial underfill for flip-chip electronic packages
JP2002110715A (ja) * 2000-10-04 2002-04-12 Sony Corp 半導体装置の製造方法
JP4637809B2 (ja) * 2001-06-15 2011-02-23 株式会社リコー 半導体装置、画像読取ユニット及び画像形成装置
EP1283547A1 (en) * 2001-07-31 2003-02-12 United Test Center Inc. Packaging process for semiconductor package
US6597061B1 (en) * 2001-08-03 2003-07-22 Sandisk Corporation Card manufacturing technique and resulting card

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2929339A1 (de) * 1978-07-24 1980-02-14 Citizen Watch Co Ltd Halbleiteranordnung
JPS58107641A (ja) * 1981-12-21 1983-06-27 Seiko Keiyo Kogyo Kk 半導体装置の封止方法
JPS60147140A (ja) * 1984-01-11 1985-08-03 Hitachi Ltd 半導体素子チツプの実装方法
CA1226966A (en) * 1985-09-10 1987-09-15 Gabriel Marcantonio Integrated circuit chip package

Also Published As

Publication number Publication date
EP0340492A3 (en) 1990-07-04
EP0340492A2 (en) 1989-11-08
JPH0216756A (ja) 1990-01-19

Similar Documents

Publication Publication Date Title
JPH0412027B2 (ja)
Ardebili et al. Encapsulation technologies for electronic applications
JP3648277B2 (ja) 半導体装置
US4933744A (en) Resin encapsulated electronic devices
US7723162B2 (en) Method for producing shock and tamper resistant microelectronic devices
US8492199B2 (en) Reworkable underfills for ceramic MCM C4 protection
JP2585006B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2004072116A (ja) 信頼可能なプラスチック・パッケージ・アタッチメント用ポリマー埋め込みはんだバンプ
JPS61177738A (ja) 相互接続体
US5469333A (en) Electronic package assembly with protective encapsulant material on opposing sides not having conductive leads
EP0124624B1 (en) Semiconductor device
US5317196A (en) Encapsulant method and apparatus
CN107768322A (zh) 半导体封装结构及制造其之方法
EP0469614B1 (en) Flip-chip semiconductor device
JPH04137641A (ja) 半導体装置
JP2002368183A (ja) 樹脂封止型モジュール装置及びその製造方法
JPH0491443A (ja) 半導体装置の製造方法
TW589724B (en) Semiconductor device
WO2011158468A1 (ja) 半導体装置およびその製造方法
JPH09172110A (ja) 半導体装置
EP0670595B1 (en) Resin-sealed semiconductor device
JPH09260433A (ja) 半導体装置の製法およびそれによって得られた半導体装置
JP2633285B2 (ja) 車載用混成集積回路装置
JP2608407B2 (ja) 樹脂封止型半導体装置
JP3951903B2 (ja) 半導体装置及び半導体装置実装体の製造方法