JPH0412027B2 - - Google Patents

Info

Publication number
JPH0412027B2
JPH0412027B2 JP1093259A JP9325989A JPH0412027B2 JP H0412027 B2 JPH0412027 B2 JP H0412027B2 JP 1093259 A JP1093259 A JP 1093259A JP 9325989 A JP9325989 A JP 9325989A JP H0412027 B2 JPH0412027 B2 JP H0412027B2
Authority
JP
Japan
Prior art keywords
chip
substrate
space
polymer
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1093259A
Other languages
English (en)
Other versions
JPH0216756A (ja
Inventor
Jooji Amiin Josefu
Resurii Butsuchiwarutaa Suteibun
An Kobatsuku Kyarorin
Jon Parumaa Maikeru
Adamusu Hoo Peiji
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0216756A publication Critical patent/JPH0216756A/ja
Publication of JPH0412027B2 publication Critical patent/JPH0412027B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳现な説明】 以䞋の順序で本発明を説明する。
 産業䞊の利甚分野  埓来技術  発明が解決しようずする問題点  問題点を解決するための手段  実斜䟋  発明の効果  産業䞊の利甚分野 本発明は、電子アセンブリに関し、さらに具䜓
的には、補造コストが著しく枛少し、電子盞互接
続郚の信頌性が改良され、アセンブリ内の電子郚
品の環境的アむ゜レヌシペン分離が改良され
た改良集積回路ICチツプ・パツケヌゞ構造
䜓に関連する。
 埓来技術 集積回路チツプのような、電子デバむスは䞀般
に個別のデバむス、そしおパツケヌゞ圓りチツ
プずしお、もしくはマルチチツプ・パツケヌゞの
䞀郚ずしおパツケヌゞされおいる。各パツケヌゞ
は汎甚デむゞタル・デヌタ凊理システムのような
コンピナヌタ・システムのための組立おブロツク
をなすこずができる。
蚈算システムの補造コストの䞻芁郚分は集積回
路チツプをパツケヌゞするのに䜿甚される構造に
ある。コンピナヌタ・システムのコストの著しい
枛少は、パツケヌゞの物理的方法の枛少、パツケ
ヌゞを補造するのに䜿甚される材料の量及びコス
トを、必芁ずされる構造䞊の支持、環境䞊のアむ
゜レヌシペン及びアセンブリの信頌性を䞎えるの
に必芁な最小の倀に枛少するこずによ぀お枛少さ
れる。
モゞナヌルず呌ばれる通垞䜿甚されおいるIC
パツケヌゞは、回路パタヌンを含むセラミツク、
ガラス−セラミツクもしくはポリマのようなパツ
ケヌゞ甚基板から補造されおいる。぀もしくは
それ以䞊のICチツプは、ICの掻性面即ちデバむ
ス圢成衚面が基板ず向い合぀お䜍眮付けられるよ
うにしお、はんだマりンドによりフリツプ・チツ
プ構造で基板䞊に取付けられおいる。ICは回路
パタヌンに電気的に接続される。ICは、たずえ
ば泚型アルミニりムもしくは型抌しアルミニり
ム・キダツプのようなハヌメチツク・シヌル・キ
ダツプで芆われおいる。キダツプは代衚的な堎合
はパツケヌゞ甚基板の偎面に係合するように封止
され、チツプを囲うスペヌスは窒玠のような䞍掻
性雰囲気で充満されおいお、チツプ及び基板を腐
食したり、ICの電気的特性の劣化を生じる環境
䞭の芁玠からチツプを分離しおいる。
互に向き合うICチツプの衚面ずパツケヌゞ甚
基板は露出したもしくは薄い絶瞁局によ぀お芆わ
れた導䜓パタヌンを有し、絶瞁局はバむア孔を有
し、その䞭を導䜓パタヌンが貫ぬいお、チツプも
しくはパツケヌゞ甚基板の衚面のコンタクト・パ
ツドず電気的に接続されおいる。これ等の衚面䞊
の薄いパツシベヌシペン局は、たずえばこれ等の
衚面を広範囲の枩床倉動及び化孊的凊理にさらす
凊理段階によるピンホヌル及び埮现はひび割れを
有するこずがある。又、バむア孔では、バむア孔
に詰められる導䜓材料ずバむア孔の瞁の間にすき
間があるず、チツプもしくはパツケヌゞ甚基板内
の導䜓が露出される堎合がある。チツプもしくは
パツケヌゞ甚基板内もしくは䞊の導䜓は代衚的に
は、たずえば、銅、アルミニりム及びその合金䞊
びに他の金属の材料から圢成されるが、これ等の
材料は氎蒞気及び酞玠のような雰囲気の成分に露
出するず腐食する。腐食は導線の固有抵抗を増倧
し、導線を電気的に遮断する。さらに、はんだマ
りンドずコンタクトの電気的結合郚の腐食ははん
だマりンドずコンタクトの間に高い接觊抵抗を生
じ、この結合郚で電気的遮断を生じる。
䞊述したような、ハヌメチツク・シヌル・キダ
ツプでICを密封する方匏は、䞀般に気密性に優
れおいるが、キダツプ内に䞍掻性ガスを入れる空
間があるため、䞀般にパツケヌゞの寞法が倧きく
なり、たた䞀般に補造が厄介である。キダツプ材
ず密封材の接着が十分でない時は、熱凊理期間の
膚匵、収瞮によ぀お密封が砎れ、その堎合は䞊述
したような腐食の問題が生じる。特に、パツケヌ
ゞの補造時には、ナトリりム、カリりム、塩玠、
北玠のむオン及び他のハロゲン化合物のむオンの
ようなむオン性の汚染物を含む化孊薬品にされ
る。キダツプの密封が完党でない堎合は、これら
のむオンによりデバむスの特性が劣化したり、電
気的に分離されおいなくおはならない導䜓間に導
電路が生じたりする危険がある。
䞀方、環境䞊の分離を䞎えるための別の簡単な
手段ずしお、ポリマ材料が埓来の電子装眮に䜿甚
されおいる。
米囜特蚱第4238528号はパツケヌゞ甚基板䞊に
フリツプ・チツプ構造で取付けられた半導䜓チツ
プより成る構造を開瀺しおいる。はんだマりンド
がチツプず基板間に存圚しお、これ等を電気的に
盞互接続しおいる。チツプの掻性衚面、はんだマ
りンド及びその䞊にチツプが取付けられるパツケ
ヌゞ甚基板の衚面は溶剀を含む液䜓ポリマから圢
成される熱可塑性ポリマ材料で被芆されおいる。
この被芆はチツプの呚蟺で、IC及び基板間のス
ペヌスを封止しおいない。液䜓のポリマ溶液は90
以䞊の溶剀を有するので、硬化埌は、チツプず
基板間のスペヌスの倧郚分は空所になる。この共
圢的に被芆された熱可塑性局は薄く、玄×10-3
cmから数の厚さでありチツプず基板間のスペヌ
スを充填するこずはない。
埓来技術の文献は、埓来技術の構造を圢成する
のに䜿甚するポリマ材料のむオンの含有量に぀い
おは論じおいないが、電子デバむスの封止に䜿甚
されるポリマ材料は高いむオン含有量を有しおは
いけないこずが䞀般に知られおいる。移動するむ
オンは電子デバむスの特性を劣化する。本発明の
構造はむオンの含有量が少ないポリマ材料を含
み、玄50ppm以䞋のむオンの汚染物を含んでい
る。
ポリマの被芆は氎蒞気のような環境䞭の成分に
よ぀お膚最し、むオンの汚染物が浞透しやすいこ
ずが知られおいる。埓぀お、䞊蚘米囜特蚱第
4238528号の薄い共圢的熱可塑性局は環境からの
分離を十分に䞎えるこずができない。環境からの
分離の補匷は本発明の改良パツケヌゞ構造によ぀
お䞎えられる。これによるず、パツケヌゞ基板䞊
に、フリツプ・チツプ構造で取付けられたICチ
ツプはほずんど溶剀を含たない液䜓ポリマから圢
成されたポリマ材料で被芆されお、ICの呚蟺で
ICず基板間のスペヌスを密封しおいる。本発明
の構造は、溶剀をベヌスずする液䜓ポリマから圢
成された埓来技術の構造䜓に䜿甚した共圢的な被
芆ず比范しお、かなり改良された環境䞊の分離特
性を䞎える。
基板䞊にICサツプがフリツプ・チツプ構造を
なしお取付けられおいるアセンブリ䞭では、通垞
ICず基板は異なる熱膚匵係数TCEを有する。
通垞ICデバむスはTCEが2.5×10-6℃の単結晶
シリコンから圢成され、基板はたずえば、TCE
が5.8×10-6℃のアルミナから圢成されおいる。
動䜜時に、ICデバむスが熱を発生し、この熱が
はんだの結合郚を通しお䌝わるのでデバむスず支
持基板の䞡方に枩床の倉動を生ずる。埓぀おデバ
むスず基板はTCEの差により、又枩床の倉動に
よ぀お異なる量だけ膚匵及び収瞮する。これによ
぀おICの掻性面䞊のコンタクト・パツドず基板
䞊のパツド間の電気的接続郚に応力が加わる。
基板䞊にフリツプ・チツプ構造をなすICチツ
プを有する代衚的モゞナヌルでは、チツプの
端子はC4コネクタず呌ばれるはんだマりンド
によ぀お基板の衚面䞊の導電性パツドに電気的に
接続されおいる。
驚くべきこずに、本発明の構造䜓は環境からの
分離の倖に、ICチツプず基板パツド間に結合さ
れたC4コネクトの寿呜を増匷するこずが刀明し
た。
米囜特蚱第4604644号はフリツプ・チツプ構造
をなしお基板䞊に、ICチツプが電気的に接続さ
れたアセンブリを開瀺しおいる。チツプ及び基板
間にははんだ接続郚のアレむが配眮されおいる。
チツプず基板間のスペヌスにポリマ材料を充填す
るこずによ぀お、C4の寿呜が増匷されおいる。
ポリマ材料は90以䞊の溶剀を含む、溶剀をベヌ
スずする重合化可胜な暹脂ずしお付着されおい
る。液䜓ポリマが硬化された埌、硬化された材料
䞭には䞀般にボむドが残される。それは液䜓ポリ
マの溶液が倧郚分溶剀より成るからである。硬化
したポリマは呚囲の氎蒞気を通す。埓぀お、硬化
材料䞭のボむド及び内郚のはんだ接続郚を囲む倧
きな䞭倮のスペヌスは環境ず平衡するようにな
り、その䞭に氎を蓄え、埓぀おデバむスを腐食及
び劣化する。
埓぀お、この米囜特蚱第4604644号の構造䜓は
代衚的には、倖郚環境䞭の氎蒞気のような成分か
らチツプを分離する封止甚金属キダツプず関連し
お䜿甚される必芁がある。
埓来技術の基板䞊の電子デバむスを芆うもしく
は電子デバむスず基板間にあるポリマ材料は溶剀
をベヌスずする液䜓から、䞀般に加熱しお溶剀を
駆逐し、液䜓のポリマを硬化しお圢成されおい
る。陀去される溶剀は硬化ポリマ䞭にガむドを残
す。本発明の構造䜓は、硬化埌にほずんどボむド
のないポリマ材料を圢成する。溶剀を䜿甚しない
液䜓ポリマから圢成されるポリマ材料を含む。ポ
リマ材料は、氎蒞気のような環境の腐食成分で膚
最する。ボむドはこれ等の腐食性成分が溜る堎所
を䞎える。さらに本発明の構造䜓に䜿甚されるポ
リマ材料は高い架橋結合密床を有する。架橋結合
密床が高いほど、䞎えられる環境からの分離床は
高くなる。それは環境から材料を通しお移動する
成分が少なくなるからである。
 発明が解決しようずする問題点 本発明の目的は、フリツプ・チツプ構造をなし
おパツケヌゞ基板䞊に取付けられたICチツプが
溶剀を含たない液䜓のポリマから圢成されたポリ
マ材料によ぀お倖郚環境から分離された改良IC
パツケヌゞを䞎えるこずにある。このポリマ材料
は、チツプず基板を被芆し、チツプの呚蟺でチツ
プ及び基板を封止し、腐食性で有害な成分が、
IC及びパツケヌゞ基板の衚面に接觊するこずが
防止される。
本発明の他の目的は、衚面被芆ポリマ材料ず、
チツプ及び基板間のスペヌスを充填する、実質䞊
溶剀を含たない液䜓ポリマから圢成されるポリマ
材料ずを含む、ICが基板䞊にフリツプ・チツプ
構造で取付けられた改良ICパツケヌゞを䞎える
こずにある。
本発明の他の目的は、ICチツプず基板が電気
的に盞互接続され、ICチツプがポリマ材料で被
芆されお、はんだマりンドの寿呜が増匷されたフ
リツプ・チツプ・アセンブリを䞎えるこずにあ
る。
 問題点を解決するための手段 本発明に埓えば、電子デバむスがフリツプ・チ
ツプ構造で基板䞊に取付けられた改良電子デバむ
ス・パツケヌゞ構造䜓が䞎えられる。これ等の構
造䜓は、該構造䜓の電気的掻性玠子を倖郚環境䞭
の成分から分離しお、構造䜓の信頌性を増匷する
ポリマ材料を含む。これ等の構造䜓の圢成に䜿甚
されるポリマ材料はほずんどボむドがなく、ほず
んど溶剀を䜿甚しない液䜓ポリマから圢成され
る。
本発明に埓えば、フリツプ・チツプ構造をなし
お、パツケヌゞ甚基板䞊に取付けられおいる電子
デバむスが、少なくずもデバむスの呚蟺郚でデバ
むスず基板間のスペヌスを少なくずも封止するポ
リマ材料によ぀お倖郚環境から分離され、ICず
基板間のスペヌスが環境䞭の腐食性で劣化性の成
分から分離された改良ICパツケヌゞが䞎えられ
る。
本発明の構造䜓の特定の態様では、ICず基板
間のスペヌスを、高い架橋結合密床のむオンをほ
ずんど含たない、ほずんどボむドのないポリマ材
料で充填するこずにより、環境からの分離が増匷
される。
本発明の構造䜓の他の特定の態様では、電子デ
バむスは、デバむスず基板を電気的に盞互接続す
るはんだマりンドによ぀お、フリツプ・チツプ構
造ずしお基板䞊に取付けられる。はんだマりンド
の寿呜は、少なくずもデバむスず基板間のスペヌ
スを封止する、ポリマ材料によ぀お、チツプず基
板を被芆するこずによ぀お増匷される。
本発明によれば、パツケヌゞの補造コスト及び
物理的寞法を枛少でき、しかも高い封止効果を実
珟できる。
次に、本発明ず察比するために、第図を参照
しお、代衚的な埓来のモゞナヌルを詳现に説明す
る。
 実斜䟋 第図は集積回路ICチツプ及び基板か
ら圢成された本発明の実斜䟋のモゞナヌルを
瀺しおいる。ICチツプは裏面ず、耇数の入
力出力端子が蚭けられた掻性面
ずを有する。この端子はICチツプの衚
面内及び衚面䞊にある導䜓パタヌン図瀺せず
に電気的に接続されおいる。導電性のコンタク
ト・パツドが掻性面䞊に圢成されおいお、
端子ず電気的に接続されおいる。基板
は代衚的には、セラミツク、ガラス・セラミツ
ク、ポリマ等で圢成されおいる。基板は代衚
的には、その䞭に、線によ぀お衚わされた倚
局導䜓パタヌンを有する。導䜓パタヌンは基
板の第の衚面䞊の端子に電気的に
接続されおいる。導䜓パタヌンは基板の
第の衚面䞊の端子に電気的に接続され
おいる。導䜓パタヌンは䞀般に衚面及び
䞊の端子を電気的に接続でき、衚面䞊の端子
を衚面の端子に電気的に接続する。コンタク
ト・パツドは端子ず電気的に接続するよ
うに基板の衚面䞊の圢成されおいる。電
気的盞互接続手段はICチツプ䞊のコンタ
クト・パツドず基板䞊のコンタクト・パ
ツド間に䜍眮付けられおいる。
電気的盞互接続手段ははんだマりンドでよ
く、はんだの堎合、コンタクト・パツド及び
は䟋えばAu、Ag及びNiのようなはんだず湿
最可胜な衚面を有する。
䞀般に知られおいる方法で、はんだマりンド
はコンタクト・パツド及び間にはんだ
結合され、チツプを基板に電気的に盞互
接続しおいる。米囜特蚱第3401126号及び第
3429040号はICチツプを基板にプむス・ダりン
結合するC4技術を詳现に説明しおいる。
コンタりト・パツドは基板の第の衚
面䞊に圢成されおいお、端子ず電気的に
接続されおいる。ピンはコンタりト・パツド
に電気的に接続されおいお、基板の第
の衚面からこの衚面ず垂盎方向に倖偎に延び
おいる。ピンはモゞナヌルず電気的に接
続する手段を䞎えおいる。ピンは代衚的な堎
合、印刷回路ボヌド䞊の゜ケツト䞭に挿入する
か、ピン端をボンドの導電パツドにはんだ付
けするこずによ぀お衚面装着される。
第図ははんだマりンドによ぀お基板
に電気的に盞互接続されおいるチツプを瀺しお
いる。チツプず基板を電気的に盞互接続するには
熱圧瞮ボンドのような他の手段も䜿甚できる。
本発明の特城は、被芆甚ポリマ材料でチツ
プず基板の間の空間を密封しおいる点であ
る。被芆ポリマ材料はチツプの裏面ず
チツプの呚蟺端を越える基板の䞊郚衚
面を共圢的に芆぀おいる。材料はチツプ
の偎面を芆぀お、チツプの呚蟺でチツプ
ず基板間のスペヌスを封止しおいる。奜たし
い実斜䟋においおは、被芆甚ポリマ材料はチツプ
の裏面及びチツプの呚蟺端を越える
基板の第の衚面を党面的に芆぀おいる
が、ポリマ材料は第図に瀺したようにチツプ
の呚蟺で、チツプ及び基板間のスペヌスを
封止するのに十分な領域に制限するこずができ
る。第図及び第図においお、共通の参照番号
は同じものを衚わしおいる。チツプの呚蟺でスペ
ヌスを封止するためには、ポリマ材料はチツプの
呚蟺で、チツプず基板間の距離よりも厚いこずが
奜たしい。
第図に瀺した共圢的被芆を圢成する堎合に
は、宀枩でチツプの裏面䞊及び基板の
第の衚面䞊に液䜓のポリマ材料を付着す
る。液䜓ポリマはチツプの裏面ず基板
の第の衚面を濡らすこずができ、䞔぀これ
等の衚面䞊を容易に流れるこずができる皋床に䜎
い粘性を有さなければならない。高枩高圧でDIP
パツケヌゞをカプセル封止するのに䞀般に䜿甚さ
れおいるトランスフア成圢ポリマは䞍適圓であ
る。それはこのポリマがチツプ及び基板䞊を容易
に流れず、チツプの裏面ず基板の衚面を共圢的に
芆うこずができないからである。これに察しお、
本発明で䜿甚される液䜓ポリマは容易に流れお、
チツプ及び基板を共圢的に芆うこずができる。そ
の埌、アセンブリは加熱されお、液䜓ポリマが硬
化及び架橋結合され、第図の最終圢状の被芆ポ
リマ材料が圢成される。
本発明の実斜にず぀お有甚な被芆甚ポリマ材料
は次の特性を有するこずがより奜たしい。(1)Cl、
、Na、及び他のハロゲン化合物のむオンの
ようなむオン性の汚染物の濃床が玄50ppm以䞋で
ある。(2)共圢的に被芆すべき衚面を容易に濡らす
こずができる。(3)硬化した時に、その高い架橋結
合密床によ぀お、湿気及び化孊薬品による浞透に
優れた抵抗性を瀺す。(4)硬化した時に、被芆した
衚面に付着する。(5)ガラス転移枩床が高い。
本発明の構造䜓を構成するための被芆甚ポリマ
材料ずしお有甚な、奜たしい液䜓ポリマ材料は、
硬化埌にほずんどボむドのないポリマを圢成し、
被芆した衚面に付着する、ほずんど溶剀を含たな
い液䜓ポリマである。
被芆甚材料はたた、デバむスず基板に十分マツ
チしたTCEを有しお、構造䜓の熱サむクルによ
る被芆甚材料のひび割れを十分に避けるこずがで
きるこず、及び基板、、デバむス及び被芆材料間
のTCEの䞍䞀臎によ぀お生じるひび割れを避け
るに十分高いたわみ匷さを有するこずが奜たし
い。
本発明の実斜に有甚な被芆甚ポリマ材料の䟋
は、成分の黒色の液䜓゚ポキシ無氎物系のも
のである、デクスタヌ・ハむゟル瀟Dexter
Hysolによ぀お販売されおいるES4322である。
この材料は、熱膚匵係数の䜎い40−140℃で
TCE21−26×10-6℃、190−220℃で90−100
×10-6℃充填系である。この熱膚匵の䜎さ
は、盞察的に高いたわみ匷さ15000psiず協同
しお、カプセル封止䜓の耐熱性を増匷する。加氎
分解可胜な塩玠の量は20ppm以䞋であり、カリり
ム、鉄及びナトリりムのレベルは倫々15ppm、
15ppm及び7ppm以䞋であるハむゟルHysol
瀟資料より抜粋。ES4322は掚賞成分比が
で混合されたものである。この化孊量論的
混合比における、暹脂の粘床は5000乃至7000cps
である。察応するゲル化時間は120℃で11乃至15
分である。150℃で時間のポスト硬化が行われ
る。
この材料が遞択されたのは、応力のパホヌマン
スに関する信頌性が優れおいるためである。この
材料は1500時間にわたる3000サむクルの熱サむク
ル詊隓で十分な信頌性を瀺した。むオン䞍玔物の
濃床が䜎く、湿気、溶剀及び熱的刺激に察する抵
抗性が良奜であるために、この材料はセラミツ
ク・モゞナヌルのための保護被芆ずしおの優れた
候補である。
本発明の構造䜓の䞻芁機構は、デバむスの裏面
䞊に付着される被芆、たずえばハむゟル
Hysol4322である。本発明の奜たしい実斜䟋
では、この材料は露出したチツプの裏面を芆い、
チツプの端を越えお、䞋方に基板䞊に向けお延び
おいる。この材料はデバむスに察する環境及び機
械的保護を䞎える。硬化䞭に、ハむゟル
Hysolカプセル封止䜓は収瞮し、チツプ及び
チツプの盞互接続郚、たずえばはんだマりンドを
圧瞮応力のかか぀た状態に眮く。これによ぀お盞
互接続力がかなり増匷され、デバむスの信頌性が
改善される。
動䜜䞭にチツプの盞互接続郚にかかる応力は(1)
枩床の倉動の倧きさ、(2)はんだマりンド・ゞペむ
ントのアレむの䞭性点、もしくは䞭心点からの
個々のボンドの距離(3)半導䜓デバむスず基板の材
料の膚匵係数の差に正比䟋し、はんだボンドの高
さ、即ちデバむスず支持基板間の間隔に反比䟋す
る。密床を高くしたいために、はんだの端子の盎
埄を小さくするず、はんだマりンドの高さ党䜓を
枛少しなければならないために、事態はたすたす
耇雑になる。
ハむゟルHysolぱポキシをベヌスずする
材料である。䞊述の特性を有する任意の゚ポキシ
をベヌスずする材料が、本発明の構造䜓を補造す
るのに䜿甚できる。
本発明の構造䜓の補造に有甚な液䜓゚ポキシ
無氎物をベヌスずする材料は、宀枩で液䜓であ
り、チツプを基板に電気的に盞互接続するはんだ
マりンドを溶融するずい぀た、ICチツプもしく
はパツケヌゞ甚基板内の芁玠を劣化する枩床より
䜎い、玄100℃以䞋の枩床で液䜓である。本発明
の構造䜓の被芆材料を圢成するのに䜿甚される゚
ポキシ無氎物材料は、硬化した時の材料の熱膚
匵係数TCEがICチツプず基板のICEにかなり
䞀臎しお、硬化した材料のひび割れが防止されな
ければならない。
ポリマ材料のTCEを、その䞊にポリマ材料が
付着されるICチツプもしくは基板のTCEにより
よく䞀臎するように調敎するため、充填剀がポリ
マ材料に添加される。充填剀は、酞化シリコン
SiO2、酞化アルミニりムAl2O3、酞化タ
ンタルTa2O5、炭化シリコンSiC、炭化ホ
り玠B4C、炭化タングステンWC、窒化シ
リコンSi3N4及びリチりム・ナトリりム・シ
リケヌト化合物のような材料の埮现な粉末であ
る。
本発明の構造䜓を補造するのに有甚な゚ポキシ
をベヌスずする、液䜓の被芆ポリマ材料は100
玔粋成分型のものであり、即ち溶剀もしくは他の
揮発性の成分を䜿甚しないで調補できるものであ
る。埓぀お、この液䜓が硬化されおも、結果のポ
リマ材料の厚さは付着時の液䜓材料の厚さず略同
じであり、硬化したポリマ材料は、チツプず基板
間のスペヌスに倖郚の雰囲気を浞入させるこずの
できるボむドがほずんどない。
本発明に埓぀お補造された、゚ポキシ無氎物
の被芆材料を有する、アルミナ基板䞊に取付けら
れたシリコン・チツプを含む構造䜓の堎合、被芆
は玄50重量乃至玄75重量の充填剀を含み、被
芆材料のひび割れを避けるに十分なようにチツプ
ず基板のTCEを䞀臎させおいる。シリコンは玄
2.5×10-6℃のTCEを、アルミナは玄5.8×
10-6℃のTCEを有する。
被芆材料のTCEは充填剀の添加によ぀お調敎
できるが、IC、基板及び被芆材料間に残留TCE
の差が存圚する。このようなこずは、ICチツプ
ず基板がかなり異なるTCEず有し、埓぀お熱サ
むクル䞭のICチツプず基板間に膚匵の差がある、
基板䞊に取付けられたICチツプの堎合に生じる。
アルミナ基板の䞊に取付けられたシリコン・チツ
プの堎合がこれに圓おはたる。被芆材料は十分可
燃性があ぀お、この残留TCEの䞍䞀臎によるひ
び割れを避けるこずが奜たしい。ポリマ材料のた
わみ匷さは柔軟剀を加えるこずによ぀お調敎でき
る。次に暹脂を柔軟にするために゚ポキシ暹脂に
加えるべき倉性剀のリストを瀺す。
(1) アルキル眮換無氎物 ドデシルコハク酞無氎物 アれラむン酞無氎物 (2) ポリ゚ステル・ゞオヌル ポリプロピレン・グリコヌル、ポリテトラメ
チレン・゚ヌテル・グリコヌル (3) 脂肪酞゚ポキシブチル・クリシゞル・゚ヌテ
ル゚ポキシ化オレフむン このリストは䟋にすぎず、これ等に限定される
ものではない。必芁な堎合には、本発明を実斜す
るのに䜿甚される非゚ポキシ・ベヌス暹脂に柔軟
剀を加えるこずができる。
充填された゚ポキシ無氎物材料は第図の構
造䜓のチツプの裏面及び基板の第の
衚面䞊に付着される。この゚ポキシ無氎物
材料は驚くべきこずに十分䜎い粘床を有するの
で、チツプの裏面ず基板の第の衚面䞊
に共圢的に被芆されるが、衚面匵力が十分高いの
で、液䜓ポリマ材料は基板の偎面から䞋
方に流れるこずはない。埓぀お基板の偎面の
たわりにダムを䞎えお、液䜓ポリマ材料が基板
の偎面から流れ萜ちるのを防止する必芁は
ない。
すべおのポリマ材料は環境䞭の氎蒞気もしくは
化孊薬品をある皋床浞透させるので、第図のモ
ゞナヌル構造䜓の倖郚の成分はポリマ材
料を膚最し、浞透する。本発明の構造䜓の補
造に䜿甚されるポリマ材料は架橋結合密床が高い
ので、倖郚環境からの氎蒞気もしくは化孊薬品で
はほずんど膚最しない。しかしながらVLSI超倧
型集積回路に応甚する堎合には、ICチツプず
パツケヌゞ甚基板には、チツプの掻性面ず基
板の第の衚面䞊もしくは近くに现い導
䜓パタヌン及び小さなコンタクト・パツドがあ
る。さらに、このような応甚では、埮现な導䜓の
線は薄い絶瞁材料で䞀般に芆われおいる。絶瞁材
料の厚さが薄くなるず、その䞭にひび割れもしく
はピン・ホヌルが生じる確率が高くなる。埓぀
お、VLSIの応甚では、腐食の可胜性が高くなる。
導線の寞法が枛少するず、腐食が線の固有抵抗を
増倧するか、線を切断する。コンタクト・パツド
の腐食も同じく接觊抵抗を増倧する。第図及び
第図の構造䜓では、チツプず基板間には
空のスペヌスがある。ある期間た぀ず、この囲た
れたスペヌスは倖郚の環境ず平衡するようにな
る。それは被芆材料が氎蒞気及び化孊剀に浞透性
があるからである。被芆材料に䜿甚される材
料の架橋結合が高いず、平衡状態の至る時間は長
くなる。
埓぀お、第図及び第図に瀺された構造䜓の
環境からの分離をさらに増倧するために、䞋塗り
即ち板間ポリマ材料がチツプず基板間のス
ペヌス略埋めるように付着される。分離を増匷す
るために、第図のモゞナヌルのスペヌス
は䞋塗り、即ち板間材料で充填される。最倧の
分離を䞎えるためには、スペヌスはほずんどボむ
ドのない材料で充填される。埓぀おこの板間材料
はICチツプの掻性面ず基板の第の衚
面に付着しなければならない。実質的にボむ
ドのない材料で充填するためにも、ICチツプ
を基板䞊に塗付けた実斜䟋は本発明の奜たしい実
斜䟋である。その埌、液䜓ポリマは毛管珟象によ
぀お、第図のチツプず基板間のスペヌス
䞭に流れ蟌む。基板ずチツプ間の間隔は代衚
的な堎合、2.54×10-3cm乃至12.7×10-3cmの皋床
であるので、液䜓ポリマはこの狭いスペヌス内を
流れるに十分䜎い粘床を有さなければならない。
本発明の構造䜓を補造する際の板間材料ずしお
有甚な奜たしい液䜓ポリマ材料はICチツプず基
板間のスペヌスに容易に流蟌み、硬化埌にICチ
ツプず基板間のスペヌスを実質䞊充填するほずん
どボむドのないポリマを圢成する、ほずんど溶剀
を含たない液䜓ポリマから圢成される。
本発明の構造䜓を補造するための板間材料ずし
お有甚な液䜓ポリマ材料はさらに次の特性を有す
るこずが奜たしい。液䜓ポリマは(1)チツプず基板
間のスペヌスの最小倀もしくはチツプず基板を電
気的に盞互接続する手段間の最小スペヌス以䞋の
メツシナ寞法の粒子が充填されおいないか、され
おいお、(2)Cl、、Na及びのようなむオン汚
染物の濃床が玄50ppm未満であり、(3)硬化埌に湿
぀た衚面ぞ良奜に付着し、(4)硬化埌の応力が小さ
い。
板間材料のTCEはチツプず基板に十分に䞀臎
しお、チツプず基板間を電気的に盞互接続する手
段、たずえばはんだマりンド䞊に加わる応力を避
け、チツプず基板の衚面からポリマ材料が分離す
るのを避けるこずができるこずが望たしい。
TCEを調敎するために、充填剀が板間ポリマ
材料に添加できる。充填されない䞋塗りの組成が
本発明の構造䜓のための板間材料ずしおは奜たし
いこずがわか぀た。代衚的な堎合、通垞入手でき
る充填剀の粒子寞法は、2.54×10-3乃至5.08×
10-3cmである。チツプず基板間のスペヌスは10-2
cmの皋床であるから、このような寞法の充填剀は
このような狭いスペヌス間を流れるこずができ
ず、䞋塗りの材料がスペヌス間を調敎するために
は、充填剀はチツプず基板間の間隔より小さく、
チツプず基板を電気的に接続するための手段間の
間隔よりも小さく最倧寞法を有するこずが必芁で
ある。
本発明の構造䜓の板間材料ずしお有甚な材料の
䟋は、1987幎月15日出願の米囜特蚱出願第
096690号に開瀺されおいる。この出願明现曞はシ
クロ芳銙族゚ポキシド、有機ゞカルボキシル酞無
氎物及びむミダゟヌルの酞化アルキレン付加物を
含むシクロ芳銙族゚ポキシド組成ず呌ばれる組成
を開瀺しおいる。有機カルボキシル酞の無氎物は
シクロ芳銙族゚ポキシドを硬化するに十分な量存
圚する。むミダゟヌルの酞化アルキレン付加物は
シクロ芳銙族゚ポキシドの硬化を促進するに十分
な量存圚する。
この出願明现曞においおは、これ等の材料は狭
い間隔のビヌム・リヌド間の皮々のスペヌス内
に、圧力によ぀お反応射出成圢凊理により匷制泚
入されおいる。しかしながら、驚くべきこずに、
これ等の材料は圧力を必芁ずしないで毛管珟象に
よ぀お、スペヌス内を流れるこずができるこずが
芋出された。
ある応甚の堎合、溶剀を含たない液状の被芆ポ
リマ材料の性質を調敎しお、これが電子デバむス
の裏面を共圢的に被芆し、デバむスの端を䞋に基
板を向぀お流れ、電子デバむスず基板間のスペヌ
スぞ流れるこずができるこずが望たしい。これに
よ぀お、実質的に溶剀を含たない液䜓ポリマが
回で付着され、硬化埌、デバむスの裏面を共圢的
に芆い、デむバむスず基板間のスペヌスをデバむ
スの呚蟺で封止し、デバむスず基板間のスペヌス
を略充填する。
䟋 (A) その䞊にフリツプ・チツプ構造をなしおIC
チツプが取付けられたセラミツクのパツケヌゞ
基板から圢成されたアセンブリは、超音波济䞭
でむ゜プロピル・アルコヌルによ぀お枅浄にさ
れ、IPA䞭で掗浄され、枅朔な窒玠流によ぀お
也燥された。
このアセンブリに、䞋塗り甚のシクロ芳銙族
゚ポキシドが各チツプの瞁に沿぀お、ベベル先
端を有するステンレス鋌の針で付着された。こ
の材料は反察偎のチツプの端の䞋に隅肉が認め
られる迄付着された。次にこれ等のモゞナヌル
は20分80℃で、あらかじめ加熱された炉䞭で
硬化され、続いお60分160℃で硬化され、
陀々に宀枩に冷华された。顕埮鏡怜査の結果、
チツプの端をたわ぀おセラミツクに沿぀お流れ
た゚ポキシの隅肉䞭にはクラツクは芋られなか
぀た。
アセンブリがハむゟルHysolES4322の
被芆でカプセル封止される前に、各アセンブリ
が窒玠で枅浄にされ、枩かいホツトプレヌト䞊
に眮かれ、予じめ加熱された。厚さ0.6±0.003
mlのES4322がアセンブリの衚面䞊に平らに斜
されたここで0.60mlは平均衚面厚さが、
0.076cmを䞎えるように蚈算された䜓積である。
アセンブリは次に察流炉䞭で20分120℃で、
続いお時間150℃で硬化され、埐々に宀枩
迄冷华された。この堎合も、芖芚怜査で欠陥は
認められなか぀た。
次に液䜓ポリマの䞋塗り及び被芆のための硬
化時の枩床募配の远加の䟋を瀺す。
(B) 䞋塗りカプセル封止の堎合 (1) 䟋(A)のアセンブリを60〜70℃に予じめ加熱
した埌、シクロ芳銙族゚ポキシ組成がチツプ
の呚蟺に材料のは぀きりした隅肉が芳察され
る迄チツプの䞋に付着された。次に材料は
分間、140℃で、続いお時間、185℃で硬化
された。
(2) 䟋(A)のアセンブリを80−100℃で予じめ加
熱した埌に、シルガヌドSylgard、ダり・
コヌニングDow Corning瀟補のシリコ
ヌン・ゲルがチツプのたわりには぀きりし
た材料の隅肉が芳察される迄チツプの䞋に付
着された。次に材料は分間、140℃で硬化
された。
(3) 䟋(A)のアセンブリを80−100℃で予じめ加
熱した埌、ハむゟルHysol455−10デク
スタ・ハむゟルDexter Hysol瀟補の未
充填、可燃性゚ポキシがチツプの䞋のチツ
プの呚蟺に材料のは぀きりした隅肉が芳察さ
れる迄付着された。この材料が時間、150
℃で硬化された。
他の材料に関する倀は次の通りである。
(4) ハむゟルHysol405−32デクスタ・ハ
むゟルDexter Hysol瀟補の未充填゚ポ
キシ パツケヌゞ予加熱80−100℃ 硬化時間、15℃ (5) アミコンAmicon3620゚マヌ゜ン
カミング・グレむス・カンパニヌ
EmersonCumiug  grace Company
補付加硬化シリコン・ゎム パツケヌゞの予加熱80−100℃ 硬化時間、150℃ (6) ダり・コヌニングDow Corning−
6102付加硬化シリコン・ゎムパツケヌゞ
予加熱80−100℃ 硬化時間、150℃ (C) 共圢的封止被芆 (1) 䟋(A)もしくは䟋(B)のアセンブリを80−100
℃に予じめ加熱した埌、ハむゟルHysol
FP4322デクスタ・ハむゟルDexter
Hysol瀟補の高充填゚ポキシが基板及び
チツプの裏面䞊に略76.2×10-3cm乃至114.3×
10-3cmの厚さに付着され、120℃で20分間、
続いお150℃で時間硬化される。代替方法
ずしお、150℃で時間の硬化だけ䜿甚しお
も十分である。
(2) ハむゟルHysolCNB435−21デクス
タ・ハむゟルDexter Hysol瀟補高充填、
高熱䌝導率のポリマ 硬化䟋(1)ず同じ (3) ハむゟルHysolFP4401デクスタ・ハ
むゟルDexter Hysol瀟補高充填、䜎
CTE゚ポキシ 硬化䟋(1)ず同じ (4) フランFrane7704−フラン・プロ
ダクツFrane Products瀟補の高充填゚
ポキシ 硬化時間、165℃もしくは時間、150℃ ハヌメチツク・シヌル・キダツプを有する暙準
タむプのモゞナヌル及び第図に瀺した構造を有
する実隓的モゞナヌル間で実隓的比范が行われ
た。実隓的モゞナヌルは䟋(A)で説明したずおり、
ハむゟルHysol4322の被芆ず板板材料ずしお
の族゚ポキシ組成を有する。察照グルヌプをなす
暙準モゞナヌルはチツプの䞋にはアモコ
AMOKOAI−10アモコAmoko瀟の登録
商暙が斜されおいる。これ等の基板には最滑油
を斜した熱キダツプがかぶせられ、次いでセラミ
ツク基板に密封された。AI−IOは溶剀をベヌス
ずするアミド−むミド・ポリアである。
ハヌドり゚アの぀のグルヌプの䞻なパツケヌ
ゞに関する問題はモゞナヌルの党䜓的なはんだマ
りンドの熱的な疲劎特性に察する被芆封止材料の
効果であ぀た。熱応力が加わる前にハヌドり゚ア
に぀いお時刻の電気的読取りを行぀た。
぀のグルヌプのモゞナヌルは時間圓りサ
むクルで−40℃から60℃ぞの熱的シペツクが䞎
えられ、党郚で10サむクルのシペツクが䞎えられ
た。次にモゞナヌルに10乃至100℃間で時間圓
り回の熱的サむクルを䞎えた。疲劎ずしお分類
するために、−盞互接続郚の電気抵抗の倉化
をモニタするため500サむクルのむンクレメント
で点プロヌブ読取りを行぀た。党セルの50が
モゞナヌル圓り少なくずも぀のC4の故障を有
する時に、テストを終えた。初期時刻の抵
抗の読みよりも200オヌム以䞊抵抗が増倧した
盞互接続䜓を故障ずみなした。各セルのN50及び
関連するシグマ暙準偏差倀を求めお、はんだ
の疲劎故障率の环積偏差倀を求めお、はんだの
疲劎故障率の环積癟分率が蚈算された。
この実隓では、実隓グルヌプは察照グルヌプよ
りも67良奜な結果を瀺した。
ICず基板間に板間材料を䜿甚しないで、ハむ
ゟルHysol4322被芆だけを䜿甚した時に、最
倧のはんだマりンド疲劎寿呜が埗られるこずが刀
明した。
ハむゟルHysol4322の厚さは63.5×10-3cm
以䞋の時に、熱的に誘起される可胜性のある応力
が最小になるので奜たしいこずがわか぀た。
 発明の効果 本発明に埓えば、フリツプ・チツプ構造でパツ
ケヌゞ基板䞊に取付けられたICチツプが、溶剀
を含たない液䜓のポリマから圢成されるポリマ材
料によ぀お倖郚環境から分離された改良ICパツ
ケヌゞが䞎えられる。
【図面の簡単な説明】
第図はポリマ材料がICチツプの裏面ず基板
の衚面をICチツプの呚蟺で共圢的に芆い、ICず
基板間のスペヌスがICチツプの呚蟺で封止され
た、基板䞊にフリツプ・チツプ構成で取付けられ
たICチツプを瀺す断面図である。第図はポリ
マ材料がICチツプの呚蟺に限定された、第図
の構造䜓の断面図である。   モゞナヌル、  ICチツプ、
  チツプの掻性面、  端子、
  パツド、  基板、  チツプの裏
面、  端子、  導䜓パタヌン、
  基板の第の衚面、  端子、  
基板の第の衚面、  パツド、  電
気的盞互接続手段、  ピン、  パツ
ド、  ピン端、  スペヌス、 
 ポリマ材料、  チツプの呚蟺端、 
 チツプの偎面、  基板の偎面。

Claims (1)

  1. 【特蚱請求の範囲】  (a) 衚面及び裏面を有し、少なくずも前蚘衚
    面䞊に端子を有する電子デバむスず、 (b) 衚面にコンタクト・パツドを有する基板ず、 (c) 前蚘デバむスの前蚘衚面が前蚘基板の衚面ず
    向い合うようにしお、少なくずも぀の前蚘
    端子を少なくずも぀の前蚘コンタク
    ト・パツドに電気的に接続する少なくずも぀
    のはんだ接続䜓ず、 (d) 少なくずも前蚘電子デバむスず䞊蚘基板間の
    スペヌスの呚囲郚を封止する、実質䞊溶剀を含
    たない液䜓ポリマ被芆ずを有するパツケヌゞ構
    造䜓。
JP1093259A 1988-05-02 1989-04-14 パツケヌゞ構造䜓 Granted JPH0216756A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US18927788A 1988-05-02 1988-05-02
US189277 1988-05-02

Publications (2)

Publication Number Publication Date
JPH0216756A JPH0216756A (ja) 1990-01-19
JPH0412027B2 true JPH0412027B2 (ja) 1992-03-03

Family

ID=22696665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1093259A Granted JPH0216756A (ja) 1988-05-02 1989-04-14 パツケヌゞ構造䜓

Country Status (2)

Country Link
EP (1) EP0340492A3 (ja)
JP (1) JPH0216756A (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5121190A (en) * 1990-03-14 1992-06-09 International Business Machines Corp. Solder interconnection structure on organic substrates
US4999699A (en) * 1990-03-14 1991-03-12 International Business Machines Corporation Solder interconnection structure and process for making
US5390082A (en) * 1992-07-06 1995-02-14 International Business Machines, Corp. Chip carrier with protective coating for circuitized surface
US5249101A (en) * 1992-07-06 1993-09-28 International Business Machines Corporation Chip carrier with protective coating for circuitized surface
US5783867A (en) * 1995-11-06 1998-07-21 Ford Motor Company Repairable flip-chip undercoating assembly and method and material for same
JPH09214111A (ja) * 1996-01-30 1997-08-15 Matsushita Electric Ind Co Ltd 電子回路基板
US5894173A (en) * 1996-11-27 1999-04-13 Texas Instruments Incorporated Stress relief matrix for integrated circuit packaging
US5760337A (en) * 1996-12-16 1998-06-02 Shell Oil Company Thermally reworkable binders for flip-chip devices
US5726391A (en) * 1996-12-16 1998-03-10 Shell Oil Company Thermosetting Encapsulants for electronics packaging
US6331446B1 (en) * 1999-03-03 2001-12-18 Intel Corporation Process for underfilling a controlled collapse chip connection (C4) integrated circuit package with an underfill material that is heated to a partial gel state
US6238948B1 (en) 1999-03-03 2001-05-29 Intel Corporation Controlled collapse chip connection (C4) integrated circuit package that has a fillet which seals an underfill material
US20020014688A1 (en) 1999-03-03 2002-02-07 Suresh Ramalingam Controlled collapse chip connection (c4) integrated circuit package which has two dissimilar underfill materials
US6528345B1 (en) * 1999-03-03 2003-03-04 Intel Corporation Process line for underfilling a controlled collapse
US6538210B2 (en) 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
US6700209B1 (en) 1999-12-29 2004-03-02 Intel Corporation Partial underfill for flip-chip electronic packages
JP2002110715A (ja) * 2000-10-04 2002-04-12 Sony Corp 半導䜓装眮の補造方法
JP4637809B2 (ja) * 2001-06-15 2011-02-23 株匏䌚瀟リコヌ 半導䜓装眮、画像読取ナニット及び画像圢成装眮
EP1283547A1 (en) * 2001-07-31 2003-02-12 United Test Center Inc. Packaging process for semiconductor package
US6597061B1 (en) * 2001-08-03 2003-07-22 Sandisk Corporation Card manufacturing technique and resulting card

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2929339A1 (de) * 1978-07-24 1980-02-14 Citizen Watch Co Ltd Halbleiteranordnung
JPS58107641A (ja) * 1981-12-21 1983-06-27 Seiko Keiyo Kogyo Kk 半導䜓装眮の封止方法
JPS60147140A (ja) * 1984-01-11 1985-08-03 Hitachi Ltd 半導䜓玠子チツプの実装方法
CA1226966A (en) * 1985-09-10 1987-09-15 Gabriel Marcantonio Integrated circuit chip package

Also Published As

Publication number Publication date
EP0340492A2 (en) 1989-11-08
EP0340492A3 (en) 1990-07-04
JPH0216756A (ja) 1990-01-19

Similar Documents

Publication Publication Date Title
JPH0412027B2 (ja)
Ardebili et al. Encapsulation technologies for electronic applications
US4933744A (en) Resin encapsulated electronic devices
US7723162B2 (en) Method for producing shock and tamper resistant microelectronic devices
US8492199B2 (en) Reworkable underfills for ceramic MCM C4 protection
JP2585006B2 (ja) 暹脂封止型半導䜓装眮およびその補造方法
JP2004072116A (ja) 信頌可胜なプラスチック・パッケヌゞ・アタッチメント甚ポリマヌ埋め蟌みはんだバンプ
JPS61177738A (ja) 盞互接続䜓
US5469333A (en) Electronic package assembly with protective encapsulant material on opposing sides not having conductive leads
JPH08195414A (ja) 半導䜓装眮
EP0124624B1 (en) Semiconductor device
WO1999019907A1 (en) Method and construction for thermally enhancing a microelectronic package
US5317196A (en) Encapsulant method and apparatus
CN107768322A (zh) 半富䜓封装结构及制造其之方法
EP0469614B1 (en) Flip-chip semiconductor device
JPH04137641A (ja) 半導䜓装眮
JP2002368183A (ja) 暹脂封止型モゞュヌル装眮及びその補造方法
JPH0491443A (ja) 半導䜓装眮の補造方法
TW589724B (en) Semiconductor device
WO2011158468A1 (ja) 半導䜓装眮およびその補造方法
EP0670595B1 (en) Resin-sealed semiconductor device
JPH09260433A (ja) 半導䜓装眮の補法およびそれによっお埗られた半導䜓装眮
JP2633285B2 (ja) 車茉甚混成集積回路装眮
JP2608407B2 (ja) 暹脂封止型半導䜓装眮
JP3951903B2 (ja) 半導䜓装眮及び半導䜓装眮実装䜓の補造方法