JPH04137641A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04137641A
JPH04137641A JP2259056A JP25905690A JPH04137641A JP H04137641 A JPH04137641 A JP H04137641A JP 2259056 A JP2259056 A JP 2259056A JP 25905690 A JP25905690 A JP 25905690A JP H04137641 A JPH04137641 A JP H04137641A
Authority
JP
Japan
Prior art keywords
resin
resin composition
epoxy resin
bump
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2259056A
Other languages
English (en)
Other versions
JP2786734B2 (ja
Inventor
Miki Mori
三樹 森
Masayuki Saito
雅之 斉藤
Min Tai Kao
カオ・ミン・タイ
Tsugio Sakamoto
坂本 次雄
Michiya Azuma
東 道也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2259056A priority Critical patent/JP2786734B2/ja
Publication of JPH04137641A publication Critical patent/JPH04137641A/ja
Application granted granted Critical
Publication of JP2786734B2 publication Critical patent/JP2786734B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、絶縁基板と半導体素子とがフリップチップ方
式で接続された半導体装置に関する。
(従来の技術) 近年、半導体集積回路技術の進歩により、端子数が10
0を越える半導体素子やパッドピッチが100μm以下
の半導体素子が出現してきている。それに伴い半導体素
子の実装密度を高めるために、組立て時に電極の数に依
存せず、−度にボンディングが可能でチップの実装か極
めて小容積にできる、フリップチップ方式、ビームリー
ド方式、テープキャリヤ方式等のボンディング方式が注
目されている。特にフリップチップ方式は他の方式のも
のより高密度に実装できるので期待されている。
第4図にはフリップチップ方式を用いた従来の半導体装
置の一例が示されている。
半導体素子1にはPb−3n等の半田バンブ2が形成さ
れている。そしてバンプ2と、絶縁基板3に設けられた
配線4とが相対向して接合している。このように構成さ
れた半導体装置では、半導体素子1と絶縁基板3との接
合部であるバンプ2の接点柔軟度が低く、半導体素子1
と絶縁基板3との熱膨張係数の不一致からバンプ2に熱
歪みが生じ易いので接合不良が発生したり、最悪の場合
には疲労破壊するという問題かあった。
そこで、半導体素子1と絶縁基板3との間の隙間に保護
用の樹脂を充填してバンプ2を補強する半導体装置か種
々考えられている。
第5図には半導体素子1と絶縁基板3との間の隙間に樹
脂5を充填するのみならず、樹脂5で半導体素子1を覆
うことで水分等の侵入を防ぎ、耐湿性の改善を図った半
導体装置か示されている。
しかしながら、このように構成された従来の樹脂封止タ
イプの半導体装置にあって次のような問題があった。す
なわち、絶縁基板3と半導体素子1との間の隙間は狭い
ので、樹脂5をこの隙間に充填するために、樹脂5の充
填剤の含有量を減らし、樹脂5の粘度を低くする必要か
あった。しかし、樹脂5の粘度を低くすると、樹脂5と
絶縁基板3との熱膨張係数の差、樹脂5と半導体素子1
との熱膨張係数の差か大きくなり、耐熱ストレス性が低
下する。このため、多量の樹脂5を用いてバンプ2を封
止した半導体装置に熱衝撃試験を行うと、樹脂5の外周
辺やバンプ2に亀裂が入り易くなり、装置の信頼性が低
下するという問題かあり・た。また、このような問題を
解消した第6図に示されるような半導体装置、すなわち
、熱衝撃試験でバンプ2に亀裂が入らない程度の量の樹
脂5を用いてバンプ2を封止した半導体装置では、封止
性か低下するという欠点かある。このため、この半導体
装置に高温高湿試験を行うと、樹脂5内に水分か容易に
浸入し、信頼性が低下するという問題かあった。
(発明が解決しようとする課題) 上述の如くバンプを樹脂で封止するには、充填剤の含有
量を少なくして樹脂の粘度を下げる必要があった。しか
しながら、このような樹脂てバンプを封止した半導体装
置では、樹脂量の大小により、それぞれ亀裂か生じ易く
なったり、水分か侵入し易くなるという不都合があった
。その結果、耐熱衝撃性、耐湿性か低下し、信頼性が低
下するという問題があった。
本発明は、上記事情を考慮してなされたもので、その目
的とするところは、耐熱衝撃性、耐湿性に優れた半導体
装置を提供することにある。
[発明の構成] (課題を解決するための手段) 上記の目的を達成するために、本発明の半導体装置は、
絶縁基板と、この絶縁基板に形成された配線にバンプを
介してフェイスダウンに接続された半導体素子と、前記
バンプを封止する樹脂組成物とを有する半導体装置にお
いて、前記バンプを封止する曲げ弾性率の大きい第1の
樹脂組成物と、前記絶縁基板に接合し且つ前記第1の樹
脂組成物を覆う曲げ弾性率が小さい第2の樹脂組成物と
を有することを特徴とする。
(作用) 本発明によれば、ハンプは曲げ弾性率の大きい第1の樹
脂組成物で封止されているので強固に補強され、第1の
樹脂組成物は第2の樹脂組成物で覆われているので第1
の樹脂組成物自身または第1の樹脂組成物と絶縁基板と
の界面から浸入する水分等を防止できる。また、第2の
樹脂組成物は曲げ弾性率か小さいので絶縁基板と第2の
樹脂組成物との界面近傍での熱膨張係数が異なっても剥
離、亀裂が起こり難くなる。
(実施例) 以下、図面を参照しながら実施・例を説明をする。
第1図には本発明の一実施例に係る半導体装置の断面図
が示されている。
これを製造工程に従い説明すると、最初、半導体素子1
1の電極、すなわちアルミポンディングパッド上に、銅
バンブをコアとし、電気メツキにより半田バンプ12を
形成する。次に、厚さ1mm程度の無アルカリガラスか
らなる絶縁基板13上に、I T O(Indium 
Tin 0xide)  クロム金をそれぞれ厚さ10
00人、1000人。
2000人程度堆積着し、この金属積層膜をパタニング
して配線14を形成する。
次に、バンプ12と配線14との位置合わせを行い、半
導体素子11と絶縁基板13とをフェイスダウンで接合
する。このときの位置合わせの方法として、半導体素子
11と絶縁基板13とにそれぞれ位置合わせ用のマーク
を設け、対応するマーク同士を一致させることにより位
置合わせしてもよい。
次に、半導体素子11と絶縁基板13との間の隙間に、
第1の樹脂組成物として例えば、酸無水物硬化エポキシ
樹脂15を含浸する。そして、このエポキシ樹脂15が
半導体素子11と絶縁基板13との間の隙間を埋めてバ
ンプ12を封止したら、所定の硬化条件でエポキシ樹脂
15を硬化させる 次に第2の樹脂組成物としてエポキシ樹脂15より曲げ
弾性率の小さい樹脂組成物であるシリコーン樹脂16を
用いて、エポキシ樹脂15及び半導体素子11か露出し
ないように覆う。このようにすることで半導体素子11
を保護すると共にエポキシ樹脂16と半導体素子11及
び絶縁基板13とのそれぞれの密着強度を強めて半導体
素子11と絶縁基板との接続を強固なものとする。
この後、樹脂15.16を同時に硬化して半導体素子1
1及び絶縁基板13との接合が完成t、6゜上述した酸
無水硬化エポキシ樹脂15として第1表に示されるよう
な組成の酸無水硬化ビスフェノールエポキシ樹脂したも
のか使用できる。
ここては、油化ンエルエポキシ社製のエポキシ樹脂(E
P−828)、  日立化成工業社製の酸無水物硬化材
(HN−2200)、東芝セラミック社製のシリカ充填
材、旭化成工業のイミダゾール系触媒(HX−3742
)をそれぞれ10080.100,5.0重量部で組成
したものを用いた。このエポキシ樹脂の曲げ弾性率は5
50Kgf/mm2である。また、シリコーン樹脂16
として東芝シリコーンTSE399 (常温硬化シリコ
ーン樹脂)を用いた。このシリコーン樹脂の曲げ弾性率
は15Kgf/mm2である。
このように構成された半導体装置では、バンプ12か曲
げ弾性率の大きいエポキシ樹脂15により補強されると
共に、エポキシ樹脂15がシリコン樹脂16により覆わ
れているのでエポキシ樹脂15とバンプ12との界面か
ら浸入する水分等を防止することができる。また、シリ
コーン樹脂16は、その曲げ弾性率が小さいので亀裂、
剥離が起こり難くなっている。したがって、従来のよう
にシリコン樹脂16の外周辺に亀裂、剥離が起こるとい
う不都合は生じない。また、エポキシ樹脂15は、粘性
が低いので半導体素子11と絶縁基板13との間の隙間
に容易に含浸するという利点かある。また、エポキシ樹
脂15の極性基は硬化中では比較的少なくなっている。
このため、エポキシ樹脂15と水との親和性は低くなっ
ているので耐湿性が向上する。
本実施例のように、バンブ12を曲げ弾性率の大きい第
1の樹脂組成物で封止し、更にこの第1の樹脂組成物を
曲げ弾性率の小さい第2の樹脂組成物で覆うことで、耐
湿性、耐熱衝撃性か改善され、信頼性の高い半導体装置
を得ることかできる。
なお、本実施例ではシリコーン樹脂16に常温硬化タイ
プのものを用いたので、エポキシ樹脂15を所定の硬化
条件で硬化させた後にこのエポキシ樹脂15をシリコー
ン樹脂16て覆ったが、必要に応じて、例えば製品形態
や仕様状況に合わせて、半硬化状態のエポキシ樹脂15
をシリコーン樹脂16て覆った後、両樹脂を同時に硬化
させてもよい。更に、半導体素子11と絶縁基板13と
の間の隙間に含浸した直後のエポキシ樹脂15、すなわ
ちほとんど硬化してない状態でエポキシ樹脂]、5をシ
リコーン樹脂16か覆い、両エポキシ樹脂15.16を
同時に硬化させてもよい。
第2図には本発明の第2の実施例に係る半導体装置の断
面図か示されている。なお、第1図と同一部分には同一
符号を付して詳しい説明は省略する。
この実施例か先に説明した実施例と異なる点は、シリコ
ーン樹脂16aか半導体素子11の裏面を覆わないで、
エポキシ樹脂15を封止したことにある。このようにし
て製造された半導体装置では、半導体素子11がエポキ
シ樹脂16aにより保護されず露出するが、耐環境試験
の結果は第1の実施例のそれと較べても遜色なく、信頼
性が改善されたのを確認した。
第3図に本発明の第3の実施例に係る半導体装置の断面
図を示す。なお、第1図と同一部分には同一符号を付し
て詳しい説明は省略する。
この実施例が第1.第2の実施例と異なる点は、半導体
素子11と絶縁基板13との間の隙間をエポキシ樹脂1
5で完全に埋めていないことにある。
すなわちエポキシ樹脂15aは、バンブ12を封止する
のに必要な部分たけ半導体素子11と絶縁基板]3との
間の隙間を埋めている。
この実施例では、中央部分に空気か存在しているが、こ
れにより信頼性が損なわれることはなく、先の実施例と
同様の効果が得られた。
本発明者等は、第1図、第2図、第3図に示される構成
の半導体装置と、第5図、第6図に示される構成の半導
体装置との耐環境性を実際の装置を用いて調べてみた。
一40〜100℃で1サイクル各30分の熱衝撃試験を
行ったところ、第1図、第2図、第3図に示される構成
の半導体装置の600サイクル後におけるそれぞれのバ
ンブ接合部分の抵抗は約1Ω以下であったか、第5図に
示される構成の半導体装置では300サイクルを経過し
ないうちに、樹脂5に亀裂が入り接続が取れなくなる部
分が生じた。
また、70℃、90%R,H,の高温高湿放置試験を行
ったところ、第1図、第2図、第3図に示される構成の
半導体装置の100OH後におけるそれぞれのバンプ接
合部分の抵抗は、約1Ω以下で安定であったが、第6図
に示される構成の半導体装置では、500Hでバンプ接
合部分に不良が生じた。
なお、本発明は上述した実施例に限定されるものではな
い。実施例では曲げ弾性率の高い第1の樹脂組成物とし
てエポキシ樹脂を用いたが、アクリル系樹脂等を用いて
も同様の効果が得られる。
また、曲げ弾性率の低い第2の樹脂組成物としてシリコ
ーン樹脂16を用いたが、アクリル系樹脂等を用いても
同様の効果が得られる。つまり第1の樹脂組成物として
アクリル系樹脂、第2の樹脂組成物としてシリコーン系
樹脂を用いても、第1の樹脂組成物としてエポキシ系樹
脂、第2の樹脂組成物としてアクリル系樹脂を用いても
同様な効果が得られる。要は第1の樹脂組成物としてバ
ンブを補強できる程度の曲げ弾性率をもつ樹脂組成物を
用いて、第2の樹脂組成物として剥離、亀裂が起こらな
い程度の曲げ弾性率をもつ樹脂組成物を用いればよい。
また、上記実施例では半導体素子11と絶縁基板13と
をバンプ12を介して接合させた後に、エポキシ樹脂1
5てバンプ12を封止したか、予め絶縁基板]3上にエ
ポキシ樹脂15をポツティングして、半導体素子11と
絶縁基板13とを接合してもよい。この場合も先の実施
例と同様に、導体素子11と絶縁基板13との間は狭い
ので、エポキシ樹脂15の粘度は低いことか望ましい。
またこの場合には、配線14とハンプとは絶縁性接着剤
を介して接続されているので、半田バンプ12のように
接続用材料で構成されたハンプを用いる必要かなくなる
ので、金、銅等のハンプ材料を用いることか可能となる
また、無アルカリガラス以外の絶縁基板]3の材料とし
て、セラミック、ガラスエポキシ、金属コア ポリイミ
ドまたは紙フエノール等を用いてもよい。また、iTo
、  クロム、金の積層膜以外の配線14の材料として
は、ニッケル、銅、チタン、ITO,クロム、アルミニ
ウム、モリブデン。
タンタル、タングステン、金7銀、パラシュウムあるい
はこれら配線材料を複数組合わせたものを用いてもよい
なお、上記実施例では銅バンプをコアとし、電気メツキ
を用いて半田ハンプ12を形成したか、コアの金属は必
ずしも必要ではない。また、半田バンブ12を形成する
際、電気メツキを用いず、真空蒸着法を用いて半田バン
ブ12を形成したり、溶融半田中に半導体素子11を浸
漬させて半田バンブ12を形成してもよい。さらにまた
、使用す。
る製品や製造工程に応じて錫と鉛との割合を変えたり、
他の金属材料を用いて半田以外のバンプ材料を用いても
よい。例えば、液晶表示装置等のように温度条件が制約
される製品には、インジウム。
ビスマス、カドニウム等の低融点の金属を用いてバンプ
を形成してもよい。また、バンプの耐腐食性を図りたい
場合には、銀、アンチモン等のバンブ材料を用いるとよ
い。その他、本発明の要旨を逸脱しない範囲で、種々変
形して実施できる。
[発明の効果] 本発明によれば、曲げ弾性率の大きい第1の樹脂組成物
でバンプを封止し、更にこの第1の樹脂組成物を曲げ弾
性率か小さい第2の樹脂組成物で覆ったので、バンプの
補強ができると共に第1の樹脂組成物自身または第1の
樹脂組成物と絶縁基板との界面に侵入する水分等を防止
できる。その結果、耐環境性か向上し、信頼性の高い半
導体装置を得ることかできる。
【図面の簡単な説明】
第1図は本発明の第1の実施例に係る半導体装置の断面
図、第2図は本発明の第2の実施例に係る半導体装置の
断面図、第3図は本発明の第3の基板、 16゜ 半導体素子、12・・・ハンプ、13・・絶縁14・・
・配線、15.15a・・・エポキシ樹脂、16a・・
・フェノール硬化エポキシ樹脂。 出願人代理人 弁理士 鈴江武彦 第4図 第5図 第6図 \; Cつ

Claims (3)

    【特許請求の範囲】
  1. (1)絶縁基板と、この絶縁基板に形成された配線にバ
    ンプを介してフェイスダウンに接続された半導体素子と
    、前記バンプを封止する樹脂組成物とを有する半導体装
    置において、前記樹脂組成物は、前記バンプを封止する
    曲げ弾性率の大きい第1の樹脂組成物と、前記絶縁基板
    に接合し且つ前記第1の樹脂組成物を覆う曲げ弾性率が
    小さい第2の樹脂組成物とを有することを特徴とする半
    導体装置。
  2. (2)前記第1の樹脂組成物は、酸無水物硬化エポキシ
    樹脂からなることを特徴とする請求項1に記載の半導体
    装置。
  3. (3)前記第2の樹脂組成物は、シリコーン樹脂からな
    ることを特徴とする請求項1に記載の半導体装置。
JP2259056A 1990-09-28 1990-09-28 半導体装置 Expired - Fee Related JP2786734B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2259056A JP2786734B2 (ja) 1990-09-28 1990-09-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2259056A JP2786734B2 (ja) 1990-09-28 1990-09-28 半導体装置

Publications (2)

Publication Number Publication Date
JPH04137641A true JPH04137641A (ja) 1992-05-12
JP2786734B2 JP2786734B2 (ja) 1998-08-13

Family

ID=17328715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2259056A Expired - Fee Related JP2786734B2 (ja) 1990-09-28 1990-09-28 半導体装置

Country Status (1)

Country Link
JP (1) JP2786734B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5659952A (en) * 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
WO1997047031A1 (en) * 1996-06-07 1997-12-11 Matsushita Electric Industrial Co., Ltd. Method for mounting semiconductor chip
US5776796A (en) * 1994-05-19 1998-07-07 Tessera, Inc. Method of encapsulating a semiconductor package
US5915170A (en) * 1994-09-20 1999-06-22 Tessera, Inc. Multiple part compliant interface for packaging of a semiconductor chip and method therefor
US6046076A (en) * 1994-12-29 2000-04-04 Tessera, Inc. Vacuum dispense method for dispensing an encapsulant and machine therefor
US6169328B1 (en) 1994-09-20 2001-01-02 Tessera, Inc Semiconductor chip assembly
US6686015B2 (en) 1996-12-13 2004-02-03 Tessera, Inc. Transferable resilient element for packaging of a semiconductor chip and method therefor
US6870272B2 (en) 1994-09-20 2005-03-22 Tessera, Inc. Methods of making microelectronic assemblies including compliant interfaces
US7112879B2 (en) 1995-10-31 2006-09-26 Tessera, Inc. Microelectronic assemblies having compliant layers
USRE43404E1 (en) 1996-03-07 2012-05-22 Tessera, Inc. Methods for providing void-free layer for semiconductor assemblies
JP2017175427A (ja) * 2016-03-24 2017-09-28 京セラ株式会社 弾性表面波装置

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5776796A (en) * 1994-05-19 1998-07-07 Tessera, Inc. Method of encapsulating a semiconductor package
US6525429B1 (en) 1994-09-20 2003-02-25 Tessera, Inc. Methods of making microelectronic assemblies including compliant interfaces
US6870272B2 (en) 1994-09-20 2005-03-22 Tessera, Inc. Methods of making microelectronic assemblies including compliant interfaces
US5915170A (en) * 1994-09-20 1999-06-22 Tessera, Inc. Multiple part compliant interface for packaging of a semiconductor chip and method therefor
US5659952A (en) * 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
US6723584B2 (en) 1994-09-20 2004-04-20 Tessera, Inc. Methods of making microelectronic assemblies including compliant interfaces
US6133639A (en) * 1994-09-20 2000-10-17 Tessera, Inc. Compliant interface for semiconductor chip and method therefor
US6169328B1 (en) 1994-09-20 2001-01-02 Tessera, Inc Semiconductor chip assembly
US6521480B1 (en) 1994-09-20 2003-02-18 Tessera, Inc. Method for making a semiconductor chip package
US6046076A (en) * 1994-12-29 2000-04-04 Tessera, Inc. Vacuum dispense method for dispensing an encapsulant and machine therefor
US6126428A (en) * 1994-12-29 2000-10-03 Tessera, Inc. Vacuum dispense apparatus for dispensing an encapsulant
US7112879B2 (en) 1995-10-31 2006-09-26 Tessera, Inc. Microelectronic assemblies having compliant layers
USRE43404E1 (en) 1996-03-07 2012-05-22 Tessera, Inc. Methods for providing void-free layer for semiconductor assemblies
US6531022B1 (en) 1996-06-07 2003-03-11 Matsushita Electric Industrial Co., Ltd. Mounting method of semiconductor element
CN1110078C (zh) * 1996-06-07 2003-05-28 松下电器产业株式会社 半导体元件的安装方法
KR100457609B1 (ko) * 1996-06-07 2005-01-15 마쯔시다덴기산교 가부시키가이샤 반도체소자의실장방법
WO1997047031A1 (en) * 1996-06-07 1997-12-11 Matsushita Electric Industrial Co., Ltd. Method for mounting semiconductor chip
US6686015B2 (en) 1996-12-13 2004-02-03 Tessera, Inc. Transferable resilient element for packaging of a semiconductor chip and method therefor
JP2017175427A (ja) * 2016-03-24 2017-09-28 京セラ株式会社 弾性表面波装置

Also Published As

Publication number Publication date
JP2786734B2 (ja) 1998-08-13

Similar Documents

Publication Publication Date Title
JP3648277B2 (ja) 半導体装置
KR101611846B1 (ko) 칩 온 플렉스 구조체 및 이를 형성하는 방법
JP3914654B2 (ja) 半導体装置
US6118183A (en) Semiconductor device, manufacturing method thereof, and insulating substrate for same
JPH1117048A (ja) 半導体チップパッケージ
WO2000055910A1 (en) Semiconductor device and semiconductor module
JPH09246321A (ja) 半導体ユニット及びその形成方法
JP3441412B2 (ja) 樹脂封止型半導体装置およびこれを用いた液晶表示モジュール
JPH04137641A (ja) 半導体装置
EP0340492A2 (en) Conformal sealing and interplanar encapsulation of electronic device structures
JP3356649B2 (ja) 半導体装置及びその製造方法
JPH0491443A (ja) 半導体装置の製造方法
JP2930186B2 (ja) 半導体装置の実装方法および半導体装置の実装体
JP3464826B2 (ja) 半導体装置
JP2000164761A (ja) 半導体装置および製造方法
JPH09232506A (ja) 半導体装置およびその製造方法
JPH10256304A (ja) 半導体装置の製造方法
WO2011158468A1 (ja) 半導体装置およびその製造方法
JP3012809B2 (ja) 半導体装置の電極構造体の形成方法
JP2921717B2 (ja) 半導体装置およびその製造方法
JPH10242211A (ja) 半導体装置の製法
JP2721790B2 (ja) 半導体装置の封止方法
JP2637684B2 (ja) 半導体装置の封止方法
JPH09153514A (ja) 半導体ユニット及び半導体素子の実装方法
JPH09199518A (ja) 半導体装置

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090529

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090529

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100529

Year of fee payment: 12

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100529

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees