JP2786734B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2786734B2
JP2786734B2 JP2259056A JP25905690A JP2786734B2 JP 2786734 B2 JP2786734 B2 JP 2786734B2 JP 2259056 A JP2259056 A JP 2259056A JP 25905690 A JP25905690 A JP 25905690A JP 2786734 B2 JP2786734 B2 JP 2786734B2
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
resin composition
bump
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2259056A
Other languages
English (en)
Other versions
JPH04137641A (ja
Inventor
三樹 森
雅之 斉藤
カオ・ミン・タイ
次雄 坂本
道也 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2259056A priority Critical patent/JP2786734B2/ja
Publication of JPH04137641A publication Critical patent/JPH04137641A/ja
Application granted granted Critical
Publication of JP2786734B2 publication Critical patent/JP2786734B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、絶縁基板と半導体素子とがフリップチップ
方式で接続された半導体装置に関する。
(従来の技術) 近年、半導体集積回路技術の進歩により、端子数が10
0を越える半導体素子やパッドピッチが100μm以下の半
導体素子が出現してきている。それに伴い半導体素子の
実装密度を高めるために、組立て時に電極の数に依存せ
ず、一度にボンディングが可能でチップの実装が極めて
小容積にできる、フリップチップ方式,ビームリード方
式,テープキャリヤ方式等のボンディング方式が注目さ
れている。特にフリップチップ方式は他の方式のものよ
り高密度に実装できるので期待されている。
第4図にはプリップチップ方式を用いた従来の半導体
装置の一例が示されている。
半導体素子1にはPb−Sn等の半田バンプ2が形成され
ている。そしてバンプ2と、絶縁基板3が設けられた配
線4とが相対向して接合している。このように構成され
た半導体装置では、半導体素子1と絶縁基板3との接合
部であるバンプ2の接点柔軟度が低く、半導体素子1と
絶縁基板3との熱膨張係数の不一致からバンプ2に熱歪
みが生じ易いので接合不良が発生したり、最悪の場合に
は疲労破壊するという問題があった。
そこで、半導体素子1と絶縁基板3との間の隙間に保
護用の樹脂を充填してバンブ2を補強する半導体装置が
種々考えられている。
第5図には半導体素子1と絶縁基板3との間の隙間に
樹脂5を充填するのみならず、樹脂5で半導体素子1を
覆うことで水分等の侵入を防ぎ、耐湿性の改善を図った
半導体装置が示されている。しかしながら、このように
構成された従来の樹脂封止タイプの半導体装置にあって
次のような問題があった。すなわち、絶縁基板3と半導
体素子1との間の隙間は狭いので、樹脂5をこの隙間に
充填するために、樹脂5の充填剤の含有量を減らし、樹
脂5の粘度を低くする必要があった。しかし、樹脂5の
粘度を低くすると、樹脂5と絶縁基板3との熱膨張係数
の差、樹脂5と半導体素子1との熱膨張係数の差が大き
くなり、耐熱ストレス性が低下する。このため、多量の
樹脂5を用いてバンプ2を封止した半導体装置に熱衝撃
試験を行うと、樹脂5の外周辺やバンプ2に亀裂が入り
易くなり、装置の信頼性が低下するという問題があっ
た。また、このような問題を解消した第6図に示される
ような半導体装置、すなわち、熱衝撃試験でバンプ2に
亀裂があ入らない程度の量の樹脂5を用いてバンプ2を
封止した半導体装置では、封止性が低下するという欠点
がある。このため、この半導体装置に高温高湿試験を行
うと、樹脂5内に水分が容易に侵入し、信頼性が低下す
るという問題があった。
(発明が解決しようとする課題) 上述の如くバンプを樹脂で封止するには、充填剤の含
有量を少なくして樹脂の粘度を下げる必要があった。し
かしながら、このような樹脂でバンプを封止した半導体
装置では、樹脂量の大小により、それぞれ亀裂が生じ易
くなったり、水分が侵入し易くなるという不都合があっ
た。その結果、耐熱衝撃性、耐湿性が低下し、信頼性が
低下するという問題があった。
本発明は、上記事情を考慮してなされたもので、その
目的とするところは、耐熱衝撃性,耐湿性に優れた半導
体装置を提供することにある。
[発明の構成] (課題を解決するための手段) 上記の目的を達成するために、本発明の半導体装置
は、絶縁基板と、この絶縁基板に形成された配線にバン
プを介してフェイスダウンに接続された半導体素子と、
前記バンプを封止する樹脂組成物とを有する半導体装置
において、前記バンプを封止する曲げ弾性率の大きい第
1の樹脂組成物と、前記絶縁基板に接合し且つ前記第1
の樹脂組成物を覆う曲げ弾性率が小さい第2の樹脂組成
物とを有することを特徴とする。
(作用) 本発明によれば、バンブは曲げ弾性率の大きい第1の
樹脂組成物で封止されているので強固に補強され、第1
の樹脂組成物は第2の樹脂組成物で覆われているので第
1の樹脂組成物自身または第1の樹脂組成物と絶縁基板
との界面から浸入する水分等を防止できる。また、第2
の樹脂組成物は曲げ弾性率が小さいので絶縁基板と第2
の樹脂組成物との界面近傍での熱膨張係数が異なっても
剥離,亀裂が起こり難くなる。
(実施例) 以下、図面を参照しながら実施例を説明をする。
第1図には本発明の一実施例に係る半導体装置の断面
図が示されている。
これを製造行程に従い説明すると、最初、半導体素子
11の電極、すなわちアルミボンディングパット上に、銅
バンプをコアとし、電気メッキにより半田バンプ12を形
成する。次に、厚さ1mm程度の無アルカリガラスからな
る絶縁基板13上に、ITO(Indium Tin Oxide),クロ
ム,金をそれぞれ厚さ1000Å,1000Å,2000Å程度に蒸着
し、この金属積層膜をパターニングして配線14を形成す
る。
次に、バンプ12と配線14との位置合わせを行い、半導
体素子11と絶縁基板13とをフェイスダウンで接合する。
このときの位置合わせの方法として、半導体素子11と絶
縁基板13とにそれぞれ位置合わせ用のマークを設け、対
応するマーク同士を一致させることにより位置合わせし
てもよい。
次に、半導体素子11と絶縁基板13との間の隙間に、第
1の樹脂組成物として例えば、酸無水物硬化エポキシ樹
脂15を含浸する。そして、このエポキシ樹脂15が半導体
素子11と絶縁基板13との間の隙間を埋めてバンプ12を封
止したら、所定の硬化条件でエポキシ樹脂15を硬化させ
る 次に第2の樹脂組成物としてエポキシ樹脂15より曲げ
弾性率の小さい樹脂組成物であるシリコーン樹脂16を用
いて、エポキシ樹脂15及び半導体素子11が露出しないよ
うに覆う。このようにすることで半導体素子11を保護す
ると共にエポキシ樹脂16と半導体素子11及び絶縁基板13
とのそれぞれの密着強度を強めて半導体素子11と絶縁基
板との接続を強固なものとする。
この後、樹脂15,16を同時に硬化して半導体素子11及
び絶縁基板13との接合が完成する。
上述した酸無水硬化エポキシ樹脂15として第1表に示
されるような組成の酸無水硬化ビスフェノールエポキシ
樹脂したものが使用できる。
ここでは、油化シェルエポキシ社製のエポキシ樹脂
(EP−828),日立化成工業社製の酸無水物硬化材(HN
−2200),東芝セラミック社製のシリカ充填材、旭化成
工業のイミダゾール系触媒(HX−3742)をそれぞれ100,
80,100,5.0重量部で組成したものを用いた。このエポキ
シ樹脂の曲げ弾性率は550Kgf/mm2である。また、シリコ
ーン樹脂16として東芝シリコーンTSE399(常温硬化シリ
コーン樹脂)を用いた。このシリコーン樹脂の曲げ弾性
率は15Kgf/mm2である。
このように構成された半導体装置では、バンプ12が曲
が弾性率の大きいエポキシ樹脂15により補強されると共
に、エポキシ樹脂15がシリコーン樹脂16により覆われて
いるのでエポキシ樹脂15とバンプ12との界面から侵入す
る水分等を防止することができる。また、シリコーン樹
脂16は、その曲げ弾性率が小さいので亀裂,剥離が起こ
り難くなっている。したがって、従来のようにシリコー
ン樹脂16の外周辺に亀裂,剥離が起こるという不都合は
生じない。また、エポキシ樹脂15は、粘性が低いので半
導体素子11と絶縁基板13との間の隙間に容易に含浸する
という利点がある。また、エポキシ樹脂15の極性基は硬
化中では比較的少なくなっている。このため、エポキシ
樹脂15と水との親和性は低くなっているので耐湿性が向
上する。
本実施例のように、バンプ12を曲げ弾性率の大きい第
1の樹脂組成物で封止し、更にこの第1の樹脂組成物を
曲げ弾性率の小さい第2の樹脂組成物で覆うことで、耐
湿性、耐熱衝撃性が改善され、信頼性の高い半導体装置
を得ることができる。
なお、本実施例ではシリコーン樹脂16に常温硬化タイ
プのものを用いたので、エポキシ樹脂15を所定の硬化条
件で硬化させた後にこのエポキシ樹脂15をシリコーン樹
脂16で覆ったが、必要に応じて、例えば製品形態や仕様
状況に合わせて、半硬化状態のエポキシ樹脂15をシリコ
ーン樹脂16で覆った後、両樹脂を同時に硬化させてもよ
い。更に、半導体素子11と絶縁基板13との間の隙間に含
浸した直後のエポキシ樹脂15、すなわちほとんど硬化し
てない状態でエポキシ樹脂15をシリコーン樹脂16が覆
い、両エポキシ樹脂15,16を同時に硬化させてもよい。
第2図には本発明の第2の実施例に係る半導体装置の
断面図が示されている。なお、第1図と同一部分には同
一符号を付して詳しい説明は省略する。
この実施例が先に説明した実施例と異なる点は、シリ
コーン樹脂16aが半導体素子11の裏面を覆わないで、エ
ポキシ樹脂15を封止したことにある。このようにして製
造された半導体装置では、半導体素子11がエポキシ樹脂
16aにより保護されず露出するが、耐環境試験の結果は
第1の実施例のそれと較べても遜色なく、信頼性が改善
されたのを確認した。
第3図に本発明の第3の実施例に係る半導体装置の断
面図を示す。なお、第1図と同一部分には同一符号を付
して詳しい説明は省略する。
この実施例が第1,第2の実施例と異なる点は、半導体
素子11と絶縁基板13との間の隙間をエポキシ樹脂15で完
全に埋めていないことにある。すなわちエポキシ樹脂15
aは、バンプ12を封止するのに必要な部分だけ半導体素
子11と絶縁基板13との間の隙間を埋めている。
この実施例では、中央部分に空気が存在しているが、
これにより信頼性が損なわれることはなく、先の実施例
と同様の効果が得られた。
本発明者等は、第1図,第2図,第3図に示される構
成の半導体装置と、第5図,第6図に示される構成の半
導体装置との耐環境性を実際の装置を用いて調べてみ
た。
−40〜100℃で1サイクル各30分の熱衝撃試験を行っ
たところ、第1図,第2図,第3図に示される構成の半
導体装置の600サイクル後におけるそれぞれのバンプ接
合部分の抵抗は約1Ω以下であったが、第5図に示され
る構成の半導体装置では300サイクルを経過しないうち
に、樹脂5に亀裂が入り接続が取れなくなる部分が生じ
た。
また、70℃,90%R.H.の高温高湿放置試験を行ったと
ころ、第1図,第2図,第3図に示される構成の半導体
装置の1000H後におけるそれぞれのバンプ接合部分の抵
抗は、約1Ω以下で安定であったが、第6図に示される
構成の半導体装置では、500Hでバンプ接合部分に不良が
生じた。
なお、本発明は上述した実施例に限定されるものでは
ない。実施例では曲げ弾性率の高い第1の樹脂組成物と
してエポキシ樹脂を用いたが、アクリル系樹脂等を用い
ても同様の効果が得られる。また、曲げ弾性率の低い第
2の樹脂組成物としてシリコーン樹脂16を用いたが、ア
クリル系樹脂等を用いても同様の効果が得られる。つま
り第1の樹脂組成物としてアクリル系樹脂、第2の樹脂
組成物としてシリコーン系樹脂を用いても、第1の樹脂
組成物としてエポキシ系樹脂、第2の樹脂組成物として
アクリル系樹脂を用いても同様な効果が得られる。要は
第1の樹脂組成物としてバンプを補強できる程度の曲げ
弾性率をもつ樹脂組成物を用いて、第2の樹脂組成物と
して剥離、亀裂が起こらない程度の曲げ弾性率をもつ樹
脂組成物を用いればよい。
また、上記実施例では半導体素子11と絶縁基板13とを
バンプ12を介して接合させた後に、エポキシ樹脂15でバ
ンプ12を封止したが、予め絶縁基板13上にエポキシ樹脂
15をポッティングして、半導体素子11と絶縁基板13とを
接合してもよい。この場合も先の実施例と同様に、導体
素子11と絶縁基板13との間は狭いので、エポキシ樹脂15
の粘度は低いことが望ましい。またこの場合には、配線
14とバンプとは絶縁性接着剤を介して接続されているの
で、半田バンプ12のように接続用材料で構成されたバン
プを用いる必要がなくなるので、金,銅等のバンプ材料
を用いることが可能となる。
また、無アルカリガラス以外の絶縁基板13の材料とし
て、セラミック,ガラスエポキシ,金属コア,ポリイミ
ドまたは紙フェノール等を用いてもよい。また、ITO,ク
ロム,金の積層膜以外の配線14の材料としては、ニッケ
ル,銅,チタン,ITO,クロム,アルミニウム,モリブデ
ン,タンタル,タングステン,金,銀,パラジュウムあ
るいはこれら配線材料を複数組合せたものを用いてもよ
い。
なお、上記実施例では銅パンプをコアとし、電気メッ
キを用いて半田バンプ12を形成したが、コアの金属は必
ずしも必要ではない。また、半田バンブ12を形成する
際、電子メッキを用いず、真空蒸着法を用いて半田バン
プ12を形成したり、溶融半田中に半導体素子11を浸漬さ
せて半田バンプ12を形成してもよい。さらにまた、使用
する製品や製造工程に応じて錫と鉛との割合を変えた
り、他の金属材料を用いて半田以外のバンプ材料を用い
てもよい。例えば、液晶表示装置等のように温度条件が
制約される製品には、インジウム,ビスマス,カドニウ
ム等の低融点の金属を用いてバンプを形成してもよい。
また、バンプの耐腐食性を図りたい場合には、銀、アン
チモン等のバンプ材料を用いるとよい。その他、本実施
例の要旨を逸脱しない範囲で、種々変形して実施でき
る。
[発明の効果] 本発明によれば、曲げ弾性率の大きい第1の樹脂組成
物でバンプを防止し、更にこの第1の樹脂組成物を曲げ
弾性率が小さい第2の樹脂組成物で覆ったので、バンプ
の補強ができると共に第1の樹脂組成物自身または愛1
の樹脂組成物と絶縁基板との界面に侵入する水分等を防
止できる。その結果、耐環境性が向上し、信頼性の高い
半導体装置を得ることができる。
【図面の簡単な説明】
第1図は本発明の第1の実施例に係る半導体装置の断面
図、第2図は本発明の第2の実施例に係る半導体装置の
断面図、第3図は本発明の第3の実施例に係る半導体装
置の断面図、第4図〜第6図は従来の半導体装置の断面
図である。 11……半導体素子、12……バンプ、13……絶縁基板、14
……配線、15,15a……エポキシ樹脂、16,16a……フェノ
ール硬化エポキシ樹脂。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 坂本 次雄 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内 (72)発明者 東 道也 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内 (56)参考文献 特開 昭60−63951(JP,A) 特開 平2−133936(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01L 21/60 311

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】絶縁基板と、この絶縁基板に形成された配
    線にバンプを介してフェイスダウンに接続された半導体
    素子と、前記バンプを封止する樹脂組成物とを有する半
    導体装置において、前記樹脂組成物は、前記バンプを封
    止する曲げ弾性率の大きい第1の樹脂組成物と、前記絶
    縁基板に接合し且つ前記第1の樹脂組成物を覆う曲げ弾
    性率が小さい第2の樹脂組成物とを有することを特徴と
    する半導体装置。
  2. 【請求項2】前記第1の樹脂組成物は、酸無水物硬化エ
    ポキシ樹脂からなることを特徴とする請求項1に記載の
    半導体装置。
  3. 【請求項3】前記第2の樹脂組成物は、シリコーン樹脂
    からなることを特徴とする請求項1に記載の半導体装
    置。
JP2259056A 1990-09-28 1990-09-28 半導体装置 Expired - Fee Related JP2786734B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2259056A JP2786734B2 (ja) 1990-09-28 1990-09-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2259056A JP2786734B2 (ja) 1990-09-28 1990-09-28 半導体装置

Publications (2)

Publication Number Publication Date
JPH04137641A JPH04137641A (ja) 1992-05-12
JP2786734B2 true JP2786734B2 (ja) 1998-08-13

Family

ID=17328715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2259056A Expired - Fee Related JP2786734B2 (ja) 1990-09-28 1990-09-28 半導体装置

Country Status (1)

Country Link
JP (1) JP2786734B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834339A (en) 1996-03-07 1998-11-10 Tessera, Inc. Methods for providing void-free layers for semiconductor assemblies
US5776796A (en) * 1994-05-19 1998-07-07 Tessera, Inc. Method of encapsulating a semiconductor package
US6169328B1 (en) 1994-09-20 2001-01-02 Tessera, Inc Semiconductor chip assembly
US5915170A (en) * 1994-09-20 1999-06-22 Tessera, Inc. Multiple part compliant interface for packaging of a semiconductor chip and method therefor
US6870272B2 (en) 1994-09-20 2005-03-22 Tessera, Inc. Methods of making microelectronic assemblies including compliant interfaces
US5659952A (en) 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
US6046076A (en) * 1994-12-29 2000-04-04 Tessera, Inc. Vacuum dispense method for dispensing an encapsulant and machine therefor
US6284563B1 (en) 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
JP3610999B2 (ja) * 1996-06-07 2005-01-19 松下電器産業株式会社 半導体素子の実装方法
US6686015B2 (en) 1996-12-13 2004-02-03 Tessera, Inc. Transferable resilient element for packaging of a semiconductor chip and method therefor
JP6556081B2 (ja) * 2016-03-24 2019-08-07 京セラ株式会社 弾性表面波装置

Also Published As

Publication number Publication date
JPH04137641A (ja) 1992-05-12

Similar Documents

Publication Publication Date Title
JP3311215B2 (ja) 半導体装置
TW423081B (en) Semiconductor package
JPH05275597A (ja) 半導体チップ・パッケージ
JP2786734B2 (ja) 半導体装置
JP2000269371A (ja) 半導体装置および半導体実装構造体
JP3441412B2 (ja) 樹脂封止型半導体装置およびこれを用いた液晶表示モジュール
JP4206631B2 (ja) 熱硬化性液状封止樹脂組成物、半導体素子の組立方法及び半導体装置
EP0340492A2 (en) Conformal sealing and interplanar encapsulation of electronic device structures
JP2892117B2 (ja) 半導体装置の製造方法
JP2930186B2 (ja) 半導体装置の実装方法および半導体装置の実装体
JP3356649B2 (ja) 半導体装置及びその製造方法
US6621173B1 (en) Semiconductor device having an adhesive and a sealant
JP2005056944A (ja) 電子回路装置
JP2000164761A (ja) 半導体装置および製造方法
JPH0831870A (ja) 半導体装置
US6649833B1 (en) Negative volume expansion lead-free electrical connection
JPH11297904A (ja) 半導体装置
JP2001207031A (ja) 半導体封止用樹脂組成物及び半導体装置
JP2000290471A (ja) 封止用樹脂組成物
JP3155811B2 (ja) 樹脂封止型半導体装置の製造方法
EP0893823B9 (en) Semiconductor bonding and sealing structure
JP2933554B2 (ja) 半導体装置およびその製造方法
JP2721790B2 (ja) 半導体装置の封止方法
US6482289B1 (en) Nonconductive laminate for coupling substrates and method therefor
JP2965496B2 (ja) 半導体ユニット及び半導体素子の実装方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090529

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090529

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100529

Year of fee payment: 12

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100529

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees