JP2933554B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2933554B2 JP2933554B2 JP8317596A JP31759696A JP2933554B2 JP 2933554 B2 JP2933554 B2 JP 2933554B2 JP 8317596 A JP8317596 A JP 8317596A JP 31759696 A JP31759696 A JP 31759696A JP 2933554 B2 JP2933554 B2 JP 2933554B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor device
- metal
- lead frame
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49558—Insulating layers on lead frames, e.g. bridging members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49586—Insulating layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関する。
の製造方法に関する。
【０００２】
【従来の技術】近年、半導体装置を形成するＩＣおよび
ＬＳＩは、益々高集積化されてきており、これに伴ない
半導体チップを実装するパッケージも、更に小型化され
るとともに多ピン化されてきている。このために、パッ
ケージにおけるリードの配列構造が多ピッチとなり、リ
ード間の間隔は益々狭くせざるを得ない状態となってい
る。
ＬＳＩは、益々高集積化されてきており、これに伴ない
半導体チップを実装するパッケージも、更に小型化され
るとともに多ピン化されてきている。このために、パッ
ケージにおけるリードの配列構造が多ピッチとなり、リ
ード間の間隔は益々狭くせざるを得ない状態となってい
る。
【０００３】このような多ピッチ化傾向は、半導体チッ
プをモールド樹脂に封止する場合においても同様であ
り、これに対処する手法として、半導体チップをマウン
トしてエポキシ樹脂により封止するリードフレームのリ
ードにテーピングを行い、当該リードフレームのリード
を固定するという方法が採られている。この手法はテー
ピングリードフレームとして知られており、現状におい
て多用されている手法である。
プをモールド樹脂に封止する場合においても同様であ
り、これに対処する手法として、半導体チップをマウン
トしてエポキシ樹脂により封止するリードフレームのリ
ードにテーピングを行い、当該リードフレームのリード
を固定するという方法が採られている。この手法はテー
ピングリードフレームとして知られており、現状におい
て多用されている手法である。
【０００４】以下においては、図３（ａ）および（ｂ）
を参照して、従来の半導体装置において、現状において
使用されているリードフレームテーピング方法によるリ
ードフレーム構造について説明する。図３（ａ）は、当
該半導体装置のリードフレーム構造（テーピングリード
フレームのテーピング部分）を示す部分平面図であり、
図３（ｂ）は、当該平面図のＡ”−Ｂ”矢視に対応する
リードフレームの断面図である。図３（ｂ）の断面図に
示されるように、当該リードフレーム構造における複数
のリード１には、接着剤３により絶縁テープ２が接着さ
れている。リード１のリード材はＣｕ（銅）により形成
されており、これらの複数のリード１の相互間隔ｄは
０．２ｍｍ程度に設定されている。また絶縁テープ２
は、ポリイミド等の有機絶縁体により形成される。な
お、図３（ｂ）の断面図に示されるように、リード１に
対して絶縁テープ２を接着する接着剤３により形成され
る接着剤層は、ＮＢＲとフェノール樹脂の混合物により
構成されている。
を参照して、従来の半導体装置において、現状において
使用されているリードフレームテーピング方法によるリ
ードフレーム構造について説明する。図３（ａ）は、当
該半導体装置のリードフレーム構造（テーピングリード
フレームのテーピング部分）を示す部分平面図であり、
図３（ｂ）は、当該平面図のＡ”−Ｂ”矢視に対応する
リードフレームの断面図である。図３（ｂ）の断面図に
示されるように、当該リードフレーム構造における複数
のリード１には、接着剤３により絶縁テープ２が接着さ
れている。リード１のリード材はＣｕ（銅）により形成
されており、これらの複数のリード１の相互間隔ｄは
０．２ｍｍ程度に設定されている。また絶縁テープ２
は、ポリイミド等の有機絶縁体により形成される。な
お、図３（ｂ）の断面図に示されるように、リード１に
対して絶縁テープ２を接着する接着剤３により形成され
る接着剤層は、ＮＢＲとフェノール樹脂の混合物により
構成されている。
【０００５】即ち、図３（ａ）および（ｂ）より明らか
なように、本従来例による製造方法においては、リード
フレームテーピングの方法として、接着剤３により形成
される接着剤層を、絶縁テープ２の全面に亘り形成する
とともに、なお且つ、当該接着剤層を、リードフレーム
のリード材を形成するＣｕに対しても、その全面に亘り
直接的に接触する状態で形成するという方法が採られて
いる。
なように、本従来例による製造方法においては、リード
フレームテーピングの方法として、接着剤３により形成
される接着剤層を、絶縁テープ２の全面に亘り形成する
とともに、なお且つ、当該接着剤層を、リードフレーム
のリード材を形成するＣｕに対しても、その全面に亘り
直接的に接触する状態で形成するという方法が採られて
いる。
【０００６】また、視点は異なっているが、特開平３−
２８４８６８号公報による提案内容による従来例におい
ては、メッキ材質の変更により、半導体装置のボンディ
ング部におけるメッキ材自体からのイオンマイグレーシ
ョンを防止することを目的とした製造方法が提案されて
いる。
２８４８６８号公報による提案内容による従来例におい
ては、メッキ材質の変更により、半導体装置のボンディ
ング部におけるメッキ材自体からのイオンマイグレーシ
ョンを防止することを目的とした製造方法が提案されて
いる。
【０００７】
【発明が解決しようとする課題】上述した従来の半導体
装置およびその製造方法においては、接着剤層が、絶縁
テープ２の全面に亘り形成されており、且つ、当該接着
剤層は、リードフレームのリード１のリード材を形成す
るＣｕに対しても、直接的に全面に接触する状態で形成
されている。また、これにより、隣接するリード１の相
互間においても、接着剤層が形成されるようになってい
る。
装置およびその製造方法においては、接着剤層が、絶縁
テープ２の全面に亘り形成されており、且つ、当該接着
剤層は、リードフレームのリード１のリード材を形成す
るＣｕに対しても、直接的に全面に接触する状態で形成
されている。また、これにより、隣接するリード１の相
互間においても、接着剤層が形成されるようになってい
る。
【０００８】従って、図３（ｂ）のリードフレーム構造
（テーピングリードフレームのテーピング部分）の断面
図に示されるように、リードを形成する金属（Ｃｕ）に
よるリード１の隣接する相互間には、接着剤３が介在し
ている。この状態において、隣接するリード１の間に電
位差が生じた場合には、電界作用により陽極においてＣ
ｕがイオン化し、その後、接着剤３による接着剤層を通
して陰極に移動して析出される。即ち、Ｃｕのイオンマ
イグレーションと云われる現象が発生する。そして、最
終的には、多量に析出されるＣｕにより、隣接するリー
ド同士が短絡される状態になるか、または短絡状態には
ならないまでも、これらのリード間におけるリーク電流
が増大するという状態となり、半導体装置としての動作
機能が不能になるという欠点がある。
（テーピングリードフレームのテーピング部分）の断面
図に示されるように、リードを形成する金属（Ｃｕ）に
よるリード１の隣接する相互間には、接着剤３が介在し
ている。この状態において、隣接するリード１の間に電
位差が生じた場合には、電界作用により陽極においてＣ
ｕがイオン化し、その後、接着剤３による接着剤層を通
して陰極に移動して析出される。即ち、Ｃｕのイオンマ
イグレーションと云われる現象が発生する。そして、最
終的には、多量に析出されるＣｕにより、隣接するリー
ド同士が短絡される状態になるか、または短絡状態には
ならないまでも、これらのリード間におけるリーク電流
が増大するという状態となり、半導体装置としての動作
機能が不能になるという欠点がある。
【０００９】また、この対応策の一環として、特開平３
−２８４８６８号公報による提案内容による従来例にお
いては、半導体装置のボンディング部のボンディングメ
ッキ自体からのイオンマイグレーションを防止するとい
う方法が採られてはいるが、この方法においても、リー
ド素材自体によるリードからのＣｕのイオンマイグレー
ションを防止することは不可能であるという欠点があ
る。
−２８４８６８号公報による提案内容による従来例にお
いては、半導体装置のボンディング部のボンディングメ
ッキ自体からのイオンマイグレーションを防止するとい
う方法が採られてはいるが、この方法においても、リー
ド素材自体によるリードからのＣｕのイオンマイグレー
ションを防止することは不可能であるという欠点があ
る。
【００１０】本発明の目的は、上記の欠点を解決して、
Ｃｕイオンに起因するリード間のイオンマイグレーショ
ンを防止するとともに、リードを形成するＣｕ自体によ
るマイグレーションをも抑制することにより、信頼性の
高いリードフレーム構造を用いた半導体装置およびその
製造方法を提供することにある。
Ｃｕイオンに起因するリード間のイオンマイグレーショ
ンを防止するとともに、リードを形成するＣｕ自体によ
るマイグレーションをも抑制することにより、信頼性の
高いリードフレーム構造を用いた半導体装置およびその
製造方法を提供することにある。
【００１１】
【課題を解決するための手段】本発明の半導体装置は、
半導体チップを封止するためのリードフレームのリード
に対して、絶縁テープ層が所定の接着剤を介して接着さ
れるテーピングリードフレーム構造を有する半導体装置
であって、前記接着剤に接するリードが、イオンマイグ
レーション防止用の保護膜により、前記リードの表面が
被覆されて形成される半導体装置において、前記保護膜
が、大気雰囲気中においてはイオン化しない金属または
前記金属の合金による金属メッキ層により形成されるこ
とを特徴とする。
半導体チップを封止するためのリードフレームのリード
に対して、絶縁テープ層が所定の接着剤を介して接着さ
れるテーピングリードフレーム構造を有する半導体装置
であって、前記接着剤に接するリードが、イオンマイグ
レーション防止用の保護膜により、前記リードの表面が
被覆されて形成される半導体装置において、前記保護膜
が、大気雰囲気中においてはイオン化しない金属または
前記金属の合金による金属メッキ層により形成されるこ
とを特徴とする。
【００１２】また、本発明の半導体装置は、前記金属メ
ッキ層が、金、白金、パラジウム、インジウム、クロ
ム、チタン、アンチモン、ロジウム、タンタルおよびパ
ナジウムの内の何れか１種類の金属または前記金属の合
金により形成されてもよい。
ッキ層が、金、白金、パラジウム、インジウム、クロ
ム、チタン、アンチモン、ロジウム、タンタルおよびパ
ナジウムの内の何れか１種類の金属または前記金属の合
金により形成されてもよい。
【００１３】
【００１４】さらに、本発明の他の発明の半導体装置の
製造方法は、半導体チップを封止するためのリードフレ
ームのリードに対して、絶縁テープ層を所定の接着剤を
介して接着してテーピングリードフレームを形成する工
程を含む半導体装置の製造方法において、前記接着剤に
接するリード表面を、大気雰囲気中においてはイオン化
しない金属または前記金属の合金による金属メッキ層に
より被覆する工程を有することを特徴としている。
製造方法は、半導体チップを封止するためのリードフレ
ームのリードに対して、絶縁テープ層を所定の接着剤を
介して接着してテーピングリードフレームを形成する工
程を含む半導体装置の製造方法において、前記接着剤に
接するリード表面を、大気雰囲気中においてはイオン化
しない金属または前記金属の合金による金属メッキ層に
より被覆する工程を有することを特徴としている。
【００１５】
【００１６】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。
して説明する。
【００１７】図１（ａ）は、本発明の第１の実施形態に
おけるリードフレーム構造（テーピングリードフレーム
のテーピング部分）を示す部分平面図であり、図１
（ｂ）は、当該平面図のＡ−Ｂ矢視に対応するリードフ
レーム構造の断面図である。図１（ａ）および（ｂ）に
示されるように、当該リードフレーム構造におけるＣｕ
を素材とする複数のリード１の表面は、大気雰囲気にお
いてはイオンマイグレーションを生じない金、白金、パ
ラジウム、インジウム、クロム、チタン、アンチモン、
ロジウム、タンタルおよびパナジウム、或はこれらの金
属を含む合金、または金属イオンが接着剤３内に移動す
ることのできないＡｇ等による厚さ約３０μｍ程度の金
属メッキ４により被覆されている。そして、当該金属メ
ッキ４による保護膜に接するように、リード１に対して
は接着剤３が塗布された絶縁テープ２が貼り付けられ
て、リードフレーム構造が形成されている。なお、本実
施形態においては、リード１の表面に対する金属メッキ
４は、図１（ａ）に示されるように、絶縁テープ２が貼
り付けられるテーピング位置に対応するリード１の表面
にのみ施されており、リード１の他の部分に対しては施
されてはいない。接着剤３は、ＮＢＲとフェノール樹脂
またはイミド樹脂との混合物であり、その厚さは約５０
μｍ程度である。また、絶縁テープ２は、ポリイミド等
の有機絶縁物であり、その厚さは約１００μｍである。
おけるリードフレーム構造（テーピングリードフレーム
のテーピング部分）を示す部分平面図であり、図１
（ｂ）は、当該平面図のＡ−Ｂ矢視に対応するリードフ
レーム構造の断面図である。図１（ａ）および（ｂ）に
示されるように、当該リードフレーム構造におけるＣｕ
を素材とする複数のリード１の表面は、大気雰囲気にお
いてはイオンマイグレーションを生じない金、白金、パ
ラジウム、インジウム、クロム、チタン、アンチモン、
ロジウム、タンタルおよびパナジウム、或はこれらの金
属を含む合金、または金属イオンが接着剤３内に移動す
ることのできないＡｇ等による厚さ約３０μｍ程度の金
属メッキ４により被覆されている。そして、当該金属メ
ッキ４による保護膜に接するように、リード１に対して
は接着剤３が塗布された絶縁テープ２が貼り付けられ
て、リードフレーム構造が形成されている。なお、本実
施形態においては、リード１の表面に対する金属メッキ
４は、図１（ａ）に示されるように、絶縁テープ２が貼
り付けられるテーピング位置に対応するリード１の表面
にのみ施されており、リード１の他の部分に対しては施
されてはいない。接着剤３は、ＮＢＲとフェノール樹脂
またはイミド樹脂との混合物であり、その厚さは約５０
μｍ程度である。また、絶縁テープ２は、ポリイミド等
の有機絶縁物であり、その厚さは約１００μｍである。
【００１８】このようなリードフレームテーピング方法
による製造方法を用いることによって、本実施形態にお
いては、ボンディングエリアと同時に、同一金属による
保護膜を付することことが可能になるという優れた利点
がある。即ち、ボンディングエリアを電解メッキにより
製造する工程において、同時にマスクの形状を変更する
だけで簡易に上記保護膜を形成することができる。保護
膜として用いられる金属は、上述のように、大気雰囲気
中においてはイオン化しない金、白金、パラジウム、イ
ンジウム、クロム、チタン、アンチモン、ロジウム、タ
ンタルおよびパナジウム、或はこれらの金属を含む合金
が望ましいが、ボンディングエリアとの共用ならびに同
一金属による低コスト化という観点において、Ａｇが最
も適用し易い金属である。リード素材としてのＣｕと同
様に、Ａｇはイオン化し易く、イオンマイグレーション
に対しては弱い金属ではあるが、Ｃｕに比較して原子質
量が大きく、接着剤３による接着剤層中を移動しにくい
ために、電気的な不良障碍が発生しにくいという特徴が
ある。実際の加速評価（試験環境：１４０°Ｃ／８５％
／５００Ｈおよび８５°Ｃ／８５％／３０００Ｈ）にお
いては、Ａｇのイオンマイグレーションによる不良の発
生は皆無という結果であった。なお、テーピングするメ
ッキエリアの位置としては、ボンディングエリアと分離
するようにしてもよく、或はボンディングエリアを広め
にして、テーピング位置と兼ねるようにしてもよい。
による製造方法を用いることによって、本実施形態にお
いては、ボンディングエリアと同時に、同一金属による
保護膜を付することことが可能になるという優れた利点
がある。即ち、ボンディングエリアを電解メッキにより
製造する工程において、同時にマスクの形状を変更する
だけで簡易に上記保護膜を形成することができる。保護
膜として用いられる金属は、上述のように、大気雰囲気
中においてはイオン化しない金、白金、パラジウム、イ
ンジウム、クロム、チタン、アンチモン、ロジウム、タ
ンタルおよびパナジウム、或はこれらの金属を含む合金
が望ましいが、ボンディングエリアとの共用ならびに同
一金属による低コスト化という観点において、Ａｇが最
も適用し易い金属である。リード素材としてのＣｕと同
様に、Ａｇはイオン化し易く、イオンマイグレーション
に対しては弱い金属ではあるが、Ｃｕに比較して原子質
量が大きく、接着剤３による接着剤層中を移動しにくい
ために、電気的な不良障碍が発生しにくいという特徴が
ある。実際の加速評価（試験環境：１４０°Ｃ／８５％
／５００Ｈおよび８５°Ｃ／８５％／３０００Ｈ）にお
いては、Ａｇのイオンマイグレーションによる不良の発
生は皆無という結果であった。なお、テーピングするメ
ッキエリアの位置としては、ボンディングエリアと分離
するようにしてもよく、或はボンディングエリアを広め
にして、テーピング位置と兼ねるようにしてもよい。
【００１９】以上説明したように、本実施形態において
は、金および白金等の金属、或は金属イオンが接着剤層
内を移動することができないＡｇ等による金属メッキ４
の介在により、リード１の素材Ｃｕと接着剤層との間の
直接的な接触が回避されて、Ｃｕイオンが接着剤層に溶
出するという障碍事態の発生がなくなり、当該Ｃｕイオ
ンの移動に起因するリード間のイオンマイグレーション
が防止される。なお、適用し易いＡｇを金属メッキ４と
して使用する場合においては、当該Ａｇ自体はイオン化
し易く、イオンマイグレーションを生じ易い金属ではあ
るが、質量がＣｕに比較して約２倍程度と大きいため
に、接着剤層を移動しにくいという利点があり、また、
樹脂封止型半導体装置の場合には、封止用のエポキシ樹
脂中においてはイオンマイグレーションが発生しないた
めに、当該樹脂封止により、Ａｇのイオンマイグレーシ
ョンによる障碍の発生は未然に抑止される。
は、金および白金等の金属、或は金属イオンが接着剤層
内を移動することができないＡｇ等による金属メッキ４
の介在により、リード１の素材Ｃｕと接着剤層との間の
直接的な接触が回避されて、Ｃｕイオンが接着剤層に溶
出するという障碍事態の発生がなくなり、当該Ｃｕイオ
ンの移動に起因するリード間のイオンマイグレーション
が防止される。なお、適用し易いＡｇを金属メッキ４と
して使用する場合においては、当該Ａｇ自体はイオン化
し易く、イオンマイグレーションを生じ易い金属ではあ
るが、質量がＣｕに比較して約２倍程度と大きいため
に、接着剤層を移動しにくいという利点があり、また、
樹脂封止型半導体装置の場合には、封止用のエポキシ樹
脂中においてはイオンマイグレーションが発生しないた
めに、当該樹脂封止により、Ａｇのイオンマイグレーシ
ョンによる障碍の発生は未然に抑止される。
【００２０】次に、図２（ａ）は、本発明に関連する技
術のリードフレーム構造（テーピングリードフレームの
テーピング部分）を示す部分平面図であり、図２（ｂ）
は、上記平面図のＡ’−Ｂ’矢視に対応するリードフレ
ーム構造の断面図である。図２（ａ）および（ｂ）に示
されるように、このリードフレーム構造における複数の
リード１に対しては、コーティング樹脂５を介して接着
剤３が塗布された絶縁テープ２が貼り付けられている。
なお、本発明に関連する技術においては、コーティング
樹脂５としては、アクリル、ウレタン、シリコン樹脂、
エポキシ樹脂およびシリコンゲル樹脂等の吸湿性の少な
い樹脂が用いられている。このコーティング樹脂が用い
られる部位は、図２（ａ）に示されるように、絶縁テー
プ２が貼り付けられるテーピング位置に対応するリード
１の表面にのみ施されており、リード１の他の部分に対
しては施されてはいない。このコーティング樹脂５の製
造方法としては、リード１の素材に対して所定の樹脂を
約２０μｍ程度塗布し、約２００°Ｃにおいて２Ｈ程度
の高温保管により当該樹脂を硬化させればよい。なお、
本発明に関連する技術においては、製造工程における
「増」という問題が付加されるために、前述の第１の実
施形態に比較して汎用性という点において劣る面があ
る。
術のリードフレーム構造（テーピングリードフレームの
テーピング部分）を示す部分平面図であり、図２（ｂ）
は、上記平面図のＡ’−Ｂ’矢視に対応するリードフレ
ーム構造の断面図である。図２（ａ）および（ｂ）に示
されるように、このリードフレーム構造における複数の
リード１に対しては、コーティング樹脂５を介して接着
剤３が塗布された絶縁テープ２が貼り付けられている。
なお、本発明に関連する技術においては、コーティング
樹脂５としては、アクリル、ウレタン、シリコン樹脂、
エポキシ樹脂およびシリコンゲル樹脂等の吸湿性の少な
い樹脂が用いられている。このコーティング樹脂が用い
られる部位は、図２（ａ）に示されるように、絶縁テー
プ２が貼り付けられるテーピング位置に対応するリード
１の表面にのみ施されており、リード１の他の部分に対
しては施されてはいない。このコーティング樹脂５の製
造方法としては、リード１の素材に対して所定の樹脂を
約２０μｍ程度塗布し、約２００°Ｃにおいて２Ｈ程度
の高温保管により当該樹脂を硬化させればよい。なお、
本発明に関連する技術においては、製造工程における
「増」という問題が付加されるために、前述の第１の実
施形態に比較して汎用性という点において劣る面があ
る。
【００２１】
【発明の効果】以上説明したように、本発明は、金属メ
ッキを介して、リード材としてのＣｕと、上記リード材
と絶縁テープとを接着する接着剤層との直接的な接触が
回避されるために、前記Ｃｕのイオンマイグレーション
現象の発生を完全に抑制することが可能となり、これに
より、前記イオンマイグレーションに起因する隣接リー
ド間における短絡現象またはリーク電流の発生が排除さ
れ、半導体装置としての高信頼性を保持することかでき
るという効果がある。
ッキを介して、リード材としてのＣｕと、上記リード材
と絶縁テープとを接着する接着剤層との直接的な接触が
回避されるために、前記Ｃｕのイオンマイグレーション
現象の発生を完全に抑制することが可能となり、これに
より、前記イオンマイグレーションに起因する隣接リー
ド間における短絡現象またはリーク電流の発生が排除さ
れ、半導体装置としての高信頼性を保持することかでき
るという効果がある。
【００２２】また、半導体装置の製造方法として、高集
積化された半導体装置の製造に対処することのできる高
精度化された製造方法を実現することができるという効
果がある。
積化された半導体装置の製造に対処することのできる高
精度化された製造方法を実現することができるという効
果がある。
【図１】本発明の第１の実施形態におけるリードフレー
ム構造を示す平面図および断面図である。
ム構造を示す平面図および断面図である。
【図２】本発明に関連する技術におけるリードフレーム
構造を示す平面図および断面図である。
構造を示す平面図および断面図である。
【図３】従来例におけるリードフレーム構造を示す平面
図および断面図である。
図および断面図である。
１ リード ２ 絶縁テープ ３ 接着剤 ４ 金属メッキ ５ コーティング樹脂
Claims (3)
- 【請求項１】 半導体チップを封止するためのリードフ
レームのリードに対して、絶縁テープ層が所定の接着剤
を介して接着されるテーピングリードフレーム構造を有
する半導体装置であって、前記接着剤に接するリード
が、イオンマイグレーション防止用の保護膜により、前
記リードの表面が被覆されて形成される半導体装置にお
いて、前記保護膜が、大気雰囲気中においてはイオン化しない
金属または前記金属の合金による金属メッキ層により形
成される ことを特徴とする半導体装置。 - 【請求項２】 前記金属メッキ層が、金、白金、パラジ
ウム、インジウム、クロム、チタン、アンチモン、ロジ
ウム、タンタルおよびパナジウムの内の何れか１種類の
金属または前記金属の合金により形成される請求項１記
載の半導体装置。 - 【請求項３】 半導体チップを封止するためのリードフ
レームのリードに対して、絶縁テープ層を所定の接着剤
を介して接着してテーピングリードフレームを形成する
工程を含む半導体装置の製造方法において、 前記接着剤に接するリード表面を、大気雰囲気中におい
てはイオン化しない金属または前記金属の合金による金
属メッキ層により被覆する工程を有することを特徴とす
る半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8317596A JP2933554B2 (ja) | 1996-11-28 | 1996-11-28 | 半導体装置およびその製造方法 |
| US08/979,254 US6124642A (en) | 1996-11-28 | 1997-11-26 | Lead structure for a semiconductor device with an isolating protective layer and method of fabricating the same |
| KR1019970063659A KR100275611B1 (ko) | 1996-11-28 | 1997-11-28 | 테이핑 리드 프레임 구조를 갖는 반도체 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8317596A JP2933554B2 (ja) | 1996-11-28 | 1996-11-28 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10163410A JPH10163410A (ja) | 1998-06-19 |
| JP2933554B2 true JP2933554B2 (ja) | 1999-08-16 |
Family
ID=18089988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8317596A Expired - Fee Related JP2933554B2 (ja) | 1996-11-28 | 1996-11-28 | 半導体装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6124642A (ja) |
| JP (1) | JP2933554B2 (ja) |
| KR (1) | KR100275611B1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003068965A (ja) | 2001-08-30 | 2003-03-07 | Hitachi Ltd | 半導体装置 |
| JP4426917B2 (ja) | 2004-07-16 | 2010-03-03 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| KR100584699B1 (ko) | 2004-11-04 | 2006-05-30 | 삼성전자주식회사 | 고정 테이프를 갖는 리드 프레임 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4125441A (en) * | 1978-01-30 | 1978-11-14 | General Dynamics Corporation | Isolated bump circuitry on tape utilizing electroforming |
| US4141782A (en) * | 1978-01-30 | 1979-02-27 | General Dynamics Corporation | Bump circuits on tape utilizing chemical milling |
| US4715235A (en) * | 1985-03-04 | 1987-12-29 | Asahi Kasei Kogyo Kabushiki Kaisha | Deformation sensitive electroconductive knitted or woven fabric and deformation sensitive electroconductive device comprising the same |
| US4756080A (en) * | 1986-01-27 | 1988-07-12 | American Microsystems, Inc. | Metal foil semiconductor interconnection method |
| US5134460A (en) * | 1986-08-11 | 1992-07-28 | International Business Machines Corporation | Aluminum bump, reworkable bump, and titanium nitride structure for tab bonding |
| US4974057A (en) * | 1986-10-31 | 1990-11-27 | Texas Instruments Incorporated | Semiconductor device package with circuit board and resin |
| US5069626A (en) * | 1987-07-01 | 1991-12-03 | Western Digital Corporation | Plated plastic castellated interconnect for electrical components |
| US4837184A (en) * | 1988-01-04 | 1989-06-06 | Motorola Inc. | Process of making an electronic device package with peripheral carrier structure of low-cost plastic |
| JP2708191B2 (ja) * | 1988-09-20 | 1998-02-04 | 株式会社日立製作所 | 半導体装置 |
| US5276351A (en) * | 1988-10-17 | 1994-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and a manufacturing method for the same |
| JPH0810744B2 (ja) * | 1989-08-28 | 1996-01-31 | 三菱電機株式会社 | 半導体装置 |
| US5049718A (en) * | 1989-09-08 | 1991-09-17 | Microelectronics And Computer Technology Corporation | Method of laser bonding for gold, gold coated and gold alloy coated electrical members |
| US4997517A (en) * | 1990-01-09 | 1991-03-05 | Olin Corporation | Multi-metal layer interconnect tape for tape automated bonding |
| US5173766A (en) * | 1990-06-25 | 1992-12-22 | Lsi Logic Corporation | Semiconductor device package and method of making such a package |
| US5227232A (en) * | 1991-01-23 | 1993-07-13 | Lim Thiam B | Conductive tape for semiconductor package, a lead frame without power buses for lead on chip package, and a semiconductor device with conductive tape power distribution |
| US5508401A (en) * | 1991-02-20 | 1996-04-16 | American Home Products Corporation | Substituted dibenzo[a,d]cycloheptene NMDA antagonists |
| US5229329A (en) * | 1991-02-28 | 1993-07-20 | Texas Instruments, Incorporated | Method of manufacturing insulated lead frame for integrated circuits |
| MY107849A (en) * | 1991-09-09 | 1996-06-29 | Hitachi Cable | Composite lead frame and method for manufacturing the same. |
| US5268331A (en) * | 1992-01-07 | 1993-12-07 | Texas Instruments Incorporated | Stabilizer/spacer for semiconductor device lead frames |
| US5343073A (en) * | 1992-01-17 | 1994-08-30 | Olin Corporation | Lead frames having a chromium and zinc alloy coating |
| JPH0828396B2 (ja) * | 1992-01-31 | 1996-03-21 | 株式会社東芝 | 半導体装置 |
| JP2979880B2 (ja) * | 1993-02-16 | 1999-11-15 | 日立電線株式会社 | 複合リードフレームおよびその製造方法 |
| JP3230348B2 (ja) * | 1993-09-06 | 2001-11-19 | ソニー株式会社 | 樹脂封止型半導体装置及びその製造方法 |
| US5608260A (en) * | 1994-12-30 | 1997-03-04 | International Business Machines Corporation | Leadframe having contact pads defined by a polymer insulating film |
| JP2663897B2 (ja) * | 1995-01-26 | 1997-10-15 | 日本電気株式会社 | リードフレームおよびその製造方法 |
| JP3064850B2 (ja) * | 1995-01-27 | 2000-07-12 | 日立電線株式会社 | 半導体装置用リードフレーム |
| DE69621983T2 (de) * | 1995-04-07 | 2002-11-21 | Shinko Electric Industries Co., Ltd. | Struktur und Verfahren zur Montage eines Halbleiterchips |
-
1996
- 1996-11-28 JP JP8317596A patent/JP2933554B2/ja not_active Expired - Fee Related
-
1997
- 1997-11-26 US US08/979,254 patent/US6124642A/en not_active Expired - Fee Related
- 1997-11-28 KR KR1019970063659A patent/KR100275611B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980042870A (ko) | 1998-08-17 |
| JPH10163410A (ja) | 1998-06-19 |
| KR100275611B1 (ko) | 2000-12-15 |
| US6124642A (en) | 2000-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5710064A (en) | Method for manufacturing a semiconductor package | |
| US7163843B2 (en) | Semiconductor component of semiconductor chip size with flip-chip-like external contacts, and method of producing the same | |
| JP3398609B2 (ja) | 半導体装置 | |
| US8138026B2 (en) | Low cost lead-free preplated leadframe having improved adhesion and solderability | |
| JPS6394645A (ja) | 電子装置 | |
| JP2928190B2 (ja) | テーピングリードフレーム | |
| JP2933554B2 (ja) | 半導体装置およびその製造方法 | |
| JP3181243B2 (ja) | 半導体装置及びその製造方法 | |
| JPS60147148A (ja) | 半導体装置用リ−ドフレ−ム | |
| JP3336859B2 (ja) | 半導体装置およびその製造方法 | |
| JP2735532B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0511660B2 (ja) | ||
| JP2001196505A (ja) | 半導体チップ表面露出型の樹脂封止半導体パッケージ | |
| JPS59175753A (ja) | 半導体装置およびリ−ドフレ−ム | |
| JP3039137B2 (ja) | 半導体装置の製造方法 | |
| JP2775262B2 (ja) | 電子部品搭載用基板及び電子部品搭載装置 | |
| JP2001068576A (ja) | 気密封止型半導体装置 | |
| JPH04291737A (ja) | Ｔａｂフィルムキャリアテープ | |
| JP2845002B2 (ja) | 半導体装置用複合リードフレーム | |
| JP3001399B2 (ja) | 半導体装置 | |
| JPS63107031A (ja) | 半導体装置 | |
| JPH05335447A (ja) | 半導体素子の実装封止構造 | |
| JP2002343921A (ja) | リードフレーム及びそれを用いた樹脂モールド半導体装置 | |
| JPS5982737A (ja) | 半導体装置の電極部構造およびその製造方法 | |
| JPH04251967A (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990427 |
|
| LAPS | Cancellation because of no payment of annual fees |