JP3039137B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3039137B2 JP3039137B2 JP4143020A JP14302092A JP3039137B2 JP 3039137 B2 JP3039137 B2 JP 3039137B2 JP 4143020 A JP4143020 A JP 4143020A JP 14302092 A JP14302092 A JP 14302092A JP 3039137 B2 JP3039137 B2 JP 3039137B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- resin
- semiconductor device
- lead frame
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、中心部に形成されたア
イランド、およびこのアイランドの周囲に形成されたリ
ードから成るリードフレームのアイランド上に半導体集
積回路を実装し、半導体集積回路とリードとをワイヤー
ボンディングにより接続し、さらにリードフレームを樹
脂でパッケージ封止することによって半導体装置を製造
する方法に係り、特にパッケージ封止後のリードと封止
樹脂との隙間からの水分等の侵入による封止樹脂層等で
のクラックの発生を確実に防止し得るようにした半導体
装置の製造方法に関するものである。
イランド、およびこのアイランドの周囲に形成されたリ
ードから成るリードフレームのアイランド上に半導体集
積回路を実装し、半導体集積回路とリードとをワイヤー
ボンディングにより接続し、さらにリードフレームを樹
脂でパッケージ封止することによって半導体装置を製造
する方法に係り、特にパッケージ封止後のリードと封止
樹脂との隙間からの水分等の侵入による封止樹脂層等で
のクラックの発生を確実に防止し得るようにした半導体
装置の製造方法に関するものである。
【０００２】
【従来の技術】一般に、例えばＩＣ，ＬＳＩ等の半導体
集積回路は、中心部に形成されたアイランド、およびこ
のアイランドの周囲に形成されたリード（インナーリー
ド部とアウターリード部よりなる）から成るリードフレ
ームのアイランド上に固定され、半導体集積回路とイン
ナーリードとの接続をワイヤーボンディングによって行
ない、リードフレームを樹脂でパッケージ封止すること
によって、半導体装置を構成している。
集積回路は、中心部に形成されたアイランド、およびこ
のアイランドの周囲に形成されたリード（インナーリー
ド部とアウターリード部よりなる）から成るリードフレ
ームのアイランド上に固定され、半導体集積回路とイン
ナーリードとの接続をワイヤーボンディングによって行
ない、リードフレームを樹脂でパッケージ封止すること
によって、半導体装置を構成している。
【０００３】しかしながら、このような半導体装置で
は、パッケージ封止後に、水分等の侵入によって、封止
樹脂層に、また場合によっては半導体集積回路にも、ク
ラックが発生するという問題がある。これは、その原因
の一つとして、リードと封止樹脂との隙間からの水分等
の侵入が考えられる。
は、パッケージ封止後に、水分等の侵入によって、封止
樹脂層に、また場合によっては半導体集積回路にも、ク
ラックが発生するという問題がある。これは、その原因
の一つとして、リードと封止樹脂との隙間からの水分等
の侵入が考えられる。
【０００４】
【発明が解決しようとする課題】以上のように、従来の
半導体装置においては、パッケージ封止後に、水分等の
侵入によって封止樹脂層等にクラックが発生するという
問題があった。
半導体装置においては、パッケージ封止後に、水分等の
侵入によって封止樹脂層等にクラックが発生するという
問題があった。
【０００５】本発明は、上記のような問題を解決するた
めに成されたもので、その目的はパッケージ封止後のリ
ードと封止樹脂との隙間からの水分等の侵入によるクラ
ック等の発生を防止することが可能な極めて信頼性の高
い半導体装置の製造方法を提供することにある。
めに成されたもので、その目的はパッケージ封止後のリ
ードと封止樹脂との隙間からの水分等の侵入によるクラ
ック等の発生を防止することが可能な極めて信頼性の高
い半導体装置の製造方法を提供することにある。
【０００６】
【問題を解決するための手段】上記の目的を達成するた
めに本発明では、中心部に形成されたアイランド、およ
びこのアイランドの周囲に形成されたリードから成るリ
ードフレームのアイランド上に半導体集積回路を実装
し、半導体集積回路とリードとをワイヤーボンディング
により接続し、さらにリードフレームを樹脂でパッケー
ジ封止することにより半導体装置を製造する方法におい
て、リードフレームを樹脂でパッケージ封止する際のパ
ッケージ内部と外部との境界部分に、リードと封止樹脂
との隙間を覆う絶縁性樹脂層を、リードの被電着処理部
分以外の部分をマスクして電着処理により形成するよう
にしている。
めに本発明では、中心部に形成されたアイランド、およ
びこのアイランドの周囲に形成されたリードから成るリ
ードフレームのアイランド上に半導体集積回路を実装
し、半導体集積回路とリードとをワイヤーボンディング
により接続し、さらにリードフレームを樹脂でパッケー
ジ封止することにより半導体装置を製造する方法におい
て、リードフレームを樹脂でパッケージ封止する際のパ
ッケージ内部と外部との境界部分に、リードと封止樹脂
との隙間を覆う絶縁性樹脂層を、リードの被電着処理部
分以外の部分をマスクして電着処理により形成するよう
にしている。
【０００７】ここで、特に上記絶縁性樹脂層としては、
リードのアウターリード部の被電着処理部分以外の部分
にマスクとして感光性レジストを塗布すると共に、リー
ドのインナーリード部をマスクして電着処理により形成
し、しかる後に感光性レジストを剥離するようにしてい
る。
リードのアウターリード部の被電着処理部分以外の部分
にマスクとして感光性レジストを塗布すると共に、リー
ドのインナーリード部をマスクして電着処理により形成
し、しかる後に感光性レジストを剥離するようにしてい
る。
【０００８】また、上記絶縁性樹脂層としては、電着レ
ジストをリードフレームの全体に電着処理した後に、フ
ォトリソグラフィ法により絶縁性樹脂層を形成すべき部
分以外にある電着レジストを除去して設けるようにして
いる。
ジストをリードフレームの全体に電着処理した後に、フ
ォトリソグラフィ法により絶縁性樹脂層を形成すべき部
分以外にある電着レジストを除去して設けるようにして
いる。
【０００９】
【作用】従って、本発明の半導体装置の製造方法におい
ては、リードフレームを樹脂でパッケージ封止する際の
パッケージ内部と外部との境界部分に、リードと封止樹
脂との隙間を覆う電着樹脂層を電着処理により形成する
ことにより、パッケージ封止後、リードと封止樹脂との
隙間からの水分の侵入を阻止し、封止樹脂層等にクラッ
ク等が発生するのを確実に防止することができる。
ては、リードフレームを樹脂でパッケージ封止する際の
パッケージ内部と外部との境界部分に、リードと封止樹
脂との隙間を覆う電着樹脂層を電着処理により形成する
ことにより、パッケージ封止後、リードと封止樹脂との
隙間からの水分の侵入を阻止し、封止樹脂層等にクラッ
ク等が発生するのを確実に防止することができる。
【００１０】
【実施例】本発明は、半導体装置を製造する場合に、リ
ードフレームを樹脂でパッケージ封止する際のパッケー
ジ内部と外部との境界部分に、リードと封止樹脂との隙
間を覆う電着樹脂層を電着処理により形成し、絶縁性樹
脂層として使用するものである。
ードフレームを樹脂でパッケージ封止する際のパッケー
ジ内部と外部との境界部分に、リードと封止樹脂との隙
間を覆う電着樹脂層を電着処理により形成し、絶縁性樹
脂層として使用するものである。
【００１１】以下、上記のような考え方に基づく本発明
の実施例について、図面を参照して詳細に説明する。
の実施例について、図面を参照して詳細に説明する。
【００１２】図１は本発明の製造方法により得られる半
導体装置の構成例を示す平面図、図２は同半導体装置の
Ａ−Ｂ部分断面図である。
導体装置の構成例を示す平面図、図２は同半導体装置の
Ａ−Ｂ部分断面図である。
【００１３】＜実施例１＞本発明の第１の実施例による
半導体装置の製造方法について説明する。
半導体装置の製造方法について説明する。
【００１４】すなわち、まず厚さ０．１５０ｍｍの４２
合金材に前処理を施した後、その両面に、レジスト（東
京応化工業（株）製ネガ型レジスト：商品名ＰＭＥＲ）
を浸漬塗布する。
合金材に前処理を施した後、その両面に、レジスト（東
京応化工業（株）製ネガ型レジスト：商品名ＰＭＥＲ）
を浸漬塗布する。
【００１５】次に、プレベークした後、各レジスト上に
フォトマスクを配設して露光し、さらに現像を行なう。
フォトマスクを配設して露光し、さらに現像を行なう。
【００１６】次に、ポストベークした後、エッチング液
（例えば、塩化第２鉄液、濃度６６５ｇ／ｌ、液温摂氏
４０度）を用いてエッチング処理し、その後レジストを
剥離する。これにより、アイランド１、およびリード
（アウターリード部２（ピッチ０．３００ｎｍ）、イン
ナーリード部３（ピッチ０．１８０ｎｍ）よりなる）か
ら成るリードフレームを作製する。
（例えば、塩化第２鉄液、濃度６６５ｇ／ｌ、液温摂氏
４０度）を用いてエッチング処理し、その後レジストを
剥離する。これにより、アイランド１、およびリード
（アウターリード部２（ピッチ０．３００ｎｍ）、イン
ナーリード部３（ピッチ０．１８０ｎｍ）よりなる）か
ら成るリードフレームを作製する。
【００１７】最後に、このリードフレームのアイランド
１、およびインナーリード部３の先端部に、金属めっき
膜として、銀（Ａｇ）めっき膜４をそれぞれ形成する。
１、およびインナーリード部３の先端部に、金属めっき
膜として、銀（Ａｇ）めっき膜４をそれぞれ形成する。
【００１８】次に、上記のようにして作製されたリード
フレームのアウターリード部２およびインナーリード部
３の被電着処理部分以外の部分をマスクでマスクし、電
着樹脂（アクリル系樹脂、例えばアクリルメラミン樹
脂：東亜合成化学工業製ＥＤＲ−４０００）を用いて、
電着処理により厚さ１０〜３０μｍの電着樹脂層５を形
成する。
フレームのアウターリード部２およびインナーリード部
３の被電着処理部分以外の部分をマスクでマスクし、電
着樹脂（アクリル系樹脂、例えばアクリルメラミン樹
脂：東亜合成化学工業製ＥＤＲ−４０００）を用いて、
電着処理により厚さ１０〜３０μｍの電着樹脂層５を形
成する。
【００１９】次に、リードフレームのアイランド１上に
半導体集積回路（ＩＣチップ等）６をダイボンディング
すると共に、半導体集積回路６とインナーリード部３の
銀（Ａｇ）めっき膜４とを、ワイヤーボンディング７に
より接続する。
半導体集積回路（ＩＣチップ等）６をダイボンディング
すると共に、半導体集積回路６とインナーリード部３の
銀（Ａｇ）めっき膜４とを、ワイヤーボンディング７に
より接続する。
【００２０】その後、これを樹脂８でパッケージ封止す
ることにより、リードフレームを樹脂でパッケージ封止
する際のパッケージ内部と外部との境界部分に、インナ
ーリード部３と封止樹脂８との隙間を覆う電着樹脂層５
を形成した半導体装置を作製する。
ることにより、リードフレームを樹脂でパッケージ封止
する際のパッケージ内部と外部との境界部分に、インナ
ーリード部３と封止樹脂８との隙間を覆う電着樹脂層５
を形成した半導体装置を作製する。
【００２１】以上のように構成した半導体装置において
は、リードフレームを樹脂８でパッケージ封止する際の
パッケージ内部と外部との境界部分に、インナーリード
部３と封止樹脂８との隙間を覆う電着樹脂層５を形成す
ることにより、パッケージ封止後、インナーリード部３
と封止樹脂８との隙間から水分等が侵入するのを阻止で
きる。
は、リードフレームを樹脂８でパッケージ封止する際の
パッケージ内部と外部との境界部分に、インナーリード
部３と封止樹脂８との隙間を覆う電着樹脂層５を形成す
ることにより、パッケージ封止後、インナーリード部３
と封止樹脂８との隙間から水分等が侵入するのを阻止で
きる。
【００２２】これにより、水分等が侵入することによっ
て、封止樹脂層８、ひいては半導体集積回路６等に、ク
ラック等が発生するのを防止することができる。
て、封止樹脂層８、ひいては半導体集積回路６等に、ク
ラック等が発生するのを防止することができる。
【００２３】上述したように、本実施例では、中心部に
形成されたアイランド１、およびこのアイランドの周囲
に形成されたリード（アウターリード部２、インナーリ
ード部３よりなる）から成るリードフレームのアイラン
ド１上に半導体集積回路６を実装し、半導体集積回路６
とインナーリード部３とをワイヤーボンディング７によ
り接続し、さらにリードフレームを樹脂８でパッケージ
封止することによって半導体装置を製造する場合に、リ
ードフレームのアウターリード部２およびインナーリー
ド部３の被電着処理部分以外の部分をマスクでマスクし
て電着処理することにより、リードフレームを樹脂８で
パッケージ封止する際のパッケージ内部と外部との境界
部分に、インナーリード部３と封止樹脂８との隙間を覆
う電着樹脂層５を電着処理により形成するようにしたも
のである。
形成されたアイランド１、およびこのアイランドの周囲
に形成されたリード（アウターリード部２、インナーリ
ード部３よりなる）から成るリードフレームのアイラン
ド１上に半導体集積回路６を実装し、半導体集積回路６
とインナーリード部３とをワイヤーボンディング７によ
り接続し、さらにリードフレームを樹脂８でパッケージ
封止することによって半導体装置を製造する場合に、リ
ードフレームのアウターリード部２およびインナーリー
ド部３の被電着処理部分以外の部分をマスクでマスクし
て電着処理することにより、リードフレームを樹脂８で
パッケージ封止する際のパッケージ内部と外部との境界
部分に、インナーリード部３と封止樹脂８との隙間を覆
う電着樹脂層５を電着処理により形成するようにしたも
のである。
【００２４】従って、パッケージ封止後のインナーリー
ド部３と封止樹脂８との隙間からの水分等の侵入を防止
することが可能となる。これにより、封止樹脂層８、ひ
いては半導体集積回路６等に、クラック等が発生するの
を確実に防止することができる。
ド部３と封止樹脂８との隙間からの水分等の侵入を防止
することが可能となる。これにより、封止樹脂層８、ひ
いては半導体集積回路６等に、クラック等が発生するの
を確実に防止することができる。
【００２５】＜実施例２＞本発明の第２の実施例による
半導体装置の製造方法について説明する。
半導体装置の製造方法について説明する。
【００２６】すなわち、まず厚さ０．１５０ｍｍの４２
合金材に前処理を施した後、その両面に、レジスト（東
京応化工業（株）製ネガ型レジスト：商品名ＰＭＥＲ）
を浸漬塗布する。
合金材に前処理を施した後、その両面に、レジスト（東
京応化工業（株）製ネガ型レジスト：商品名ＰＭＥＲ）
を浸漬塗布する。
【００２７】次に、プレベークした後、各レジスト上に
フォトマスクを配設して露光し、さらに現像を行なう。
フォトマスクを配設して露光し、さらに現像を行なう。
【００２８】次に、ポストベークした後、エッチング液
（例えば、塩化第２鉄液、濃度６６５ｇ／ｌ、液温摂氏
４０度）を用いてエッチング処理し、その後レジストを
剥離する。これにより、アイランド１、およびリード
（アウターリード部２（ピッチ０．３００ｎｍ）、イン
ナーリード部３（ピッチ０．１８０ｎｍ）よりなる）か
ら成るリードフレームを作製する。
（例えば、塩化第２鉄液、濃度６６５ｇ／ｌ、液温摂氏
４０度）を用いてエッチング処理し、その後レジストを
剥離する。これにより、アイランド１、およびリード
（アウターリード部２（ピッチ０．３００ｎｍ）、イン
ナーリード部３（ピッチ０．１８０ｎｍ）よりなる）か
ら成るリードフレームを作製する。
【００２９】最後に、このリードフレームのアイランド
１、およびインナーリード部３の先端部に、金属めっき
膜として、銀（Ａｇ）めっき膜４をそれぞれ形成する。
１、およびインナーリード部３の先端部に、金属めっき
膜として、銀（Ａｇ）めっき膜４をそれぞれ形成する。
【００３０】次に、上記のようにして作製されたリード
フレームのアウターリード部２の被電着処理部分以外の
部分に、マスクとしてレジスト（東京応化工業（株）製
ネガ型レジスト：商品名ＰＭＥＲ）を塗布する。また、
同時に、上記リードフレームのインナーリード部３をマ
スクでマスクし、電着樹脂（アクリル系樹脂、例えばア
クリルメラミン樹脂：東亜合成化学工業製ＥＤＲ−４０
００）を用いて、電着処理により厚さ１０〜３０μｍの
電着樹脂層５を形成する。その後、濃度５％のＮａＯＨ
を用いて、上記レジストを剥離する。
フレームのアウターリード部２の被電着処理部分以外の
部分に、マスクとしてレジスト（東京応化工業（株）製
ネガ型レジスト：商品名ＰＭＥＲ）を塗布する。また、
同時に、上記リードフレームのインナーリード部３をマ
スクでマスクし、電着樹脂（アクリル系樹脂、例えばア
クリルメラミン樹脂：東亜合成化学工業製ＥＤＲ−４０
００）を用いて、電着処理により厚さ１０〜３０μｍの
電着樹脂層５を形成する。その後、濃度５％のＮａＯＨ
を用いて、上記レジストを剥離する。
【００３１】次に、リードフレームのアイランド１上に
半導体集積回路（ＩＣチップ等）６をダイボンディング
すると共に、半導体集積回路６とインナーリード部３の
銀（Ａｇ）めっき膜４とを、ワイヤーボンディング７に
より接続する。
半導体集積回路（ＩＣチップ等）６をダイボンディング
すると共に、半導体集積回路６とインナーリード部３の
銀（Ａｇ）めっき膜４とを、ワイヤーボンディング７に
より接続する。
【００３２】その後、これを樹脂８でパッケージ封止す
ることにより、リードフレームを樹脂でパッケージ封止
する際のパッケージ内部と外部との境界部分に、インナ
ーリード部３と封止樹脂８との隙間を覆う電着樹脂層５
を形成した半導体装置を作製する。
ることにより、リードフレームを樹脂でパッケージ封止
する際のパッケージ内部と外部との境界部分に、インナ
ーリード部３と封止樹脂８との隙間を覆う電着樹脂層５
を形成した半導体装置を作製する。
【００３３】以上のように構成した半導体装置において
は、リードフレームを樹脂８でパッケージ封止する際の
パッケージ内部と外部との境界部分に、インナーリード
部３と封止樹脂８との隙間を覆う電着樹脂層５を形成す
ることにより、前記実施例の場合と同様に、パッケージ
封止後、インナーリード部３と封止樹脂８との隙間から
水分等が侵入するのを阻止できる。
は、リードフレームを樹脂８でパッケージ封止する際の
パッケージ内部と外部との境界部分に、インナーリード
部３と封止樹脂８との隙間を覆う電着樹脂層５を形成す
ることにより、前記実施例の場合と同様に、パッケージ
封止後、インナーリード部３と封止樹脂８との隙間から
水分等が侵入するのを阻止できる。
【００３４】これにより、水分等が侵入することによっ
て、封止樹脂層８、ひいては半導体集積回路６等に、ク
ラック等が発生するのを防止することができる。
て、封止樹脂層８、ひいては半導体集積回路６等に、ク
ラック等が発生するのを防止することができる。
【００３５】上述したように、本実施例では、中心部に
形成されたアイランド１、およびこのアイランドの周囲
に形成されたリード（アウターリード部２、インナーリ
ード部３よりなる）から成るリードフレームのアイラン
ド１上に半導体集積回路６を実装し、半導体集積回路６
とインナーリード部３とをワイヤーボンディング７によ
り接続し、さらにリードフレームを樹脂８でパッケージ
封止することによって半導体装置を製造する場合に、リ
ードフレームのアウターリード部２の被電着処理部分以
外の部分にマスクとしてレジストを塗布すると共に、リ
ードフレームのインナーリード部３をマスクでマスクし
て電着処理し、しかる後にレジストを剥離することによ
り、リードフレームを樹脂８でパッケージ封止する際の
パッケージ内部と外部との境界部分に、インナーリード
部３と封止樹脂８との隙間を覆う電着樹脂層５を電着処
理により形成するようにしたものである。
形成されたアイランド１、およびこのアイランドの周囲
に形成されたリード（アウターリード部２、インナーリ
ード部３よりなる）から成るリードフレームのアイラン
ド１上に半導体集積回路６を実装し、半導体集積回路６
とインナーリード部３とをワイヤーボンディング７によ
り接続し、さらにリードフレームを樹脂８でパッケージ
封止することによって半導体装置を製造する場合に、リ
ードフレームのアウターリード部２の被電着処理部分以
外の部分にマスクとしてレジストを塗布すると共に、リ
ードフレームのインナーリード部３をマスクでマスクし
て電着処理し、しかる後にレジストを剥離することによ
り、リードフレームを樹脂８でパッケージ封止する際の
パッケージ内部と外部との境界部分に、インナーリード
部３と封止樹脂８との隙間を覆う電着樹脂層５を電着処
理により形成するようにしたものである。
【００３６】従って、前記実施例の場合と同様に、パッ
ケージ封止後のインナーリード部３と封止樹脂８との隙
間からの水分等の侵入を防止することが可能となる。こ
れにより、封止樹脂層８、ひいては半導体集積回路６等
に、クラック等が発生するのを確実に防止することがで
きる。
ケージ封止後のインナーリード部３と封止樹脂８との隙
間からの水分等の侵入を防止することが可能となる。こ
れにより、封止樹脂層８、ひいては半導体集積回路６等
に、クラック等が発生するのを確実に防止することがで
きる。
【００３７】＜実施例３＞本発明の第３の実施例による
半導体装置の製造方法について説明する。
半導体装置の製造方法について説明する。
【００３８】すなわち、まず厚さ０．１５０ｍｍの４２
合金材に前処理を施した後、その両面に、レジスト（東
京応化工業（株）製ネガ型レジスト：商品名ＰＭＥＲ）
を浸漬塗布する。
合金材に前処理を施した後、その両面に、レジスト（東
京応化工業（株）製ネガ型レジスト：商品名ＰＭＥＲ）
を浸漬塗布する。
【００３９】次に、プレベークした後、各レジスト上に
フォトマスクを配設して露光し、さらに現像を行なう。
フォトマスクを配設して露光し、さらに現像を行なう。
【００４０】次に、ポストベークした後、エッチング液
（例えば、塩化第２鉄液、濃度６６５ｇ／ｌ、液温摂氏
４０度）を用いてエッチング処理し、その後レジストを
剥離する。これにより、アイランド１、およびリード
（アウターリード部２（ピッチ０．３００ｎｍ）、イン
ナーリード部３（ピッチ０．１８０ｎｍ）よりなる）か
ら成るリードフレームを作製する。
（例えば、塩化第２鉄液、濃度６６５ｇ／ｌ、液温摂氏
４０度）を用いてエッチング処理し、その後レジストを
剥離する。これにより、アイランド１、およびリード
（アウターリード部２（ピッチ０．３００ｎｍ）、イン
ナーリード部３（ピッチ０．１８０ｎｍ）よりなる）か
ら成るリードフレームを作製する。
【００４１】最後に、このリードフレームのアイランド
１、およびインナーリード部３の先端部に、金属めっき
膜として、銀（Ａｇ）めっき膜４をそれぞれ形成する。
１、およびインナーリード部３の先端部に、金属めっき
膜として、銀（Ａｇ）めっき膜４をそれぞれ形成する。
【００４２】次に、上記のようにして作製されたリード
フレーム全体に電着レジスト（日本石油化学（株）製：
オリゴＥＤ−ＵＶ）を用いて電着処理することにより、
厚さ１０〜３０μｍの電着樹脂層がリードフレーム全体
に形成する。その後、濃度５％のＮａＯＨを用いて、上
記レジストを剥離する。そして、必要とする電着樹脂層
５以外の部分をマスクして露光現像することにより、電
着樹脂層５が得られる。
フレーム全体に電着レジスト（日本石油化学（株）製：
オリゴＥＤ−ＵＶ）を用いて電着処理することにより、
厚さ１０〜３０μｍの電着樹脂層がリードフレーム全体
に形成する。その後、濃度５％のＮａＯＨを用いて、上
記レジストを剥離する。そして、必要とする電着樹脂層
５以外の部分をマスクして露光現像することにより、電
着樹脂層５が得られる。
【００４３】次に、リードフレームのアイランド１上に
半導体集積回路（ＩＣチップ等）６をダイボンディング
すると共に、半導体集積回路６とインナーリード部３の
銀（Ａｇ）めっき膜４とを、ワイヤーボンディング７に
より接続する。
半導体集積回路（ＩＣチップ等）６をダイボンディング
すると共に、半導体集積回路６とインナーリード部３の
銀（Ａｇ）めっき膜４とを、ワイヤーボンディング７に
より接続する。
【００４４】その後、これを樹脂８でパッケージ封止す
ることにより、リードフレームを樹脂でパッケージ封止
する際のパッケージ内部と外部との境界部分に、インナ
ーリード部３と封止樹脂８との隙間を覆う電着樹脂層５
を形成した半導体装置を作製する。
ることにより、リードフレームを樹脂でパッケージ封止
する際のパッケージ内部と外部との境界部分に、インナ
ーリード部３と封止樹脂８との隙間を覆う電着樹脂層５
を形成した半導体装置を作製する。
【００４５】以上のように構成した半導体装置において
は、リードフレームを樹脂８でパッケージ封止する際の
パッケージ内部と外部との境界部分に、インナーリード
部３と封止樹脂８との隙間を覆う電着樹脂層５を形成す
ることにより、前記実施例の場合と同様に、パッケージ
封止後、インナーリード部３と封止樹脂８との隙間から
水分等が侵入するのを阻止できる。
は、リードフレームを樹脂８でパッケージ封止する際の
パッケージ内部と外部との境界部分に、インナーリード
部３と封止樹脂８との隙間を覆う電着樹脂層５を形成す
ることにより、前記実施例の場合と同様に、パッケージ
封止後、インナーリード部３と封止樹脂８との隙間から
水分等が侵入するのを阻止できる。
【００４６】これにより、水分等が侵入することによっ
て、封止樹脂層８、ひいては半導体集積回路６等に、ク
ラック等が発生するのを防止することができる。
て、封止樹脂層８、ひいては半導体集積回路６等に、ク
ラック等が発生するのを防止することができる。
【００４７】上述したように、本実施例では、中心部に
形成されたアイランド１、およびこのアイランドの周囲
に形成されたリード（アウターリード部２、インナーリ
ード部３よりなる）から成るリードフレームのアイラン
ド１上に半導体集積回路６を実装し、半導体集積回路６
とインナーリード部３とをワイヤーボンディング７によ
り接続し、さらにリードフレームを樹脂８でパッケージ
封止することによって半導体装置を製造する場合に、リ
ードフレーム全体に電着レジストを用いて電着処理した
後に、必要な電着樹脂層５以外の部分をマスクして露
光、現像処理することにより、リードフレームを樹脂８
でパッケージ封止する際のパッケージ内部と外部との境
界部分に、インナーリード部３と封止樹脂８との隙間を
覆う電着樹脂層５を形成するようにしたものである。
形成されたアイランド１、およびこのアイランドの周囲
に形成されたリード（アウターリード部２、インナーリ
ード部３よりなる）から成るリードフレームのアイラン
ド１上に半導体集積回路６を実装し、半導体集積回路６
とインナーリード部３とをワイヤーボンディング７によ
り接続し、さらにリードフレームを樹脂８でパッケージ
封止することによって半導体装置を製造する場合に、リ
ードフレーム全体に電着レジストを用いて電着処理した
後に、必要な電着樹脂層５以外の部分をマスクして露
光、現像処理することにより、リードフレームを樹脂８
でパッケージ封止する際のパッケージ内部と外部との境
界部分に、インナーリード部３と封止樹脂８との隙間を
覆う電着樹脂層５を形成するようにしたものである。
【００４８】従って、前記実施例の場合と同様に、パッ
ケージ封止後のインナーリード部３と封止樹脂８との隙
間からの水分等の侵入を防止することが可能となる。こ
れにより、封止樹脂層８、ひいては半導体集積回路６等
に、クラック等が発生するのを確実に防止することがで
きる。
ケージ封止後のインナーリード部３と封止樹脂８との隙
間からの水分等の侵入を防止することが可能となる。こ
れにより、封止樹脂層８、ひいては半導体集積回路６等
に、クラック等が発生するのを確実に防止することがで
きる。
【００４９】尚、本発明は上記実施例に限定されるもの
ではなく、次のようにしても同様に実施して、同様の効
果が得られるものである。
ではなく、次のようにしても同様に実施して、同様の効
果が得られるものである。
【００５０】（ａ）上記各実施例では、電着処理用の電
着樹脂として、アクリル系樹脂を用いる場合について説
明したが、これに限らず電着処理用の電着樹脂として、
エポキシ系樹脂を用いるようにしても、前述の場合と同
様の効果が得られるものである。
着樹脂として、アクリル系樹脂を用いる場合について説
明したが、これに限らず電着処理用の電着樹脂として、
エポキシ系樹脂を用いるようにしても、前述の場合と同
様の効果が得られるものである。
【００５１】（ｂ）上記各実施例では、リードフレーム
のアイランド１、およびインナーリード部３の先端部
に、金属めっき膜として銀（Ａｇ）めっき膜を形成する
場合について説明したが、これに限らず金属めっき膜と
して、例えば銅（Ｃｕ）めっき膜、金（Ａｕ）めっき膜
等の他の金属めっき膜を形成する場合も同様な効果が得
られる。
のアイランド１、およびインナーリード部３の先端部
に、金属めっき膜として銀（Ａｇ）めっき膜を形成する
場合について説明したが、これに限らず金属めっき膜と
して、例えば銅（Ｃｕ）めっき膜、金（Ａｕ）めっき膜
等の他の金属めっき膜を形成する場合も同様な効果が得
られる。
【００５２】（ｃ）上記各実施例では、金属めっき膜と
半導体集積回路６とを、ワイヤーボンディング７により
接続する場合について説明したが、これに限らず金属め
っき膜と半導体集積回路６とを、バンプにより接続する
ようにしても、前述の場合と同様の効果が得られるもの
である。
半導体集積回路６とを、ワイヤーボンディング７により
接続する場合について説明したが、これに限らず金属め
っき膜と半導体集積回路６とを、バンプにより接続する
ようにしても、前述の場合と同様の効果が得られるもの
である。
【００５３】
【発明の効果】以上説明したように本発明によれば、中
心部に形成されたアイランド、およびこのアイランドの
周囲に形成されたリードから成るリードフレームのアイ
ランド上に半導体集積回路を実装し、半導体集積回路と
リードとをワイヤーボンディングにより接続し、さらに
リードフレームを樹脂でパッケージ封止することにより
半導体装置を製造する方法において、リードフレームを
樹脂でパッケージ封止する際のパッケージ内部と外部と
の境界部分に、リードと封止樹脂との隙間を覆う絶縁性
樹脂層を、リードの被電着処理部分以外の部分をマスク
して電着処理により形成するようにしたので、パッケー
ジ封止後のリードと封止樹脂との隙間からの水分等の侵
入によるクラック等の発生を確実に防止することが可能
な極めて信頼性の高い半導体装置の製造方法が提供でき
る。
心部に形成されたアイランド、およびこのアイランドの
周囲に形成されたリードから成るリードフレームのアイ
ランド上に半導体集積回路を実装し、半導体集積回路と
リードとをワイヤーボンディングにより接続し、さらに
リードフレームを樹脂でパッケージ封止することにより
半導体装置を製造する方法において、リードフレームを
樹脂でパッケージ封止する際のパッケージ内部と外部と
の境界部分に、リードと封止樹脂との隙間を覆う絶縁性
樹脂層を、リードの被電着処理部分以外の部分をマスク
して電着処理により形成するようにしたので、パッケー
ジ封止後のリードと封止樹脂との隙間からの水分等の侵
入によるクラック等の発生を確実に防止することが可能
な極めて信頼性の高い半導体装置の製造方法が提供でき
る。
【図１】本発明の製造方法により得られる半導体装置の
一実施例を示す平面図。
一実施例を示す平面図。
【図２】本発明の製造方法により得られる半導体装置の
一実施例を示す断面図。
一実施例を示す断面図。
１…アイランド、２…アウターリード部、３…インナー
リード部、４…銀（Ａｇ）めっき膜、５…電着樹脂層、
６…半導体集積回路、７…ワイヤーボンディング、８…
封止樹脂。
リード部、４…銀（Ａｇ）めっき膜、５…電着樹脂層、
６…半導体集積回路、７…ワイヤーボンディング、８…
封止樹脂。
フロントページの続き (56)参考文献 特開 昭55−36975（ＪＰ，Ａ) 特開 昭61−112357（ＪＰ，Ａ) 特開 平１−161856（ＪＰ，Ａ) 特開 平２−301156（ＪＰ，Ａ) 特開 平４−163950（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/29 H01L 21/56 H01L 23/31 H01L 23/50
Claims (3)
- 【請求項１】 中心部に形成されたアイランド、および
このアイランドの周囲に形成されたリードから成るリー
ドフレームの前記アイランド上に半導体集積回路を実装
し、前記半導体集積回路と前記リードとをワイヤーボン
ディングにより接続し、さらに前記リードフレームを樹
脂でパッケージ封止することにより半導体装置を製造す
る方法において、 前記リードフレームを樹脂でパッケージ封止する際のパ
ッケージ内部と外部との境界部分に、前記リードと封止
樹脂との隙間を覆う絶縁性樹脂層を、前記リードの被電
着処理部分以外の部分をマスクして電着処理により形成
するようにしたことを特徴とする半導体装置の製造方
法。 - 【請求項２】 前記絶縁性樹脂層としては、前記リード
のアウターリード部の被電着処理部分以外の部分にマス
クとして感光性レジストを塗布すると共に、前記リード
のインナーリード部をマスクして電着処理により形成
し、しかる後に前記感光性レジストを剥離するようにし
たことを特徴とする請求項１に記載の半導体装置の製造
方法。 - 【請求項３】 前記絶縁性樹脂層としては、電着レジス
トを前記リードフレームの全体に電着処理した後に、フ
ォトリソグラフィ法により前記絶縁性樹脂層を形成すべ
き部分以外にある電着レジストを除去して設けるように
したことを特徴とする請求項１に記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4143020A JP3039137B2 (ja) | 1992-06-03 | 1992-06-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4143020A JP3039137B2 (ja) | 1992-06-03 | 1992-06-03 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05335448A JPH05335448A (ja) | 1993-12-17 |
| JP3039137B2 true JP3039137B2 (ja) | 2000-05-08 |
Family
ID=15329063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4143020A Expired - Fee Related JP3039137B2 (ja) | 1992-06-03 | 1992-06-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3039137B2 (ja) |
-
1992
- 1992-06-03 JP JP4143020A patent/JP3039137B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05335448A (ja) | 1993-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5171711A (en) | Method of manufacturing integrated circuit devices | |
| JPH05206203A (ja) | 半導体パッケージ及びその製造方法 | |
| US6617236B2 (en) | Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device | |
| JP3003624B2 (ja) | 半導体装置 | |
| JPS62145758A (ja) | パラジウムを用いる銅製ボンデイングパツドの酸化防止法 | |
| US5776801A (en) | Leadframe having contact pads defined by a polymer insulating film | |
| JP2784122B2 (ja) | 半導体装置の製法 | |
| JP3137323B2 (ja) | 半導体装置及びその製造方法 | |
| JP3039137B2 (ja) | 半導体装置の製造方法 | |
| JPH11204560A (ja) | 半導体装置及びその製造方法 | |
| JP2006291242A (ja) | 金めっき液および金めっき方法および半導体装置の製造方法および半導体装置 | |
| JP3482121B2 (ja) | 半導体装置 | |
| JP2000031366A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法 | |
| KR100204746B1 (ko) | 리드프레임 처리 방법 | |
| JPH06177315A (ja) | 多層リードフレーム | |
| JP2933554B2 (ja) | 半導体装置およびその製造方法 | |
| JP3477375B2 (ja) | 半導体装置及びその製造方法 | |
| JP3526529B2 (ja) | 半導体装置の製造方法 | |
| JP2679388B2 (ja) | 半導体装置の製造方法 | |
| JP2717835B2 (ja) | 半導体装置の製造方法 | |
| JP2002110849A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材、および回路部材の製造方法 | |
| JPH03171760A (ja) | 半導体装置の製造方法 | |
| JPH03132036A (ja) | 半導体装置の製造方法 | |
| JPH02244722A (ja) | 半導体素子のバンプ電極形成方法 | |
| JPH04322435A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080303 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090303 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |