JP2000031366A - 樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法 - Google Patents
樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法Info
- Publication number
- JP2000031366A JP2000031366A JP10214796A JP21479698A JP2000031366A JP 2000031366 A JP2000031366 A JP 2000031366A JP 10214796 A JP10214796 A JP 10214796A JP 21479698 A JP21479698 A JP 21479698A JP 2000031366 A JP2000031366 A JP 2000031366A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- semiconductor device
- terminal
- outer frame
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 耐衝撃性、信頼性に優れ、半導体素子の占有
率が高く小型化が可能で、回路基板への実装密度を向上
させることができ、さらに、多ピン化への対応が可能な
樹脂封止型の半導体装置と、これに用いられる回路部
材、および、これら回路部材と半導体装置の製造方法を
提供する。 【解決手段】 突起部を有するめっき部材を少なくとも
一部に備え略一平面内に二次元的に互いに電気的に独立
して配置された複数の端子部と、これらの端子部とワイ
ヤで電気的に接続された半導体素子とを、上記突起部を
封止し、かつ、各端子部の一部を一つの面に露出させる
ように全体を封止部材で封止して樹脂封止型半導体装置
とする。
率が高く小型化が可能で、回路基板への実装密度を向上
させることができ、さらに、多ピン化への対応が可能な
樹脂封止型の半導体装置と、これに用いられる回路部
材、および、これら回路部材と半導体装置の製造方法を
提供する。 【解決手段】 突起部を有するめっき部材を少なくとも
一部に備え略一平面内に二次元的に互いに電気的に独立
して配置された複数の端子部と、これらの端子部とワイ
ヤで電気的に接続された半導体素子とを、上記突起部を
封止し、かつ、各端子部の一部を一つの面に露出させる
ように全体を封止部材で封止して樹脂封止型半導体装置
とする。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子を搭載し
た樹脂封止型の半導体装置とそれに用いられる回路部材
およびそれらの製造方法に関する。
た樹脂封止型の半導体装置とそれに用いられる回路部材
およびそれらの製造方法に関する。
【０００２】
【従来の技術】近年、半導体装置は、高集積化や小型化
技術の進歩、電気機器の高性能化と小型化の傾向から、
ＬＳＩのＡＳＩＣに代表されるように、ますます高集積
化、高機能化が進んできている。このように高集積化、
高機能化された半導体装置においては、信号の高速処理
を行うために、パッケージ内のインダクタンスが無視で
きない状況になってきている。このため、電源やグラン
ドの接続端子数を多くして実質的なインダクタンスを下
げ、パッケージ内のインダクタンスを低減することで対
応がなされている。このように、半導体装置の高集積
化、高機能化は、外部端子（ピン）の総和の増加を来す
とともに、更なる多端子（ピン）化が要請されている。
技術の進歩、電気機器の高性能化と小型化の傾向から、
ＬＳＩのＡＳＩＣに代表されるように、ますます高集積
化、高機能化が進んできている。このように高集積化、
高機能化された半導体装置においては、信号の高速処理
を行うために、パッケージ内のインダクタンスが無視で
きない状況になってきている。このため、電源やグラン
ドの接続端子数を多くして実質的なインダクタンスを下
げ、パッケージ内のインダクタンスを低減することで対
応がなされている。このように、半導体装置の高集積
化、高機能化は、外部端子（ピン）の総和の増加を来す
とともに、更なる多端子（ピン）化が要請されている。
【０００３】上記のような多端子（ピン）化の要請に応
えるものとして、高精細なリードフレーム等、および、
ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）、ＣＳＰ
（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）に代表される
様々な半導体装置等が普及してきた。これによりチップ
サイズでの実装が可能となり、より小型化、軽量化とい
た要請を満たしてきた。
えるものとして、高精細なリードフレーム等、および、
ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）、ＣＳＰ
（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）に代表される
様々な半導体装置等が普及してきた。これによりチップ
サイズでの実装が可能となり、より小型化、軽量化とい
た要請を満たしてきた。
【０００４】
【発明が解決しようとする課題】しかし、チップサイズ
の半導体装置の一つとして、ＱＦＮ（Ｑｕａｄ Ｆｌａ
ｔ Ｎｏｎ−Ｌｅａｄｅｄ Ｐａｃｋａｇｅ）やＳＯＮ
（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｎｏｎ−Ｌｅａｄｅｄ
Ｐａｃｋａｇｅ）のような、半導体素子の搭載されて
いる面側のみを樹脂封止したタイプの半導体装置の場
合、端子部やダイパッドと封止樹脂との密着性が問題と
なっていた。すなわち、例えば、端子部が封止樹脂の片
面に現れている半導体装置において、端子部と封止樹脂
との密着性が悪い場合、外的な衝撃によって端子部の抜
け落ちといった重大な欠陥を生じることある。このた
め、端子部の形状を複雑にして、封止樹脂との密着性を
高めることが行われているが、工程的に端子部の表面に
凹凸を形成して形状を複雑にするのが限界であり、十分
な密着性の確保には至っていない。
の半導体装置の一つとして、ＱＦＮ（Ｑｕａｄ Ｆｌａ
ｔ Ｎｏｎ−Ｌｅａｄｅｄ Ｐａｃｋａｇｅ）やＳＯＮ
（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｎｏｎ−Ｌｅａｄｅｄ
Ｐａｃｋａｇｅ）のような、半導体素子の搭載されて
いる面側のみを樹脂封止したタイプの半導体装置の場
合、端子部やダイパッドと封止樹脂との密着性が問題と
なっていた。すなわち、例えば、端子部が封止樹脂の片
面に現れている半導体装置において、端子部と封止樹脂
との密着性が悪い場合、外的な衝撃によって端子部の抜
け落ちといった重大な欠陥を生じることある。このた
め、端子部の形状を複雑にして、封止樹脂との密着性を
高めることが行われているが、工程的に端子部の表面に
凹凸を形成して形状を複雑にするのが限界であり、十分
な密着性の確保には至っていない。
【０００５】また、端子部に金、銀、パラジウム等の貴
金属めっき部材を設けている場合、このような貴金属は
基本的に封止樹脂との密着性が悪いので、半導体装置外
部の水分が貴金属めっき部材と封止樹脂との界面から浸
入する危険性がある。このような水分の浸入が発生する
と、半導体装置内部で回路と樹脂が剥れるといった、い
わゆるパッケージクラック等が生じ、半導体装置の信頼
性に大きな支障を来すことになる。このような問題は、
端子部であるバンプが封止樹脂から露出するＢＣＣ（Ｂ
ｕｍｐ Ｃｈｉｐ Ｃａｒｒｉｅｒ）タイプの半導体装
置においても同様に存在する。
金属めっき部材を設けている場合、このような貴金属は
基本的に封止樹脂との密着性が悪いので、半導体装置外
部の水分が貴金属めっき部材と封止樹脂との界面から浸
入する危険性がある。このような水分の浸入が発生する
と、半導体装置内部で回路と樹脂が剥れるといった、い
わゆるパッケージクラック等が生じ、半導体装置の信頼
性に大きな支障を来すことになる。このような問題は、
端子部であるバンプが封止樹脂から露出するＢＣＣ（Ｂ
ｕｍｐ Ｃｈｉｐ Ｃａｒｒｉｅｒ）タイプの半導体装
置においても同様に存在する。
【０００６】本発明は、上記のような事情に鑑みてなさ
れたものであり、耐衝撃性、信頼性に優れ、半導体素子
の占有率が高く小型化が可能で、回路基板への実装密度
を向上させることができ、さらに、多ピン化への対応が
可能な樹脂封止型の半導体装置と、これに用いられる回
路部材、および、これら回路部材と半導体装置の製造方
法を提供することを目的とする。
れたものであり、耐衝撃性、信頼性に優れ、半導体素子
の占有率が高く小型化が可能で、回路基板への実装密度
を向上させることができ、さらに、多ピン化への対応が
可能な樹脂封止型の半導体装置と、これに用いられる回
路部材、および、これら回路部材と半導体装置の製造方
法を提供することを目的とする。
【０００７】
【課題を解決するための手段】このような目的を達成す
るために、本発明の樹脂封止型半導体装置は、略一平面
内に二次元的に互いに電気的に独立して配置された複数
の端子部と、半導体素子と、該半導体素子の端子と前記
端子部とを電気的に接続するワイヤと、各端子部の一部
を一つの面に露出させるように全体を封止する封止部材
とを備え、前記端子部は少なくとも一部にめっき部材を
有し、該めっき部材は突起部を有するとともに該突起部
は前記封止部材内に位置するような構成とした。
るために、本発明の樹脂封止型半導体装置は、略一平面
内に二次元的に互いに電気的に独立して配置された複数
の端子部と、半導体素子と、該半導体素子の端子と前記
端子部とを電気的に接続するワイヤと、各端子部の一部
を一つの面に露出させるように全体を封止する封止部材
とを備え、前記端子部は少なくとも一部にめっき部材を
有し、該めっき部材は突起部を有するとともに該突起部
は前記封止部材内に位置するような構成とした。
【０００８】また、本発明の樹脂封止型半導体装置は、
封止部材から露出する端子部が平面形状であるような構
成とした。
封止部材から露出する端子部が平面形状であるような構
成とした。
【０００９】また、本発明の樹脂封止型半導体装置は、
封止部材から露出する端子部が凸形状であるような構
成、端子部はめっき部材のみからなるような構成とし
た。
封止部材から露出する端子部が凸形状であるような構
成、端子部はめっき部材のみからなるような構成とし
た。
【００１０】さらに、本発明の樹脂封止型半導体装置
は、前記めっき部材がニッケル、ニッケル合金、金、パ
ラジウム、銀のいずれかからなる単層めっき、または、
ニッケルあるいはニッケル合金からなる層と金、パラジ
ウムあるいは銀からなる層の多層めっきであるような構
成とした。
は、前記めっき部材がニッケル、ニッケル合金、金、パ
ラジウム、銀のいずれかからなる単層めっき、または、
ニッケルあるいはニッケル合金からなる層と金、パラジ
ウムあるいは銀からなる層の多層めっきであるような構
成とした。
【００１１】また、本発明の樹脂封止型半導体装置は、
前記めっき部材が粗面化処理を施したものであるような
構成とした。
前記めっき部材が粗面化処理を施したものであるような
構成とした。
【００１２】本発明の樹脂封止型半導体装置用の回路部
材は、外枠部材と、該外枠部材から各々接続リードを介
して相互に独立して配設された複数の端子部と、前記外
枠部材から接続リードを介して配設されたダイパッドと
を備え、少なくとも各端子部は側面部の少なくとも一部
にめっき部材を備え、該めっき部材は突起部を有するよ
うな構成とした。
材は、外枠部材と、該外枠部材から各々接続リードを介
して相互に独立して配設された複数の端子部と、前記外
枠部材から接続リードを介して配設されたダイパッドと
を備え、少なくとも各端子部は側面部の少なくとも一部
にめっき部材を備え、該めっき部材は突起部を有するよ
うな構成とした。
【００１３】また、本発明の回路部材は、前記端子部が
一部に薄肉部を有し、該薄肉部にはめっき部材が設けら
れているような構成とした。
一部に薄肉部を有し、該薄肉部にはめっき部材が設けら
れているような構成とした。
【００１４】また、本発明の回路部材は、前記めっき部
材がニッケル、ニッケル合金のいずれかからなる単層め
っき、または、ニッケルあるいはニッケル合金からなる
層と金、パラジウムあるいは銀からなる層の多層めっき
であるような構成とした。
材がニッケル、ニッケル合金のいずれかからなる単層め
っき、または、ニッケルあるいはニッケル合金からなる
層と金、パラジウムあるいは銀からなる層の多層めっき
であるような構成とした。
【００１５】さらに、本発明の回路部材は、前記めっき
部材が粗面化処理を施したものであるような構成とし
た。
部材が粗面化処理を施したものであるような構成とし
た。
【００１６】本発明の樹脂封止型半導体装置用の回路部
材の製造方法は、導電性基板の両面に所定の形状でレジ
ストパターンを形成し、該レジストパターンを耐腐蝕膜
として前記導電性基板をエッチングして、外枠部材と、
接続リードを介して相互に独立するように前記外枠部材
に連結された複数の端子部と、接続リードを介して前記
外枠部材に連結されたダイパッドを形成するエッチング
工程と、少なくとも導電性基板面のうち半導体素子の端
子と電気的に接続される表面側において、エッチングさ
れた部位に突出しているレジストパターンを除去するレ
ジスト除去工程と、前記レジストパターンをマスクとし
て導電性基板の露出部にめっきを行って突起部を有する
めっき部材を設けるめっき工程と、を備えるような構成
とした。
材の製造方法は、導電性基板の両面に所定の形状でレジ
ストパターンを形成し、該レジストパターンを耐腐蝕膜
として前記導電性基板をエッチングして、外枠部材と、
接続リードを介して相互に独立するように前記外枠部材
に連結された複数の端子部と、接続リードを介して前記
外枠部材に連結されたダイパッドを形成するエッチング
工程と、少なくとも導電性基板面のうち半導体素子の端
子と電気的に接続される表面側において、エッチングさ
れた部位に突出しているレジストパターンを除去するレ
ジスト除去工程と、前記レジストパターンをマスクとし
て導電性基板の露出部にめっきを行って突起部を有する
めっき部材を設けるめっき工程と、を備えるような構成
とした。
【００１７】また、本発明の回路部材の製造方法は、前
記レジスト除去工程が、粘着部材を使用する方法、ウエ
ットブラストまたはドライブラストを使用した方法、超
音波を使用した方法のいずれかにより行われるような構
成とした。
記レジスト除去工程が、粘着部材を使用する方法、ウエ
ットブラストまたはドライブラストを使用した方法、超
音波を使用した方法のいずれかにより行われるような構
成とした。
【００１８】さらに、本発明の回路部材の製造方法は、
両面にレジスト層を設けた導電性基板を所定のパターン
で打ち抜いて、外枠部材と、接続リードを介して相互に
独立するように前記外枠部材に連結された複数の端子部
と、接続リードを介して前記外枠部材に連結されたダイ
パッドを形成するスタンピング工程と、前記レジスト層
をマスクとして導電性基板の露出部にめっきを行って突
起部を有するめっき部材を設けるめっき工程と、を備え
るような構成とした。
両面にレジスト層を設けた導電性基板を所定のパターン
で打ち抜いて、外枠部材と、接続リードを介して相互に
独立するように前記外枠部材に連結された複数の端子部
と、接続リードを介して前記外枠部材に連結されたダイ
パッドを形成するスタンピング工程と、前記レジスト層
をマスクとして導電性基板の露出部にめっきを行って突
起部を有するめっき部材を設けるめっき工程と、を備え
るような構成とした。
【００１９】また、本発明の回路部材の製造方法は、前
記めっき部材に粗面化処理を施すような構成とした。
記めっき部材に粗面化処理を施すような構成とした。
【００２０】本発明の樹脂封止型半導体装置の製造方法
は、上記のような製造方法により製造した回路部材のダ
イパッドに半導体素子を電気的に絶縁して固着すること
により搭載する工程と、半導体素子の端子と回路部材の
端子部の表面側とをワイヤで電気的に接続する工程と、
少なくとも端子部の裏面側を外部に露出させ、かつ、め
っき部材の突起部を封止するように全体を封止部材で封
止する工程と、回路部材の各接続リードを切断し、外枠
部材を除去する工程と、を備えるような構成とした。
は、上記のような製造方法により製造した回路部材のダ
イパッドに半導体素子を電気的に絶縁して固着すること
により搭載する工程と、半導体素子の端子と回路部材の
端子部の表面側とをワイヤで電気的に接続する工程と、
少なくとも端子部の裏面側を外部に露出させ、かつ、め
っき部材の突起部を封止するように全体を封止部材で封
止する工程と、回路部材の各接続リードを切断し、外枠
部材を除去する工程と、を備えるような構成とした。
【００２１】このような本発明では、封止部材の内部に
位置する端子部のめっき部材の突起部が、封止部材に端
子部を確実に固定する作用をなすとともに、外部からめ
っき部材と封止樹脂との界面に浸入した水分に対して浸
入を遮断する作用をなす。
位置する端子部のめっき部材の突起部が、封止部材に端
子部を確実に固定する作用をなすとともに、外部からめ
っき部材と封止樹脂との界面に浸入した水分に対して浸
入を遮断する作用をなす。
【００２２】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。本発明の回路部材 図１は本発明の回路部材の一実施形態を示す平面図、図
２は図１に示される回路部材のＡ−Ａ線における縦断面
図である。図１および図２において、本発明の回路部材
１は、外枠部材２と、この外枠部材２から接続リード４
を介して相互に独立して配設された複数の端子部３と、
外枠部材２から接続リード８を介して配設されたダイパ
ッド７とを備えるとともに、側面部にめっき部材５を備
えるものである。
て図面を参照して説明する。本発明の回路部材 図１は本発明の回路部材の一実施形態を示す平面図、図
２は図１に示される回路部材のＡ−Ａ線における縦断面
図である。図１および図２において、本発明の回路部材
１は、外枠部材２と、この外枠部材２から接続リード４
を介して相互に独立して配設された複数の端子部３と、
外枠部材２から接続リード８を介して配設されたダイパ
ッド７とを備えるとともに、側面部にめっき部材５を備
えるものである。
【００２３】外枠部材２は、外形形状および内側開口形
状が矩形であり、各接続リード４は外枠部材２の内側開
口の各辺から同一平面内に突設されている。
状が矩形であり、各接続リード４は外枠部材２の内側開
口の各辺から同一平面内に突設されている。
【００２４】端子部３は、接続リード４の先端に設けら
れ、先端側に薄肉部であり半導体素子との接続部位であ
る内部端子３Ａを、接続リード寄りに外部端子３Ｂを有
している。
れ、先端側に薄肉部であり半導体素子との接続部位であ
る内部端子３Ａを、接続リード寄りに外部端子３Ｂを有
している。
【００２５】図３は、このような外枠部材２と端子部３
と接続リード４の一部を示す斜視図であり、図４は図３
のＢ−Ｂ線における縦断面図である。図３および図４に
おいて、外枠部材２と端子部３と接続リード４の側面部
にはめっき部材５が配設されている。このめっき部材５
は、回路部材１の表面から突出するように（図３および
図４に示す矢印ａ方向に突出するように）突起部５ａを
有している。また、端子部３の内部端子３Ａの薄肉部
は、上記のめっき部材５に覆われているとともに、表面
には半導体素子の端子との接続用のめっき部材６が設け
られている。
と接続リード４の一部を示す斜視図であり、図４は図３
のＢ−Ｂ線における縦断面図である。図３および図４に
おいて、外枠部材２と端子部３と接続リード４の側面部
にはめっき部材５が配設されている。このめっき部材５
は、回路部材１の表面から突出するように（図３および
図４に示す矢印ａ方向に突出するように）突起部５ａを
有している。また、端子部３の内部端子３Ａの薄肉部
は、上記のめっき部材５に覆われているとともに、表面
には半導体素子の端子との接続用のめっき部材６が設け
られている。
【００２６】めっき部材５は、例えば、ニッケル、ニッ
ケル合金等のいずれかからなる単層めっきとすることが
でき、厚みは４〜９μｍ程度である。このめっき部材５
の突起部５ａの回路部材１の表面からの突出量（図４の
Ｗ１）、および、めっき部材５からの側面方向への突出
量（図４のＷ２）は、３〜８μｍ程度の範囲にある。ま
た、接続用のめっき部材６は、金、パラジウム、銀等の
いずれかからなる単層めっきであり、厚みは２〜５μｍ
程度である。めっき部材５上に接続用のめっき部材６が
形成された部位においては、めっき部材がニッケル、ニ
ッケル合金等からなる層と、金、パラジウム、銀等から
なる層の多層めっきとなっている。
ケル合金等のいずれかからなる単層めっきとすることが
でき、厚みは４〜９μｍ程度である。このめっき部材５
の突起部５ａの回路部材１の表面からの突出量（図４の
Ｗ１）、および、めっき部材５からの側面方向への突出
量（図４のＷ２）は、３〜８μｍ程度の範囲にある。ま
た、接続用のめっき部材６は、金、パラジウム、銀等の
いずれかからなる単層めっきであり、厚みは２〜５μｍ
程度である。めっき部材５上に接続用のめっき部材６が
形成された部位においては、めっき部材がニッケル、ニ
ッケル合金等からなる層と、金、パラジウム、銀等から
なる層の多層めっきとなっている。
【００２７】尚、めっき部材５の表面は粗面化処理が施
されたものであってもよい。例えば、めっき部材５の表
面を粗面とするために、ニッケルめっき浴として日本高
純度化学（株）製ＷＨＭ浴を用いることができる。そし
て、めっき部材５の表面粗さＲａは３４〜６２ｎｍ程度
に設定することができる。
されたものであってもよい。例えば、めっき部材５の表
面を粗面とするために、ニッケルめっき浴として日本高
純度化学（株）製ＷＨＭ浴を用いることができる。そし
て、めっき部材５の表面粗さＲａは３４〜６２ｎｍ程度
に設定することができる。
【００２８】ダイパッド７は、外枠部材２の内側開口の
各隅部から延設された４本の接続リード８に支持され、
回路部材１の表面側（図２の矢印ａ方向）へやや突出し
ている。このダイパッド７および接続リード８の側面部
にもめっき部材５が配設されており、突起部５ａがダイ
パッド７や接続リード８の表面から突出するように存在
する。
各隅部から延設された４本の接続リード８に支持され、
回路部材１の表面側（図２の矢印ａ方向）へやや突出し
ている。このダイパッド７および接続リード８の側面部
にもめっき部材５が配設されており、突起部５ａがダイ
パッド７や接続リード８の表面から突出するように存在
する。
【００２９】このような回路部材１の材質は、４２合金
（Ｎｉ４１％のＦｅ合金）、銅、銅合金等とすることが
できる。
（Ｎｉ４１％のＦｅ合金）、銅、銅合金等とすることが
できる。
【００３０】また、本発明の回路部材１は、ダイパッド
７の表面側７ａに電気絶縁性の両面接着テープを設けた
ものであってもよい。両面接着テープは、電気絶縁性の
ベースフィルムの両面に接着剤層を備えたもの、例え
ば、ユーピレックス（宇部興産（株）製の電気絶縁性の
ベースフィルム）の両面にＲＸＦ（（株）巴川製紙所製
の接着剤）層を備えたＵＸ１Ｗ（（株）巴川製紙所製）
のような両面接着テープを使用することができる。
７の表面側７ａに電気絶縁性の両面接着テープを設けた
ものであってもよい。両面接着テープは、電気絶縁性の
ベースフィルムの両面に接着剤層を備えたもの、例え
ば、ユーピレックス（宇部興産（株）製の電気絶縁性の
ベースフィルム）の両面にＲＸＦ（（株）巴川製紙所製
の接着剤）層を備えたＵＸ１Ｗ（（株）巴川製紙所製）
のような両面接着テープを使用することができる。
【００３１】図５は本発明の回路部材の他の実施形態を
示す平面図、図６は図５に示される回路部材のＣ−Ｃ線
における縦断面図である。図５および図６において、本
発明の回路部材１１は、外枠部材１２と、この外枠部材
１２から接続リード１４を介して相互に独立して配設さ
れた複数の端子部１３と、外枠部材１２から接続リード
１８を介して配設されたダイパッド１７とを備えるとと
もに、側面部にめっき部材１５を備えるもである。
示す平面図、図６は図５に示される回路部材のＣ−Ｃ線
における縦断面図である。図５および図６において、本
発明の回路部材１１は、外枠部材１２と、この外枠部材
１２から接続リード１４を介して相互に独立して配設さ
れた複数の端子部１３と、外枠部材１２から接続リード
１８を介して配設されたダイパッド１７とを備えるとと
もに、側面部にめっき部材１５を備えるもである。
【００３２】外枠部材１２は、外形形状および内側開口
形状が矩形であり、各接続リード１４は外枠部材１２の
内側開口の各辺から同一平面内に突設されている。
形状が矩形であり、各接続リード１４は外枠部材１２の
内側開口の各辺から同一平面内に突設されている。
【００３３】端子部１３は、接続リード１４の先端に設
けられ、先端側に半導体素子との接続部位である内部端
子１３Ａを、接続リード寄りに外部端子１３Ｂを有して
いる。
けられ、先端側に半導体素子との接続部位である内部端
子１３Ａを、接続リード寄りに外部端子１３Ｂを有して
いる。
【００３４】図７は、このような外枠部材１２と端子部
１３と接続リード１４の一部を示す斜視図であり、図８
は図７のＤ−Ｄ線における縦断面図である。図７および
図８において、外枠部材１２と端子部１３と接続リード
１４の側面部にはめっき部材１５が配設されている。こ
のめっき部材１５は、回路部材１１の表面から突出する
ように突起部１５ａを、裏面から突出するように突起部
１５ｂ有している。また、端子部１３の内部端子１３Ａ
表面には半導体素子の端子との接続用のめっき部材１６
が設けられている。
１３と接続リード１４の一部を示す斜視図であり、図８
は図７のＤ−Ｄ線における縦断面図である。図７および
図８において、外枠部材１２と端子部１３と接続リード
１４の側面部にはめっき部材１５が配設されている。こ
のめっき部材１５は、回路部材１１の表面から突出する
ように突起部１５ａを、裏面から突出するように突起部
１５ｂ有している。また、端子部１３の内部端子１３Ａ
表面には半導体素子の端子との接続用のめっき部材１６
が設けられている。
【００３５】めっき部材１５は、例えば、ニッケル、ニ
ッケル合金等のいずれかからなる単層めっきとすること
ができ、厚みは４〜９μｍ程度である。尚、樹脂封止部
材との密着性を向上させるために、必要なニッケルめっ
き等を行った後に、Ｚｎ−Ｃｒ合金めっき層、Ｃｒめっ
き層等の形成や、クロメート処理（クロム酸処理による
クロム薄膜の形成）を行ってもよい。回路部材１１の表
面からの突起部１５ａの突出量、裏面からの突起部１５
ｂの突出量（図８のＷ３）、および、めっき部材１５か
らの側面方向への突出量（図８のＷ４）は、３〜８μｍ
程度の範囲で設定することができる。また、接続用のめ
っき部材１６は、金、パラジウム、銀等のいずれかから
なる単層めっきであり、厚みは３〜７μｍ程度である。
ッケル合金等のいずれかからなる単層めっきとすること
ができ、厚みは４〜９μｍ程度である。尚、樹脂封止部
材との密着性を向上させるために、必要なニッケルめっ
き等を行った後に、Ｚｎ−Ｃｒ合金めっき層、Ｃｒめっ
き層等の形成や、クロメート処理（クロム酸処理による
クロム薄膜の形成）を行ってもよい。回路部材１１の表
面からの突起部１５ａの突出量、裏面からの突起部１５
ｂの突出量（図８のＷ３）、および、めっき部材１５か
らの側面方向への突出量（図８のＷ４）は、３〜８μｍ
程度の範囲で設定することができる。また、接続用のめ
っき部材１６は、金、パラジウム、銀等のいずれかから
なる単層めっきであり、厚みは３〜７μｍ程度である。
【００３６】尚、めっき部材１５の表面は粗面化処理が
施されたものであってもよい。例えば、めっき部材１５
の表面を粗面とするために、ニッケルめっき浴として日
本高純度化学（株）製ＷＨＭ浴を用いることができる。
そして、めっき部材１５の表面粗さＲａは３４〜６２ｎ
ｍ程度に設定することができる。
施されたものであってもよい。例えば、めっき部材１５
の表面を粗面とするために、ニッケルめっき浴として日
本高純度化学（株）製ＷＨＭ浴を用いることができる。
そして、めっき部材１５の表面粗さＲａは３４〜６２ｎ
ｍ程度に設定することができる。
【００３７】ダイパッド１７は、外枠部材１２の内側開
口の各隅部から延設された４本の接続リード１８に支持
され、回路部材１１の表面側（図６の矢印ａ方向）へや
や突出している。このダイパッド１７および接続リード
１８の側面部にもめっき部材１５が配設されている。こ
のめっき部材１５も、回路部材１１の表面から突出する
ように突起部１５ａを、裏面から突出するように突起部
１５ｂ有している。
口の各隅部から延設された４本の接続リード１８に支持
され、回路部材１１の表面側（図６の矢印ａ方向）へや
や突出している。このダイパッド１７および接続リード
１８の側面部にもめっき部材１５が配設されている。こ
のめっき部材１５も、回路部材１１の表面から突出する
ように突起部１５ａを、裏面から突出するように突起部
１５ｂ有している。
【００３８】このような回路部材１１の材質は、４２合
金（Ｎｉ４１％のＦｅ合金）、銅、銅合金等とすること
ができる。
金（Ｎｉ４１％のＦｅ合金）、銅、銅合金等とすること
ができる。
【００３９】また、本発明の回路部材１１は、ダイパッ
ド１７の表面側１７ａに電気絶縁性の両面接着テープを
設けたものであってもよい。両面接着テープは、電気絶
縁性のベースフィルムの両面に接着剤層を備えたもの、
例えば、ユーピレックス（宇部興産（株）製の電気絶縁
性のベースフィルム）の両面にＲＸＦ（（株）巴川製紙
所製の接着剤）層を備えたＵＸ１Ｗ（（株）巴川製紙所
製）のような両面接着テープを使用することができる。
ド１７の表面側１７ａに電気絶縁性の両面接着テープを
設けたものであってもよい。両面接着テープは、電気絶
縁性のベースフィルムの両面に接着剤層を備えたもの、
例えば、ユーピレックス（宇部興産（株）製の電気絶縁
性のベースフィルム）の両面にＲＸＦ（（株）巴川製紙
所製の接着剤）層を備えたＵＸ１Ｗ（（株）巴川製紙所
製）のような両面接着テープを使用することができる。
【００４０】尚、上述の回路部材１、１１における端子
数、端子配列等は例示であり、本発明の回路部材がこれ
に限定されないことは勿論である。本発明の樹脂封止型半導体装置 図９は、図１乃至図４に示される本発明の回路部材１を
使用した本発明の半導体装置の一実施形態を示す図であ
り、図２のＡ−Ａ線の位置に相当する部位における縦断
面図である。尚、半導体装置の構成を理解しやすくする
ために、図９では封止部材を仮想線（２点鎖線）で示し
ている。
数、端子配列等は例示であり、本発明の回路部材がこれ
に限定されないことは勿論である。本発明の樹脂封止型半導体装置 図９は、図１乃至図４に示される本発明の回路部材１を
使用した本発明の半導体装置の一実施形態を示す図であ
り、図２のＡ−Ａ線の位置に相当する部位における縦断
面図である。尚、半導体装置の構成を理解しやすくする
ために、図９では封止部材を仮想線（２点鎖線）で示し
ている。
【００４１】図９において、本発明の半導体装置２１
は、ダイパッド７の表面側７ａに、電気絶縁性の両面接
着テープ９を用いて半導体素子２２が固着されており、
半導体素子２２の回路形成面反対側がダイパッド７の表
面側７ａに対向している。この半導体素子２２の各端子
２２ａは、端子部３の内部端子３Ａ（めっき部材６）に
ボンディングワイヤ２４によって接続されている。
は、ダイパッド７の表面側７ａに、電気絶縁性の両面接
着テープ９を用いて半導体素子２２が固着されており、
半導体素子２２の回路形成面反対側がダイパッド７の表
面側７ａに対向している。この半導体素子２２の各端子
２２ａは、端子部３の内部端子３Ａ（めっき部材６）に
ボンディングワイヤ２４によって接続されている。
【００４２】そして、端子部３の裏面側を外部に露出さ
せ、かつ、めっき部材５の突起部５ａを封止するように
端子部３、ダイパッド７、半導体素子２２およびボンデ
ィングワイヤ２４が封止部材２５により封止されてい
る。封止部材２５は、樹脂封止型半導体装置に使用され
ている公知の樹脂材料を用いて形成することができる。
せ、かつ、めっき部材５の突起部５ａを封止するように
端子部３、ダイパッド７、半導体素子２２およびボンデ
ィングワイヤ２４が封止部材２５により封止されてい
る。封止部材２５は、樹脂封止型半導体装置に使用され
ている公知の樹脂材料を用いて形成することができる。
【００４３】このような半導体装置２１は、封止部材２
５の一つの面２５ａにおいて端子部３の裏面が平面形状
で露出したＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−Ｌｅ
ａｄｅｄ Ｐａｃｋａｇｅ）タイプの半導体装置であ
る。この半導体装置２１では、めっき部材５の突起部５
ａが封止部材２５内部に位置することにより、封止部材
２５に端子部３が確実に固定されている。また、外部か
らめっき部材５と封止樹脂２５との界面に水分が浸入し
ても、突起部５ａが水分の浸入経路を遮断する形になっ
ており、半導体装置内部で回路と樹脂が剥れる、いわゆ
るパッケージクラック等を生じることがない。
５の一つの面２５ａにおいて端子部３の裏面が平面形状
で露出したＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−Ｌｅ
ａｄｅｄ Ｐａｃｋａｇｅ）タイプの半導体装置であ
る。この半導体装置２１では、めっき部材５の突起部５
ａが封止部材２５内部に位置することにより、封止部材
２５に端子部３が確実に固定されている。また、外部か
らめっき部材５と封止樹脂２５との界面に水分が浸入し
ても、突起部５ａが水分の浸入経路を遮断する形になっ
ており、半導体装置内部で回路と樹脂が剥れる、いわゆ
るパッケージクラック等を生じることがない。
【００４４】図１０は、図５乃至図８に示される本発明
の回路部材１１を使用した本発明の半導体装置の他の実
施形態を示す図であり、図６のＣ−Ｃ線の位置に相当す
る部位における縦断面図である。尚、半導体装置の構成
を理解しやすくするために、図１０では封止部材を仮想
線（２点鎖線）で示している。
の回路部材１１を使用した本発明の半導体装置の他の実
施形態を示す図であり、図６のＣ−Ｃ線の位置に相当す
る部位における縦断面図である。尚、半導体装置の構成
を理解しやすくするために、図１０では封止部材を仮想
線（２点鎖線）で示している。
【００４５】図１０において、本発明の半導体装置３１
は、ダイパッド１７の表面側１７ａに、電気絶縁性の両
面接着テープ１９を用いて半導体素子３２が固着されて
おり、半導体素子３２の回路形成面反対側がダイパッド
１７の表面側１７ａに対向している。この半導体素子３
２の各端子３２ａは、端子部１３の内部端子１３Ａ（め
っき部材１６）にボンディングワイヤ３４によって接続
されている。
は、ダイパッド１７の表面側１７ａに、電気絶縁性の両
面接着テープ１９を用いて半導体素子３２が固着されて
おり、半導体素子３２の回路形成面反対側がダイパッド
１７の表面側１７ａに対向している。この半導体素子３
２の各端子３２ａは、端子部１３の内部端子１３Ａ（め
っき部材１６）にボンディングワイヤ３４によって接続
されている。
【００４６】そして、端子部１３の裏面側を外部に露出
させ、かつ、めっき部材１５の突起部１５ａを封止する
ように端子部１３、ダイパッド１７、半導体素子３２お
よびボンディングワイヤ３４が封止部材３５により封止
されている。封止部材３５は、樹脂封止型半導体装置に
使用されている公知の樹脂材料を用いて形成することが
できる。尚、端子部１３の側面部に設けられためっき部
材１５の裏面側の突起部１５ｂは、封止後に封止部材３
５の一つの面３５ａから突出した状態となり、通常は研
磨等により除去することが好ましい。
させ、かつ、めっき部材１５の突起部１５ａを封止する
ように端子部１３、ダイパッド１７、半導体素子３２お
よびボンディングワイヤ３４が封止部材３５により封止
されている。封止部材３５は、樹脂封止型半導体装置に
使用されている公知の樹脂材料を用いて形成することが
できる。尚、端子部１３の側面部に設けられためっき部
材１５の裏面側の突起部１５ｂは、封止後に封止部材３
５の一つの面３５ａから突出した状態となり、通常は研
磨等により除去することが好ましい。
【００４７】このような半導体装置３１は、封止部材３
５の一つの面３５ａにおいて端子部１３の裏面が平面形
状で露出したＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−Ｌ
ｅａｄｅｄ Ｐａｃｋａｇｅ）タイプの半導体装置であ
る。この半導体装置３１では、めっき部材１５の突起部
１５ａが封止部材３５内部に位置することにより、封止
部材３５に端子部１３が確実に固定されている。また、
外部からめっき部材１５と封止樹脂３５との界面に水分
が浸入しても、突起部１５ａが水分の浸入経路を遮断す
る形になっており、半導体装置内部で回路と樹脂が剥れ
る、いわゆるパッケージクラック等を生じることがな
い。
５の一つの面３５ａにおいて端子部１３の裏面が平面形
状で露出したＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−Ｌ
ｅａｄｅｄ Ｐａｃｋａｇｅ）タイプの半導体装置であ
る。この半導体装置３１では、めっき部材１５の突起部
１５ａが封止部材３５内部に位置することにより、封止
部材３５に端子部１３が確実に固定されている。また、
外部からめっき部材１５と封止樹脂３５との界面に水分
が浸入しても、突起部１５ａが水分の浸入経路を遮断す
る形になっており、半導体装置内部で回路と樹脂が剥れ
る、いわゆるパッケージクラック等を生じることがな
い。
【００４８】上述の実施形態では、封止部材の一つの面
において端子部の裏面が平面形状で露出しているが、本
発明の樹脂封止型半導体装置は、封止部材から露出する
端子部が凸形状（バンプ）であってもよい。この場合、
端子部がめっき部材のみからなっていてもよく、このよ
うな端子部（めっき部材）は、ニッケル、ニッケル合
金、金、パラジウム、銀等のいずれかからなる単層めっ
き、または、ニッケルあるいはニッケル合金等からなる
層と金、パラジウム、銀等からなる層の多層めっきとす
ることが好ましい。
において端子部の裏面が平面形状で露出しているが、本
発明の樹脂封止型半導体装置は、封止部材から露出する
端子部が凸形状（バンプ）であってもよい。この場合、
端子部がめっき部材のみからなっていてもよく、このよ
うな端子部（めっき部材）は、ニッケル、ニッケル合
金、金、パラジウム、銀等のいずれかからなる単層めっ
き、または、ニッケルあるいはニッケル合金等からなる
層と金、パラジウム、銀等からなる層の多層めっきとす
ることが好ましい。
【００４９】尚、上述の半導体装置における端子数、端
子配列等は例示であり、本発明の半導体装置がこれに限
定されないことは勿論である。本発明の回路部材および樹脂封止型半導体装置の製造方
法 次に、本発明の回路部材の製造方法について説明する。
子配列等は例示であり、本発明の半導体装置がこれに限
定されないことは勿論である。本発明の回路部材および樹脂封止型半導体装置の製造方
法 次に、本発明の回路部材の製造方法について説明する。
【００５０】図１１は、図１乃至図４に示される本発明
の回路部材１を例とした本発明の回路部材の製造方法の
一実施形態を示す工程図である。各工程は、上記の図２
に対応する回路部材の縦断面図で示してある。
の回路部材１を例とした本発明の回路部材の製造方法の
一実施形態を示す工程図である。各工程は、上記の図２
に対応する回路部材の縦断面図で示してある。
【００５１】図１１において、まず、導電性基板５１の
表裏に感光性レジストを塗布、乾燥し、これを所望のフ
ォトマスクを介して露光した後、現像してレジストパタ
ーン５２Ａ，５２Ｂを形成する（図１１（Ａ））。導電
性基板５１としては、上述のように４２合金（Ｎｉ４１
％のＦｅ合金）、銅、銅合金等の金属基板（厚み１００
〜２５０μｍ）を使用することができ、この導電性基板
５１は、両面を脱脂等を行い洗浄処理を施したものを使
用することが好ましい。また、感光性レジストとして
は、従来公知のものを使用することができる。
表裏に感光性レジストを塗布、乾燥し、これを所望のフ
ォトマスクを介して露光した後、現像してレジストパタ
ーン５２Ａ，５２Ｂを形成する（図１１（Ａ））。導電
性基板５１としては、上述のように４２合金（Ｎｉ４１
％のＦｅ合金）、銅、銅合金等の金属基板（厚み１００
〜２５０μｍ）を使用することができ、この導電性基板
５１は、両面を脱脂等を行い洗浄処理を施したものを使
用することが好ましい。また、感光性レジストとして
は、従来公知のものを使用することができる。
【００５２】次に、レジストパターン５２Ａ，５２Ｂを
耐腐蝕膜として導電性基板５１に腐蝕液でエッチングを
行う（図１１（Ｂ）エッチング工程）。腐蝕液は、通
常、塩化第二鉄水溶液を使用し、導電性基板５１の両面
からスプレーエッチングにて行う。このエッチング工程
により、外枠部材２と、接続リード４を介して相互に独
立するように外枠部材２に連結された複数の端子部３
と、接続リード８（図示せず）を介して外枠部材２に連
結されたダイパッド７が形成され、端子部３の内部端子
３Ａはハーフエッチングによる薄肉部となっている。
尚、エッチングで除去された導電性基板５１の側面部は
レジストパターン５２Ａ，５２Ｂよりも内側まで腐蝕除
去されて、アンダーカット形状となっている。
耐腐蝕膜として導電性基板５１に腐蝕液でエッチングを
行う（図１１（Ｂ）エッチング工程）。腐蝕液は、通
常、塩化第二鉄水溶液を使用し、導電性基板５１の両面
からスプレーエッチングにて行う。このエッチング工程
により、外枠部材２と、接続リード４を介して相互に独
立するように外枠部材２に連結された複数の端子部３
と、接続リード８（図示せず）を介して外枠部材２に連
結されたダイパッド７が形成され、端子部３の内部端子
３Ａはハーフエッチングによる薄肉部となっている。
尚、エッチングで除去された導電性基板５１の側面部は
レジストパターン５２Ａ，５２Ｂよりも内側まで腐蝕除
去されて、アンダーカット形状となっている。
【００５３】次いで、導電性基板５１の表面（半導体素
子搭載面）側のレジストパターン５２Ａのうち、エッチ
ングされたアンダーカット部位に突出しているレジスト
パターン突出部５２ａを除去する（図１１（Ｃ）レジス
ト除去工程）。図示例では、薄肉部である端子部３の内
部端子３Ａ上に突出しているレジストパターン突出部５
２ａと、外枠部材２、端子部３、接続リード４およびダ
イパッド７の各周縁部に突出しているレジストパターン
突出部５２ａとが除去される。図１２は、外枠部材２と
端子部３と接続リード４の一部を示す斜視図である。図
１２において、外枠部材２と端子部３と接続リード４の
表面側に存在するレジストパターン５２Ａは、突出部５
２ａが除去されているが、外枠部材２と端子部３と接続
リード４の裏面側に存在するレジストパターン５２Ｂ
は、その突出部５２ｂを側面部に有している。
子搭載面）側のレジストパターン５２Ａのうち、エッチ
ングされたアンダーカット部位に突出しているレジスト
パターン突出部５２ａを除去する（図１１（Ｃ）レジス
ト除去工程）。図示例では、薄肉部である端子部３の内
部端子３Ａ上に突出しているレジストパターン突出部５
２ａと、外枠部材２、端子部３、接続リード４およびダ
イパッド７の各周縁部に突出しているレジストパターン
突出部５２ａとが除去される。図１２は、外枠部材２と
端子部３と接続リード４の一部を示す斜視図である。図
１２において、外枠部材２と端子部３と接続リード４の
表面側に存在するレジストパターン５２Ａは、突出部５
２ａが除去されているが、外枠部材２と端子部３と接続
リード４の裏面側に存在するレジストパターン５２Ｂ
は、その突出部５２ｂを側面部に有している。
【００５４】このレジストパターン突出部５２ａの除去
は、例えば、粘着部材を使用して行うことができる。こ
の方法は、粘着部材を周面に設けたローラをレジストパ
ターン５２Ａ上に回転移動させたり、テープ状あるいは
フィルム状の粘着部材をレジストパターン５２Ａ上に貼
合した後剥離すること等により実施できる。この場合、
粘着部材の粘着力は、レジストパターンとの密着性が良
好で、かつ、導電性基板５１とレジストパターン５２Ａ
との密着力よりも劣ることが必要がある。具体的には、
テープ状粘着部材を用いる場合、レジストパターンに対
する剥離力が１５０〜５００ｇ／ｃｍ（剥離速度１００
ｍｍ／秒、剥離角度９０〜１１５°）程度が好ましく、
また、粘着ローラを用いる場合、レジストパターンに対
する剥離力が３００〜８００ｇ／ｃｍ（剥離速度６０〜
９０ｍｍ／秒、剥離角度１５〜３０°）程度が好まし
い。粘着部材としては、例えば、ニチバン（株）製セロ
ハンテープ、ニッタ（株）製のアクリル系クールオフ感
熱性粘着剤等を用いることができる。特に後者は、３０
℃以上で粘着力が増し、常温でほとんど粘着力がないと
いう性質を利用し、１０回以上の再利用が可能である。
は、例えば、粘着部材を使用して行うことができる。こ
の方法は、粘着部材を周面に設けたローラをレジストパ
ターン５２Ａ上に回転移動させたり、テープ状あるいは
フィルム状の粘着部材をレジストパターン５２Ａ上に貼
合した後剥離すること等により実施できる。この場合、
粘着部材の粘着力は、レジストパターンとの密着性が良
好で、かつ、導電性基板５１とレジストパターン５２Ａ
との密着力よりも劣ることが必要がある。具体的には、
テープ状粘着部材を用いる場合、レジストパターンに対
する剥離力が１５０〜５００ｇ／ｃｍ（剥離速度１００
ｍｍ／秒、剥離角度９０〜１１５°）程度が好ましく、
また、粘着ローラを用いる場合、レジストパターンに対
する剥離力が３００〜８００ｇ／ｃｍ（剥離速度６０〜
９０ｍｍ／秒、剥離角度１５〜３０°）程度が好まし
い。粘着部材としては、例えば、ニチバン（株）製セロ
ハンテープ、ニッタ（株）製のアクリル系クールオフ感
熱性粘着剤等を用いることができる。特に後者は、３０
℃以上で粘着力が増し、常温でほとんど粘着力がないと
いう性質を利用し、１０回以上の再利用が可能である。
【００５５】また、レジストパターン突出部５２ａの除
去は、ブラスト法により行うこともできる。この場合、
使用する粒子の粒径は５０〜７０μｍ程度であり、２ｋ
ｇ程度の吹き付け圧力で行うことができ、粒径、圧力と
も使用するレジスト材料によって適宜設定する必要があ
る。また、レジストパターンはブラスト処理により必要
なパターン部位まで破壊されないように５μｍ以上の厚
みにすることが好ましいが、この厚みも使用するレジス
ト材料によって適宜設定する必要がある。さらに、レジ
ストパターン突出部５２ａを超音波を使用して除去する
ことも可能である。
去は、ブラスト法により行うこともできる。この場合、
使用する粒子の粒径は５０〜７０μｍ程度であり、２ｋ
ｇ程度の吹き付け圧力で行うことができ、粒径、圧力と
も使用するレジスト材料によって適宜設定する必要があ
る。また、レジストパターンはブラスト処理により必要
なパターン部位まで破壊されないように５μｍ以上の厚
みにすることが好ましいが、この厚みも使用するレジス
ト材料によって適宜設定する必要がある。さらに、レジ
ストパターン突出部５２ａを超音波を使用して除去する
ことも可能である。
【００５６】次いで、残っているレジストパターン５２
Ａ，５２Ｂをマスクとして、導電性基板の露出部にめっ
きを行う（図１１（Ｄ）めっき工程）。このめっき工程
では、上述のようにレジストパターン突出部５２ａが除
去された導電性基板５１のアンダーカット部位におい
て、めっきの着き回り性が向上するとともに、導電性基
板５１に対して垂直方向（図１１（Ｄ）の矢印ａ方向）
へもめっきが成長する。これにより、外枠部材２と端子
部３と接続リード４の側面部、および、ダイパッド７と
接続リード８（図示せず）の側面部にめっき部材５が形
成されるとともに、このめっき部材５は、導電性基板５
１の表面から突出するように突起部５ａを備えたものと
なる。
Ａ，５２Ｂをマスクとして、導電性基板の露出部にめっ
きを行う（図１１（Ｄ）めっき工程）。このめっき工程
では、上述のようにレジストパターン突出部５２ａが除
去された導電性基板５１のアンダーカット部位におい
て、めっきの着き回り性が向上するとともに、導電性基
板５１に対して垂直方向（図１１（Ｄ）の矢印ａ方向）
へもめっきが成長する。これにより、外枠部材２と端子
部３と接続リード４の側面部、および、ダイパッド７と
接続リード８（図示せず）の側面部にめっき部材５が形
成されるとともに、このめっき部材５は、導電性基板５
１の表面から突出するように突起部５ａを備えたものと
なる。
【００５７】次いで、レジストパターン５２Ａ，５２Ｂ
を剥離して除去することにより、端子部３とダイパッド
７がそれぞれ接続リード４と接続リード８（図示せず）
により外枠部材２に一体的に連結された回路部材が得ら
れる（図１１（Ｅ））。この回路部材の端子部３のめっ
き部材５上の所定位置に、端子接続用のめっき部材６を
形成した後、所定の金型でダイパッド７を回路部材の表
面側へ突出させて、図１乃至図４に示される本発明の回
路部材１が得られる（図１１（Ｆ））。
を剥離して除去することにより、端子部３とダイパッド
７がそれぞれ接続リード４と接続リード８（図示せず）
により外枠部材２に一体的に連結された回路部材が得ら
れる（図１１（Ｅ））。この回路部材の端子部３のめっ
き部材５上の所定位置に、端子接続用のめっき部材６を
形成した後、所定の金型でダイパッド７を回路部材の表
面側へ突出させて、図１乃至図４に示される本発明の回
路部材１が得られる（図１１（Ｆ））。
【００５８】尚、めっき工程で形成しためっき部材５に
樹脂封止部材との密着性を向上させるために、化学的結
合強化処理や粗面化処理（物理的結合強化処理）を施し
てもよい。粗面化処理は、Ｚｎ−Ｃｒ合金等のめっき層
形成（米国オーリン社のＡ２プロセス）、もしくはニッ
ケルめっきに対する種々のクロメート処理等が挙げら
れ、めっき部材５の表面粗さＲａを３０ｎｍ以上程度に
設定することが好ましい。このような粗面化処理を施す
ことにより、めっき部材５の封止部材に対する密着性が
向上する。
樹脂封止部材との密着性を向上させるために、化学的結
合強化処理や粗面化処理（物理的結合強化処理）を施し
てもよい。粗面化処理は、Ｚｎ−Ｃｒ合金等のめっき層
形成（米国オーリン社のＡ２プロセス）、もしくはニッ
ケルめっきに対する種々のクロメート処理等が挙げら
れ、めっき部材５の表面粗さＲａを３０ｎｍ以上程度に
設定することが好ましい。このような粗面化処理を施す
ことにより、めっき部材５の封止部材に対する密着性が
向上する。
【００５９】次に、本発明の回路部材１を用いた本発明
の樹脂封止型半導体装置２１の製造方法について説明す
る。
の樹脂封止型半導体装置２１の製造方法について説明す
る。
【００６０】図１３は、図９に示される本発明の樹脂封
止型半導体装置２１の製造方法の一実施形態を示す工程
図である。各工程は、上記の図９に対応する半導体装置
の縦断面図で示してある。
止型半導体装置２１の製造方法の一実施形態を示す工程
図である。各工程は、上記の図９に対応する半導体装置
の縦断面図で示してある。
【００６１】図１３において、まず、上述の本発明の製
造方法により製造した回路部材１を用い、この回路部材
１のダイパッド７の表面側７ａに半導体素子２２の回路
形成面反対側を電気絶縁性の両面接着テープ９を介して
固着することにより、半導体素子２２を搭載する（図１
３（Ａ））。
造方法により製造した回路部材１を用い、この回路部材
１のダイパッド７の表面側７ａに半導体素子２２の回路
形成面反対側を電気絶縁性の両面接着テープ９を介して
固着することにより、半導体素子２２を搭載する（図１
３（Ａ））。
【００６２】次に、搭載した半導体素子２２の端子２２
ａと、回路部材の内部端子３Ａのめっき部材６とを、ボ
ンディングワイヤ２４で電気的に接続する（図１３
（Ｂ））。
ａと、回路部材の内部端子３Ａのめっき部材６とを、ボ
ンディングワイヤ２４で電気的に接続する（図１３
（Ｂ））。
【００６３】次いで、端子部３の裏面を外部に露出させ
るようにして、端子部３、ダイパッド７、半導体素子２
２およびボンディングワイヤ２４を封止部材２５で封止
する（図１３（Ｃ））。封止部材２５の一つの面２５ａ
には、端子部３の裏面が平面形状で露出している。
るようにして、端子部３、ダイパッド７、半導体素子２
２およびボンディングワイヤ２４を封止部材２５で封止
する（図１３（Ｃ））。封止部材２５の一つの面２５ａ
には、端子部３の裏面が平面形状で露出している。
【００６４】次に、回路部材１の各接続リード４を切断
し外枠部材２を除去して、本発明の半導体装置２１とす
る（図１３（Ｄ））。
し外枠部材２を除去して、本発明の半導体装置２１とす
る（図１３（Ｄ））。
【００６５】図１４は、図５乃至図８に示される本発明
の回路部材１１を例とした本発明の回路部材の製造方法
の一実施形態を示す工程図である。各工程は、上記の図
６に対応する回路部材の縦断面図で示してある。
の回路部材１１を例とした本発明の回路部材の製造方法
の一実施形態を示す工程図である。各工程は、上記の図
６に対応する回路部材の縦断面図で示してある。
【００６６】図１４において、まず、導電性基板６１の
表裏にレジストを塗布、乾燥してレジスト層６２Ａ，６
２Ｂを形成し、この導電性基板６１を所定のパターンで
打ち抜く（図１４（Ａ）スタンピング工程）。このスタ
ンピング工程により、外枠部材１２と、接続リード１４
を介して相互に独立するように外枠部材１２に連結され
た複数の端子部１３と、接続リード１８（図示せず）を
介して外枠部材１２に連結されたダイパッド１７が形成
される。導電性基板６１としては、上述のように４２合
金（Ｎｉ４１％のＦｅ合金）、銅、銅合金等の金属基板
（厚み１００〜２５０μｍ）を使用することができ、こ
の導電性基板６１は、両面を脱脂等を行い洗浄処理を施
したものを使用することが好ましい。また、レジストと
しては、後述する腐蝕液に対して耐性を有する従来公知
のものを使用することができる。
表裏にレジストを塗布、乾燥してレジスト層６２Ａ，６
２Ｂを形成し、この導電性基板６１を所定のパターンで
打ち抜く（図１４（Ａ）スタンピング工程）。このスタ
ンピング工程により、外枠部材１２と、接続リード１４
を介して相互に独立するように外枠部材１２に連結され
た複数の端子部１３と、接続リード１８（図示せず）を
介して外枠部材１２に連結されたダイパッド１７が形成
される。導電性基板６１としては、上述のように４２合
金（Ｎｉ４１％のＦｅ合金）、銅、銅合金等の金属基板
（厚み１００〜２５０μｍ）を使用することができ、こ
の導電性基板６１は、両面を脱脂等を行い洗浄処理を施
したものを使用することが好ましい。また、レジストと
しては、後述する腐蝕液に対して耐性を有する従来公知
のものを使用することができる。
【００６７】次いで、レジストパターン６２Ａ，６２Ｂ
をマスクとして、導電性基板６１の露出部にめっきを行
う（図１４（Ｂ）めっき工程）。このめっきでは、レジ
スト層が打ち抜き部位に突出していることがないので、
めっきの着き回り性が高く、導電性基板６１に対して垂
直方向（図１４（Ｂ）の矢印ａ方向）へもめっきが成長
する。これにより、外枠部材１２と端子部１３と接続リ
ード１４の側面部、および、ダイパッド１７と接続リー
ド１８（図示せず）の側面部にめっき部材１５が形成さ
れるとともに、このめっき部材１５は、導電性基板６１
の表面から突出するように突起部１５ａ、裏面から突出
するように突起部１５ｂを備えたものとなる。
をマスクとして、導電性基板６１の露出部にめっきを行
う（図１４（Ｂ）めっき工程）。このめっきでは、レジ
スト層が打ち抜き部位に突出していることがないので、
めっきの着き回り性が高く、導電性基板６１に対して垂
直方向（図１４（Ｂ）の矢印ａ方向）へもめっきが成長
する。これにより、外枠部材１２と端子部１３と接続リ
ード１４の側面部、および、ダイパッド１７と接続リー
ド１８（図示せず）の側面部にめっき部材１５が形成さ
れるとともに、このめっき部材１５は、導電性基板６１
の表面から突出するように突起部１５ａ、裏面から突出
するように突起部１５ｂを備えたものとなる。
【００６８】次いで、レジスト層６２Ａ，６２Ｂを剥離
して除去することにより、端子部１３とダイパッド１７
がそれぞれ接続リード１４と接続リード１８（図示せ
ず）により外枠部材１２に一体的に連結された回路部材
が得られる（図１４（Ｃ））。この回路部材の端子部１
３上の所定位置に、端子接続用のめっき部材１６を形成
した後、所定の金型でダイパッド１７を回路部材の表面
側へ突出させて、図５乃至図８に示される本発明の回路
部材１１が得られる（図１４（Ｄ））。
して除去することにより、端子部１３とダイパッド１７
がそれぞれ接続リード１４と接続リード１８（図示せ
ず）により外枠部材１２に一体的に連結された回路部材
が得られる（図１４（Ｃ））。この回路部材の端子部１
３上の所定位置に、端子接続用のめっき部材１６を形成
した後、所定の金型でダイパッド１７を回路部材の表面
側へ突出させて、図５乃至図８に示される本発明の回路
部材１１が得られる（図１４（Ｄ））。
【００６９】尚、上述の回路部材１の製造と同様に、め
っき工程で形成しためっき部材１５に粗面化処理を施し
てもよい。
っき工程で形成しためっき部材１５に粗面化処理を施し
てもよい。
【００７０】次に、本発明の回路部材１１を用いた本発
明の樹脂封止型半導体装置３１の製造方法について説明
する。
明の樹脂封止型半導体装置３１の製造方法について説明
する。
【００７１】図１５は、図１０に示される本発明の樹脂
封止型半導体装置３１の製造方法の一実施形態を示す工
程図である。各工程は、上記の図１０に対応する半導体
装置の縦断面図で示してある。
封止型半導体装置３１の製造方法の一実施形態を示す工
程図である。各工程は、上記の図１０に対応する半導体
装置の縦断面図で示してある。
【００７２】図１５において、まず、上述の本発明の製
造方法により製造した回路部材１１を用い、この回路部
材１１のダイパッド１７の表面側１７ａに半導体素子３
２の回路形成面反対側を電気絶縁性の両面接着テープ１
９を介して固着することにより、半導体素子３２を搭載
する（図１５（Ａ））。
造方法により製造した回路部材１１を用い、この回路部
材１１のダイパッド１７の表面側１７ａに半導体素子３
２の回路形成面反対側を電気絶縁性の両面接着テープ１
９を介して固着することにより、半導体素子３２を搭載
する（図１５（Ａ））。
【００７３】次に、搭載した半導体素子３２の端子３２
ａと、回路部材の内部端子１３Ａのめっき部材１６と
を、ボンディングワイヤ３４で電気的に接続する（図１
５（Ｂ））。
ａと、回路部材の内部端子１３Ａのめっき部材１６と
を、ボンディングワイヤ３４で電気的に接続する（図１
５（Ｂ））。
【００７４】次いで、端子部１３の裏面を外部に露出さ
せるようにして、端子部１３、ダイパッド１７、半導体
素子３２およびボンディングワイヤ３４を封止部材３５
で封止する（図１５（Ｃ））。封止部材３５の一つの面
３５ａには、端子部１３の裏面が平面形状で露出してい
る。
せるようにして、端子部１３、ダイパッド１７、半導体
素子３２およびボンディングワイヤ３４を封止部材３５
で封止する（図１５（Ｃ））。封止部材３５の一つの面
３５ａには、端子部１３の裏面が平面形状で露出してい
る。
【００７５】次に、回路部材１１の各接続リード１４を
切断し外枠部材１２を除去して、本発明の半導体装置３
１とする（図１５（Ｄ））。
切断し外枠部材１２を除去して、本発明の半導体装置３
１とする（図１５（Ｄ））。
【００７６】
【発明の効果】以上詳述したように、本発明によれば封
止部材の内部に位置する端子部のめっき部材の突起部に
よって封止部材に端子部が確実に固定されるので、端子
部が外部からの衝撃により抜け落ちることが防止され、
また、上記の突起部によって、外部からめっき部材と封
止樹脂との界面に浸入した水分の浸入経路が遮断され、
いわゆるパッケージクラックが防止され、耐衝撃性およ
び信頼性に優れ、半導体素子の占有率が高いＱＦＮ（Ｑ
ｕａｄ Ｆｌａｔ Ｎｏｎ−Ｌｅａｄｅｄ Ｐａｃｋａ
ｇｅ）、ＳＯＮ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｎｏｎ
−ＬｅａｄｅｄＰａｃｋａｇｅ）等の半導体装置が可能
となり、本発明の回路部材を使用することにより、上記
のような効果を奏する樹脂封止型半導体装置を容易に作
製することができ、このような回路部材および樹脂封止
型半導体装置は、上記突起部の形成部位においてレジス
トパターンの突出部をなくすことにより、めっきの着き
回り性を高めた本発明の製造方法により簡便に製造する
ことができる。さらに、端子部等の回路部材の素材であ
る銅のマイグレーションが生じやすい部位においても、
側面部にめっき部材、あるいは、さらにＣｒ、Ｐｄ等の
めっき層形成やクロメート処理が施されているめっき部
材が配設されているので、マイグレーションが防止され
るという効果も奏される。
止部材の内部に位置する端子部のめっき部材の突起部に
よって封止部材に端子部が確実に固定されるので、端子
部が外部からの衝撃により抜け落ちることが防止され、
また、上記の突起部によって、外部からめっき部材と封
止樹脂との界面に浸入した水分の浸入経路が遮断され、
いわゆるパッケージクラックが防止され、耐衝撃性およ
び信頼性に優れ、半導体素子の占有率が高いＱＦＮ（Ｑ
ｕａｄ Ｆｌａｔ Ｎｏｎ−Ｌｅａｄｅｄ Ｐａｃｋａ
ｇｅ）、ＳＯＮ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｎｏｎ
−ＬｅａｄｅｄＰａｃｋａｇｅ）等の半導体装置が可能
となり、本発明の回路部材を使用することにより、上記
のような効果を奏する樹脂封止型半導体装置を容易に作
製することができ、このような回路部材および樹脂封止
型半導体装置は、上記突起部の形成部位においてレジス
トパターンの突出部をなくすことにより、めっきの着き
回り性を高めた本発明の製造方法により簡便に製造する
ことができる。さらに、端子部等の回路部材の素材であ
る銅のマイグレーションが生じやすい部位においても、
側面部にめっき部材、あるいは、さらにＣｒ、Ｐｄ等の
めっき層形成やクロメート処理が施されているめっき部
材が配設されているので、マイグレーションが防止され
るという効果も奏される。
【図１】本発明の回路部材の一実施形態を示す平面図で
ある。
ある。
【図２】図１に示される回路部材のＡ−Ａ線における縦
断面図である。
断面図である。
【図３】図１に示される回路部材の部分拡大斜視図であ
る。
る。
【図４】図３に示される回路部材のＢ−Ｂ線における縦
断面図である。
断面図である。
【図５】本発明の回路部材の他の実施形態を示す平面図
である。
である。
【図６】図５に示される回路部材のＣ−Ｃ線における縦
断面図である。
断面図である。
【図７】図５に示される回路部材の部分拡大斜視図であ
る。
る。
【図８】図７に示される回路部材のＤ−Ｄ線における縦
断面図である。
断面図である。
【図９】本発明の樹脂封止型半導体装置の一実施形態を
示す縦断面図である。
示す縦断面図である。
【図１０】本発明の樹脂封止型半導体装置の他の実施形
態を示す縦断面図である。
態を示す縦断面図である。
【図１１】本発明の回路部材の製造方法の一実施形態を
示す工程図である。
示す工程図である。
【図１２】図１１に示される工程の途中段階での回路部
材の状態を示す部分拡大斜視図である。
材の状態を示す部分拡大斜視図である。
【図１３】本発明の樹脂封止型半導体装置の製造方法の
一実施形態を示す工程図である。
一実施形態を示す工程図である。
【図１４】本発明の回路部材の製造方法の他の実施形態
を示す工程図である。
を示す工程図である。
【図１５】本発明の樹脂封止型半導体装置の製造方法の
他の実施形態を示す工程図である。
他の実施形態を示す工程図である。
１，１１…回路部材 ２，１２…外枠部材 ４，８，１４，１８…接続リード ３，１３…端子部 ３Ａ，１３Ａ…内部端子 ３Ｂ，１３Ｂ…外部端子 ５，１５…めっき部材 ５ａ，１５ａ，１５ｂ…突起部 ６，１６…めっき部材 ７，１７…ダイパッド ２１，３１…樹脂封止型半導体装置 ２２，３２…半導体素子 ２２ａ，３２ａ…端子 ２４，３４…ワイヤ ２５，３５…封止部材 ５１，６１…導電性基板 ５２Ａ，５２Ｂ…レジストパターン ５２ａ…レジストパターン突出部 ６２Ａ，６２Ｂ…レジストパターン
Claims (14)
- 【請求項１】 略一平面内に二次元的に互いに電気的に
独立して配置された複数の端子部と、半導体素子と、該
半導体素子の端子と前記端子部とを電気的に接続するワ
イヤと、各端子部の一部を一つの面に露出させるように
全体を封止する封止部材とを備え、前記端子部は少なく
とも一部にめっき部材を有し、該めっき部材は突起部を
有するとともに該突起部は前記封止部材内に位置するこ
とを特徴とする樹脂封止型半導体装置。 - 【請求項２】 封止部材から露出する端子部は平面形状
であることを特徴とする請求項１に記載の樹脂封止型半
導体装置。 - 【請求項３】 封止部材から露出する端子部は凸形状で
あることを特徴とする請求項１に記載の樹脂封止型半導
体装置。 - 【請求項４】 前記めっき部材は、ニッケル、ニッケル
合金、金、パラジウム、銀のいずれかからなる単層めっ
き、または、ニッケルあるいはニッケル合金からなる層
と金、パラジウムあるいは銀からなる層の多層めっきで
あることを特徴とする請求項１乃至請求項３のいずれか
に記載の樹脂封止型半導体装置。 - 【請求項５】 前記めっき部材は粗面化処理が施されて
いることを特徴とする請求項１乃至請求項４のいずれか
に記載の樹脂封止型半導体装置。 - 【請求項６】 樹脂封止型半導体装置用の回路部材にお
いて、外枠部材と、該外枠部材から各々接続リードを介
して相互に独立して配設された複数の端子部と、前記外
枠部材から接続リードを介して配設されたダイパッドと
を備え、少なくとも各端子部は側面部の少なくとも一部
にめっき部材を備え、該めっき部材は突起部を有するこ
とを特徴とする回路部材。 - 【請求項７】 前記端子部は一部に薄肉部を有し、該薄
肉部にはめっき部材が設けられていることを特徴とする
請求項６に記載の回路部材。 - 【請求項８】 前記めっき部材は、ニッケル、ニッケル
合金のいずれかからなる単層めっき、または、ニッケル
あるいはニッケル合金からなる層と金、パラジウムある
いは銀からなる層の多層めっきであることを特徴とする
請求項６または請求項７に記載の回路部材。 - 【請求項９】 前記めっき部材は、粗面化処理が施され
ていることを特徴とする請求項６乃至請求項８のいずれ
かに記載の回路部材。 - 【請求項１０】 導電性基板の両面に所定の形状でレジ
ストパターンを形成し、該レジストパターンを耐腐蝕膜
として前記導電性基板をエッチングして、外枠部材と、
接続リードを介して相互に独立するように前記外枠部材
に連結された複数の端子部と、接続リードを介して前記
外枠部材に連結されたダイパッドを形成するエッチング
工程と、 少なくとも導電性基板面のうち半導体素子の端子と電気
的に接続される表面側において、エッチングされた部位
に突出しているレジストパターンを除去するレジスト除
去工程と、 前記レジストパターンをマスクとして導電性基板の露出
部にめっきを行って突起部を有するめっき部材を設ける
めっき工程と、を備えることを特徴とする回路部材の製
造方法。 - 【請求項１１】 前記レジスト除去工程は、粘着部材を
使用する方法、ウエットブラストまたはドライブラスト
を使用した方法、超音波を使用した方法のいずれかによ
り行われることを特徴とする請求項１０に記載の回路部
材の製造方法。 - 【請求項１２】 両面にレジスト層を設けた導電性基板
を所定のパターンで打ち抜いて、外枠部材と、接続リー
ドを介して相互に独立するように前記外枠部材に連結さ
れた複数の端子部と、接続リードを介して前記外枠部材
に連結されたダイパッドを形成するスタンピング工程
と、 前記レジスト層をマスクとして導電性基板の露出部にめ
っきを行って突起部を有するめっき部材を設けるめっき
工程と、を備えることを特徴とする回路部材の製造方
法。 - 【請求項１３】 前記めっき部材に粗面化処理を施すこ
とを特徴とする請求項１０乃至請求項１２のいずれかに
記載の回路部材の製造方法。 - 【請求項１４】 請求項１０乃至請求項１３のいずれか
に記載の製造方法により製造した回路部材のダイパッド
に半導体素子を電気的に絶縁して固着することにより搭
載する工程と、 半導体素子の端子と回路部材の端子部の表面側とをワイ
ヤで電気的に接続する工程と、 少なくとも端子部の裏面側を外部に露出させ、かつ、め
っき部材の突起部を封止するように全体を封止部材で封
止する工程と、 回路部材の各接続リードを切断し、外枠部材を除去する
工程と、を備えることを特徴とする樹脂封止型半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10214796A JP2000031366A (ja) | 1998-07-14 | 1998-07-14 | 樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10214796A JP2000031366A (ja) | 1998-07-14 | 1998-07-14 | 樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000031366A true JP2000031366A (ja) | 2000-01-28 |
Family
ID=16661675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10214796A Pending JP2000031366A (ja) | 1998-07-14 | 1998-07-14 | 樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000031366A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002309396A (ja) * | 2001-04-11 | 2002-10-23 | Dainippon Printing Co Ltd | 製版めっき方法 |
| JP2004349497A (ja) * | 2003-05-22 | 2004-12-09 | Shinko Electric Ind Co Ltd | パッケージ部品及び半導体パッケージ |
| WO2007148782A1 (ja) * | 2006-06-22 | 2007-12-27 | Dai Nippon Printing Co., Ltd. | 樹脂封止型半導体装置とその製造方法、半導体装置用基材および積層型樹脂封止型半導体装置 |
| JP2008103455A (ja) * | 2006-10-18 | 2008-05-01 | Nec Electronics Corp | 半導体装置および半導体装置の製造方法 |
| JP2008227531A (ja) * | 2002-07-01 | 2008-09-25 | Renesas Technology Corp | 半導体装置 |
| US7791180B2 (en) | 2004-10-01 | 2010-09-07 | Yamaha Corporation | Physical quantity sensor and lead frame used for same |
| JP2012164877A (ja) * | 2011-02-08 | 2012-08-30 | Shinko Electric Ind Co Ltd | リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法 |
| CN106575646A (zh) * | 2014-08-26 | 2017-04-19 | 友立材料株式会社 | 引线框及其制造方法 |
-
1998
- 1998-07-14 JP JP10214796A patent/JP2000031366A/ja active Pending
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002309396A (ja) * | 2001-04-11 | 2002-10-23 | Dainippon Printing Co Ltd | 製版めっき方法 |
| US8390133B2 (en) | 2002-07-01 | 2013-03-05 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
| JP2011187996A (ja) * | 2002-07-01 | 2011-09-22 | Renesas Electronics Corp | 半導体装置 |
| US7843049B2 (en) | 2002-07-01 | 2010-11-30 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
| JP2008227531A (ja) * | 2002-07-01 | 2008-09-25 | Renesas Technology Corp | 半導体装置 |
| US7525184B2 (en) | 2002-07-01 | 2009-04-28 | Renesas Technology Corp. | Semiconductor device and its manufacturing method |
| US8222720B2 (en) | 2002-07-01 | 2012-07-17 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
| KR100975692B1 (ko) * | 2002-07-01 | 2010-08-12 | 가부시끼가이샤 르네사스 테크놀로지 | 반도체 장치 |
| JP2004349497A (ja) * | 2003-05-22 | 2004-12-09 | Shinko Electric Ind Co Ltd | パッケージ部品及び半導体パッケージ |
| US7791180B2 (en) | 2004-10-01 | 2010-09-07 | Yamaha Corporation | Physical quantity sensor and lead frame used for same |
| US7851902B2 (en) | 2006-06-22 | 2010-12-14 | Dai Nippon Printing Co., Ltd. | Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device |
| JP5544714B2 (ja) * | 2006-06-22 | 2014-07-09 | 大日本印刷株式会社 | 樹脂封止型半導体装置とその製造方法、半導体装置用基材および積層型樹脂封止型半導体装置 |
| KR101058986B1 (ko) * | 2006-06-22 | 2011-08-23 | 다이니폰 인사츠 가부시키가이샤 | 수지 밀봉형 반도체 장치와 그 제조 방법, 반도체 장치용 기재 및 적층형 수지 밀봉형 반도체 장치 |
| JPWO2007148782A1 (ja) * | 2006-06-22 | 2009-11-19 | 大日本印刷株式会社 | 樹脂封止型半導体装置とその製造方法、半導体装置用基材および積層型樹脂封止型半導体装置 |
| WO2007148782A1 (ja) * | 2006-06-22 | 2007-12-27 | Dai Nippon Printing Co., Ltd. | 樹脂封止型半導体装置とその製造方法、半導体装置用基材および積層型樹脂封止型半導体装置 |
| JP2008103455A (ja) * | 2006-10-18 | 2008-05-01 | Nec Electronics Corp | 半導体装置および半導体装置の製造方法 |
| JP2012164877A (ja) * | 2011-02-08 | 2012-08-30 | Shinko Electric Ind Co Ltd | リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法 |
| CN106575646A (zh) * | 2014-08-26 | 2017-04-19 | 友立材料株式会社 | 引线框及其制造方法 |
| KR20170048351A (ko) * | 2014-08-26 | 2017-05-08 | 에스에이치 메테리얼스 코퍼레이션 리미티드 | 리드 프레임 및 그 제조방법 |
| KR102333434B1 (ko) | 2014-08-26 | 2021-11-30 | 오쿠치 마테리얼스 가부시키가이샤 | 리드 프레임 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6838368B1 (en) | Method for making semiconductor device using a nickel film for stopping etching | |
| KR100297464B1 (ko) | 수지봉지형반도체장치와그것에사용되는회로부재및수지봉지형반도체장치의제조방법 | |
| US8956919B2 (en) | Structure for multi-row leadframe and semiconductor package thereof and manufacture method thereof | |
| JP3947292B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2004349497A (ja) | パッケージ部品及び半導体パッケージ | |
| JP2002289739A (ja) | 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法 | |
| JPH098206A (ja) | リードフレームおよびｂｇａタイプの樹脂封止型半導体装置 | |
| JP3003624B2 (ja) | 半導体装置 | |
| US6348416B1 (en) | Carrier substrate for producing semiconductor device | |
| JP2000031366A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法 | |
| JP3983930B2 (ja) | 回路部材の製造方法 | |
| JP2000133763A (ja) | 樹脂封止型半導体装置用の回路部材およびその製造方法 | |
| JP2001267461A (ja) | 半導体装置の製造方法 | |
| JPH11121673A (ja) | リードフレーム | |
| JP2000332162A (ja) | 樹脂封止型半導体装置 | |
| JP4237851B2 (ja) | 樹脂封止型半導体装置用の回路部材およびその製造方法 | |
| JP5046481B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0997868A (ja) | リードフレーム部材及びその製造方法 | |
| JP2003078076A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2000332146A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法 | |
| JP4068729B2 (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材 | |
| JPH0521695A (ja) | リードフレーム、その製造方法及びそのリードフレームを用いた電子制御装置の製造方法 | |
| JPH1174411A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材 | |
| JPH04322435A (ja) | 半導体装置およびその製造方法 | |
| JPH10200010A (ja) | 表面実装型半導体装置用のリードフレーム部材および該リードフレーム部材を用いた表面実装型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20050412 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20050512 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20080527 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090527 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100527 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20110527 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20120527 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120527 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130527 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 9 |