JP2003078076A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置

Info

Publication number
JP2003078076A
JP2003078076A JP2001268413A JP2001268413A JP2003078076A JP 2003078076 A JP2003078076 A JP 2003078076A JP 2001268413 A JP2001268413 A JP 2001268413A JP 2001268413 A JP2001268413 A JP 2001268413A JP 2003078076 A JP2003078076 A JP 2003078076A
Authority
JP
Japan
Prior art keywords
conductor
conductor terminal
insulating substrate
semiconductor chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001268413A
Other languages
English (en)
Other versions
JP3869693B2 (ja
Inventor
Satoshi Chinda
聡 珍田
Katsumi Suzuki
勝美 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2001268413A priority Critical patent/JP3869693B2/ja
Publication of JP2003078076A publication Critical patent/JP2003078076A/ja
Application granted granted Critical
Publication of JP3869693B2 publication Critical patent/JP3869693B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【課題】ＱＦＮ型あるいはＳＯＮ型の半導体装置におい
て、導体端子（リード）の露出不良を低減する。 【解決手段】絶縁基板の表面に所定のパターンの導体端
子を形成する導体端子形成工程と、前記導体端子が形成
された絶縁基板上に半導体チップを接着し、前記半導体
チップの外部電極（ボンディングパッド）と前記導体端
子を電気的に接続する半導体チップ実装工程と、前記半
導体チップ、前記導体端子、及び前記半導体チップの外
部電極と前記導体端子との接続部分を絶縁体で封止する
封止工程と、前記封止工程の後、前記絶縁体で封止され
た前記半導体チップ及び前記導体端子を前記絶縁基板か
ら剥離する剥離工程とを備える半導体装置の製造方法で
あって、前記導体端子形成工程は、前記絶縁基板の表面
に、所定の条件にしたときに前記絶縁基板との密着力が
低下する導体を用いて前記導体端子を形成し、前記剥離
工程は、前記所定の条件のもとで前記絶縁基板と前記導
体端子との密着力を低下させてから剥離する半導体装置
の製造方法である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に、ＱＦＮ（Quad Flat Non-lead
ed package）型あるいはＳＯＮ（Small Outline Non-le
aded package）型のように導体端子（リード）が装置の
外形から突出していない半導体装置に適用して有効な技
術に関するものである。
【０００２】
【従来の技術】従来、半導体チップの外部電極（ボンデ
ィングパッド）と導体端子（リード）をボンディングワ
イヤで電気的に接続し、前記半導体チップ、前記ボンデ
ィングワイヤ、及び前記ボンディングワイヤと前記リー
ドの接続部を絶縁体で封止した半導体装置には、ＱＦＮ
型やＳＯＮ型のように、前記リードが前記絶縁体から突
出せず、前記絶縁体の表面に露出した状態の半導体装置
がある。
【０００３】前記ＱＦＮ型の半導体装置は、例えば、図
１１（ａ）に示すように、半導体チップ１の外周部に沿
って、実装基板あるいは外部装置と接続される導体端子
（リード）２が配置されており、図１１（ｂ）に示すよ
うに、前記半導体チップ１と前記導体端子２は、例え
ば、フィルム状接着剤５’により接着されている。ま
た、前記半導体チップ１の外部電極（ボンディングパッ
ド）１０１と前記導体端子２は、図１１（ｂ）に示した
ように、ボンディングワイヤ３により電気的に接続され
ており、前記半導体チップ１、前記ボンディングワイヤ
３、及び前記ボンディングワイヤ３と前記導体端子２と
の接続部が、例えば、エポキシ系樹脂などの熱硬化性樹
脂のような絶縁体４で封止されている。またこのとき、
前記導体端子２は、前記半導体チップ１の外側の領域
で、例えば、図１１（ｂ）に示したように、前記半導体
チップ１から遠ざかる方向に変形しており、前記導体端
子２の一端が前記絶縁体４の表面に露出している。
【０００４】前記ＱＦＮ型の半導体装置の製造方法を簡
単に説明すると、まず、図１２に示すように、銅板など
の金属板の所定位置にリードパターンを形成したリード
フレーム１０を準備する。このとき、前記リードパター
ンには、半導体装置（パッケージ）として切り出す領域
Ｌ１の外側から半導体チップを搭載する領域Ｌ２に向か
って延びる導体端子２が設けられている。また、前記リ
ードパターンは、例えば、金型による打ち抜き加工や、
エッチング処理により形成される。また、前記リードパ
ターンを形成した後、前記導体端子２の先端部を、図１
１（ｂ）に示したように変形させる。またこのとき、前
記リードフレーム１０は帯状あるいは短冊状になってお
り、一枚のリードフレーム１０に、図１２に示したリー
ドパターンが数個から十数個、繰り返し形成される。
【０００５】次に、図１３（ａ）に示すように、フィル
ム状接着剤５’を用いて、前記リードフレーム１０の導
体端子２上に半導体チップ１を接着し、図１３（ｂ）に
示すように、前記半導体チップ１の外部電極（ボンディ
ングパッド）１０１と前記リードフレーム１０の導体端
子２とをボンディングワイヤ３で電気的に接続する。
【０００６】次に、図１４（ａ）に示すように、前記半
導体チップ１が実装されたリードフレーム１０を、所定
の形状の空間（キャビティ）８０１Ａが設けられた上金
型８Ａと平板状の下金型８Ｂの間に設置し、封止用の絶
縁体４として、例えば、未硬化の熱硬化性樹脂を前記上
金型８Ａのキャビティ８０１Ａと前記下金型８Ｂで囲ま
れた空間内に流し込み、成形した後、所定の温度で所定
時間加熱して前記絶縁体４（熱硬化性樹脂）を硬化さ
せ、前記半導体チップ１、前記ボンディングワイヤ３、
及び前記ボンディングワイヤ３と前記導体端子２の接続
部を封止する。このとき、前記導体端子２の一面が、図
１４（ａ）に示すように、前記下金型８Ｂと接触してい
るため、前記絶縁体４を硬化させて封止した後、前記導
体端子２は、図１４（ｂ）に示したように、その表面の
一部が前記絶縁体４の表面に露出する。
【０００７】その後、図１２に示した、前記リードフレ
ーム１０の領域Ｌ１を切り出す、すなわち、前記導体端
子２の、前記絶縁体４から突出した部分を切断して個片
化すると、図１１（ａ）及び図１１（ｂ）に示したよう
なＱＦＮ型の半導体装置になる。
【０００８】
【発明が解決しようとする課題】しかしながら、前記従
来の技術では、図１４（ａ）に示したような上金型８Ａ
及び下金型８Ｂを用いたトランスファーモールドによ
り、前記半導体チップ１、前記ボンディングワイヤ３、
及び前記ボンディングワイヤ３と前記導体端子２の接続
部を封止しているが、前記リードフレーム１０の導体配
線２は、先端部の成形時や搬送時、あるいはワイヤボン
ディング時にかかる外力、または前記上金型８Ａと下金
型８Ｂで固定するときの加圧などにより変形しやすく、
図１５（ａ）及び図１５（ｂ）に示すように、前記下金
型８Ｂと前記変形した導体端子２’の間に隙間ができて
しまうことがある。ここで、図１５（ｂ）は図１５
（ａ）のＤ−Ｄ’線での断面図である。
【０００９】図１５（ａ）及び図１５（ｂ）に示したよ
うに、前記変形した導体端子２’と前記下金型８Ｂの間
に隙間ができると、前記絶縁体４（熱硬化性樹脂）を流
し込んだときに、前記絶縁体４が前記隙間にも流れ込む
ため、前記絶縁体４を硬化させて封止した後、図１５
（ｃ）に示すように、前記変形した導体端子２’は、前
記絶縁体４で覆われてしまう、すなわち露出不良になる
という問題があった。
【００１０】前記導体端子２の露出不良により、例え
ば、前記導体端子２の露出面が狭くなると、前記半導体
装置を実装する際の実装性が低下し、実装基板との接続
信頼性が低下するという問題がある。また、前記導体端
子２の前記絶縁体４で覆われた面積が大きい場合には、
その半導体装置は不良品となり、半導体装置の製造歩留
まりが低下するため、半導体装置の製造コストが増大す
るという問題があった。
【００１１】また、図１２に示したような、前記リード
フレーム１０を用いてＱＦＮ型の半導体装置を製造する
場合には、封止工程の後の個片化工程で、前記導体端子
２の突出部分２Ａを切断するが、図１６（ａ）に示すよ
うに、前記導体端子２の外形が矩形の場合、切断時に前
記導体端子２にかかる応力（負荷）により前記導体端子
２が前記絶縁体４から剥離しやすいという問題がある。
そのため、例えば、図１６（ｂ）に示すように、外形が
６角形状の導体端子１１にして、前記絶縁体４への引っ
掛かりをよくする方法がある。この場合、金型による打
ち抜き加工で前記リードフレームを形成することが難し
く、エッチングにより前記リードフレームを形成してい
るが、エッチングの場合は処理時間が長くなり、生産性
が低下するという問題があった。
【００１２】また、図１６（ｂ）に示したような、６角
形状の導体端子１１の場合も、搬送中や半導体チップを
実装する工程で変形が起こりやすく、前記封止工程にお
いて、変形した導体端子が前記絶縁体４で覆われて不良
品になりやすく、製造歩留まりが低下し、製造コストが
増大すると言う問題があった。
【００１３】また、前記リードフレームを用いて製造す
る場合には、前記リードフレームが短冊状であり、一枚
のリードフレームで数個から十数個の半導体装置しか製
造できないため、生産性が低く、製造コストが上昇する
という問題があった。
【００１４】また、図１１（ａ）及び図１１（ｂ）に示
したようなＱＦＮ型の半導体装置の場合、前記絶縁体４
で前記ボンディングワイヤ３を封止するとともに、前記
導体端子２を前記絶縁体４の表面に露出させるために、
前記導体端子２を変形させている。そのため、前記導体
端子２の高さ分だけ前記半導体装置が厚くなり、半導体
装置の薄型化が難しいという問題があった。
【００１５】また、従来のＱＦＮ型の半導体装置の場
合、前記半導体チップ１を前記導体端子２上に接着して
いるが、前記各導体端子２は、短絡しないようにある程
度の距離を確保しなければならない。そのため、微細化
や高密度化が難しいという問題がある。また、多ピン化
すると半導体装置が大型化してしまうという問題があっ
た。
【００１６】本発明の目的は、ＱＦＮ型あるいはＳＯＮ
型の半導体装置において、リード（導体端子）の露出不
良を低減することが可能な技術を提供することにある。
【００１７】本発明の他の目的は、ＱＦＮ型あるいはＳ
ＯＮ型の半導体装置において、装置の製造歩留まりを向
上させ、製造コストを低減することが可能な技術を提供
することにある。
【００１８】本発明の他の目的は、ＱＦＮ型あるいはＳ
ＯＮ型の半導体装置において、装置の生産性を向上さ
せ、製造コストを低減することが可能な技術を提供する
ことにある。
【００１９】本発明の他の目的は、ＱＦＮ型あるいはＳ
ＯＮ型の半導体装置において、装置を薄型化することが
可能な技術を提供することにある。
【００２０】本発明の他の目的は、ＱＦＮ型あるいはＳ
ＯＮ型の半導体装置において、多ピン化による装置の大
型化を防ぐことが可能な技術を提供することにある。
【００２１】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面によって明ら
かになるであろう。
【００２２】
【課題を解決するための手段】本発明において開示され
る発明の概要を説明すれば、以下のとおりである。
【００２３】（１）絶縁基板の表面に、所定のパターン
の導体端子を形成する導体端子形成工程と、前記導体端
子が形成された絶縁基板上に半導体チップを接着し、前
記半導体チップの外部電極（ボンディングパッド）と前
記導体端子を電気的に接続する半導体チップ実装工程
と、前記半導体チップ、前記導体端子、及び前記半導体
チップの外部電極と前記導体端子の接続部分を絶縁体で
封止する封止工程と、前記封止工程の後、前記絶縁体で
封止された半導体チップ及び前記導体端子を前記絶縁基
板から剥離する剥離工程とを備える半導体装置の製造方
法であって、前記導体端子形成工程は、前記基板の表面
に、所定の条件にしたときに前記絶縁基板基板との密着
力が低下する導体を用いて前記導体端子を形成し、前記
剥離工程は、前記所定の条件のもとで前記絶縁基板と前
記導体端子の密着力を低下させてから剥離する半導体装
置の製造方法である。
【００２４】前記（１）の手段によれば、前記絶縁基板
の表面に、所定の条件にしたときに前記絶縁基板との密
着性（接着性）が低下する導体を用いて前記導体端子を
形成しておくことにより、封止工程の際には、前記絶縁
基板と前記導体端子の密着力を高くしておき、前記導体
端子と前記絶縁基板の接着界面に前記絶縁体が流れ込む
のを防ぎ、前記封止工程の後、前記所定の条件で前記絶
縁基板と前記導体端子の密着力を低下させて剥離するこ
とで、前記導体端子の一面、すなわち、前記絶縁基板と
の接着界面の露出不良を低減することができる。
【００２５】また、前記所定の条件で前記絶縁基板との
密着力が低下する導体を用いて前記導体端子を形成する
ことにより、前記剥離工程で前記導体端子を前記絶縁基
板から剥離する際にかかる負荷を低減させることがで
き、前記導体端子が前記半導体チップを封止する絶縁体
から剥離しにくくすることができる。
【００２６】またこのとき、前記導体端子は、例えば、
前記絶縁基板の表面に、所定の条件にしたときに前記絶
縁基板との密着力が低下する第１導体膜を形成し、前記
第1導体膜上に第2導体膜を形成し、前記第1導体膜及び
前記第2導体膜をエッチング処理して形成する。またこ
のとき、前記第１導体膜及び前記第２導体膜をエッチン
グ処理する工程では、前記第２導体上の前記導体端子を
形成する部分にレジスト（エッチングレジスト）を形成
するが、前記エッチングレジストには樹脂系材料のもの
のほかに、例えば、金めっきなどが用いられる。前記エ
ッチングレジストに金めっきを用いた場合、エッチング
処理後に前記金めっきを残しておき、ボンディングワイ
ヤとの接続性をよくするための端子めっきとして用いる
ことができる。
【００２７】また、前記導体端子は、前記第１導体膜及
び前記第２導体膜をエッチング処理する方法の他に、例
えば、前記絶縁基板の表面に、所定の条件にしたときに
前記絶縁基板との密着力が低下する第１導体膜を形成
し、前記絶縁基板の表面に形成された前記第１導体膜上
に、所定のパターンの第２導体膜を形成した後、前記第
１導体膜の不要な部分を除去して前記導体端子を形成す
る、アディティブ法を用いた形成方法もある。
【００２８】また、前記絶縁基板上に形成する前記第１
導体膜には、所定の温度で所定時間加熱したときに前記
絶縁基板との密着力が低下する導体を用いることが好ま
しく、具体的には、前記絶縁基板としてポリイミド樹脂
基板を用い、前記ポリイミド樹脂基板の表面に、ニッケ
ル合金を用いた第１導体膜を形成することが好ましい。
【００２９】前記ポリイミド樹脂基板の表面に前記ニッ
ケル合金膜を形成した場合、例えば、１８０℃の雰囲気
中に１時間ほど放置しておくと、前記ポリイミド樹脂基
板と前記ニッケル合金薄膜の接着強度が０．１Ｎ／ｍ程
度になる。一方、前記ポリイミド樹脂基板と前記封止用
絶縁体との接着強度は１Ｎ／ｍ程度、前記第２導体膜
（電解銅めっき膜）と前記封止用絶縁体との接着強度は
１Ｎ／ｍ程度であるため、前記剥離工程において、前記
絶縁基板を前記導体端子から剥離する際に、前記導体端
子にかかる負荷が小さく、前記導体配線が前記封止用絶
縁体から剥離しにくいため、装置の信頼性及び製造歩留
まりを向上させることができる。
【００３０】また、前記絶縁基板としてポリイミド樹脂
基板を用い、前記第１導体膜としてニッケル合金膜を用
いた場合、加熱したときの前記ポリイミド樹脂基板との
密着力を低下させやすくするために、前記ニッケル合金
膜を薄く形成することが好ましいが、前記ニッケル合金
膜を薄くすることにより前記導体端子の強度が低下する
ため、前記第２導体膜として、例えば、電解銅めっき膜
を厚付けすることにより、前記導体端子の強度を保つこ
とができる。
【００３１】また、前記封止工程は、一般的に、前記封
止用絶縁体として、エポキシ系などの熱硬化性樹脂が用
いられており、金型を用いて溶融した前記熱硬化性樹脂
を流し込み、成形した後、前記熱硬化性樹脂を所定の温
度で所定時間加熱して硬化させている。このとき、前記
熱硬化性樹脂の硬化は、例えば、約１８０℃の温度雰囲
気中で５時間から６時間加熱して行うため、前記絶縁基
板としてポリイミド樹脂基板を用い、前記第１導体膜と
してニッケル合金膜を用いることにより、前記熱硬化性
樹脂を硬化させる過程で前記絶縁基板と前記第１導体膜
の密着性を低下させることができる。そのため、前記剥
離工程において、前記絶縁基板と前記第１導体膜の密着
力を低下させるための工程が不要であり、前記半導体装
置の製造コストが上昇することを防げる。
【００３２】また、前記絶縁基板としてポリイミド樹脂
基板を用いた場合は、従来、ＴＡＢテープなどの配線板
（テープキャリア）の製造に用いられているリールツー
リール方式で、一度に大量の半導体装置を製造すること
ができるため、従来のリードフレームを用いた製造方法
に比べ、生産性が向上し、前記半導体装置の製造コスト
を低減させることができる。
【００３３】また、前記絶縁基板は、前記剥離工程で前
記半導体装置を剥離した後、再利用が可能であるため、
前記絶縁基板を用いることにより製造コストはほとんど
上昇しない。さらに、前記テープキャリアの製造方法と
同様の製造方法を用いることにより、前記リードフレー
ムを用いた製造方法に比べ、前記導体端子を形成する導
体材料の無駄が少なくなり、装置の製造コストを低減さ
せることができる。
【００３４】また、前記絶縁基板上に平坦な導体端子を
形成し、前記半導体チップを前記絶縁基板上にフェース
アップ実装して、前記半導体チップの外部電極と前記導
体端子をボンディングワイヤで接続することにより、従
来のリードフレームを用いた場合に比べ、前記半導体装
置を薄型化できる。
【００３５】また、前記導体端子が形成された絶縁基板
上に前記半導体チップを接着することにより、前記導体
端子の配置に関する自由度が高くなるため、多ピン化が
容易になる。
【００３６】以下、本発明について、図面を参照して実
施の形態（実施例）とともに詳細に説明する。
【００３７】なお、実施例を説明するための全図におい
て、同一機能を有するものは、同一符号をつけ、その繰
り返しの説明は省略する。
【００３８】
【発明の実施の形態】（実施例）図１は、本発明による
一実施例の半導体装置の概略構成を示す模式図であり、
図１（ａ）は半導体装置を導体端子（外部接続端子）側
から見た平面図、図１（ｂ）は図１（ａ）のＡ−Ａ’線
での断面図である。
【００３９】図１において、１は半導体チップ、１０１
は半導体チップの外部電極（ボンディングパッド）、２
は導体端子、２０１は第１導体膜（ニッケル合金膜）、
２０２は第２導体膜（電解銅めっき膜）、２０３は端子
めっき（金めっき）、３はボンディングワイヤ、４は絶
縁体、５は接着剤（ダイペースト）である。
【００４０】本実施例の半導体装置は、ＱＦＮ型の半導
体装置であり、図１（ａ）及び図１（ｂ）に示すよう
に、半導体チップ１と、前記半導体チップ１の外周に沿
って設けられ、前記半導体チップの外部端子１０１と電
気的に接続される導体端子２と、前記半導体チップの外
部端子１０１と前記導体端子２を電気的に接続するボン
ディングワイヤ３と、前記半導体チップ１、前記ボンデ
ィングワイヤ３、及び前記ボンディングワイヤ３と前記
導体端子２の接続部を封止する絶縁体４により構成され
ている。また、前記半導体チップ１の前記外部電極１０
１が設けられた面と対向する面（非回路形成面）には、
半導体装置を製造する際に用いた接着剤５が残ってお
り、前記半導体チップ１は前記絶縁体４及び前記接着剤
５により封止されている。
【００４１】また、前記導体端子２は、図１（ｂ）に示
すように、第１導体膜２０１、第２導体膜２０２、及び
端子めっき２０３が積層されており、前記導体端子２の
一面、言い換えると前記第１導体膜２０１が前記絶縁体
４の表面に露出している。また、本実施例の半導体装置
では、前記第１導体膜２０１としてニッケル合金膜を用
い、前記第２導体膜２０２として電解銅めっき膜を用
い、前記端子めっき２０３として金めっきを用いてい
る。
【００４２】図２乃至図８は、本実施例の半導体装置の
製造方法を説明するための模式図であり、図２（ａ）、
図２（ｂ）、図３はそれぞれ導体端子形成工程における
各工程での断面図、図４は半導体チップ実装工程の平面
図、図５及び図６は半導体チップ実装工程の断面図、図
７は封止工程の断面図、図８は剥離工程の断面図であ
る。
【００４３】本実施例の半導体装置の製造方法は、大ま
かに分けると、所定の基板上に前記導体端子２を形成す
る導体端子形成工程、前記導体端子２が形成された前記
基板上に半導体チップ１を実装する半導体チップ実装工
程、前記基板上に実装された前記半導体チップ１を封止
する封止工程、前記封止工程のあと、封止された半導体
チップ１及び導体端子２を前記基板から剥離する剥離工
程の４つの工程からなる。以下、図２乃至図８に沿っ
て、本実施例の半導体装置の製造方法について説明す
る。
【００４４】まず、前記導体端子形成工程では、図２
（ａ）に示すように、例えば、ポリイミド樹脂からなる
絶縁基板６の表面に、第１導体膜２０１及び第２導体膜
２０２を積層する。このとき、前記第１導体膜２０１
は、後の剥離工程において、前記絶縁基板６から剥離す
るため、前記絶縁基板６との密着力が弱い導体を用いる
のが好ましいが、途中の工程あるいは搬送時などの外力
での剥離を防ぐために、前記半導体チップ実装工程や前
記封止工程では、ある程度の密着力が必要である。その
ため、前記第１導体膜２０１には、例えば、所定の温度
に加熱したときに前記絶縁基板６との密着力が低下する
ニッケル合金を用い、例えば、スパッタリングにより、
厚さが５ｎｍ（５０オングストローム）以下になるよう
に形成する。またこのとき、前記ニッケル合金膜は、例
えば、クロム（Cr）の重量パーセントが５パーセントか
ら１０パーセントのニッケル・クロム合金が好ましく、
前記ニッケル・クロム合金の場合、１８０℃の雰囲気中
に１時間程度放置すると、前記絶縁基板（ポリイミド樹
脂基板）６との密着力（接着力）は０．１Ｎ／ｍ程度に
低下する。またこのとき、前記酸素透過率が高い絶縁基
板６ほど、加熱したときに前記第１導体膜２０１との密
着力が低下しやすくなる。
【００４５】また、前記第２導体膜２０２は、例えば、
電解銅めっき膜であり、前記第１導体膜（ニッケル合金
膜）２０１を陰極とした電解めっきで形成する。
【００４６】またこのとき、前記絶縁基板６は、従来の
テープキャリアの製造に用いられているテープ材料のよ
うに、一方向に長尺なテープ状をしており、前記第１導
体膜２０１及び前記第２導体膜２０２はリール方式で形
成する。
【００４７】次に、例えば、図２（ｂ）に示すように、
前記第２導体膜（電解銅めっき膜）２０２上に、図１
（ａ）に示したような導体端子２を形成する部分が開口
したレジスト（めっきレジスト）７を形成し、前記めっ
きレジスト７の開口部、すなわち、前記第２導体膜２０
２の露出面に端子めっき２０３を形成する。前記めっき
レジスト７は、例えば、フィルム状レジストを接着して
所定のパターンを露光、現像する写真法や、スクリーン
版を用いてレジストインクを印刷する印刷法により形成
する。また、前記端子めっき２０３は、例えば、無電解
ニッケルめっきを下地として無電解金めっきを形成す
る。
【００４８】またこのとき、前記めっきレジスト７及び
前記端子めっき２０３は、リール法により形成するた
め、１個の半導体装置を形成する領域Ｌ１内に、図１
（ａ）に示したようなパターンの端子めっき２０３が形
成されており、前記領域Ｌ１内のパターンと同様のパタ
ーンが前記絶縁基板６上に連続的に形成される。
【００４９】次に、前記めっきレジスト７を除去した
後、前記端子めっき２０３をマスク（エッチングレジス
ト）として、図３に示すように、前記第２導体膜２０２
及び前記第１導体膜２０１をエッチング処理して導体端
子２を形成する。このとき、エッチング溶液としては、
例えば、塩化第二鉄（FeCl3）溶液や塩化第二銅（CuCl2
・２H2O）溶液が用いられる。
【００５０】前記導体端子形成工程の次に行われる半導
体チップ実装工程では、まず、図４及び図５に示すよう
に、前記導体端子形成工程で前記導体端子２を形成した
基板６のチップ搭載領域に、例えば、銀ペーストなどの
接着剤５を塗布して半導体チップ１を接着する。
【００５１】次に、図６に示すように、前記半導体チッ
プ１の外部電極１０１と前記導体端子２をボンディング
ワイヤ３で電気的に接続する。このとき、前記ボンディ
ングワイヤ３のループ高さを低くするために、例えば、
前記導体端子２を第１ボンドとして超音波を併用した熱
圧着で接続し、前記半導体チップの外部電極１０１を第
２ボンドとして熱圧着する逆ボンディングにより接続す
る。
【００５２】前記半導体チップ実装工程の次に行われる
封止工程では、前記半導体チップ１、前記ボンディング
ワイヤ３、及び前記ボンディングワイヤ３と前記導体端
子２の接続部を絶縁体４で封止する。このとき、前記半
導体チップ１が実装された絶縁基板６は、図７に示すよ
うに、所定の形状の空間（キャビティ）８０１Ａが設け
られた上金型８Ａと、前記基板１を支持する平板状の下
金型８Ｂの間に設置、固定し、前記上金型８Ａのキャビ
ティ８０１Ａ内に、前記絶縁体４として、例えば、溶融
させた熱硬化性樹脂、あるいは未硬化の熱硬化性樹脂な
どを流し込んで充満させ、成形した後、前記絶縁体４を
所定の条件、例えば、１８０℃の雰囲気中で５時間から
６時間加熱して硬化させる。またこのとき、前記絶縁体
４を加熱して硬化させている過程で、前記第１導体膜
（ニッケル合金膜）２０１と前記絶縁基板（ポリイミド
樹脂基板）６との密着力が低下する。
【００５３】前記封止工程において、前記絶縁体４を流
し込んで成形するときの温度は１８０℃程度で、所要時
間は２分程度であるため、前記絶縁体４を流し込んでい
る際には、前記第１導体膜（ニッケル合金膜）２０１と
前記絶縁基板（ポリイミド樹脂基板）６との密着力は低
下しない。そのため、前記絶縁体４を流し込んだときの
外力で前記導体端子２が前記絶縁基板１から剥離する可
能性はほとんどなく、前記第１導体膜２０１と前記絶縁
基板６の接着界面に前記絶縁体４が流れ込むことはな
い。
【００５４】前記封止工程の次に行われる剥離工程で
は、例えば、図８に示すように、ローラー９を用いて前
記絶縁基板６に曲げ変形を加えて、半導体装置、すなわ
ち前記絶縁体４で封止された前記半導体チップ１、前記
ボンディングワイヤ３、及び前記導体端子２を前記絶縁
基板６から剥離する。このとき、前記封止工程におい
て、前記絶縁体４を加熱して硬化させる過程で前記導体
端子２と前記絶縁基板６との密着力が低下していること
を利用し、前記絶縁体４を硬化させる高温炉から取り出
した直後に、図８で示したように前記絶縁基板６に曲げ
変形を加えることにより、前記半導体装置を容易に剥離
することができる。
【００５５】前記ポリイミド樹脂基板６の表面に前記ニ
ッケル合金膜２０１を形成した場合、例えば、１８０℃
の雰囲気中に１時間ほど放置しておくと、前記ポリイミ
ド樹脂基板６と前記ニッケル合金薄膜２０１の接着強度
が０．１Ｎ／ｍ程度になる。一方、前記ポリイミド樹脂
基板６と前記封止用絶縁体４との接着強度は１Ｎ／ｍ程
度、前記第２導体膜（電解銅めっき膜）２０２と前記封
止用絶縁体４との接着強度は１Ｎ／ｍ程度であるため、
前記剥離工程において、前記絶縁基板６を前記導体端子
２から剥離する際に、前記導体配線２が前記封止用絶縁
体４から剥離されにくいため、装置の信頼性及び製造歩
留まりを向上させることができる。
【００５６】また、前記絶縁基板６を剥離する際に前記
導体配線２にかかる負荷は、１０ｇｆ程度であり、従来
のリードフレームを切断する際の負荷に比べて小さいた
め、個片化する際の負荷（衝撃）で前記導体端子２が前
記絶縁体４から剥離し、抜け落ちることを防げる。
【００５７】以上のような手順で、図１（ａ）及び図１
（ｂ）に示したようなＱＦＮ型の半導体装置を製造した
後、前記絶縁基板６は再利用され、図２に示したよう
に、第１導体２０１及び前記第２導体２０２を形成し、
前記各工程を繰り返す。
【００５８】以上説明したように、本実施例の半導体装
置の製造方法によれば、前記絶縁基板（ポリイミド樹脂
基板）６の表面に、所定の条件で加熱したときに前記絶
縁基板６との密着性（接着性）が低下する第１導体膜
（ニッケル合金膜）２０１を下地とした前記導体端子２
を形成しておくことにより、封止工程の際には、前記絶
縁基板６と前記導体端子２の密着力を高くしておき、前
記導体端子２と前記絶縁基板６の接着界面に前記絶縁体
４が流れ込むのを防ぎ、前記封止工程のあと、前記所定
の条件で加熱し、前記絶縁基板６と前記導体端子２の密
着力を低下させて剥離することで、前記導体端子２の一
面、すなわち、前記第１導体層２０１の露出不良を低減
することができる。
【００５９】また、前記所定の条件で加熱したときに前
記絶縁基板（ポリイミド樹脂基板）６との密着力が低下
する第１導体膜（ニッケル合金膜）２０１を下地とした
前記導体端子２を形成することにより、前記剥離工程で
前記導体端子２を前記絶縁基板６から剥離する際にかか
る負荷を低減させることができ、前記導体端子２が前記
半導体チップ１を封止する絶縁体４から剥離しにくくす
ることができる。
【００６０】また、前記導体端子２の露出面積が所定の
面積より狭くなる、あるいはふさがれることがないた
め、前記導体端子２の露出面の不良による半導体装置の
不良が低減し、製造歩留まりが向上するため、半導体装
置の製造コストを低減することができる。
【００６１】また、封止後の半導体装置の前記導体端子
２は、前記剥離工程において前記絶縁基板６を剥離する
まで、前記絶縁基板６に保護されているため、前記導体
端子２の露出面、すなわち前記第１導体膜２０１の表面
に傷が付き、実装性が悪くなることを防げる。
【００６２】また、テープ状の絶縁基板６を用いて、従
来からテープキャリアの製造に用いられているリールツ
ーリール方式で半導体装置を製造することができるた
め、一度に大量の半導体装置を製造でき、生産性が向上
するため、装置の製造コストを低減することができる。
【００６３】また、前記絶縁基板６は、剥離工程の後で
再利用ができるため、前記絶縁基板６を用いることによ
る製造コストの上昇はほとんどない。また、前記絶縁基
板６上に前記導体端子２を効率よく形成できるため、従
来のリードフレームを用いた製造方法に比べ、前記導体
端子２の材料費を低減し、半導体装置の製造コストを低
減することができる。
【００６４】また、本実施例の半導体装置のように、前
記絶縁基板６上に前記半導体チップ１を接着し、前記導
体端子２と前記半導体チップの外部電極１０１を逆ボン
ディングで接続することにより、従来の、図１１（ｂ）
に示したような、リードフレームを用いた半導体装置に
比べ、薄型化することができる。
【００６５】また、本実施例の半導体装置では、図２
（ａ）に示したように、前記絶縁基板６の表面に、前記
第１導体膜（ニッケル合金膜）２０１及び前記第２導体
膜（電解銅めっき膜）２０２を形成した後、前記端子め
っき２０３を形成し、前記端子めっき２０３をエッチン
グレジストとして用いて前記第１導体膜２０１及び前記
第２導体膜２０２をエッチング処理し、前記導体端子２
を形成したが、これに限らず、例えば、前記端子めっき
２０３を形成する代わりに、他のエッチングレジストを
形成してエッチング処理してもよいことは言うまでもな
い。また、前記導体端子２を微細化した場合には、前記
絶縁基板６の表面に前記第１導体膜２０１を形成し、ア
ディティブ法により、前記導体端子２を形成する部分の
みに前記第２導体（電解銅めっき）２０２を形成した
後、クイックエッチングで前記第１導体２０１の不要な
部分を除去してもよい。
【００６６】図９は、前記実施例の半導体装置の変形例
を示す模式図であり、図９（ａ）は半導体装置の導体端
子２側から見た平面図、図９（ｂ）は図９（ａ）のＢ−
Ｂ’線での断面図である。なお、図９（ｂ）の断面図
は、図９（ａ）の半導体装置の断面を上下反転させて示
している。
【００６７】前記実施例の半導体装置では、図４及び図
５に示したように、前記絶縁基板６の半導体チップ１が
搭載される領域の外側に前記導体端子２を配置し、前記
絶縁基板６上に前記接着剤（銀ペースト）５を用いて前
記半導体チップ１を接着しているため、前記接着剤５が
前記封止用の絶縁体４の表面に露出しているが、これに
限らず、例えば、図９（ａ）及び図９（ｂ）に示すよう
に、前記導体端子２の一端が前記半導体チップ１を搭載
する領域内に突出するように設け、フィルム状接着剤
５’を用いて前記導体端子２上に前記半導体チップ１を
接着してもよい。この場合には、前記導体端子２の高さ
分だけ、前記絶縁基板６と前記半導体チップ１の間に隙
間ができ、図７で示した前記封止工程で、前記絶縁基板
６と前記半導体チップ１の間に前記封止用の絶縁体４が
入り込み、前記フィルム状接着剤５’は露出しない。
【００６８】図１（ａ）及び図１（ｂ）に示したよう
な、前記接着剤（銀ペースト）５が露出した半導体装置
では、前記剥離工程で前記絶縁基板６を剥離する際、あ
るいはその後に前記接着剤５が剥離して前記半導体チッ
プ１が露出し、前記半導体チップ１に傷が付く可能性が
あるが、図９（ａ）及び図９（ｂ）に示したように、前
記接着剤５も前記封止用の絶縁体４の内部に封止するこ
とで、前記半導体チップ１が露出し、傷が付くことを防
げ、半導体装置の信頼性をさらに向上させることができ
る。
【００６９】図１０は、前記実施例の半導体装置の他の
変形例を示す模式図であり、図１０（ａ）は半導体チッ
プ側から見た平面図、図１０（ｂ）は図１０（ａ）の半
導体装置を側面方向から見た断面図である。なお、図１
０（ａ）では、前記半導体チップを封止する絶縁体は省
略して示している。
【００７０】前記実施例の半導体装置では、図１（ａ）
及び図１（ｂ）に示したように、前記導体端子２が装置
の端部に沿って一列に配置されているが、これに限ら
ず、例えば、図１０（ａ）に示すように、前記半導体チ
ップ１の外部電極１０１および前記導体端子２を千鳥配
列にしてもよい。この場合は、前記導体端子２の数が増
えて密に配置されるため、例えば、図１０（ｂ）に示す
ように、ループ高さの異なるワイヤボンディングをする
ことにより、前記ボンディングワイヤ３同士の接触によ
るショート不良を防ぐ。
【００７１】図１（ａ）及び図１（ｂ）に示したよう
に、前記導体端子２を一列配列にした場合、前記半導体
チップ上の外部電極（ボンディングパッド）１０１の数
が増えると前記半導体装置が大型化してしまうが、図１
０（ａ）及び図１０（ｂ）に示すように、前記導体端子
２を千鳥配列にすることにより、多ピン化、すなわち前
記導体端子２の数を増やしたときに前記半導体装置が大
型化する割合を低減させることができる。
【００７２】また、図１０（ａ）及び図１０（ｂ）に示
した半導体装置では、前記導体端子２を千鳥配列にして
いるが、これに限らず、従来のＬＧＡ（Land Grid Arra
y）型の半導体装置のように、前記導体端子２を２列以
上の格子状に配置してもよいことは言うまでもない。
【００７３】以上、本発明を、前記実施例に基づき具体
的に説明したが、本発明は、前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲において種々変
更可能であることはもちろんである。
【００７４】例えば、前記実施例では、前記外部端子が
前記半導体装置の４辺に沿って配列されたＱＦＮ型の半
導体装置を例にあげているが、これに限らず、例えば、
半導体装置の対向する２辺に前記外部端子が配列された
ＳＯＮ型の半導体装置でもよい。
【００７５】また、前記実施例の半導体装置の製造方法
では、前記封止工程において、前記絶縁体4を硬化させ
る際の加熱で前記第1導体膜（ニッケル合金膜）２０１
と前記絶縁基板（ポリイミド樹脂基板）６の密着力を低
下させ、その直後に前記絶縁基板６を剥離していたが、
これに限らず、例えば、前記封止工程とは別の工程で加
熱して、前記第1導体膜２０１と前記絶縁基板６の密着
力を低下させてもよいことは言うまでもない。
【００７６】
【発明の効果】本発明において開示される発明のうち、
代表的なものによって得られる効果を簡単に説明すれ
ば、以下のとおりである。
【００７７】（１）ＱＦＮ型あるいはＳＯＮ型の半導体
装置において、リード（導体端子）の露出不良を低減す
ることができる。
【００７８】（２）ＱＦＮ型あるいはＳＯＮ型の半導体
装置において、装置の製造歩留まりを向上させ、製造コ
ストを低減することができる。
【００７９】（３）ＱＦＮ型あるいはＳＯＮ型の半導体
装置において、装置の生産性を向上させ、製造コストを
低減することができる。
【００８０】（４）ＱＦＮ型あるいはＳＯＮ型の半導体
装置において、装置を薄型化することができる。
【００８１】（５）ＱＦＮ型あるいはＳＯＮ型の半導体
装置において、多ピン化による装置の大型化を防ぐこと
できる。
【図面の簡単な説明】
【図１】本発明による一実施例の半導体装置の概略構成
を示す模式図であり、図１（ａ）は半導体装置を導体端
子側から見た平面図、図１（ｂ）は図１（ａ）のＡ−
Ａ’線での断面図である。
【図２】本実施例の半導体装置の製造方法を説明するた
めの模式図であり、図２（ａ）及び図２（ｂ）はそれぞ
れ、導体端子形成工程における各工程での断面図であ
る。
【図３】本実施例の半導体装置の製造方法を説明するた
めの模式図であり、導体端子形成工程における断面図で
ある。
【図４】本実施例の半導体装置の製造方法を説明するた
めの模式図であり、半導体チップ実装工程における平面
図である。
【図５】本実施例の半導体装置の製造方法を説明するた
めの模式図であり、図４の側面方向から見た断面図であ
る。
【図６】本実施例の半導体装置の製造方法を説明するた
めの模式図であり、ワイヤボンディング工程の断面図で
ある。
【図７】本実施例の半導体装置の製造方法を説明するた
めの模式図であり、封止工程における断面図である。
【図８】本実施例の半導体装置の製造方法を説明するた
めの模式図であり、剥離工程における断面図である。
【図９】前記実施例の半導体装置の変形例を示す模式図
であり、図９（ａ）は半導体装置の導体端子側から見た
平面図、図９（ｂ）は図９（ａ）のＢ−Ｂ’線での断面
図である。
【図１０】前記実施例の半導体装置の他の変形例を示す
模式図であり、図１０（ａ）は半導体装置のチップ側か
ら見た平面図、図１０（ｂ）は図１０（ａ）の側面方向
から見た断面図である。
【図１１】従来のＱＦＮ型の半導体装置の概略構成を示
す模式図であり、図１１（ａ）は装置の導体端子（リー
ド）側から見た平面図、図１１（ｂ）は図１１（ａ）の
Ｃ−Ｃ’線での断面図である。
【図１２】従来のＱＦＮ型の半導体装置の製造方法を説
明するための模式図であり、使用するリードフレームの
概略構成を示す平面図である。
【図１３】従来のＱＦＮ型の半導体装置の製造方法を説
明するための模式図であり、図１３（ａ）、図１３
（ｂ）はそれぞれ、半導体チップを実装する工程の断面
図である。
【図１４】従来のＱＦＮ型の半導体装置の製造方法を説
明するための模式図であり、図１４（ａ）は封止工程の
断面図、図１４（ｂ）は個片化工程の断面図である。
【図１５】従来のＱＦＮ型の半導体装置の問題点を説明
するための模式図である。
【図１６】従来のＱＦＮ型の半導体装置の他の問題点を
説明するための模式図である。
【符号の説明】
１ 半導体チップ １０１ 外部電極（ボンディングパッド） ２ 導体端子（リード） ２０１ 第１導体膜（ニッケル合金膜） ２０２ 第２導体膜（電解銅めっき膜） ２０３ 端子めっき ３ ボンディングワイヤ ４ 絶縁体 ５ 接着剤（ダイペースト） ５’ フィルム状接着剤 ６ 絶縁基板（ポリイミド樹脂基板） ７ レジスト（めっきレジスト） ８Ａ 上金型 ８０１Ａ キャビティ ８Ｂ 下金型 ９ ローラー １０ リードフレーム １１ ６角形状の導体端子
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M109 AA01 BA01 CA21 FA07 5F061 AA01 BA01 CA21 DD14 EA03 5F067 AA09 AA11 AB03 BC12 BE10 CC00 CC08 DE14 DF01

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】絶縁基板の表面に所定のパターンの導体端
    子を形成する導体端子形成工程と、前記導体端子が形成
    された絶縁基板上に半導体チップを接着し、前記半導体
    チップの外部電極（ボンディングパッド）と前記導体端
    子を電気的に接続する半導体チップ実装工程と、前記半
    導体チップ、前記導体端子、及び前記半導体チップの外
    部電極と前記導体端子との接続部分を絶縁体で封止する
    封止工程と、前記封止工程の後、前記絶縁体で封止され
    た前記半導体チップ及び前記導体端子を前記絶縁基板か
    ら剥離する剥離工程とを備える半導体装置の製造方法で
    あって、 前記導体端子形成工程は、前記絶縁基板の表面に、所定
    の条件にしたときに前記絶縁基板との密着力が低下する
    導体を用いて前記導体端子を形成し、 前記剥離工程は、前記所定の条件のもとで前記絶縁基板
    と前記導体端子との密着力を低下させてから剥離するこ
    とを特徴とする半導体装置の製造方法。
  2. 【請求項２】前記導体端子形成工程は、所定の温度に加
    熱したとき前記絶縁基板との密着力が低下する導体を用
    いて前記導体端子を形成することを特徴とする請求項１
    に記載の半導体装置の製造方法。
  3. 【請求項３】前記導体端子形成工程は、前記絶縁基板上
    に、所定の温度で所定時間加熱したときに前記絶縁基板
    との密着力が低下する第１導体膜を形成し、前記第１導
    体膜上に、第２導体膜を積層して前記導体配線を形成す
    ることを特徴とする請求項２に記載の半導体装置の製造
    方法。
  4. 【請求項４】前記封止工程は、前記絶縁体として熱硬化
    性樹脂を用い、溶融した前記熱硬化性樹脂を成形した
    後、所定の温度で所定時間加熱して前記熱硬化性樹脂を
    硬化させるとともに、前記導体端子と前記絶縁基板との
    密着力を低下させることを特徴とする請求項２または請
    求項３に記載の半導体装置の製造方法。
  5. 【請求項５】前記導体端子形成工程は、前記絶縁基板と
    してポリイミド樹脂基板を用い、前記ポリイミド樹脂基
    板の表面に、ニッケル合金を用いて前記第1導体膜を形
    成することを特徴とする請求項４に記載の半導体装置の
    製造方法。
  6. 【請求項６】半導体チップと、前記半導体チップの外周
    部に配置された導体端子と、前記半導体チップの外部電
    極（ボンディングパッド）と前記導体端子を電気的に接
    続するボンディングワイヤと、前記半導体チップ、前記
    ボンディングワイヤ、及び前記ボンディングワイヤと前
    記導体端子の接続部を封止する絶縁体とを備え、前記導
    体端子の一面が前記絶縁体の表面に露出した半導体装置
    において、前記導体端子の露出面がニッケル合金である
    ことを特徴とする半導体装置。
JP2001268413A 2001-09-05 2001-09-05 半導体装置の製造方法 Expired - Fee Related JP3869693B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001268413A JP3869693B2 (ja) 2001-09-05 2001-09-05 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001268413A JP3869693B2 (ja) 2001-09-05 2001-09-05 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003078076A true JP2003078076A (ja) 2003-03-14
JP3869693B2 JP3869693B2 (ja) 2007-01-17

Family

ID=19094397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001268413A Expired - Fee Related JP3869693B2 (ja) 2001-09-05 2001-09-05 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3869693B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7172924B2 (en) 2003-11-07 2007-02-06 Oki Electic Industry Co., Ltd. Semiconductor device having a semiconductor chip mounted on external terminals and fabrication method thereof
JP2015092635A (ja) * 2015-02-05 2015-05-14 大日本印刷株式会社 半導体装置および半導体装置の製造方法
JP2015177080A (ja) * 2014-03-15 2015-10-05 新日本無線株式会社 リード内蔵型回路パッケージ及びその製造方法
US9263374B2 (en) 2010-09-28 2016-02-16 Dai Nippon Printing Co., Ltd. Semiconductor device and manufacturing method therefor
JP2016029724A (ja) * 2015-09-14 2016-03-03 三菱電機株式会社 電子回路および電子部品
US10453780B2 (en) 2012-11-19 2019-10-22 Mitsubishi Electric Corporation Electronic circuit, production method thereof, and electronic component

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7172924B2 (en) 2003-11-07 2007-02-06 Oki Electic Industry Co., Ltd. Semiconductor device having a semiconductor chip mounted on external terminals and fabrication method thereof
US9263374B2 (en) 2010-09-28 2016-02-16 Dai Nippon Printing Co., Ltd. Semiconductor device and manufacturing method therefor
US10453780B2 (en) 2012-11-19 2019-10-22 Mitsubishi Electric Corporation Electronic circuit, production method thereof, and electronic component
JP2015177080A (ja) * 2014-03-15 2015-10-05 新日本無線株式会社 リード内蔵型回路パッケージ及びその製造方法
JP2015092635A (ja) * 2015-02-05 2015-05-14 大日本印刷株式会社 半導体装置および半導体装置の製造方法
JP2016029724A (ja) * 2015-09-14 2016-03-03 三菱電機株式会社 電子回路および電子部品

Also Published As

Publication number Publication date
JP3869693B2 (ja) 2007-01-17

Similar Documents

Publication Publication Date Title
US6841854B2 (en) Semiconductor device
US7993967B2 (en) Semiconductor package fabrication method
JP4862848B2 (ja) 半導体パッケージの製造方法
JP2000150760A (ja) ターミナルランドフレームおよびその製造方法
JP2000195984A (ja) 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法
JPH09307043A (ja) リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置
JP3983930B2 (ja) 回路部材の製造方法
JP3869693B2 (ja) 半導体装置の製造方法
JP4029910B2 (ja) 半導体パッケ−ジの製造法及び半導体パッケ−ジ
JPH09246427A (ja) 表面実装型半導体装置の製造方法および表面実装型半導体装置
JP2000114426A (ja) 片面樹脂封止型半導体装置
CN107658286B (zh) 半导体元件安装用基板、半导体装置及它们的制造方法
JP3992877B2 (ja) 樹脂封止型半導体装置の製造方法
JP3115807B2 (ja) 半導体装置
JPH1041432A (ja) リードフレーム部材および表面実装型半導体装置
JP2003078098A (ja) 複合リードフレーム及びその製造方法
JP3606275B2 (ja) 半導体パッケージ及びその製造方法
JP4021115B2 (ja) 樹脂封止型半導体装置とその製造方法
JP3783648B2 (ja) 配線板及びそれを用いた半導体装置の製造方法
JPH06104314A (ja) フィルムキャリア
JP2002299387A (ja) 半導体装置用テープキャリアおよびその製造方法
JPH10256453A (ja) 半導体装置用回路部材とそれを用いた半導体装置、及びそれらの製造方法
JP2002164497A (ja) 半導体装置およびその製造方法
JP2001077289A (ja) リードフレーム部材およびその製造方法
JP2006073689A (ja) 基板の製造方法及び半導体パッケージの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040723

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050926

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050929

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20051028

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061013

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees