JP2006073689A - 基板の製造方法及び半導体パッケージの製造方法 - Google Patents
基板の製造方法及び半導体パッケージの製造方法 Download PDFInfo
- Publication number
- JP2006073689A JP2006073689A JP2004253734A JP2004253734A JP2006073689A JP 2006073689 A JP2006073689 A JP 2006073689A JP 2004253734 A JP2004253734 A JP 2004253734A JP 2004253734 A JP2004253734 A JP 2004253734A JP 2006073689 A JP2006073689 A JP 2006073689A
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- substrate
- semiconductor element
- semiconductor package
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】 複数の互いに独立した端子電極を備える基板の製造方法であって、ポリエチレンテープ等の保持シート1の表面にソルダーレジスト2を形成し、フォトリソグラフィー技術及びエッチング技術を用いてソルダーレジストに開口部を形成し、この開口部の形成領域に触媒を塗布して無電解めっき法によって半導体素子接続面が保持シート側となる様に端子電極5を形成する。その後、保持シートを除去する。
【選択図】 図1
Description
また、得られた薄型の基板の半導体素子の搭載面の平坦性が高いために、半導体素子を安定して搭載することができる。
本発明を適用した半導体パッケージの製造方法の一例では、先ず、図1(a)で示す様に、透明な保持シート1(例えばポリエチレンテープ等)の表面にソルダーレジスト2(例えばエポキシ樹脂膜)を塗布する。
なお、端子電極の形成方法はめっき法に限定されるものではなく、いかなる方法で形成しても良いことは勿論である。
なお、基材を用いずに基板を構成することによって懸念される基板の強度については、補強シートにより補強することによって、薄型の基板を用いたパッケージの組み立てを実現している。
即ち、半導体素子を搭載するダイパットが形成され、半導体素子とボンディングワイヤーによって電気的に接続するリードが形成されたリードフレームを使用する従来の半導体パッケージの製造方法では、リードフレームの形状によって定められた一定の半導体素子を用いた半導体パッケージのみしか製造することができないが、本発明を適用した半導体パッケージの製造方法では、規則的に整列した端子電極のいずれの場所に半導体素子を搭載しても良く、また外部基板との接続を考慮した上である程度自由にワイヤーボンディングができるために、搭載する半導体素子の大きさに柔軟に対応することができる。
2 ソルダーレジスト
3 開口部
4 パターンマスク
5 端子電極
6 補強シート
7 半導体素子
8 ボンディングワイヤー
9 モールド樹脂
10 半導体パッケージの結合体
11 ダイシングブレード
Claims (4)
- 複数の互いに独立した端子電極を備える基板の製造方法であって、
支持体の表面に開口部を有する非導電体層を形成する工程と、
前記開口部の形成領域に、半導体素子と接続する面が前記支持体側となる様に前記端子電極を形成する工程と、
前記支持体を除去する工程を備える
ことを特徴とする基板の製造方法。 - 前記開口部は、所定の間隔で整列している
ことを特徴とする請求項1に記載の基板の製造方法。 - 前記端子電極は、外部基板と接続する面が前記非導電体層よりも突出する様に形成する
ことを特徴とする請求項1に記載の基板の製造方法。 - 複数の互いに独立した端子電極を有する基板と、前記端子電極と接続された半導体素子を備える半導体パッケージの製造方法であって、
支持体の表面に開口部を有する非導電体層を形成する工程と、
前記開口部の形成領域に、半導体素子と接続する面が前記支持体側となる様に端子電極を形成する工程と、
前記支持体を除去する工程と、
半導体素子を搭載する工程と、
前記半導体素子及び前記端子電極を樹脂封止する工程と、
前記樹脂を切断する工程を備える
ことを特徴とする半導体パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004253734A JP4670284B2 (ja) | 2004-09-01 | 2004-09-01 | 基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004253734A JP4670284B2 (ja) | 2004-09-01 | 2004-09-01 | 基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006073689A true JP2006073689A (ja) | 2006-03-16 |
JP4670284B2 JP4670284B2 (ja) | 2011-04-13 |
Family
ID=36154003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004253734A Expired - Fee Related JP4670284B2 (ja) | 2004-09-01 | 2004-09-01 | 基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4670284B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4968257B2 (ja) * | 2006-04-28 | 2012-07-04 | 住友ベークライト株式会社 | ソルダーレジスト材料及びそれを用いた配線板並びに半導体パッケージ |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11288973A (ja) * | 1998-04-01 | 1999-10-19 | Canon Inc | 半導体の接続構造と半導体の接続方法及び半導体デバイス |
JP2005236176A (ja) * | 2004-02-23 | 2005-09-02 | Torex Semiconductor Ltd | 電極パッケージ及び半導体装置 |
-
2004
- 2004-09-01 JP JP2004253734A patent/JP4670284B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11288973A (ja) * | 1998-04-01 | 1999-10-19 | Canon Inc | 半導体の接続構造と半導体の接続方法及び半導体デバイス |
JP2005236176A (ja) * | 2004-02-23 | 2005-09-02 | Torex Semiconductor Ltd | 電極パッケージ及び半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4968257B2 (ja) * | 2006-04-28 | 2012-07-04 | 住友ベークライト株式会社 | ソルダーレジスト材料及びそれを用いた配線板並びに半導体パッケージ |
Also Published As
Publication number | Publication date |
---|---|
JP4670284B2 (ja) | 2011-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6841854B2 (en) | Semiconductor device | |
JP4911727B2 (ja) | 半導体装置の製造方法 | |
KR100297464B1 (ko) | 수지봉지형반도체장치와그것에사용되는회로부재및수지봉지형반도체장치의제조방법 | |
JP5065586B2 (ja) | 半導体装置の製造方法 | |
JP4091050B2 (ja) | 半導体装置の製造方法 | |
KR20110074514A (ko) | 리드 프레임 기판과 그 제조 방법, 및 반도체 장치 | |
JP2008047832A (ja) | 半導体装置および半導体装置製造方法 | |
JP2005294443A (ja) | 半導体装置及びその製造方法 | |
JP2004207275A (ja) | 回路装置およびその製造方法 | |
JP2005203390A (ja) | 樹脂封止型半導体装置の製造方法 | |
JP2006278914A (ja) | 半導体装置の製造方法、半導体装置および樹脂封止体 | |
JP4670284B2 (ja) | 基板の製造方法 | |
JP2014022582A (ja) | 半導体装置の製造方法、及び半導体装置 | |
JP3884552B2 (ja) | 半導体装置とそれに用いられる回路部材および半導体装置の製造方法 | |
JP4305326B2 (ja) | 半導体パッケージの製造方法 | |
JP4750076B2 (ja) | 半導体装置の製造方法 | |
JP2000332146A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法 | |
JP5691394B2 (ja) | Icカード用のリードフレーム及びその製造方法 | |
JP2021013043A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2006351835A (ja) | 半導体装置および半導体装置の製造方法 | |
JPH06104314A (ja) | フィルムキャリア | |
JP2004266195A (ja) | 半導体パッケージの製造方法 | |
JP2666569B2 (ja) | 半導体搭載用リード付き基板の製造法 | |
JP2003007953A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JP2008004735A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070802 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100223 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100326 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20101005 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110103 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140128 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |