JP2008004735A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008004735A
JP2008004735A JP2006172392A JP2006172392A JP2008004735A JP 2008004735 A JP2008004735 A JP 2008004735A JP 2006172392 A JP2006172392 A JP 2006172392A JP 2006172392 A JP2006172392 A JP 2006172392A JP 2008004735 A JP2008004735 A JP 2008004735A
Authority
JP
Japan
Prior art keywords
fpc
semiconductor chip
semiconductor device
base
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006172392A
Other languages
English (en)
Inventor
Masahiko Ohiro
雅彦 大広
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006172392A priority Critical patent/JP2008004735A/ja
Publication of JP2008004735A publication Critical patent/JP2008004735A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】金属ベース等の基台に対してＦＰＣ等の配線基板を固定する際に必要な材料の種類及び工程をそれぞれ削減する。
【解決手段】金属ベース３１上に半導体チップ３３及びＦＰＣ３４がそれぞれ固定されている。半導体チップ３３とＦＰＣ３４とはワイヤ４２によって電気的に接続されている。金属ベース３１上に半導体チップ３３を固定するための材料と、金属ベース３１上にＦＰＣ３４を固定するための材料とは共に接着テープ３２である。
【選択図】図１

Description

本発明は、例えばＦＰＣ（Flexible Printed Circuit）を用い、且つ半導体チップとＦＰＣとの間をワイヤにより接続したタイプの半導体装置に関するものである。
まず、従来の半導体装置の構成について説明する。図２４及び図２５は、従来の半導体装置の製造途中におけるワイヤボンド後の断面図及び平面図である。尚、図２４は、図２５のＡ−Ａ線での断面図である。図２４及び図２５に示すように、半導体装置の基台である金属ベース１１上には、接着ペースト１２により半導体チップ１３が接着されていると共に、貼り付けテープ１４によりＦＰＣ１５が貼り付けられている。半導体チップ１３の主面には、外部に信号を取り出す目的でパッド１６が設けられている。また、ＦＰＣ１５においては、ベースフィルム１７と、エッチングによりパターンが形成された金属箔１８とが一体化されている。金属箔１８の個々のパターンにおいては、一方の端部がワイヤボンドを行うランド１９、他方の端部が外部に接続するための端子部２０となっている。ここで、ワイヤボンドを行うランド１９が配置された領域と端子部２０とは露出しているが、それ以外の部分は絶縁性のカバーレイ２１によって覆われている。この半導体装置においては、ランド１９の配置密度を高くするために、ランド１９を列状ではなく面状に配置している。尚、半導体チップ１３のパッド１６とＦＰＣ１５のランド１９とはワイヤ２２によって接続されている。
この従来のＦＰＣ１５の作製方法について説明する。まず、ベースフィルム１７と金属箔１８とが貼り合わされた２層の基材を用意する。この基材に対して、金属箔１８側にエッチング用レジストを塗布し、露光及び現像により、パターンとして残す金属箔１８上のみにエッチング用レジストを残存させる。この状態で金属箔１８に対するエッチングを行うことによって、金属箔１８の不要な部分を除去し、その後、金属箔１８上に残存するエッチング用レジストを剥離する。これにより、ワイヤボンドを行うランド１９から外部に接続するための端子部２０へ至る経路のみが金属箔１８のパターンとして残る。次に、フィルムの片面に接着剤が塗布されたカバーレイ２１を熱圧着により貼り付けることによって、金属箔１８側の面で露出させる必要がない部分を覆う。その後、電解めっき等の方法によって、金属箔１８の露出表面にめっきを施す。
ＦＰＣ１５の作製後、常温で接着性を示す貼り付けテープ１４を金属ベース１１上に貼り付け、その上に上記ＦＰＣ１５を運び、位置決めして加圧することによって、ＦＰＣ１５を金属ベース１１上に固定する。また、接着ペースト１２を金属ベース１１の中央部上に塗布し、その上に半導体チップ１３を運び、位置決めした後、半導体チップ１３を接着ペースト１２に押し付けながら擦り付けることによって半導体チップ１３と金属ベース１１とを接着させる。その後、接着ペースト１２を加熱して硬化させるために、所定の時間、上記金属ベース１１を高温の炉に入れる。これにより、半導体チップ１３と金属ベース１１との接着が完全なものとなる。続いて、ワイヤボンドにより半導体チップ１３とＦＰＣ１５とをワイヤ２２により接続する。ワイヤボンド後は、半導体チップ１３やワイヤ２２の周辺に囲い（図示省略）を取り付け、半導体装置として完成させる。
以上に説明した方法と同様に、金属ベースにＦＰＣ及び半導体チップを取り付ける例が特許文献１に記載されている。その内容について簡単に当該文献内の用語を用いて説明すると、銅板上にフレキシブル基板を固定した後、フレキシブル基板を折り曲げて位置決め枠をかぶせることによって、銅板、フレキシブル基板及び位置決め枠の３者を固定し、その後、光学チップを銅板上に固着させ、発光素子を光学チップ上に固着させ、金属細線により必要な接続を行い、位置決め枠の上にホログラム及びガラス窓等を載置するというものである。
特開２００５−２２９０８８号公報
しかしながら、上記従来の半導体装置においては、材料選定が旧来の技術的思想で行なわれており、金属ベースに対してＦＰＣを固定するための材料と、金属ベースに対して半導体チップを固定するための材料とがそれぞれ異なる専用の材料であるため、材料の種類及び工程が多くなるという第１の問題がある。
また、上記従来の半導体装置においては、半導体チップをダイボンドするのは、金属ベースに対してであるので、金属ベースが必ず必要となるという構造上の制約が存在するという第２の問題がある。
本発明は、上記各問題を解決するものであって、金属ベース等の基台に対してＦＰＣ等の配線基板を固定するための材料の種類、及び金属ベース等に対して半導体チップを固定するための材料の種類を見直すことによって同じ材料を使用できるようにし、また、当該両固定を同一工程で実施できるようにし、それによって必要な材料の種類及び工程の削減を行うことを第１の目的とする。
また、ＦＰＣ等の配線基板における所定部分のベースフィルムを除去して当該部分を半導体チップ搭載用のダイパッド部分として露出させることによって、高放熱の構造でありながらも必ずしも金属ベース等の基台を必要としない半導体装置を提供することを第２の目的とする。
上記第１の目的を達成するために、本発明に係る第１の半導体装置は、基台と、前記基台上にそれぞれ固定された配線基板及び半導体チップと、前記配線基板と前記半導体チップとを電気的に接続するワイヤとを備え、前記基台上に前記配線基板を固定するための材料と、前記基台上に前記半導体チップを固定するための材料とが同一材料である。
本発明の第１の半導体装置によると、金属ベース等の基台上にＦＰＣ等の配線基板及び半導体チップをそれぞれ固定するための材料及び工程を同じにすることができる。
本発明の第１の半導体装置において、前記同一材料は接着テープであることが好ましい。このようにすると、固定するための材料として高熱伝導性を持つテープを用いることによって、半導体チップで発生した熱を効率よく金属ベース等の基台に伝えることができる。
本発明の第１の半導体装置において、前記同一材料は接着ペーストであることが好ましい。このようにすると、固定するための材料としてＦＰＣ等の配線基板との親和性が良いペーストを用いることによって、ＦＰＣ等の配線基板を金属ベース等の基台に確実に固定することができる。
本発明の第１の半導体装置において、前記基台は金属から構成されていてもよい。すなわち、基台が金属ベースであってもよい。
また、上記第２の目的を達成するために、本発明に係る第２の半導体装置は、絶縁層及び前記絶縁層上に形成された金属層を有する配線基板と、前記配線基板上に接着された半導体チップと、前記配線基板と前記半導体チップとを電気的に接続するワイヤとを備え、前記半導体チップは、前記金属層の一部であるダイパッド部上に載置されている。
本発明の第２の半導体装置によると、ＦＰＣ等の配線基板における金属層の所定部分を露出させてダイパッド部とすることによって、当該ダイパッド部上に半導体チップをダイボンドさせることができる。
本発明の第２の半導体装置において、前記ダイパッド部の下側に位置する前記絶縁層の少なくとも一部分が除去されていることが好ましい。このようにすると、より高放熱化を図ることができる。
本発明の第１又は第２の半導体装置において、前記配線基板はＦＰＣであってもよい。
以上に説明した、本発明の第１の半導体装置により、金属ベース等の基台上にＦＰＣ等の配線基板及び半導体チップをそれぞれ固定するための材料及び工程を同じにすることができるので、材料種類の削減及び工程の削減を図ることができる。また、従来、ＦＰＣの貼り付けを２箇所で、半導体チップの接着を種類の異なる材料を用いて１箇所で行わなければならなかったのに対して、ＦＰＣ等及び半導体チップの両方の接着を行う１つの大きいテープを用いることができるので、テープの取り扱いが容易になる。さらに、金属ベース等の基台に対するＦＰＣ等の配線基板の貼り付けにおいては、従来、上記２つのテープの位置決め誤差が存在する状態でＦＰＣ等の貼り付けを行なっていたのに対して、１つのテープの位置決め誤差しかない状態でＦＰＣ等の貼り付けを行なうことができるので、テープとＦＰＣ等との間のずれを少なくすることができる。
また、以上に説明した、本発明の第２の半導体装置によると、ＦＰＣ等の配線基板上に半導体チップをダイボンドすることによって、金属ベース等の基台を必要としない構造を実現できる。また、ＦＰＣ等のダイパッド部となる金属層下側の絶縁層（例えばベースフィルム）を除去してダイパッド部下面を露出させることによって、半導体チップをＦＰＣ等にダイボンドしたとしても高放熱構造を実現することができる。また、ＦＰＣ等の配線基板を金属ベース等の基台上に取り付けて使用する場合には、半導体チップから金属ベース等へ至る経路にベースフィルム等が介在しない高放熱構造を実現することができる。また、この場合、金属ベース等の基台上に接着されるものがＦＰＣ等のみとなり、貼り付け用テープとＦＰＣ等との間のずれを少なくすることができる。一方、ＦＰＣ等の配線基板を金属ベース等の基台上に取り付けて使用しない場合には、ダイパッド部の露出下面をマザーボード等の上に実装すれば、より高放熱化を図ることができる。
（第１の実施形態）
以下、本発明の第１の目的を達成するための本発明の第１の実施形態に係る半導体装置について図面を参照しながら説明する。まず、図１及び図２を用いて半導体装置の構成について説明する。図１及び図２はそれぞれ、本実施形態の半導体装置の製造途中におけるワイヤボンド後の断面図及び平面図である。尚、図１は、図２のＢ−Ｂ線での断面図である。図１及び図２に示すように、半導体装置の基台である金属ベース３１上には、接着テープ３２により半導体チップ３３及びＦＰＣ３４が固定されている。半導体チップ３３はＦＰＣ３４の中央部に設けられた開口に配置されている。接着テープ３２は、ＦＰＣ３４の一端から他端まで連続した形状を有している。半導体チップ３３上には、外部に信号を取り出す目的で複数のパッド３５が設けられている。ＦＰＣ３４においては、ベースフィルム３６と、エッチングによりパターンが形成された金属箔３７とが貼り合わされて一体化されている。金属箔３７の個々のパターンにおいては、一方の端部がワイヤボンドを行うランド３８、他方の端部が外部と接続するための端子部３９、ランド３８と端子部３９との間は両者をつなぐ配線部４０となっている。ここで、ワイヤボンドを行うランド３８が配置された領域と端子部３９とは露出しているが、それ以外の部分は絶縁性のカバーレイ４１によって覆われている。このＦＰＣ３４では、ランド３８の配置密度を高くするために、ランド３８を列状ではなく面状に配置している。また、半導体チップ３３のパッド３５とＦＰＣ３４のランド３８とはワイヤ４２によって接続されている。ここで、ランド３８が列状ではなく面状に配置されているため、ワイヤ４２の全部が似たような長さになることはなく、短いワイヤ４２と長いワイヤ４２とが混在することになる。尚、図１では、理解を容易にするために、ワイヤ４２の一部しか描いていない。
次に、上記第１の目的を達成するための第１の実施形態に係る半導体装置の製造方法について述べる。まず、図３を用いてＦＰＣ３４の作製方法について説明する。図３は、めっき後のＦＰＣ３４の平面図である。まず、ベースフィルム３６と金属箔３７とが貼り合わされた２層の基材を用意する。この基材に対し、金属箔３７側の面にエッチング用レジストを塗布し、露光及び現像により、パターンとして残す金属箔３７上のみにエッチング用レジストが残るようにする。この状態で金属箔３７に対するエッチングを行うことによって、金属箔３７の不要な部分を除去し、その後、金属箔３７上に残存するエッチング用レジストを剥離する。これにより、ワイヤボンドを行うランド３８から外部に接続するための端子部３９へ至る経路のみが金属箔３７のパターンとして残る。次に、金属箔３７のパターンが形成された上記基材を加熱して、当該基材上に、フィルムの片面に接着剤が塗布されたカバーレイ４１を圧接することによって、ワイヤボンドを行うランド３８が配置された領域と端子部３９とを除く他の領域をカバーレイ４１によって覆う。続いて、電解めっき等の方法により、金属箔３７の露出表面にめっきを施す。
次に、図４〜図６を用いて金属ベース３１上へのＦＰＣ３４の貼り付け及び半導体チップ３３のダイボンドについて説明する。図４は、接着テープが接着された後の金属ベース３１の平面図であり、図５は、ＦＰＣ３４が貼り付けられた後の金属ベース３１の平面図であり、図６は、ダイボンド後の金属ベース３１の平面図である。尚、本実施形態で用いる接着テープ３２は、半導体チップ３３で発生する熱を逃がすことができる高熱伝導性を持つ１層構造のテープであり、常温で接着性を示すと共に初期状態（接着される前の状態）では片面がセパレータに貼り付けられている。金属ベース３１上へのＦＰＣ３４の貼り付けに際しては、上記接着テープ３２を所定の大きさとなるように切断して金属ベース３１上に位置決めして貼り付ける。そして、接着テープ３２の片面に貼り付けられていたセパレータを剥がすことによって、当該片面側も接着面として使用可能にする。この状態を図４に示している。続いて、ＦＰＣ３４を金属ベース３１に対して位置決めして載置することによって、ＦＰＣ３４と金属ベース３１とを接着する。この状態を図５に示している。このとき、当該接着を確実なものとするため、ＦＰＣ３４上に樹脂等の材質でできた加圧部材を押し当てて加圧する。また、当該加圧部材が接着テープ３２の接着剤と直接接触しないように、ＦＰＣ３４の中央部の開口以外の部分を上記加圧部材により押圧するか、又は上記加圧部材の表面材質を接着剤と接触しても接着しないものにすることが好ましい。次に、半導体チップ３３を金属ベース３１上へダイボンドするが、本実施形態では、半導体チップ３３はウエハの状態で形成された後にダイシングシートに貼り付けられてダイシングにより個々に分割されている。従って、半導体チップ３３の金属ベース３１上へのダイボンドは以下のように行う。すなわち、当該ダイシングシートの裏側から半導体チップ３３を針で突き上げると共に当該半導体チップ３３をコレットにより真空吸着して、半導体チップ３３をダイシングシートから取り外した後、半導体チップ３３を、ＦＰＣ３４の中央部の開口内における金属ベース３１上に接着された接着テープ３２の露出面（接着面）上へ運び、その後、上記コレットにより半導体チップ３３を当該接着テープ３２の接着面に押し付けることによって半導体チップ３３と金属ベース３１とを接着させる。この状態を図６に示している。
次に、図７を用いてワイヤボンドによる半導体チップ３３とＦＰＣ３４との接続について説明する。図７は、ワイヤボンドによる半導体チップとＦＰＣとの接続を説明するための図である。ワイヤボンドは、ＦＰＣ３４及び半導体チップ３３が載った金属ベース３１の両端を装置上で挟んで固定すると共に加熱した状態で行う。ワイヤボンドで使用するキャピラリ４３は中空となっており、その中にワイヤ４２が通されている。ワイヤボンドでは、キャピラリ４３の先端から出たワイヤ４２の先端に放電によりイニシャルボールを形成する。このイニシャルボールを半導体チップ３３上のパッド３５に押し付け、熱及び超音波の作用によってワイヤ４２の一端をパッド３５に接合する。その後、キャピラリ４３はワイヤ４２を繰り出しながら上昇し、その後、最上昇した位置からはワイヤ４２の他端の接続先であるランド３８へ向けて円弧状の下降動作を行う。これによりパッド３５からループ状に繰り出されたワイヤ４２の他端をランド３８に押し付け、両者を接合する。その後、キャピラリ４３は上昇すると共に上昇の途中でワイヤ４２をつかんでワイヤ４２を引きちぎる。これにより、キャピラリ４３の先端からワイヤ４２が出た初期状態に戻る。次に、前述のように、ワイヤ４２の先端にイニシャルボールを形成し、半導体チップ３３の他のパッド３５とＦＰＣ３４の他のランド３８とを接続する作業を、ワイヤ４２の本数分繰返す。ワイヤボンドによる半導体チップ３３とＦＰＣ３４との接続に際しては、ランド３８が面状に配置されているため、ワイヤ４２を接続する順序に注意する。すなわち、既に接続されたワイヤ４２とキャピラリ４３との干渉が起こらないようにする。
ワイヤボンド後は、半導体チップ３３やワイヤ４２の周辺に囲い（図示省略）を取り付け、半導体装置として完成させる。
以上に説明したように、本発明の第１の目的を達成するための第１の実施形態によると、同一の接着テープ３２を用いて金属ベース３１上にＦＰＣ３４及び半導体チップ３３をそれぞれ貼り付けることによって、接着材料の種類の削減及び接着工程の削減を図ることができる。
また、本実施形態によると、ＦＰＣ３４及び半導体チップ３３の固定材料として同一の接着テープ３２を用いるため、従来、ＦＰＣの貼り付けを２箇所で、半導体チップの接着を種類の異なる材料を用いて１箇所で行わなければならなかったのに対して、ＦＰＣ３４及び半導体チップ３３の両方の接着を行う１つの大きいテープつまり接着テープ３２を用いることができるので、テープの取り扱いが容易になる。さらに、金属ベース３１に対するＦＰＣ３４の貼り付けにおいては、従来、上記２つのテープの位置決め誤差が存在する状態でＦＰＣの貼り付けを行なっていたのに対して、１つのテープつまり接着テープ３２の位置決め誤差しかない状態でＦＰＣ３４の貼り付けを行なうことができるので、接着テープ３２とＦＰＣ３４との間のずれを少なくすることができる。
尚、本実施形態において、半導体装置の基台として金属ベース３１を用いたが、これに代えて、他の基台を用いてもよい。また、配線基板としてＦＰＣ３４を用いたが、これに代えて、他の配線基板を用いてもよい。また、ＦＰＣ３４として、ベースフィルム３６と金属箔３７とが貼り合わされたものを用いたが、これに代えて、他の積層構造を用いてもよい。
また、本実施形態において、接着テープ３２は、ＦＰＣ３４の一端から他端まで連続した形状を有していたが、これに代えて、接着テープ３２を半導体チップ３３及びＦＰＣ３４の固定に必要な複数の領域に分割してもよい。
また、本実施形態において、接着テープ３２として、高熱伝導性を持つ１層構造で且つ常温で接着性を示すテープを用いたが、接着テープ３２の特性や構造等は、金属ベース３１上にＦＰＣ３４及び半導体チップ３３の両者を固定する役割を最低限果たせるものであれば、特に限定されるものではない。例えば、接着テープ３２は、高熱伝導性を有していなくても良いし、表裏両面で接着を行うことができれば３層構造であってもよいし、熱可塑性の接着剤を使用することにより加熱時のみに接着性を示すものであってもよい。
（第２の実施形態）
以下、本発明の第１の目的を達成するための本発明の第２の実施形態に係る半導体装置について図面を参照しながら説明する。第２の実施形態が第１の実施形態と異なっている点は、第１の実施形態の接着テープに代えて、接着ペーストを用いて半導体チップ及びＦＰＣの固定を行っていることである。従って、その点については詳しく説明を行い、第１の実施形態と同様の構成については簡単な説明にとどめる。
まず、図８及び図９を用いて半導体装置の構成について説明する。図８及び図９はそれぞれ、本実施形態の半導体装置の製造途中におけるワイヤボンド後の断面図及び平面図である。尚、図８は、図９のＣ−Ｃ線での断面図である。また、図８及び図９において、図１及び図２に示す第１の実施形態と同じ構成要素には同じ符号を付すことにより説明を省略する。図８及び図９に示すように、半導体装置の基台である金属ベース３１上には、接着ペースト４４により半導体チップ３３及びＦＰＣ３４が固定されている。ここで、接着ペースト４４は、ＦＰＣ３４の一端から他端まで連続しておらず、ＦＰＣ３４の固定を行う２領域とその間で半導体チップ３３の固定を行う１領域の計３領域に分かれている。
次に、上記第１の目的を達成するための第２の実施形態に係る半導体装置の製造方法について述べる。まず、図１０を用いて、第１の実施形態と同様にＦＰＣ３４を作製した後の金属ベース３１上へのＦＰＣ３４の貼り付け及び半導体チップ３３のダイボンドから説明する。図１０は、接着ペースト４４塗布後の金属ベース３１の平面図である。尚、本実施形態で用いる接着ペースト４４は高熱伝導性を有すると共に、ＦＰＣ３４との親和性が良く高い接着強度が得られるペーストであるとする。図１０に示すように、例えばディスペンサにより接着ペースト４４を金属ベース３１上に塗布する。具体的には、多点ノズルを使用して、ＦＰＣ３４に対応する２箇所及び半導体チップ３３に対応する１箇所の計３箇所に接着ペースト４４の塗布を行う。このように、接着ペースト４４を３領域に分けて塗布した金属ベース３１に対してＦＰＣ３４を位置決めし、ＦＰＣ３４を押圧しながら接着ペースト４４に擦り付けることによって、接着ペースト４４を伸ばしてＦＰＣ３４と金属ベース３１とを接着する。次に、半導体チップ３３をコレットで真空吸着して、ＦＰＣ３４の中央部の開口内における金属ベース３１上の接着ペースト４４が塗布された位置へ運び、その後、上記コレットにより半導体チップ３３を接着ペースト４４に押し付けながら擦り付けることによって半導体チップ３３と金属ベース３１とを接着する。その後、接着ペースト４４を加熱して硬化させるために、半導体チップ３３及びＦＰＣ３４が接着された金属ベース３１を高温の炉に所定の時間入れる。これにより、金属ベース３１とＦＰＣ３４及び半導体チップ３３のそれぞれとの接着が完全なものとなる。
続いて、第１の実施形態と同様に、ワイヤボンドによりＦＰＣ３４と半導体チップ３３とをワイヤ４２により接続した後、半導体チップ３３やワイヤ４２の周辺に囲い（図示省略）を取り付け、半導体装置として完成させる。
以上に説明したように、本発明の第１の目的を達成するための第２の実施形態によると、同一の接着テープ３２を用いて金属ベース３１上にＦＰＣ３４及び半導体チップ３３をそれぞれ貼り付けることによって、接着材料の種類の削減及び接着工程の削減を図ることができる。
尚、本実施形態において、接着ペースト４４を金属ベース３１上の３領域に分けて塗布したが、接着ペースト４４の塗布領域の数は特に限定されるものではない。また、接着ペースト４４をＦＰＣ３４の一端から他端まで連続して塗布してもよい。
また、本実施形態において、接着ペースト４４として、高熱伝導性を持ち且つＦＰＣ３４との親和性が良く高い接着強度が得られるペーストを用いたが、接着ペースト４４の特性や構造等は、金属ベース３１上にＦＰＣ３４及び半導体チップ３３の両者を固定する役割を最低限果たせるものであれば、特に限定されるものではない。例えば、接着ペースト４４は、高熱伝導性を有していなくても良いし、ＦＰＣ３４との親和性については接着ペースト４４の材質により得られるのではなくＦＰＣ表面の改質により得られるとしてもよい。また、接着ペースト４４の塗布を多点ノズルにより行ったが、接着ペースト４４の塗布方法は種々変更可能である。例えば、描画方式により一点ノズルを所定経路上移動させて接着ペースト４４の塗布を行ってもよい。
以上のように、第１及び第２の実施形態に係る発明の要点は、金属ベース３１に対するＦＰＣ３４の固定と金属ベース３１に対する半導体チップ３３の固定を同じ材料を用いて行うということである。
（第３の実施形態）
以下、本発明の第２の目的を達成するための本発明の第３の実施形態に係る半導体装置について説明する。まず、図１１及び図１２を用いて半導体装置の構成について説明する。図１１及び図１２はそれぞれ、本実施形態の半導体装置の製造途中におけるワイヤボンド後の断面図及び平面図である。尚、図１１は、図１２のＤ−Ｄ線での断面図である。図１１及び図１２に示すように、本実施形態の半導体装置の基本部となるＦＰＣ５１においては、ベースフィルム５２と、エッチングによりパターンが形成された金属箔５３とが貼り合わされて一体化されている。金属箔５３のうちＦＰＣ５１の中央部に形成されている部分がダイパッド部５４であり、ダイパッド部５４の裏面側ではベースフィルム５２がエッチングにより選択的に除去されている。また、ダイパッド部５４を除く金属箔５３の個々のパターンにおいては、一方の端部がワイヤボンドを行うランド５５、他方の端部が外部と接続するための端子部５６、ランド５５と端子部５６との間は両者をつなぐ配線部５７となっている。ここで、ダイボンドを行うダイパッド５４とワイヤボンドを行うランド５５が配置された領域と端子部５６とは露出しているが、それ以外の部分は絶縁性のカバーレイ５８によって覆われている。また、ＦＰＣ５１の両端に近い位置には、囲いを取り付けるために４個の取付け用穴５９が設けられている。このＦＰＣ５１では、ランド５５の配置密度を高くするために、ランド５５を列状ではなく面状に配置している。ＦＰＣ５１のダイパッド部５４上には、接着ペースト６１により半導体チップ６０が固定されている。半導体チップ６０上には、外部に信号を取り出す目的で複数のパッド６２が設けられている。半導体チップ６０のパッド６２とＦＰＣ５１のランド５５とはワイヤ６３によって接続されている。ここで、ランド５５が列状ではなく面状に配置されているため、ワイヤ６３の全部が似たような長さになることはなく、短いワイヤ６３と長いワイヤ６３とが混在することになる。尚、図１１では、理解を容易にするために、ワイヤ６３の一部しか描いていない。
次に、上記第２の目的を達成するための第３の実施形態に係る半導体装置の製造方法について述べる。まず、図１３を用いてＦＰＣ５１の作製方法について説明する。図１３は、めっき後のＦＰＣ５１の平面図である。まず、ベースフィルム５２と金属箔５３とが貼り合わされた２層の基材を用意する。この基材に対し、ベースフィルム５２側の面に、ベースフィルム５２用のエッチングレジストを塗布し、露光及び現像により、パターンとして残すベースフィルム５２上のみに当該エッチングレジストが残るようにする。この状態でベースフィルム５２のみをエッチングできる溶剤を用いて、ベースフィルム５２の露出部分のエッチングを行い、その後、ベースフィルム５２上に残存するエッチングレジストを剥離する。これにより、金属箔５３におけるダイパッド部５４の裏面（下面）が露出した構造が得られる。次に、この基材の金属箔５３側の面に、金属箔５３用のエッチングレジストを塗布し、露光及び現像により、パターンとして残す金属箔５３上のみに当該エッチングレジストが残るようにする。この状態で金属箔５３のみをエッチングできる溶剤を用いて、金属箔５３の露出部分のエッチングを行い、その後、金属箔５３上に残存するエッチングレジストを剥離する。これにより、金属箔５３側では、ダイパッド５４と、ワイヤボンドを行うランド５５から外部に接続するための端子部５６へ至る経路とがパターンとして残る。ここで、ダイパッド５４部として残す金属箔５３のパターンのサイズを、前述のベースフィルム５２のエッチングにより形成された開口のサイズと比べて、一回り大きく設定しておく。次に、金属箔５３のパターンが形成された上記基材を加熱して、当該基材上に、フィルムの片面に接着剤が塗布されたカバーレイ５８を圧接することによって、ダイボンドを行うダイパッド５４とワイヤボンドを行うランド５５が配置された領域と端子部５６とを除く他の領域をカバーレイ５８によって覆う。続いて、電解めっき等の方法により、金属箔５３の露出面（表面側及び裏面側の両方）にめっきを施す。また、ＦＰＣ５１の両端に近い位置に、４個の取付け用穴５９を打ち抜きにより形成する。
次に、図１４を用いてＦＰＣ５１上への半導体チップ６０のダイボンドについて説明する。図１４は、接着ペースト塗布後のＦＰＣ５１の平面図である。図１４に示すように、例えばディスペンサにより接着ペースト６１をＦＰＣ５１のダイパッド５４上に塗布する。具体的には、例えば描画方式により一点ノズルをＦＰＣ５１のダイパッド５４上の所定経路に沿って移動させて接着ペースト６１を塗布する。次に、半導体チップ６０をコレットで真空吸着して、ＦＰＣ５１上の接着ペースト６１が塗布された位置（つまりダイパッド５４上）へ運び、その後、上記コレットにより半導体チップ６０を接着ペースト６１に押し付けながら擦り付けることによって半導体チップ６０とダイパッド５４とを接着する。その後、接着ペースト６１を加熱して硬化させるために、半導体チップ６０が接着されたＦＰＣ５１を高温の炉に所定の時間入れる。これにより、半導体チップ６０とダイパッド５４との接着が完全なものとなる。尚、以上に述べたダイボンドにおいては、ダイパッド５４部の裏面側の段差（ベースフィルム５２の除去により生じた段差）をカバーするように、わずかに凸形状となったものでＦＰＣ５１を支持しながら行うことが好ましい。これは、次に説明するワイヤボンドでも同様である。
次に、図１５を用いてワイヤボンドによる半導体チップ６０とＦＰＣ５１との接続について説明する。図１５は、ワイヤボンドによる半導体チップとＦＰＣとの接続を説明するための図である。ワイヤボンドは、半導体チップ６０が載ったＦＰＣ５１を加熱すると共にワイヤの接合に支障がない箇所を真空吸着して行うことが好ましい。ワイヤボンドで使用するキャピラリ６４は中空となっており、その中にワイヤ６３が通されている。ワイヤボンドでは、キャピラリ６４の先端から出たワイヤ６３の先端に放電によりイニシャルボールを形成する。このイニシャルボールを半導体チップ６０上のパッド６２に押し付け、熱及び超音波の作用によってワイヤ６３の一端をパッド６２に接合する。その後、キャピラリ６４はワイヤ６３を繰り出しながら上昇し、その後、最上昇した位置からはワイヤ６３の他端の接続先であるランド５５へ向けて円弧状の下降動作を行う。これによりパッド６２からループ状に繰り出されたワイヤ６３の他端をランド５５に押し付け、両者を接合する。その後、キャピラリ６４は上昇すると共に上昇の途中でワイヤ６３をつかんでワイヤ６３を引きちぎる。これにより、キャピラリ６４の先端からワイヤ６３が出た初期状態に戻る。次に、前述のように、ワイヤ６３の先端にイニシャルボールを形成し、半導体チップ６０の他のパッド６２とＦＰＣ５１の他のランド５５とを接続する作業を、ワイヤ６３の本数分繰返す。ワイヤボンドによる半導体チップ６０とＦＰＣ５１との接続に際しては、ランド５５が面状に配置されているため、ワイヤ６３を接続する順序に注意する。すなわち、既に接続されたワイヤ６３とキャピラリ６４との干渉が起こらないようにする。
次に、図１６及び図１７を用いて、半導体チップ６０やワイヤ６３の周辺への囲いの取り付けについて説明する。図１６及び図１７はそれぞれ、囲いの斜視図及び本実施形態の半導体装置の完成段階での斜視図である。図１６に示す囲いは、囲い下６５と囲い上６７とからなる。囲い下６５は枠型の形状を有し、その四隅に近い位置に上方に伸びる４個のピン６６が一体的に設けられている。囲い上６７は、下方のみが開いた箱型形状を有し、その下面における上記ピン６６に対応した位置に圧入用穴（図示省略）が設けられていると共に、その上面には光を透過させるためのガラス窓６８が設けられている。囲い上６７に設けられた上記圧入用穴は、囲い下６５に設けられたピン６６と比べてわずかに小さく形成されており、ピン６６が上記圧入用穴に圧入されるようになっている。ワイヤボンドまで行われたＦＰＣ５１を、その４箇所に設けた取付け用穴５９が囲い下６５に設けたピン６６に入るように組み付ける。次に、囲い上６７を、その下面に設けた上記圧入用穴に、ＦＰＣ５１の取付け用穴５９を貫通した囲い下６５のピン６６が入るように組み付ける。このようにして半導体装置として完成させることができる。
尚、本実施形態の半導体装置の完成後においては、ダイパッド部５４が囲い下６５の下面よりも上方に位置することになるが、本実施形態の半導体装置をマザーボード等に実装する必要がある場合、より高放熱化を図るため、マザーボード等が囲い下６５を避けてダイパッド部５４の裏面に接触できるように、マザーボード等の形状を工夫してもよい。
以上に説明したように、本発明の第２の目的を達成するための第３の実施形態によると、ＦＰＣ５１における金属箔５３の所定部分を露出させてダイパッド部５４とすることによって、当該ダイパッド部５４上に半導体チップ６０をダイボンドさせることができる。すなわち、金属ベース等の基台を必要としない構造を実現できる。また、ＦＰＣ５１のダイパッド部５４となる金属箔５３下側のベースフィルム５２を除去してダイパッド部５４の下面を露出させることによって、半導体チップ６０をＦＰＣ５１にダイボンドしたとしても高放熱構造を実現することができる。すなわち、ダイパッド部５４の露出下面をマザーボード等の上に実装すれば、より高放熱化を図ることができる。
尚、本実施形態において、配線基板としてＦＰＣ５１を用いたが、これに代えて、他の配線基板を用いてもよい。また、ＦＰＣ５１として、ベースフィルム５２と金属箔５３とが貼り合わされたものを用いたが、これに代えて、絶縁層及び当該絶縁層上に形成された金属層を有する他の積層構造を用いてもよい。
また、本実施形態において、ダイパッド部５４の形状を半導体チップ６０よりもやや大きい四角形に設定したが、ダイパッド部５４のサイズをさらに大きくしてもよいし又は半導体チップ６０よりも小さくしてもよい。また、ダイパッド部５４の形状を、四角形に代えて、円形状又は四角形以外の多角形に設定してもよい。また、ダイパッド部５４の下側のベースフィルム５２を除去したが、当該除去領域の大きさ、形状及び数等は特に限定されるものではない。また、ベースフィルム５２に対するエッチングを溶剤により化学的に行ったが、これに代えて、当該エッチングを物理的に行ってもよいし又はレーザにより行ってもよい。
また、本実施形態において、半導体チップ６０やワイヤ６３の周辺に取り付ける囲いとして、上面中央にガラス窓６８の付いた箱型の囲い上６７と、枠型の囲い下６５とを用いたが、上記取り付ける囲いの構造、形状及び取り付け方法等は特に限定されるものではない。また、上記取り付ける囲いによってＦＰＣ５１の端子部５６に近い位置を押すようにすれば、当該端子部５６が出る方向を水平方向から垂直方向に変えることもできる。
また、本実施形態において、ＦＰＣ５１を金属ベース等の基台には貼り付けなかったが、これに代えて、ＦＰＣ５１を金属ベース等に貼り付けてもよい。その場合、ＦＰＣ５１の裏側においては、ベースフィルム５２の選択的除去に起因してベースフィルム面と金属箔面との間で段差が生じているので、当該段差に対応する段差を金属ベース等にも設けて当該段差の影響をなくすか、又は金属ベース等を平坦にして当該段差を補うことができる接着剤を用いることが好ましい。尚、ＦＰＣを金属ベース等に貼り付ける場合、囲いの取り付け先はＦＰＣに限らず、金属ベース等でも良いので、囲いの構造、形状及び取り付け方法等に関する自由度がさらに高くなる。すなわち、囲いとして使用可能なものの範囲が格段に広まる。また、ＦＰＣ５１を金属ベース等の基台上に取り付けて使用する場合には、半導体チップ６０から金属ベース等へ至る経路にベースフィルム５２が介在しない高放熱構造を実現することができる。また、この場合、金属ベース等の基台上に接着されるものがＦＰＣ５１のみとなり、例えば貼り付け用テープを用いてＦＰＣ５１と金属ベース等と接着する場合にも、１つの大きいテープを用いることで当該貼り付け用テープとＦＰＣ５１との間のずれを少なくすることができる。
（第４の実施形態）
以下、本発明の第２の目的を達成するための本発明の第４の実施形態に係る半導体装置について説明する。尚、本実施形態は、ＦＰＣでのダイパッド露出構造を樹脂封止型の半導体装置に適用したものである。まず、図１８及び図１９を用いて半導体装置の構成について説明する。図１８及び図１９はそれぞれ、本実施形態の半導体装置の説明用の断面図及び平面図である。尚、図１８及び図１９では、封止樹脂を通して内部が見えるものとして、封止樹脂の外形を二点鎖線で描いている。また、図１８は、図１９のＥ−Ｅ線での断面図であり、図１８では理解を容易にするためにワイヤの一部しか描いていない。図１８及び図１９に示すように、本実施形態の半導体装置の基本部となるＦＰＣ７１においては、ベースフィルム７２と、エッチングによりパターンが形成された金属箔７３とが貼り合わされて一体化されている。金属箔７３のうちＦＰＣ７１の中央部に形成されている部分がダイパッド部７４であり、ダイパッド部７４の裏面側の４領域ではベースフィルム７２がエッチングにより選択的に除去されている。また、ダイパッド部７４を除く金属箔７３の個々のパターンにおいては、一端にワイヤボンドを行う領域であるランド７５、他端に外部と電気接続するための半田ボール取り付け部７６、ランド７５と半田ボール取り付け部７６との間は両者をつなぐ配線部７７となっている。半田ボール取り付け部７６の裏面側ではベースフィルム７２がエッチングにより選択的に除去されており、当該除去箇所に半田ボール７８が取り付けられている。このＦＰＣ７１では、各ランド７５は一列周状に設けられているが、各ランド７５と接続する半田ボール取り付け部７６は、配列ピッチが所定値であるという条件下で多ピン化するために二列周状に設けられている。ＦＰＣ７１のダイパッド７４上には、接着ペースト８０により半導体チップ７９が固定されている。半導体チップ７９上には、外部に信号を取り出す目的で複数のパッド８１が設けられている。半導体チップ７９のパッド８１とＦＰＣ７１のランド７５とはワイヤ８２によって接続されている。ここで、ワイヤ８２の接続先を一列周状配置のランド７５としているため、各ワイヤ８２は同程度の長さを有している。また、半導体チップ７９及びワイヤ８２等を保護するため、ＦＰＣ７１の上面全体を覆うように封止樹脂８３が設けられている。
次に、上記第２の目的を達成するための第４の実施形態に係る半導体装置の製造方法について述べる。まず、図２０を用いてＦＰＣ７１の作製方法について説明する。図２０は、めっき後のＦＰＣ７１の平面図である。まず、ベースフィルム７２と金属箔７３とが貼り合わされた２層の基材を用意する。この基材に対し、ベースフィルム７２側の面に、ベースフィルム７２用のエッチングレジストを塗布し、露光及び現像により、パターンとして残すベースフィルム７２上のみに当該エッチングレジストが残るようにする。この状態でベースフィルム７２のみをエッチングできる溶剤を用いて、ベースフィルム７２の露出部分のエッチングを行い、その後、ベースフィルム７２上に残存するエッチングレジストを剥離する。これにより、金属箔７３におけるダイパッド７４部及び半田ボール取り付け部７６のそれぞれの裏面（下面）が露出した構造が得られる。ここで、ダイパッド部７４の裏面側ではベースフィルム７２を十文字状に残存させることによってベースフィルム７２の除去領域を４分割している。次に、この基材の金属箔７３側の面に、金属箔７３用のエッチングレジストを塗布し、露光及び現像により、パターンとして残す金属箔７３上のみに当該エッチングレジストが残るようにする。この状態で金属箔７３のみをエッチングできる溶剤を用いて、金属箔７３の露出部分のエッチングを行い、その後、金属箔７３上に残存するエッチングレジストを剥離する。これにより、金属箔７３側では、ダイパッド７４と、ワイヤボンドを行うランド７５から半田ボール取り付け部７６へ至る経路とがパターンとして残る。ここで、ダイパッド７４部として残す金属箔７３のパターンのサイズを、前述のベースフィルム７２の除去領域（４領域の合計領域）と比べて、一回り大きく設定しておく。続いて、電解めっき等の方法により、金属箔７３の露出面（表面側及び裏面側の両方）にめっきを施す。
次に、図２１及び図２２を用いてＦＰＣ７１上への半導体チップ７９のダイボンドについて説明する。図２１及び図２２はそれぞれ、接着ペースト塗布後のＦＰＣ７１の平面図、及びダイボンド後のＦＰＣ７１の平面図である。図２１に示すように、例えばディスペンサにより接着ペースト８０をＦＰＣ７１のダイパッド７４上に塗布する。具体的には、例えば描画方式により一点ノズルをＦＰＣ７１のダイパッド７４上の所定経路に沿って移動させて接着ペースト８０を塗布する。次に、半導体チップ７９をコレットで真空吸着して、ＦＰＣ７１上の接着ペースト８０が塗布された位置（つまりダイパッド７４上）へ運び、その後、上記コレットにより半導体チップ７９を接着ペースト８０に押し付けながら擦り付けることによって半導体チップ７９とダイパッド７４とを接着する。その後、接着ペースト８０を加熱して硬化させるために、半導体チップ７９が接着されたＦＰＣ７１を高温の炉に所定の時間入れる。これにより、半導体チップ７９とダイパッド７４との接着が完全なものとなる。尚、以上に述べたダイボンドにおいては、ダイパッド７４部の裏面側の段差（ベースフィルム７２の除去により生じた段差）をカバーするように、わずかに凸形状となったものでＦＰＣ７１を支持しながら行うことが好ましい。これは、次に説明するワイヤボンドや樹脂封止でも同様である。
次に、ワイヤボンドにより半導体チップ７９のパッド８１とＦＰＣ７１のランド７５とを接続する。ワイヤボンドについては、ランド７５の位置及び形状を除いては第３の実施形態と同様であるので、詳しい説明を省略する。尚、本実施形態では、ワイヤ８２（図１８及び図１９参照）の接続先を一列周状配置のランド７５としているが、金属箔７３の幅がランド７５から半田ボール取り付け部７６に至る配線部７７で変わらないため、ワイヤ８２の接続先を半田ボール取り付け部７６側へずらしてもよい。
次に、図２３を用いてＦＰＣ７１の樹脂封止及び半田ボール７８の取り付けについて説明する。図２３は、本実施形態の半導体装置の完成段階の正面図である。上記ワイヤボンド後、半導体チップ７９及びワイヤ８２を保護するために樹脂封止を行う。具体的には、ＦＰＣ７１の表面側を凹形状の金型で、ＦＰＣ７１の裏面側をほぼ平坦な金型で挟んだ後に上記凹形状部分に加熱により溶融した封止樹脂８３を流し込んで硬化させることによって、ＦＰＣ７１の表面側を封止樹脂８３により覆う。樹脂封止後、半田ボール取り付け部７６にフラックスを印刷して、当該印刷箇所に半田ボール７８を搭載した後、加熱により半田ボール７８を半田ボール取り付け部７６に接合させる。このようにして半導体装置として完成させることができる。
以上に説明したように、本発明の第２の目的を達成するための第４の実施形態によると、ＦＰＣ７１における金属箔７３の所定部分を露出させてダイパッド部７４とすることによって、当該ダイパッド部７４上に半導体チップ７９をダイボンドさせることができる。すなわち、金属ベース等の基台を必要としない構造を実現できる。また、ＦＰＣ７１のダイパッド部７４となる金属箔７３下側のベースフィルム７２を除去してダイパッド部７４の下面を露出させることによって、半導体チップ７９をＦＰＣ７１にダイボンドしたとしても高放熱構造を実現することができる。すなわち、ダイパッド部７４の露出下面をマザーボード等の上に実装すれば、より高放熱化を図ることができる。
尚、本実施形態において、配線基板としてＦＰＣ７１を用いたが、これに代えて、他の配線基板を用いてもよい。また、ＦＰＣ７１として、ベースフィルム７２と金属箔７３とが貼り合わされたものを用いたが、これに代えて、絶縁層及び当該絶縁層上に形成された金属層を有する他の積層構造を用いてもよい。
また、本実施形態において、ダイパッド部７４の形状を半導体チップ７９よりもやや大きい四角形に設定したが、ダイパッド部７４のサイズをさらに大きくしてもよいし又は半導体チップ７９よりも小さくしてもよい。また、ダイパッド部７４の形状を、四角形に代えて、円形状又は四角形以外の多角形に設定してもよい。また、ダイパッド部７４の下側のベースフィルム７２を除去したが、当該除去領域の大きさ、形状及び数等は特に限定されるものではない。また、ベースフィルム７２に対するエッチングを溶剤により化学的に行ったが、これに代えて、当該エッチングを物理的に行ってもよいし又はレーザにより行ってもよい。
また、本実施形態において、半田ボール取り付け部７６のみに半田ボール７８を取り付けたが、これに加えて、ダイパッド部７４にも半田ボール７８を取り付けてもよい。また、半導体装置の構造として、下面に半田ボールを取り付けるボールグリッドアレイ型構造を用いたが、これに代えて、他の構造、例えば半田ボールを取り付けずに本実施形態で半田ボール取り付け部とした箇所を外部電極とするランドグリッドアレイ型構造等を用いてもよい。
以上のように、第３及び第４の実施形態に係る発明の要点は、ＦＰＣ等の配線基板上に半導体チップをダイボンドすることによって、金属ベース等の基台を必要としない構造を実現すると共に、ＦＰＣ等のダイパッド部となる金属層下側の絶縁層（例えばベースフィルム）を除去してダイパッド部下面を露出させることによって、半導体チップをＦＰＣ等にダイボンドしたとしても高放熱構造を実現することである。
本発明の半導体装置は、ＦＰＣ等の配線基板を用いた半導体装置に関し、材料種類削減と工程削減とを図ることができるという効果が得られ、非常に有用である。
図１は、本発明の第１の実施形態に係る半導体装置の製造途中におけるワイヤボンド後の断面図である。 図２は、本発明の第１の実施形態に係る半導体装置の製造途中におけるワイヤボンド後の平面図である。 図３は、本発明の第１の実施形態に係る半導体装置の製造途中におけるめっき後のＦＰＣの平面図である。 図４は、本発明の第１の実施形態に係る半導体装置の製造途中における接着テープ接着後の金属ベースの平面図である。 図５は、本発明の第１の実施形態に係る半導体装置の製造途中におけるＦＰＣ貼り付け後の金属ベースの平面図である。 図６は、本発明の第１の実施形態に係る半導体装置の製造途中におけるダイボンド後の金属ベースの平面図である。 図７は、本発明の第１の実施形態に係る半導体装置の製造途中におけるワイヤボンドによる半導体チップとＦＰＣとの接続を説明するための図である。 図８は、本発明の第２の実施形態に係る半導体装置の製造途中におけるワイヤボンド後の断面図である。 図９は、本発明の第２の実施形態に係る半導体装置の製造途中におけるワイヤボンド後の平面図である。 図１０は、本発明の第２の実施形態に係る半導体装置の製造途中における接着ペースト塗布後の金属ベースの平面図である。 図１１は、本発明の第３の実施形態に係る半導体装置の製造途中におけるワイヤボンド後の断面図である。 図１２は、本発明の第３の実施形態に係る半導体装置の製造途中におけるワイヤボンド後の平面図である。 図１３は、本発明の第３の実施形態に係る半導体装置の製造途中におけるめっき後のＦＰＣの平面図である。 図１４は、本発明の第３の実施形態に係る半導体装置の製造途中における接着ペースト塗布後のＦＰＣの平面図である。 図１５は、本発明の第３の実施形態に係る半導体装置の製造途中におけるワイヤボンドによる半導体チップとＦＰＣとの接続を説明するための図である。 図１６は、本発明の第３の実施形態に係る半導体装置における囲いの斜視図である。 図１７は、本発明の第３の実施形態に係る半導体装置の完成段階での斜視図である。 図１８は、本発明の第４の実施形態に係る半導体装置の説明用の断面図である。 図１９は、本発明の第４の実施形態に係る半導体装置の説明用の平面図である。 図２０は、本発明の第４の実施形態に係る半導体装置の製造途中におけるめっき後のＦＰＣの平面図である。 図２１は、本発明の第４の実施形態に係る半導体装置の製造途中における接着ペースト塗布後のＦＰＣの平面図である。 図２２は、本発明の第４の実施形態に係る半導体装置の製造途中におけるダイボンド後のＦＰＣの平面図である。 図２３は、本発明の第４の実施形態に係る半導体装置の完成段階での正面図である。 図２４は、従来の半導体装置の製造途中におけるワイヤボンド後の断面図でる。 図２５は、従来の半導体装置の製造途中におけるワイヤボンド後の平面図である。
符号の説明
３１ 金属ベース
３２ 接着テープ
３３ 半導体チップ
３４ ＦＰＣ
３５ パッド
３６ ベースフィルム
３７ 金属箔
３８ ランド
３９ 端子部
４０ 配線部
４１ カバーレイ
４２ ワイヤ
４３ キャピラリ
４４ 接着ペースト
５１ ＦＰＣ
５２ ベースフィルム
５３ 金属箔
５４ ダイパッド部
５５ ランド
５６ 端子部
５７ 配線部
５８ カバーレイ
５９ 取付け用穴
６０ 半導体チップ
６１ 接着ペースト
６２ パッド
６３ ワイヤ
６４ キャピラリ
６５ 囲い下
６６ ピン
６７ 囲い上
６８ ガラス窓
７１ ＦＰＣ
７２ ベースフィルム
７３ 金属箔
７４ ダイパッド部
７５ ランド
７６ 半田ボール取り付け部
７７ 配線部
７８ 半田ボール
７９ 半導体チップ
８０ 接着ペースト
８１ パッド
８２ ワイヤ
８３ 封止樹脂

Claims (7)

  1. 基台と、
    前記基台上にそれぞれ固定された配線基板及び半導体チップと、
    前記配線基板と前記半導体チップとを電気的に接続するワイヤとを備え、
    前記基台上に前記配線基板を固定するための材料と、前記基台上に前記半導体チップを固定するための材料とが同一材料であることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記同一材料は接着テープであることを特徴とする半導体装置。
  3. 請求項１に記載の半導体装置において、
    前記同一材料は接着ペーストであることを特徴とする半導体装置。
  4. 請求項１〜３のいずれか１項に記載の半導体装置において、
    前記基台は金属からなることを特徴とする半導体装置。
  5. 絶縁層及び前記絶縁層上に形成された金属層を有する配線基板と、
    前記配線基板上に接着された半導体チップと、
    前記配線基板と前記半導体チップとを電気的に接続するワイヤとを備え、
    前記半導体チップは、前記金属層の一部であるダイパッド部上に載置されていることを特徴とする半導体装置。
  6. 請求項５に記載の半導体装置において、
    前記ダイパッド部の下側に位置する前記絶縁層の少なくとも一部分が除去されていることを特徴とする半導体装置。
  7. 請求項１〜６のいずれか１項に記載の半導体装置において、
    前記配線基板はＦＰＣであることを特徴とする半導体装置。
JP2006172392A 2006-06-22 2006-06-22 半導体装置 Pending JP2008004735A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006172392A JP2008004735A (ja) 2006-06-22 2006-06-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006172392A JP2008004735A (ja) 2006-06-22 2006-06-22 半導体装置

Publications (1)

Publication Number Publication Date
JP2008004735A true JP2008004735A (ja) 2008-01-10

Family

ID=39008882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006172392A Pending JP2008004735A (ja) 2006-06-22 2006-06-22 半導体装置

Country Status (1)

Country Link
JP (1) JP2008004735A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010009665A (ja) * 2008-06-25 2010-01-14 Sharp Corp 回路基板の固定方法および電子部品

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010009665A (ja) * 2008-06-25 2010-01-14 Sharp Corp 回路基板の固定方法および電子部品

Similar Documents

Publication Publication Date Title
WO2008032470A1 (fr) Dispositif semi-conducteur, produit de cadre de montage utilisé dans le dispositif semi-conducteur et procédé de fabrication du dispositif semi-conducteur
JP4498378B2 (ja) 基板およびその製造方法、回路装置およびその製造方法
US8436456B2 (en) Wiring board, semiconductor device and method for manufacturing semiconductor device
US6711815B2 (en) Fabricating method of semiconductor devices
JP2009147117A (ja) リードフレーム型基板の製造方法及び半導体基板
JP2008004735A (ja) 半導体装置
JPH11251504A (ja) 電子部品及びその製造方法
JP5229200B2 (ja) 半導体装置の製造方法
JP2016192447A (ja) 半導体装置
JP3695177B2 (ja) 半導体装置用中間製品
JP4663172B2 (ja) 半導体装置の製造方法
JP2007250675A (ja) 回路基板及び半導体装置
JP2010021392A (ja) 半導体装置及びその製造方法
CN112151490B (zh) 基板结构及其制作方法与封装载板及其制作方法
JP4670284B2 (ja) 基板の製造方法
JPH07201928A (ja) フィルムキャリア及び半導体装置
JP2001358182A (ja) 配線基板の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JPH06104314A (ja) フィルムキャリア
JPH04162734A (ja) 半導体装置及びその形成方法
JPH04192450A (ja) 複合リードフレーム
KR100708033B1 (ko) 반도체 패키지용 섭스트레이트 및 이의 제조방법
JP5121857B2 (ja) 基板およびその製造方法、回路装置およびその製造方法
JP2008251786A (ja) 半導体装置および半導体装置の製造方法
JP2007227688A (ja) 配線基板およびそれを用いた半導体装置
JP2006071508A (ja) 半導体装置の製造方法