JP2008251786A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2008251786A
JP2008251786A JP2007090558A JP2007090558A JP2008251786A JP 2008251786 A JP2008251786 A JP 2008251786A JP 2007090558 A JP2007090558 A JP 2007090558A JP 2007090558 A JP2007090558 A JP 2007090558A JP 2008251786 A JP2008251786 A JP 2008251786A
Authority
JP
Japan
Prior art keywords
semiconductor chip
main surface
semiconductor device
adhesive
resin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007090558A
Other languages
English (en)
Inventor
Koichi Kanemoto
光一 金本
Taku Kikuchi
卓 菊池
Kazunari Suzuki
一成 鈴木
Toshihiro Shiotsuki
敏弘 塩月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2007090558A priority Critical patent/JP2008251786A/ja
Publication of JP2008251786A publication Critical patent/JP2008251786A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Die Bonding (AREA)

Abstract

【課題】半導体装置の信頼性を向上させることができる技術を提供する。
【解決手段】主面(第1の主面)3aと、主面3aの反対側に位置する主面(第2の主面)3bとを備えた半導体チップ(第1半導体チップ)3と、半導体チップ3を支持するリードフレーム(支持基材)と、半導体チップ3の主面3bに固着された樹脂フィルム(第1フィルム層)7と、半導体チップ3をリードフレームに固着する接着材(第1接着材層)8とを備え、接着材8のヤング率を樹脂フィルム7のヤング率よりも小さくなるように構成する
【選択図】図3

Description

本発明は、支持基材に半導体チップを固着させる半導体装置技術に関し、特に、半導体装置の支持基材の変形抑制に適用して有効な技術に関するものである。
半導体装置の製造工程において、半導体チップを例えばリードフレームなどの支持基材に固着させる(ペレットボンディング)方法として、ペースト状の接着材(例えばAgペースト)を介して固着させる方法がある。
また、別のペレットボンディング方法として半導体チップの裏面にシート状あるいはテープ状の接着用フィルム(DAF(Die Attach Film)と呼ばれる)を貼り付け、これを溶融させることにより支持基材と固着させる方法がある。
例えば特開2004−39992号公報(特許文献1)には、ダイボンディングフィルムと半導体チップとが接着されたダイボンディングフィルム付き半導体チップが記載されている。
特開2004−39992号公報
本発明者がペレットボンディング技術について検討した所、上記方法には以下のような課題があることを見出した。
半導体チップの支持基材には大きく分けて、ダイパッド部とリード部とを有するリードフレームタイプと、回路配線が形成された配線基板を支持基材として用いる基板タイプのものがある。
リードフレームタイプの半導体装置においては、一般にペースト状の接着材を介して半導体チップを支持基材であるリードフレームのダイパッド部に固着する方法が採用される。
一方、基板タイプの半導体装置においては、半導体装置の小型化に適していることから、半導体チップにDAFテープを予め貼付けておき、このDAFテープを介して支持基材である配線基板に直接固着する方法が採用される。
ここで、生産効率を向上させるため、このリードフレームタイプ、基板タイプに関わらず、半導体チップ部品を兼用化する場合がある。すなわち、リードフレームタイプの半導体装置において、DAFテープが予め貼られた半導体チップのDAFテープを直接ダイパッド部に貼付けて実装する場合がある。
このように、リードフレームタイプ、基板タイプに関わらず、DAFテープが予め貼られた半導体チップを実装することにより、製造工程上の自由度を向上させることができる。
ところが、DAFテープが予め貼られた半導体チップのDAFテープをリードフレームタイプの半導体装置のダイパッド部に直接貼付ける場合、以下のような問題がある。
半導体チップを搭載した半導体装置は、例えばプリント配線基板などの実装基板に、はんだ等を介して電気的に接続される。はんだ付けは、はんだリフローによって行われるが、はんだを溶融させるため、リフロー時の最高温度は210℃から260℃程度に達する。
DAFテープは、このリフロー時に与えられる熱ストレスにより変形し、反りが生じ易い。このため、DAFテープとダイパッド部との接着強度が強いと、リードフレームがDAFテープに引っ張られてDAFテープに倣って反ってしまうという問題が生じる。
半導体装置のリードフレームが反ると、例えば外部リードなど、半導体装置の外部接続端子の位置が所定の位置からずれてしまう。半導体装置を搭載した電子機器の小型化にともない、半導体装置の実装領域は狭小化しており、外部接続端子の位置精度が低下すると、実装強度不良や接続不良などを引き起こす可能性がある。
このように実装強度不良や、電気的接続不良が発生し易くなると、半導体装置の信頼性が低下する。
また、半導体チップをペースト状の接着材を介してリードフレームや配線基板などの支持基材に固着する方法には以下のような問題がある。
半導体チップを支持基材にペレットボンディングする場合、ダイシングにより個片化された半導体チップを、ウエハの下面からニードルピンなどのピックアップ治具によって突き上げてウエハから分離させる。次いで、コレットなどの吸着治具を用いて、支持基材上の所定の位置に搬送して戴置する。この際、ピックアップ治具や吸着治具が半導体チップに接触し、機械的ストレスを与えるため、半導体チップに割れ、あるいは欠け等が生じることがある。
半導体チップは、半導体チップを搭載した電子機器の小型化に伴い、年々薄型化が図られる傾向にある。また、半導体チップの高機能化に伴い、半導体チップの平面積は大きくなっている。このように大平面積で薄型の半導体チップにおいては、ピックアップ時の割れ、あるいは欠け等が特に大きな問題となる。すなわち、割れや欠けが発生すると半導体装置の信頼性が低下する。
本願発明の目的は、半導体装置の信頼性を向上させることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
すなわち、本発明は、第1の主面と、前記第1の主面の反対側に位置する第2の主面とを備えた半導体チップと、前記半導体チップを支持する支持基材と、前記半導体チップの前記第2の主面に固着されたフィルム層と、前記半導体チップを前記支持基材に固着する接着材層とを備え、前記接着材層のヤング率を前記フィルム層のヤング率よりも小さくなるように構成するものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
すなわち、本発明によれば、半導体装置の信頼性を向上させることができる。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付すようにし、その繰り返しの説明は原則として省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
(実施の形態1)
半導体装置の支持基材には大きく分けて、ダイパッド部とリード部とを有するリードフレームタイプと、回路配線が形成された配線基板を支持基材として用いる基板タイプのものがある。本実施の形態1では、半導体装置の例としてリードフレームタイプの支持基材を備える半導体装置であるTSOP(Thin Small Outline Package)について説明する。
図1は本実施の形態1の半導体装置の平面図、図2は図1に示すA−A線に沿った断面図、図3は図2に示す半導体装置の接着材層周辺を拡大した拡大断面図、図4は図1に示す半導体装置の封止体を透過して見た平面図、図5は図4に示す半導体装置の半導体チップ、ワイヤ、およびフィルム層を透過して見た平面図である。
図1において、本実施の形態1の半導体装置100は半導体チップが、例えばレジンなどの封止樹脂1により封止されたTSOPである。封止樹脂1の内部からは、リードフレーム(支持基材)のリード部2が導出され、延在している。
なお、図1では、図1が記載される紙面に対して左右に8本ずつ(計16本)のリード部2が導出されているが、導出されるリード部2の位置や本数はこれに限定されない。特に近年、半導体装置の高機能化にともない、半導体装置の外部接続端子であるリード部2の配置ピッチは狭まり、半導体装置1個当りのリード部2の数は増加する傾向にある。
本実施の形態1では説明を容易にするため、半導体装置1個当りのリード部2の数が比較的少ない半導体装置について説明するが、半導体装置1個当りのリード部2の数が数十から百以上である半導体装置に適用しても良い。
図2に示すように、半導体装置100は半導体チップ(第1半導体チップ3)と半導体チップ3を支持するリードフレームのダイパッド部4とを備えている。半導体チップ3は主面(第1の主面)3aと、主面3aの反対側に位置する主面(第2の主面)3bを備えている。
半導体チップ3の主面3aにはチップ電極端子5が形成されている。このチップ電極端子5は図4に示すように半導体チップ3の主面3aに複数個(本実施の形態1では16個)形成されている。また、図2〜図4に示すように、複数のチップ電極端子5は導電性部材であるワイヤ6を介してリード部2に各々電気的に接続されている。
また、図3に示すように、半導体チップ3の主面3bには樹脂フィルム(第1フィルム層)7が固着されている。樹脂フィルム7は、例えば、ポリイミド系樹脂やエポキシ系樹脂で構成されるフィルムを例示することができる。樹脂フィルム7は半導体チップ3の主面3bの全面を覆うように固着されている。
この樹脂フィルム7は、ウエハから半導体チップ3をピックアップして支持基材上にマウントする際、半導体チップ3に割れ、欠けなどの不良が発生することを抑制する保護層として機能する(樹脂フィルム7が半導体チップ3を保護する機能については、半導体装置100の製造方法を説明する際に詳述する)。このため、半導体チップ3の主面3bから剥離されないように固着されていれば良い。
したがって、樹脂フィルム7が備える面であって、半導体チップ3の主面3bに対向する面7aは主面3bとの接着強度を確保するために必要な程度の粘着性を有している。他方、面7aの反対側に位置する面7bは粘着性を有しているか否かは問わない。
つまり、樹脂フィルム7としては面7a側に粘着層を有し、面7b側は粘着性を有しない2層構造としても良いし、フィルム全体が粘着性を有する1層構造としても良い。あるいは、ポリイミド系樹脂やエポキシ系樹脂をフィルム基体として、面7a側および面7b側を粘着層で挟んだ3層以上の構造としても良い。あるいは、半導体チップ3の主面3bをダイパッド部4と電気的に接続する必要が有る場合は、導電性フィルムとしても良い。
樹脂フィルム7としてDAF(Die Attach Film)とよばれる上面7aおよび下面7bが粘着性材料で構成されたものを用いれば、本実施の形態1の半導体装置100の構造とは異なるが、半導体チップ3を支持基材に直接固着することもできる。このため、半導体装置の構造によらず、半導体チップ3を兼用することができるので、製造工程の自由度を向上させることができる。
次に、本実施の形態1の半導体装置100は、図5に示すように、リードフレームのダイパッド部4の平面は、枠状に形成されている。
レジンなどの封止樹脂1と金属材料であるダイパッド部4との接着強度は、封止樹脂1と半導体チップ3、あるいは樹脂フィルム7との接着強度と比較して低い。このため、ダイパッド部4を単なる四角形として、半導体チップ3の主面3bの全面を覆うように配置した場合、ダイパッド部4と封止樹脂1との接着強度が低下するので、封止樹脂1の剥離が問題となることがある。
半導体装置100はリードフレームのダイパッド部4を枠状とすることにより、封止樹脂1と半導体チップ3あるいは樹脂フィルム7の接着面積を広くとることができるので、接着強度を向上させることが可能となる。このため、封止樹脂1と半導体チップ3の密着性が向上するので、半導体装置100の信頼性を向上させることが可能となる。
また、枠状のダイパッド部4の上面には接着材(第1接着材層)8が塗布されている。図2に示す半導体チップ3は接着材8を介して枠状に形成されたダイパッド部4に固着されている。樹脂フィルム7は接着材8に直接貼り付いている。すなわち、樹脂フィルム7と接着材8とは接触している。
この接着材8は、ペースト状の接着材8を枠状のダイパッド部4に塗布した後、加熱することにより熱硬化させたものである。ペースト状の接着材8としては、ポリイミド系樹脂やエポキシ系樹脂を主材とする絶縁性の樹脂ペーストや前記樹脂ペーストに銀(Ag)などの金属粒子をフィレットとして混入し、分散させた導電性のAgペーストなどを例示することができる。
ところで、半導体装置100は、例えばプリント回路基板などに実装されるが、実装方法としては、リフローによりはんだ等の接合材料を介して回路基板に実装する方法が一般的である。このリフロー工程では、最高到達温度が210℃から260℃程度に達するまで加熱される。
樹脂フィルム7の線膨張係数はダイパッド部4や半導体チップ3の線膨張係数と比較して大きいため、リフロー工程で半導体装置100が高温に加熱されると、樹脂フィルム7はダイパッド部4や半導体チップ3よりも大きく変形する。
より詳しくは、樹脂フィルム7の端部(外周部)が中央部と比較して上方に持ち上げられるように変形する。すなわち、樹脂フィルム7に反りが生じる。このため、樹脂フィルム7が直接ダイパッド部4と強固に固着されている場合、リードフレームのダイパッド部4およびリード部2が樹脂フィルム7の変形に倣って変形してしまう。
リード部2は半導体装置100の外部接続端子となるので、リード部2が変形すると、リード部2の位置が所定の位置からずれるため、電気的接続不良などの実装不良の問題を引き起こす原因となる。前述の通り、半導体装置は狭ピッチ、多ピン化が進んでおり、リード部2が僅かに変形した場合であっても、電気的接続不良の原因となる可能性がある。
本実施の形態1によれば、半導体チップ3はダイパッド部4に接着材8を介して接続されている。また、樹脂フィルム7とダイパッド部4とは直接固着されていない。このため、リフロー工程で樹脂フィルム7に反りが生じた場合でも、ダイパッド部4およびリード部2がこれに倣って直ちに変形する現象を抑制することが可能となる。
次に、樹脂フィルム7と接着材8のヤング率について説明する。前述の通り、樹脂フィルム7は、シート状、あるいはテープ状に形成された樹脂であるが、このシート状あるいはテープ状に形成し、その状態を維持しながら半導体チップ3に貼付けるためには、ある程度フィルムを硬くする必要がある。このため、樹脂フィルム7のヤング率はシート状あるいはテープ状に形成するために必要な所定の値以下にはすることができない。
他方、ペースト状の接着材8は前記したように、ベースとなる樹脂ペーストにはポリイミド系樹脂やエポキシ系樹脂を主材としており、樹脂フィルム7のフィルム基体となる材料と同様な材料を用いている。
しかし、接着材8は樹脂フィルム7のようにシート状あるいはテープ状に形成する必要がないので、その硬さは任意に設定することが可能となる。本実施の形態1では、接着材8の硬さは樹脂フィルム7よりも柔らかくすることができる。
すなわち、硬化後の接着材8のヤング率は樹脂フィルム7のヤング率よりも小さくなるように添加材料が適宜選択されている。本実施の形態1では、樹脂フィルム7の硬化後のヤング率が100MPa(メガパスカル)であるのに対し接着材8の硬化後のヤング率が1MPaとなるように設定した。
接着材8のヤング率を樹脂フィルム7のヤング率よりも小さくすることにより、接着材8は樹脂フィルム7よりも外力に対して伸びやすくなる。このため、樹脂フィルム7がリフローにより反ったとしても、接着材8が伸びるので、樹脂フィルム7がダイパッド部4およびリード部2を引っ張る力を吸収して、ダイパッド部4およびリード部2の変形を抑制することができる。
半導体装置100は半導体チップ3が接着材8を介してダイパッド部4に固着されているため、樹脂フィルム7のみで固着されている半導体装置と比較してリフロー時のリード部2の変形を抑制することができる。このため、半導体装置の信頼性を向上させることが可能となる。
次に、本実施の形態1の半導体装置100の製造方法について説明する。図6は半導体チップ領域に区画されたウエハを上面から見た平面図、図7は図6に示すウエハの断面図である。
(a)まず、図6に示すようなウエハ11を準備する。ウエハ11は図6に示すダイシングライン12に沿って複数の(図6では34個)半導体チップ領域に区画されている。このダイシングライン12で区画された半導体チップ領域の1個が図4に示す半導体チップ3となる。
なお、図6では、ウエハ11が半導体チップ領域毎に区画された状態を解りやすくするため、1個の半導体チップ領域を大きく示したので、1個のウエハ11が、34個の半導体チップ領域に区画されているが、区画数はこれに限定されない。区画数はウエハ11の面積と所望の半導体チップ領域1個の平面積により決定される。
また、図6には図示していないが、各半導体チップ領域の上側の主面には、図4に示すようなチップ電極端子5が既に形成されている。
また、図7に示すようにウエハ11は主面3aおよび主面3aとは反対側に位置する主面3bとを備えている。このウエハ11の主面3aおよび主面3bは、個片化された後、図2および図3に示す半導体チップ3の主面3aおよび主面3bとなる。なお、図7においても、図6と同様に図示は省略したが、各半導体チップ領域の主面3aには、図2および図3に示すようなチップ電極端子5が形成されている。
また、図7に示すようにウエハ11の主面3bには、樹脂フィルム7が固着されている。この樹脂フィルム7が個片化されると図2および図3に示す樹脂フィルム7となる。
ウエハ11を図6および図7に示すダイシングライン12に沿って個片化する。個片化の方法としてはダイシングブレードを用いた機械的ダイシングやレーザによるダイシングなどを例示することができる。
なお、ウエハ11を個片化するタイミングは、後述する(d)工程の前であれば順序は限定されない。
(b)次に支持基材であるリードフレームを用意する。図8は、本実施の形態1のリードフレームの一部がペレットボンディングステージに戴置された状態を示す要部拡大平面図、図9は図8に示すA−A線に沿った断面図である。
図8において、リード部2およびダイパッド部4を備えるリードフレーム13は、ペレットボンディングを行うためのペレットボンディングステージ14上に戴置されている。またリードフレーム13はダイパッド部4から延在する吊りリード部15を備えている。
このリードフレーム13を用意する工程では、吊りリード部15とリード部2とは図8に示した領域よりも外周側でダムバーおよびリードフレーム13の外周枠により固定されており(図示せず)、リード部2、ダイパッド部4、および吊りリード部15は一体構造をなしている。
また、図9に示すようにダイパッド部4がペレットボンディングステージ14に接するように戴置されており、リード部2はペレットボンディングステージ14に接していない。リード部2は前記ダムバーおよびリードフレーム13の外周枠により支持されている。
(c)次にリードフレームのダイパッド部4の一方の面にペースト状の接着材を塗布する。図10はダイパッド部にペースト状の接着材を塗布した状態を示す平面図である。
図10において、枠状のダイパッド部4の上部にペースト状の接着材8を塗布する。塗布する方法としては、スクリーン印刷法や、ディスペンサにより枠状のダイパッド部4に沿ってペースト状の接着材8を塗布する方法を採用することができる。
(d)次に(a)工程で、ウエハ11から個片化された半導体チップ3を分離して、ダイパッド部4上に搬送する。個片化された半導体チップ3を分離する方法としては、図7に示す半導体チップ3の下主面3b側からニードルピン(突き上げピン)と呼ばれる梁などのピックアップ治具で突き上げることにより他の半導体チップ3と分離する方法がある。
この時、半導体チップ3の主面3bが露出していると、半導体チップ3はピックアップ治具からの機械的ストレスを受けるため、半導体チップ3に割れや欠けなどの不具合が発生するおそれがある。また、半導体チップ3の主面3bに傷がつく可能性がある。
本実施の形態1の半導体チップ3は主面3bに樹脂フィルム7が固着されているので、半導体チップ3とピックアップ治具とが直接接触しない。このため半導体チップ3の割れや欠けを抑制することができる。
また、搬送手段としては、コレットなどの吸着治具を用いて半導体チップ3を吸着し、所定の位置に搬送する方法を例示することができる。このコレットは例えば、半導体チップ3をバキュームで吸引することにより吸着する。
搬送時にも、半導体チップ3は吸着治具から、機械的ストレスを受け、割れや欠けなどの不具合が発生する可能性がある。しかし、本実施の形態1の半導体チップ3は主面3bに樹脂フィルム7が固着されている。
樹脂フィルム7は主面3bを被覆するように形成されているので、半導体チップ3の損傷を抑制するサポートフィルムとして機能する。このため、吸着時の半導体チップ3の割れや欠けを抑制することが可能となる。
特に、半導体チップ3には薄型化が要求されており、半導体チップ3の厚さが100μm(ミクロン)以下の半導体チップ3も存在する。このような薄型の半導体チップ3をウエハ11から分離して搬送する工程においては、割れや欠けなどの不具合はより発生し易い。
しかし、このような薄型の半導体チップ3であっても、主面3bに樹脂フィルム7を形成することにより、分離、搬送工程で割れや欠けなどの不具合発生を抑制することができる。すなわち、半導体装置100の信頼性を向上させることが可能となる。
図11は半導体チップ3をダイパッド部4の上に戴置した状態を示す断面図である。半導体チップ3をペレットボンディングステージ14上の所定の位置まで搬送した後、図11に示すように、半導体チップ3の主面3bと、(c)工程で前記ペースト状の接着材8が塗布されたダイパッド部4の面4aとを対向させた状態で、ダイパッド部4に戴置する。
(e)次に、接着材8を加熱硬化させ、半導体チップ3をダイパッド部4に固着する。この固着工程で半導体チップ3は樹脂フィルム7および接着材8を介してダイパッド部4に固着される。
この固着工程で、接着材8は熱硬化するが、硬化後の接着材8は樹脂フィルム7よりも柔らかい。硬化後の接着材8のヤング率は樹脂フィルム7のヤング率よりも小さくなるように接着材8に混合する添加材料を予め調製する。
(f)次に、半導体チップ3の主面3aに形成されたチップ電極端子5とリードフレーム13のリード部2とを導電性部材であるワイヤ6で各々電気的に接続する。図12は半導体チップ3およびリードフレーム13をワイヤボンディングステージ16上に戴置してワイヤボンディングを行う状態を示す断面図である。
本工程では、リードフレーム13に固着された半導体チップ3をリードフレーム13ごとワイヤボンディングステージ16に移送する。半導体チップ3の主面3aに形成されたチップ電極端子5とリードフレーム13のリード部2とをそれぞれワイヤ6により電気的に接続する。
(g)次に、ワイヤ6や半導体チップ3などをレジンなどの封止樹脂1で封止する。半導体チップ3はリードフレーム13に固着された状態で封止される。封止方法としては、封止用金型を用いたインジェクションモールドなどを例示することができる。
(h)半導体チップ3を封止した後、リードフレーム13のダムバーおよびリードフレーム13の外周枠を切断する。この切断工程では、リードフレーム13のダムバーおよび外周枠、吊りリード部15の一部(封止樹脂1から導出された部分)を切断する。
また、リード部2を所定の形状に曲げ加工して、図1および図2に示す半導体装置100が完成する。
本実施の形態1の製造方法によれば、予め樹脂フィルム7を固着させた半導体チップ3をダイパッド部4にボンディングするので、半導体チップ3を搬送する際の割れや欠けを抑制することができる。このため、半導体装置100の信頼性を向上させることができる。
また、樹脂フィルム7を直接ダイパッド部4に固着するのではなく、硬化後のヤング率が樹脂フィルム7の硬化後のヤング率よりも小さい接着材8を介してダイパッド部4に固着する。
このため、半導体装置100をプリント回路基板などに実装する際のリフロー工程で、樹脂フィルム7に熱収縮による反りが発生した場合であっても、リード部2がこれに倣って変形する現象を抑制することができる。
したがって、半導体装置100をリフローによりプリント回路基板などに実装しても、リード部2の位置がずれ難くなるので、実装強度不良や電気的接続不良などの不具合を抑制し、信頼性を向上させることが可能となる。
(実施の形態2)
前記実施の形態1では、支持基材としてリードフレームを用いた半導体装置について説明した。本実施の形態2では支持基材として、配線層が形成された基板を用いた基板タイプの半導体装置について説明する。図13は本実施の形態2の半導体装置の断面図、図14は図13に示す接着材層周辺を拡大した拡大断面図である。
図13および図14において、本実施の形態2の半導体装置101と、前記実施の形態1で説明した半導体装置100との相違点は、半導体チップ3を搭載する支持基材が配線基板21になっている点である。
図13に示す配線基板21は、絶縁層を基体として、表面、裏面および内部に所望のパターンで導電路が形成された基板である。基板タイプの半導体装置には、このような基板が採用されている。
配線基板21の半導体チップ3と対向する面21aには、半導体チップ3をダイボンディングするためのボンディングパッド22や、端子23などの表面配線が形成されており、半導体チップ3はボンディングパッド22が形成された位置に搭載されている。また、半導体チップ3のチップ電極端子5はワイヤ6を介して配線基板1の面21a上に形成された端子23にそれぞれ電気的に接続されている。
なお、本実施の形態2では、半導体チップ3をボンディングパッド22に搭載する例について示しているが、半導体チップ3の主面3bを配線基板21と電気的に接続する必要がない場合は、ボンディングパッド22を形成せず、配線基板21の面21aに半導体チップ3を搭載しても良い。
また、面21aの反対側に位置する面21bには、配線基板21の外部接続端子24が複数形成されている。配線基板21の面21aに形成された端子23は、配線基板21の面21aあるいは内部に形成された配線(図示せず)を介してそれぞれ外部接続端子24に電気的に接続されている。この内部に形成された配線には、配線基板21の厚さ方向に沿って形成される層間導電路であるビア(図示せず)なども含まれる。
図14に示すように、本実施の形態2の半導体101においても、半導体チップ3の主面3bには樹脂フィルム7が貼付けられている。このため、前記実施の形態1で説明した製造方法と同様に、半導体装置101の製造工程において、ウエハ11(図7参照)から個片化された半導体チップ3を分離して、ボンディングパッド22上に搬送する工程で、半導体チップ3に割れ欠けなどの損傷発生を抑制することが可能となる。
また、樹脂フィルム7は、ボンディングパッド22に直接固着されておらず、接着材8を介して固着されている。この接着材8は前記実施の形態1で説明した接着材8と同様に、硬化後のヤング率が樹脂フィルム7のヤング率よりも小さくなるように調整されている。
半導体装置101のような基板タイプの半導体装置をプリント回路基板などに実装する場合にも、リフローによりはんだ等の接合材料を介して回路基板に実装する方法が採用される。
基板タイプの半導体装置をリフロー工程で加熱すると、以下の2つの要因により、配線基板21に反りが生じることがある。
第1には、前記実施の形態1で説明した半導体装置100のようなリードフレームタイプの半導体装置と同様に、樹脂フィルム7に反りが生じ、これに倣って配線基板21が反ってしまう現象である。
第2には、配線基板21が樹脂などの絶縁材料を基材として構成されているため、配線基板21を構成する樹脂自体が熱変形することにより、配線基板21に反りが生じる現象である。
図13に示すように配線基板21の面21bには外部接続端子24が形成されているため、配線基板21に反りが生じると、外部接続端子24が所定の位置に配置されないこととなるため、半導体装置の信頼性が低下してしまう。
本実施の形態2の半導体装置101は、樹脂フィルム7が接着材8を介してボンディングパッド22に固着されており、接着材8の硬化後のヤング率は樹脂フィルム7のヤング率よりも小さいので、前記した第1の要因による配線基板21の反りを抑制することが可能となる。
したがって、本実施の形態2によれば、配線基板21の反りを抑制することができるので、半導体装置101の信頼性を向上させることが可能となる。
(実施の形態3)
本実施の形態3では、配線基板の上に複数のチップが積層された構造の半導体装置について説明する。図15は本実施の形態3の半導体装置の断面図、図16は図15に示す半導体装置の半導体チップが積層された領域を拡大して示す断面図である。
図15において、本実施の形態3の半導体装置102と前記実施の形態2で説明した半導体装置101との相違点は、半導体チップ3の主面3a側に半導体チップ(第2半導体チップ)25が積層されている点である。
半導体チップ25は主面(第1の主面)25a、および主面25aの反対側に位置する主面(第2の主面)25bを備えている。
半導体チップ25の主面25aにも複数のチップ電極端子5が形成されている。また、半導体チップ25の複数のチップ電極端子5もワイヤ6を介して配線基板21の面21a上に形成された端子23にそれぞれ電気的に接続されている。
ここで、図15および図16に示すように、半導体チップ25の主面25bには、樹脂フィルム(第2フィルム層)26が貼付けられている。この樹脂フィルム26は前記実施の形態1で説明した樹脂フィルム7と同様に、例えば、ポリイミド系樹脂やエポキシ系樹脂で構成されるフィルムである。
また、樹脂フィルム26は、ウエハから半導体チップ25をピックアップして支持基材上にマウントする際、半導体チップ25に割れ、欠けなどの不良が発生することを抑制する保護層として機能する。
このため、本実施の形態3によれば、主面25bに樹脂フィルム26を形成することにより、半導体チップ25をウエハから分離し、搬送する工程で割れや欠けなどの不具合発生を抑制することができる。すなわち、半導体装置102の信頼性を向上させることが可能となる。
特に、半導体チップ25が、100μm(ミクロン)以下の厚さしか有しない薄型タイプの半導体チップである場合、主面25bに樹脂フィルム26を形成したことによる不具合抑制効果を大きくすることができる。
次に、図16に示すように、半導体チップ25は接着材(第2接着材層)27を介して半導体チップ3の主面3aに固着されている。樹脂フィルム26は接着材27に直接貼付けられている。すなわち、樹脂フィルム26は接着材27に接触している。
この接着材27は前記実施の形態1で説明した接着材8と同様に、例えばAgペーストなど、ペースト状の接着材27を半導体チップ3の主面3aに塗布した後、加熱することにより熱硬化させたものである。
また、熱硬化後の接着材27のヤング率は硬化後の樹脂フィルム26のヤング率よりも小さい。例えば、本実施の形態3の半導体装置102では、硬化後の樹脂フィルム26のヤング率が100MPa(メガパスカル)であるのに対し熱硬化後の接着材27のヤング率は1MPaとなるように設定している。つまり、硬化後の接着材27は樹脂フィルム26よりも柔らかい。
前記実施の形態1、または前記実施の形態2では、完成後の半導体装置100、または半導体装置101をプリント回路基板などに実装する際のリフロー工程で、リードフレーム、または配線基板21などの支持基材が変形してしまう現象について説明した。
しかし、図16に示す半導体装置102のように、複数の半導体チップを積層した半導体装置の場合、リフロー工程で下層に積層された半導体チップ3が変形するおそれがある。
すなわち、半導体チップ25の主面25bに貼付けた樹脂フィルム26が下層に積層された半導体チップ3の主面3aに直接固着されている場合、リフロー工程で樹脂フィルム26変形すると、半導体チップ3がこれに倣って変形するおそれがある。
半導体チップ3が変形すると、半導体チップ3の主面3aに形成されたチップ電極端子5と、配線基板21に形成された端子23との接続状態を維持することができない可能性がある。また、半導体チップ3の変形の程度によっては、半導体チップ3が破壊されてしまう場合もある。
しかし、図16に示す本実施の形態3の半導体装置102は半導体チップ25が接着材27を介して半導体チップ3の主面3aに固着されている。また、硬化後の接着材27のヤング率は硬化後の樹脂フィルム26のヤング率よりも小さいので接着材27は樹脂フィルム26よりも外力に対して伸びやすい。
このため、リフロー工程で、樹脂フィルム26が変形しても、接着材27が伸びるので、樹脂フィルム26が半導体チップ3を引っ張る力を吸収して、半導体チップ3の変形を抑制することができる。
このため、半導体装置102をリフロー工程に供しても、半導体チップ3の破壊などを抑制することができるので、半導体装置102の信頼性を向上させることが可能となる。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
本発明は、半導体装置の製造方法、特に支持基材に半導体チップを固着させる半導体装置に適用できる。
本発明の実施の形態1の半導体装置の平面図である。 図1に示すA−A線に沿った断面図である。 図2に示す半導体装置の接着材層周辺を拡大した拡大断面図である。 図1に示す半導体装置の封止体を透過して見た平面図である。 図4に示す半導体装置の半導体チップ、ワイヤ、およびフィルム層を透過して見た平面図である。 本発明の実施の形態1の半導体装置の製造方法において、半導体チップ領域に区画されたウエハを上面から見た平面図である。 図6に示すウエハの断面図である 本発明の実施の形態1の半導体装置の製造方法において、リードフレームの一部がペレットボンディングステージに戴置された状態を示す要部拡大平面図である。 図8に示すA−A線に沿った断面図である。 本発明の実施の形態1の半導体装置の製造方法において、ダイパッド部にペースト状の接着材を塗布した状態を示す平面図である。 本発明の実施の形態1の半導体装置の製造方法において、半導体チップをダイパッド部の上に戴置した状態を示す断面図である。 本発明の実施の形態1の半導体装置の製造方法において、半導体チップおよびリードフレームをワイヤボンディングステージ上に戴置してワイヤボンディングを行う状態を示す断面図である。 本発明の実施の形態2の半導体装置の断面図である。 図13に示す半導体装置の接着材層周辺を拡大した拡大断面図である。 本発明の実施の形態3の半導体装置の断面図である。 図15に示す半導体装置の半導体チップが積層された領域を拡大して示す断面図である。
符号の説明
1 封止樹脂
2 リード部
3 半導体チップ(第1半導体チップ)
3a 主面(第1の主面)
3b 主面(第2の主面)
4 ダイパッド部
5 チップ電極端子
6 ワイヤ
7 樹脂フィルム(第1フィルム層)
8 接着材(第1接着材層)
11 ウエハ
12 ダイシングライン
13 リードフレーム(支持基材)
14 ペレットボンディングステージ
15 吊りリード部
16 ワイヤボンディングステージ
21 配線基板
22 ボンディングパッド
23 端子
24 外部接続端子
25 半導体チップ(第2半導体チップ)
25a 主面(第1の主面)
25b 主面(第2の主面)
26 樹脂フィルム(第2フィルム層)
27 接着材(第2接着材層)
100、101、102 半導体装置

Claims (5)

  1. 第1の主面と、前記第1の主面の反対側に位置する第2の主面とを備える第1半導体チップと、
    前記第1半導体チップを支持する支持基材と、
    前記第1半導体チップの前記第2の主面に固着された第1フィルム層と、
    第1接着材層とを備え、
    前記第1半導体チップは、前記第1接着材層を介して前記支持基材に固着されており、
    前記第1接着材層のヤング率は前記第1フィルム層のヤング率よりも小さいことを特徴とする半導体装置。
  2. 請求項1に記載の半導体装置において、
    前記支持基材がダイパッド部とリード部とを備えるリードフレームであることを特徴とする半導体装置。
  3. 請求項1に記載の半導体装置において、
    前記第1半導体チップの第1の主面側には、第1の主面と、前記第1の主面の反対側に位置する第2の主面とを備える第2半導体チップが積層され、
    前記第2半導体チップの第2の主面には第2フィルム層が固着され、
    前記第2半導体チップは第2接着材層を介して前記第1半導体チップに固着されており、
    前記第2接着材層のヤング率は前記第2フィルムのヤング率よりも小さいことを特徴とする半導体装置。
  4. (a)第1の主面と、前記第1の主面の反対側に位置する第2の主面とを備え、前記第1の主面に複数の電極端子が形成され、前記第2の主面にはフィルム層が固着された複数の半導体チップ領域に区画されたウエハを用意する工程と、
    (b)支持基材を用意する工程と、
    (c)前記支持基材の一方の面にペースト状の接着材を塗布する工程と、
    (d)前記ウエハから個片化された半導体チップを分離して、前記支持基材上に搬送し、前記半導体チップを前記第2の主面と、前記支持基材の前記ペースト状の接着材が塗布された面とを対向させた状態で、前記支持基材に戴置する工程と、
    (e)前記接着材を硬化させ、前記半導体チップを前記支持基材に固着する工程とを有し、
    前記硬化させた後の前記接着材のヤング率は、前記フィルム層のヤング率よりも小さいことを特徴とする半導体装置の製造方法。
  5. 請求項4に記載の半導体装置の製造方法において、
    前記支持基材がダイパッド部とリード部とを備えるリードフレームであることを特徴とする半導体装置の製造方法。
JP2007090558A 2007-03-30 2007-03-30 半導体装置および半導体装置の製造方法 Pending JP2008251786A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007090558A JP2008251786A (ja) 2007-03-30 2007-03-30 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007090558A JP2008251786A (ja) 2007-03-30 2007-03-30 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008251786A true JP2008251786A (ja) 2008-10-16

Family

ID=39976394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007090558A Pending JP2008251786A (ja) 2007-03-30 2007-03-30 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2008251786A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11769714B2 (en) 2020-09-08 2023-09-26 Kabushiki Kaisha Toshiba Semiconductor device with semiconductor chip mounted on die pad and leads of lead frame

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11769714B2 (en) 2020-09-08 2023-09-26 Kabushiki Kaisha Toshiba Semiconductor device with semiconductor chip mounted on die pad and leads of lead frame

Similar Documents

Publication Publication Date Title
JP5161732B2 (ja) 半導体装置の製造方法
JP5529371B2 (ja) 半導体装置及びその製造方法
JP5543086B2 (ja) 半導体装置及びその製造方法
JP4848153B2 (ja) 半導体装置の製造方法
JP2008078367A (ja) 半導体装置
JP5372346B2 (ja) 半導体装置及びその製造方法
JP2015076604A (ja) 半導体パッケージ用フレーム補強材およびこれを用いた半導体パッケージの製造方法
US20110241187A1 (en) Lead frame with recessed die bond area
JP2005294443A (ja) 半導体装置及びその製造方法
WO2000048247A1 (en) Semiconductor device, method of manufacture thereof, electronic device
JP2009158801A (ja) 半導体装置の製造方法および半導体装置
KR20120132461A (ko) 비균일 진공 프로파일 다이 부착 팁
JP2010010269A (ja) 半導体装置、半導体装置製造用中間体およびそれらの製造方法
JP5286303B2 (ja) 半導体装置の製造方法
JP2016162973A (ja) 製造装置及び製造方法
JPH0558657B2 (ja)
JP2010135501A (ja) 半導体装置の製造方法
JP2004128339A (ja) 半導体装置の製造方法
JP2008251786A (ja) 半導体装置および半導体装置の製造方法
JP4972968B2 (ja) 半導体装置及びその製造方法
US20070114672A1 (en) Semiconductor device and method of manufacturing the same
US8878070B2 (en) Wiring board and method of manufacturing a semiconductor device
JP2006196734A (ja) 半導体装置及びその製造方法
JP2001077266A (ja) 樹脂封止型半導体装置の製造方法
JP2017092212A (ja) 半導体装置およびその製造方法