JP5543086B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5543086B2
JP5543086B2 JP2008166390A JP2008166390A JP5543086B2 JP 5543086 B2 JP5543086 B2 JP 5543086B2 JP 2008166390 A JP2008166390 A JP 2008166390A JP 2008166390 A JP2008166390 A JP 2008166390A JP 5543086 B2 JP5543086 B2 JP 5543086B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
resin
thermal expansion
expansion coefficient
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008166390A
Other languages
English (en)
Other versions
JP2010010301A (ja
Inventor
光久 渡部
幸一 畠山
恵与 草▲なぎ▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PS4 Luxco SARL
Original Assignee
PS4 Luxco SARL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PS4 Luxco SARL filed Critical PS4 Luxco SARL
Priority to JP2008166390A priority Critical patent/JP5543086B2/ja
Priority to US12/457,896 priority patent/US8203222B2/en
Publication of JP2010010301A publication Critical patent/JP2010010301A/ja
Application granted granted Critical
Publication of JP5543086B2 publication Critical patent/JP5543086B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体チップが配線基板に搭載された半導体装置及びその製造方法に関する。
従来、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型の半導体装置は、一面に複数の接続パッドを有し、他面に前記接続パッドと電気的に接続された複数のランドとを有する配線基板と、前記配線基板の一面に搭載された半導体チップと、前記半導体チップの電極パッドと配線基板の接続パッドとを電気的に接続するワイヤと、少なくとも前記半導体チップとワイヤを覆う絶縁性樹脂からなる封止体と、前記ランドに設けられた外部端子とから構成されてきた。
しかしながら、配線基板と封止樹脂との熱膨張係数の差により、半導体装置に反りが発生するという問題があった。その結果、マザーボードへの二次実装時に、半田ボールが部分的に接続されない等の接続不良を引き起こす問題がある。
さらに、ＰｏＰ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）に用いるＢＧＡ型の半導体装置では、他の積層接続する半導体装置との反り方向が異なっている場合には、他の積層接続する半導体装置との電気的接続ができなくなるという問題も生じた。
また、配線基板と半導体チップとの熱膨張係数の差により、配線基板に搭載された半導体チップ端部の近傍位置、特に半導体チップの４隅近傍位置に応力がかかり、その直下の半田ボールが破断するという問題があった。これにより半導体装置の二次実装の信頼性が低下している。
このような半導体装置は、複数の配線基板を一括的に封止するＭＡＰ（Ｍｏｌｄ Ａｒｒａｙ Ｐｒｏｃｅｓｓ）方式を用いており、製造段階では複数の配線基板とそれを一括的に覆う封止体を形成するため、反りの問題が発生する。
半導体装置の反り防止を目的とした従来技術としては、例えば特開２００６−２６９８６１号公報（特許文献１）及び特開２００７−６６９３２号公報（特許文献２）、特開２００６−２８６８２９号公報（特許文献３）に記載の技術がある。
特開２００６−２６９８６１号公報 特開２００７−６６９３２号公報 特開２００６−２８６８２９号公報
特許文献１及び２に記載の技術は、下部基板（配線基板）と、下部基板の上方に位置した半導体チップと、半導体チップを封止する中間部材（封止体）と、中間部材の上面を覆う上部板とから構成し、上部板の熱膨張率を下部基板の熱膨張率とほぼ同じにするものである。
また特許文献３に記載の技術は、配線基板上に搭載された半導体チップを覆い、ボンディングワイヤの変形防止の機能或いは半導体チップとワイヤの接続部の腐蝕を防止する機能を有する第１のレジン（封止体）と、配線基板及び第１のレジン上に形成され、配線基板の反りを防止する機能を有する第２のレジン（封止体）とから構成するものである。
上記特許文献１〜３においては、配線基板上に搭載した半導体チップを封止する封止体の上部に配線基板の熱膨張率と同等な熱膨張率を有する上部基板や樹脂層を設けたことで、配線基板と封止体との間での熱膨張率の差に起因した半導体装置の反りを抑制することが可能とされている。
しかしながら、配線基板と、当該配線基板に搭載される半導体チップとの間の熱膨張率の差に起因した半導体装置の反りや応力については考慮されておらず、半導体チップの端部近傍位置、特に４隅近傍位置で半田ボールが破断するという問題がある。
また、上記特許文献１〜３においては、半導体チップを覆う封止体の上部に、反り抑制のための上部板や樹脂層を設けるように構成しているため、封止体の厚さにバラツキが生じ、それに起因した半導体装置の反りが発生する恐れもある。
半導体装置の反りの問題は、１つの半導体装置の反りは小さくても、ＰｏＰに用いる半導体装置では積層数が増えるので問題は大きくなる。また、配線基板の大きさが大きくなるにつれても問題は大きくなる。
上記の目的を達成するために、本発明は以下の構成を採用した。
本発明の半導体装置は、一面に接続パッドを有し、他面に前記接続パッドと電気的に接続された複数のランドを有する配線基板と、前記配線基板の一面に搭載された少なくとも１以上の半導体チップと、前記半導体チップに設けられた電極パッドと、前記電極パッドと前記接続パッドとを電気的に接続するワイヤと、少なくとも前記半導体チップと前記ワイヤとを覆う絶縁性樹脂からなる封止体と、を具備してなる半導体装置において、前記封止体が、前記半導体チップの熱膨張係数に近似した熱膨張係数を有する材料によって構成される第１絶縁材料層と、前記配線基板を構成する絶縁材料基板の熱膨張係数と近似した熱膨張係数を有する材料によって構成される第２絶縁材料層とが積層されてなり、前記第１絶縁材料層が、前記半導体チップの搭載領域を除いた前記配線基板の一面上に積層されるとともに前記半導体チップの側面と接するように形成され、前記第２絶縁材料層が、前記半導体チップ及び前記第１絶縁材料層の上に積層されていることを特徴とする。
また、本発明の半導体装置の製造方法は、一面に接続パッドを有し、他面に前記接続パッドと電気的に接続された複数のランドを有する配線基板上に半導体チップを搭載する工程と、前記接続パッドと前記半導体チップに設けられた電極パッドとをワイヤを用いて電気接続する工程と、少なくとも前記半導体チップと前記ワイヤとを絶縁性樹脂からなる封止体を用いて覆う封止工程とを備えた半導体装置の製造方法において、前記封止工程において、前記半導体チップの熱膨張係数に近似した熱膨張係数を有する材料からなる第１絶縁材料層を、前記半導体チップの搭載領域を除いた前記配線基板の一面上に積層するとともに前記半導体チップの側面と接するように形成し、前記配線基板を構成する絶縁材料基板の熱膨張係数と近似した熱膨張係数を有する材料によって構成される第２絶縁材料層を、前記半導体チップ及び前記第１絶縁材料層の上に積層することを特徴とする。
上記の半導体装置によれば、半導体チップの側面と半導体チップの搭載領域を除いた配線基板の一面上に、半導体チップの熱膨張係数αに近い、熱膨張係数αの低い第１の樹脂の層を設けることにより、配線基板の半導体チップを搭載した部位と、半導体チップを搭載していない部位とでの熱膨張のバランスが向上され、半導体チップの端部での配線基板の反りが低減される。
本発明によれば、反りを低減した半導体装置及びその製造方法を提供できる。
以下、本発明の実施形態である半導体装置及びその製造方法について、図面を参照して説明する。なお、以下の説明において参照する図は、本実施形態の半導体装置及びその製造方法を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の半導体装置及びその製造方法における各部の寸法関係とは異なる場合がある。
［第１の実施形態］
図１は、本発明の第１の実施形態である半導体装置１を示す断面図であり、図２は半導体装置１の底面図である。
図１に示すように、本実施形態の半導体装置１は、配線基板２、半導体チップ７、ワイヤ９及び封止体１０とから概略構成されている。
図２に示すように、配線基板２は、例えば０．２５ｍｍ厚のガラスエポキシ基板などからなる平面視略四角形の基材に、所定の配線が形成されて構成されている。前記配線は部分的に図示略の絶縁膜で覆われている。前記絶縁膜としては、例えばソルダーレジストを例示でき、ガラスエポキシ基板の両面に積層されている。
配線基板２の一面２ａの配線の前記絶縁膜から露出された部位には、複数の接続パッド３が形成されており、配線基板２の他面２ｂの配線の前記絶縁膜から露出された部位には、複数のランド４が形成されている。そして接続パッド３とこれに対応するランド４とは配線基板２の配線によりそれぞれ電気的に接続されている。
複数のランド４には、それぞれ外部端子となる半田ボール５が搭載されており、半田ボール５は、図２に示すように所定の間隔で格子状に配置されている。
配線基板２の一面２ａの略中央部位には、絶縁性の接着剤或いはＤＡＦ（Ｄｉｅ Ａｔｔａｃｈｅｄ Ｆｉｌｍ）等の固定部材６を介して、半導体チップ７が接着固定されている。半導体チップ７は、上面７ａに例えば論理回路や記憶回路が形成されている。
また半導体チップ７の上面７ａには複数の電極パッド８が形成されており、電極パッド８を除く半導体チップ７の上面７ａには図示略のパッシベーション膜が形成され、回路形成面を保護している。
電極パッド８は、それぞれ対応する接続パッド３と導電性のワイヤ９により結線されている。これにより、電極パッド８と接続パッド３とが電気的に接続されている。ワイヤ９は例えばAu、Cu等からなる。
配線基板２の一面２ａには、半導体チップ７及びワイヤ９を覆うように封止体１０が形成されている。封止体１０は、例えばエポキシ樹脂等の熱硬化性樹脂からなり、熱膨張係数αの異なる２種類の樹脂により構成されている。
熱膨張係数αの異なる樹脂は、例えばフィラーの含有量等を変えることによって得られ、具体的には、封止樹脂に含まれるフィラーの量を多くすることで熱膨張係数αは低く、フィラーの量を少なくすることで熱膨張係数αは高くすることができる。フィラーとしては、ガラス繊維を例示できる。
封止体１０は、熱膨張係数αの低い第１の樹脂（第１絶縁材料層）１１と熱膨張係数αの高い第２の樹脂（第２絶縁材料層）１２とによって構成されている。
第１の樹脂１１は、半導体チップ７の搭載領域２ｃを除いた配線基板２の一面２ａ上に積層されるとともに、半導体チップ７の側面７ｃと接するように形成されている。また、第１の樹脂１１の厚さは、半導体チップ７の厚さと等しくなるように配置されている。
第２の樹脂１２は、半導体チップ７及び第１の樹脂１１の上に積層されている。
このように、少なくとも半導体チップ７の側面７ｃと半導体チップ７の搭載領域２ｃを除いた配線基板２の一面２ａ上には、熱膨張係数αの低い第１の樹脂１１からなる封止体が配置される。第１の樹脂１１の熱膨張係数αは、半導体チップの材料となるＳｉ（シリコン）の熱膨張係数αである３×１０−６／℃程度に合わせて、２〜４×１０−６／℃程度、好ましくは３×１０−６／℃に構成されている。
また、半導体チップ７の上面７ａと、第１の樹脂１１の上には、熱膨張係数αの高い第２の樹脂１２が配置される。第２の樹脂１２の熱膨張係数αは、配線基板２、ここではガラスエポキシ樹脂の熱膨張係数αである１３×１０−６／℃に合わせて、１２〜１４×１０−６／℃程度、好ましくは１３×１０−６／℃に構成されている。
なお、第２の樹脂１２は、配線基板２との熱膨張のバランスが取れていれば、配線基板２と異なる厚さで構成しても構わない。
このように、半導体チップ７の側面７ｃと配線基板２の一面２ａ上に、半導体チップ７の熱膨張係数αに近い熱膨張係数αの低い材料からなる第１の樹脂１１を設けるとともに、半導体チップ７の上面７ａに配線基板２の熱膨張係数αに近似した熱膨張係数αの高い材料からなる第２の樹脂１２を設けるように構成したことで、熱膨張係数のバランスが良くなり、半導体装置１の反りを抑制することができる。
すなわち、配線基板２と第２の樹脂１２との間に、半導体チップ７と第１の樹脂１１とが挟まれて配置された状態にある。また、半導体チップ７と第１の樹脂１１とはほぼ同じ熱膨張係数を有している。このため、配線基板２と第２の樹脂１２との間において、半導体チップ７と第１の樹脂１１とが一体となって熱膨張又は熱収縮をする。
これにより、半導体チップ７と第１の樹脂１１とが、配線基板２及び第２の樹脂１２に対して、それぞれほぼ同程度のひずみを加えることになり、半導体装置１全体として反りが抑制される。
また、第１の樹脂１１と第２の樹脂１２は、ともにエポキシ樹脂を材質としているので、第１の樹脂１１と第２の樹脂１２の密着性は高まり、第１の樹脂１１と第２の樹脂１２との剥離を防止できる。
さらに半導体チップ７の上面７ａに配線基板２の熱膨張係数αに近似した熱膨張係数αの高い第２の樹脂１２を設けるように構成したことにより、半導体チップ７と第１の樹脂１１の上下の熱膨張のバランスを向上することができ、半導体チップ７と配線基板２間、及び封止体１０と配線基板２間の熱膨張の差に起因する反りを低減できる。
さらに第１の樹脂１１の厚さと、第２の樹脂１２の厚さがそれぞれ均一となる為、封止体１０の熱膨張のバランスも向上し、樹脂厚の差に起因した反りを低減することができる。
半導体装置１の反りが低減した結果、半導体装置１の外形寸法の精度が良くなり、実装精度が向上される。また、各外部端子に均等に荷重が加わる為、接合強度が均等化され、半導体装置１の実装の信頼性がより向上される。
さらに、半導体装置１をＰｏＰ（Ｐａｃｋａｇｅ Ｏｎ Ｐａｃｋａｇｅ）に用いる場合には、図３に示すように、組み合わせる半導体装置の反り状態に関係なく、半導体装置間を良好に接続することができる。また、半導体装置１の反りが低減したことで、半導体装置の積層数を増やすことができ、高密度実装につながる。
次に本実施形態の半導体装置１の製造方法について説明する。
図４は、本実施形態の半導体装置１の製造フローを示す断面図である。
まず本実施形態に用いられる配線母基板１３は、ＭＡＰ（ＭｏｌｄＡｒｒａｙ Ｐｒｏｃｅｓｓ）方式で処理されるものであり、複数の製品形成部１４がマトリクス状に配置されている。
製品形成部１４は、切断分離した後に、前述の配線基板２となる部位であり、配線基板２と同様の構成からなる。
製品形成部１４の周囲には、枠部１５が設けられている。枠部１５には所定の間隔で図示略の位置決め孔が設けられ、搬送・位置決めが可能に構成されている。
また製品形成部１４間はダイシングライン１６となる。
このようにして、図４（ａ）に示すような配線母基板１３が準備される。
次に図４（ｂ）に示すように、製品形成部１４の一面の略中央部に、それぞれ半導体チップ７の底面７ｂを、絶縁性の接着材或いはＤＡＦ（Ｄｉｅ Ａｔｔａｃｈｅｄ Ｆｉｌｍ）等の固定部材６を介して接着固定する。
そして半導体チップ７の上面７ａに形成された電極パッド８と、製品形成部１４の接続パッド３とを導電性のワイヤ９により結線する。
ワイヤ９は例えばＡｕ等からなり、図示略のワイヤボンディング装置により、溶融され先端にボールが形成されたワイヤ９を、半導体チップ７の電極パッド８上に超音波熱圧着することで接続し、その後、所定のループ形状を描き、ワイヤ９の後端を対応する接続パッド３上に超音波熱圧着することで形成される。
次に図５（ａ）に示すように、配線母基板１３の枠部１５に重ねるように、封止用の枠体１７を配置する。
枠体１７は、例えば配線母基板１３の枠部１５と同様な形状であり、厚さは半導体チップ７の厚さと同じ厚さに構成している。
なお、枠体１７は、ポッティング量を制御すれば、半導体チップ７の厚さ以上の構成としても構わない。
そして図５（ｂ）に示すように、半導体チップ７の周囲に、塗布装置等のポッティング装置１８を用いて、ポッティングにより第１の樹脂１１を供給する。
第１の樹脂１１は、例えば熱膨張係数αが低いエポキシ系の樹脂、例えば熱膨張係数αが２〜４×１０−６／℃程度の樹脂が用いられ、好ましくは半導体チップの材料となるＳｉ（シリコン）の熱膨張係数αである３×１０−６／℃に近似した樹脂を用いる。
なお、枠体１７は封止樹脂を塞き止める役割を果たしている。
そして図５（ｃ）に示すように、配線母基板１３に搭載された半導体チップ７の側面７ｃが第１の樹脂１１によって充填されるまで、配線母基板１３に第１の樹脂１１が供給される。
なお、第１の樹脂１１は、配線母基板１３に搭載された半導体チップ７の上面７ａと同じ高さに形成するのが好ましいが、半導体チップ７の上面７ａに近似した高さで封止体を形成しても構わない。
半導体チップ７の側面７ｃが第１の樹脂１１によって充填されると、所定の温度、例えば１８０℃でキュアすることで、第１の樹脂１１が硬化される。
その後、配線母基板１３から枠体１７を除去することで、図５（ｄ）に示すように半導体チップ７の周囲に第１の樹脂１１が形成された配線母基板１３が得られる。
次に配線母基板１３は、例えば図６（ａ）に示すようなトランスファモールド装置の上型１９と下型２０からなる成形金型に配置される。
配線母基板１３を上型１９と下型２０で型締めされることで、配線母基板１３の一面１３ａ側には所定の大きさのキャビティ２１やゲート部２２が形成される。
なお、本実施形態ではＭＡＰ方式で構成されているため、キャビティ２１は複数の製品形成部１４を一括で覆う大きさで構成されている。
そして、図６（ｂ）に示すようにゲート部２２から上型１９と下型２０によって形成されたキャビティ２１内に第２の樹脂１２を注入する。
第２の樹脂１２は、例えば熱硬化性のエポキシ系の樹脂であって、熱膨張係数αが、配線基板２、ここではガラスエポキシ樹脂の熱膨張係数αである１３×１０−６／℃に合わせて、１２〜１４×１０−６／℃程度、好ましくは１３×１０−６／℃に近似した樹脂を用いる。
そして、図６（ｃ）に示すようにキャビティ２１内に第２の樹脂１２が充填された後、所定の温度、例えば１８０℃程度で熱硬化することで、配線母基板１３の第１の樹脂１１と半導体チップ７の上面７ａの上に図４（ｃ）に示すような第２の樹脂１２が形成される。
このように、半導体チップ７の熱膨張係数と近似する第１の樹脂１１と、ガラスエポキシ基材の熱膨張係数と近似する第２の樹脂１２を用いて、配線母基板１３を一括的に覆う封止体１０を形成することにより、配線母基板１３の反りを低減することができる。
その結果、配線母基板１３の反りに起因する搬送トラブルを低減でき、製造効率を向上できる。
また配線母基板１３に搭載された半導体チップ７の周囲を、第１の樹脂１１により封止することで、ワイヤ９が第１の樹脂１１により固定される為、第２の樹脂１２の注入する際のワイヤ流れ等を低減できる。
次に図４（ｄ）に示すように、配線母基板１３の他面１３ｂに格子状に配置された複数のランド４上に、導電性の半田ボール５を搭載し、外部端子となるバンプ電極を形成する。例えば、配線母基板１３の他面１３ｂ上のランド４の配置に合わせて、複数の吸着孔が形成された吸着機構２３を用いて、半田等からなる半田ボール５を前記吸着孔に保持し、前記保持された半田ボール５にフラックスを転写形成し、配線母基板１３の他面１３ｂ上のランド４に一括搭載する。全ての製品形成部１４への半田ボール５搭載後、配線母基板１３をリフローすることで外部端子となるバンプ電極が形成される。
なお、前述した理由から、配線母基板１３の反りが低減している為、半田ボール５を良好に搭載することができる。
次に図４（ｅ）に示すように、配線母基板１３をダイシングライン１６で切断し、製品搭載部１４毎に個別化する。
この際、第２の樹脂１２をダイシングテープ２４に接着し、ダイシングテープ２４によって配線母基板１３を支持する。
その後、配線母基板１３をダイシングブレード２５により縦横にダイシングライン１６を切断して製品形成部１４毎に個別化する。個別化完了後、ダイシングテープ２４からピックアップすることで、図１に示すような半導体装置１が得られる。
以上により、半導体チップ７の側面７ｃと、配線基板２の一面２ａ上に、半導体チップ７の熱膨張係数αに近い、熱膨張係数αの低い材料の第１の樹脂１１と、半導体チップ７の上面７ａと第１の樹脂１１の上に、配線基板２の熱膨張係数αに近似した熱膨張係数αの高い材料の第２の樹脂１２を有する半導体装置１を効率よく製造することができる。
［第２の実施形態］
図７は、第２の実施形態である半導体装置１の製造方法を示す断面図であり、半導体装置１の他の製造方法を示すものである。図７（ｂ）に示すように、半導体チップ７の上面７ａに形成された電極パッド８と、製品形成部１４の接続パッド３とを導電性のワイヤ９により結線する工程までは第１の実施形態と同様である。
次に本実施形態では、配線母基板１３を、図８（ａ）に示すように圧縮モールド装置の上型２６に配線母基板１３の他面１３ｂを吸着保持させた状態に配置する。圧縮モールド装置の下型２７にはキャビティ２１’が形成されており、キャビティ２１’内にフィルム２８を介して、顆粒状態の第２の樹脂１２’が所定量、供給されている。
第２の樹脂１２’には、第１の実施形態と同様に、例えば熱膨張係数αが、配線基板２、ここではガラスエポキシ樹脂の熱膨張係数αである１３×１０−６／℃に合わせて、１２〜１４×１０−６／℃程度、好ましくは１３×１０−６／℃に近似した樹脂を用いる。
さらにキャビティ２１’内の第１の樹脂１２’のキャビティ２１’側には、顆粒状態の第１の樹脂１１’が所定量、供給される。
第１の樹脂１１’には、第１の実施形態と同様に、例えば熱膨張係数αが２〜４×１０−６／℃程度の樹脂が用いられ、好ましくは半導体チップ７の材料であるＳｉ（シリコン）の熱膨張係数αである３×１０−６／℃に近似した樹脂を用いる。
そして下型２７が所定温度まで加熱されることで、図８（ｂ）に示すように、下型２７に供給された顆粒状態の第１の樹脂１１’及び第２の樹脂１２’が溶融され、キャビティ２１’内に２層の溶融された樹脂層が形成される。
その後、上型２６を下降させて、配線母基板１３の一面１３ａ側を２層の溶融された樹脂層に浸漬させる。
そして、図８（ｃ）に示すように上型２６と下型２７により２層の溶融された樹脂層を圧縮することで、配線母基板１３上に第１の樹脂１１と第２の樹脂１２とを形成する。
なお、第１の樹脂１１は、配線母基板１３の半導体チップ７の上面７ａと略同じ高さに調整される。
これにより、配線母基板１３上に異なるαの２つの樹脂層を同時に効率よく形成することができる。
その後、第１の実施形態と同様に、図７（ｄ）に示すように、複数のランド４上に、導電性の半田ボール５を搭載し、外部端子となるバンプ電極を形成する。
次に半田ボール５の搭載された配線母基板１３を、図７（ｅ）に示すように、ダイシングライン１６で切断し、製品搭載部１４毎に個別化することで、図１に示すような半導体装置１が得られる。
これにより、第１の実施形態と同様、図１に示すような反りを低減した半導体装置１を形成できる。
また溶融された熱膨張係数の異なる２つの樹脂層に、配線母基板１３を浸漬させ、樹脂層を圧縮することで、配線母基板１３上に第１の樹脂１１と第２の樹脂１２とを形成することで、１度の封止により効率よく封止体１０を形成できる。
また本実施形態においては、圧縮モールドにて第１の樹脂１１及び第２の樹脂１２を形成しているため、封止樹脂の注入等がなくなり、封止体に含まれるフィラー等の分布が一定となる。
フィラーの分布が一定となることで、フィラー量の偏りに伴う、封止体形成後の配線母基板１３の反り量を低減することができる。
さらに封止樹脂の注入がなくなるため、ワイヤ流れ等の発生を低減できる。
また第１の樹脂及び第２の樹脂を同時に形成する場合には、シート状に形成された第１の樹脂と、同様にシート状に形成された第２の樹脂をキャビティ内に供給するように構成しても良い。顆粒状態で樹脂を供給する場合と比べて、よりキャビティ内に均等に２つの樹脂層を形成できる。
［第３の実施形態］
図９は、第３の実施形態の半導体装置１の製造方法を示す図である。
本実施形態は第１の実施形態の製造方法の変形例であり、本実施形態において、配線母基板１３には図９（ａ）に示すように、配線母基板１３の枠部１５に重ねるように、封止用の枠体１７’が配置される。
枠体１７’は、例えば配線母基板１３の枠部１５と同様な形状であり、厚さは当該半導体母基板１３に搭載される半導体チップ７の厚さと同じ厚さに構成している。枠体１７’の内壁には傾斜部が形成されており、当該傾斜部は、枠体１７’の配線母基板１３接触面よりその対向面の面積が広くなるように傾斜が形成されている。
そして第１の実施形態と同様に、半導体チップ７の周囲に、塗布装置等を用いて、ポッティングにより第１の樹脂１１を供給する。
なおこの際、枠体１７’は封止樹脂を塞き止める役割を果たす。
第１の樹脂１１は、半導体チップ７の側面７ｃが充填するまで、供給される。
その後、第１の樹脂１１を所定の温度、例えば１８０℃でキュアすることで硬化する。
そして、配線母基板１３から枠体１７’を除去することで、半導体チップ７の周囲に第１の樹脂１１が形成された配線母基板１３が得られる。
本実施形態では、枠体１７’に前記傾斜部を設けたことにより、枠体１７’が配線母基板１３から除去し易くなる。
次に配線母基板１３を、例えば図９（ｂ）に示すようにトランスファモールド装置の上型１９と下型２０からなる成形金型に、キャビディ２１’ ’が封止体側にできるように配置する。
この際、配線母基板１３の第１の樹脂１１には傾斜部が形成されているところ、当該傾斜部が成型金型のゲート部２２側に配置されるようにする。
そして、ゲート部２２から上型１９と下型２０によって形成されたキャビティ２１’ ’内に第２の樹脂１２を注入する。
ゲート部２２側の第１の樹脂１１に傾斜部を設けたことで、第１の樹脂１１の上部に第２の樹脂１２が回り込み易くなる。
キャビティ２１’ ’内に第２の樹脂１２が充填された後、所定の温度、例えば１８０℃程度で熱硬化することで、配線母基板１３の第１の樹脂１１と半導体チップ７の上に図９（ｃ）に示すように第２の樹脂１２が形成される。
そして、第１の実施形態と同様に、複数のランド４上に、導電性の半田ボール５を搭載し、外部端子となるバンプ電極を形成した後に、配線母基板１３をダイシングライン１６で切断し、製品搭載部１４毎に個別化することで、図１に示すような半導体装置１が得られる。
以上により、第１の実施形態と同様、図１に示すような反りを低減した半導体装置１が形成できる。
［第４の実施形態］
図１０は、第４の実施形態の半導体装置１’を示す断面図である。
本実施形態は、複数の半導体チップ７’を搭載したＭＣＰ（Ｍｕｌｔｉ Ｃｈｉｐ Ｐａｃｋａｇｅ）に適用した場合を示す実施形態である。
図１０に示すように、配線基板２に複数の半導体チップ７’を搭載した半導体装置１’においては、最上に位置する半導体チップの上面７ａ’の近傍位置まで、第１の樹脂１１を形成する。
そして第１の樹脂１１と最上位の半導体チップの上面７ａ’の上に、第２の樹脂１２を形成する。
その結果、半導体チップ７’の積層状態に関係なく、ＭＣＰにおける熱膨張係数のバランスが良くなり、第１の実施形態と同様な効果が得られる。
なお、３チップ以上積層した場合も同様に、最上位の半導体チップの上面７ａ’の近傍位置まで第１の樹脂１１を形成することで対応可能である。
また最上位の半導体チップがフリップチップ接続される場合には、最上位の半導体チップの底面７ｂ’の近傍位置まで、第１の樹脂１１を形成することで、対応可能である。
以上、本発明を実施形態に基づき説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば本実施形態では、ガラスエポキシ基材からなる配線基板を用いた場合について説明したが、ポリイミド基材からなるフレキシブル基板等、他の基材の配線基板に適用することも可能である。
例えばポリイミド基材からなるフレキシブル配線基板を用いた場合には、第２の樹脂による封止部を、例えばポリイミド樹脂の線膨張係数αに合せて、２０〜２５×１０−６／℃程度とすることで、適用することができる。
またＢＧＡ型の半導体装置について説明したが、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）等、他の半導体装置にも適用できる。
本発明は、半導体装置を製造する製造業において幅広く利用することができる。
図１は、本発明の第１の実施形態である半導体装置を示す断面図である。 図２は、本発明の第１の実施形態である半導体装置の外部端子形成面を示す平面図である。 図３は、本発明の第１の実施形態である半導体装置と反った半導体装置とを組み合わせた様子を示す断面図である。 図４は、本発明の第１の実施形態である半導体装置の製造方法を示す断面工程図である。 図５は、本発明の第１の実施形態である半導体装置の製造方法のうち、第１の樹脂による封止についての製造方法を示す断面工程図である。 図６は、本発明の第１の実施形態である半導体装置の製造方法のうち、第２の樹脂による封止についての製造方法を示す断面工程図である。 図７は、本発明の第２の実施形態である半導体装置の製造方法を示す断面工程図である。 図８は、本発明の第２の実施形態である半導体装置の製造方法のうち、封止についての製造方法を示す断面工程図である。 図９は、本発明の第３の実施形態である半導体装置の製造方法のうち、封止につちえの製造方法を示す断面工程図である。 図１０は、本発明の第４の実施形態である半導体装置を示す断面図である。
符号の説明
１，１’・・・半導体装置、２・・・配線基板、２ａ・・・配線基板の一面、２ｂ・・・配線基板の他面、２ｃ・・・配線基板の一面上の半導体チップ搭載領域、３・・・接続パッド、４・・・ランド、５・・・半田ボール、６・・・固定部材、７，７’・・・半導体チップ、７ａ・・・半導体チップの上面、７ａ’・・・最上位の半導体チップの上面、７ｂ・・・半導体チップの底面、７ｂ’・・・最上位の半導体チップの底面、７ｃ・・・半導体チップの側面、８・・・電極パッド、９・・・ワイヤ、１０・・・封止体、１１，１１’・・・第１の樹脂、１２，１２’・・・第２の樹脂、１３・・・配線母基板、１３ａ・・・配線母基板の一面、１３ｂ・・・配線母基板の他面、１４・・・製品形成部、１５・・・枠部、１６・・・ダイシングライン、１７，１７’・・・枠体、１８・・・ポッティング装置、１９・・・トランスファモールド装置の上型、２０・・・トランスファモールド装置の下型、２１，２１’，２１’ ’・・・キャビティ、２２・・・ゲート部、２３・・・吸着機構、２４・・・ダイシングテープ、２５・・・ダイシングブレード、２６・・・圧縮モールド装置の上型、２７・・・圧縮モールド装置の下型、２８・・・フィルム

Claims (4)

  1. 一面に接続パッドを有し、他面に前記接続パッドと電気的に接続された複数のランドを有する配線基板と、
    前記配線基板の一面に搭載された少なくとも１以上の半導体チップと、
    前記半導体チップに設けられた電極パッドと、
    前記電極パッドと前記接続パッドとを電気的に接続するワイヤと、
    少なくとも前記半導体チップと前記ワイヤとを覆う絶縁性樹脂からなる封止体と、を具備してなる半導体装置において、
    前記封止体が、前記半導体チップの熱膨張係数に合致する２×１０ -6 ／℃〜４×１０ -6 ／℃の熱膨張係数を有する材料によって構成される第１絶縁材料層と、前記配線基板を構成する絶縁材料基板の熱膨張係数に合致する１２×１０ -6 ／℃〜１４×１０ -6 ／℃の熱膨張係数を有する材料によって構成される第２絶縁材料層とが積層されてなり、
    前記第１絶縁材料層が、前記半導体チップの搭載領域を除いた前記配線基板の一面上に積層されるとともに前記半導体チップの側面と接するように形成され、
    前記第２絶縁材料層が、前記半導体チップ及び前記第１絶縁材料層の上に積層されていることを特徴とする半導体装置。
  2. 前記第１絶縁材料層の厚さが、前記半導体チップの厚さと等しいことを特徴とする請求項１に記載の半導体装置。
  3. 前記第１絶縁材料層が、前記第２絶縁材料層より、ガラス繊維が多く含まれているエポキシ樹脂で構成されていることを特徴とする請求項１に記載の半導体装置。
  4. 一面に接続パッドを有し、他面に前記接続パッドと電気的に接続された複数のランドを有する配線基板上に半導体チップを搭載する工程と、
    前記接続パッドと前記半導体チップに設けられた電極パッドとをワイヤを用いて電気接続する工程と、
    少なくとも前記半導体チップと前記ワイヤとを絶縁性樹脂からなる封止体を用いて覆う封止工程とを備えた半導体装置の製造方法において、
    前記封止工程において、
    前記半導体チップの熱膨張係数に合致する２×１０ -6 ／℃〜４×１０ -6 ／℃の熱膨張係数を有する材料からなる第１絶縁材料層を、前記半導体チップの搭載領域を除いた前記配線基板の一面上に積層するとともに前記半導体チップの側面と接するように形成し、
    前記配線基板を構成する絶縁材料基板の熱膨張係数に合致する１２×１０ -6 ／℃〜１４×１０ -6 ／℃の熱膨張係数を有する材料によって構成される第２絶縁材料層を、前記半導体チップ及び前記第１絶縁材料層の上に積層することを特徴とする半導体装置の製造方法。
JP2008166390A 2008-06-25 2008-06-25 半導体装置及びその製造方法 Expired - Fee Related JP5543086B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008166390A JP5543086B2 (ja) 2008-06-25 2008-06-25 半導体装置及びその製造方法
US12/457,896 US8203222B2 (en) 2008-06-25 2009-06-24 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008166390A JP5543086B2 (ja) 2008-06-25 2008-06-25 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010010301A JP2010010301A (ja) 2010-01-14
JP5543086B2 true JP5543086B2 (ja) 2014-07-09

Family

ID=41446387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008166390A Expired - Fee Related JP5543086B2 (ja) 2008-06-25 2008-06-25 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US8203222B2 (ja)
JP (1) JP5543086B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201205745A (en) * 2010-07-23 2012-02-01 Global Unichip Corp Semiconductor packaging structure and the forming method
US20120268899A1 (en) * 2011-04-21 2012-10-25 Tessera Research Llc Reinforced fan-out wafer-level package
KR20130053957A (ko) * 2011-11-16 2013-05-24 삼성전기주식회사 반도체 패키지 및 그 제조방법
KR101590453B1 (ko) * 2013-07-31 2016-02-02 앰코 테크놀로지 코리아 주식회사 휨 개선을 위한 반도체 칩 다이 구조 및 방법
DE102014206601A1 (de) 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
DE102014206608A1 (de) * 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
US10438864B2 (en) * 2015-08-21 2019-10-08 Hewlett-Packard Development Company, L.P. Circuit packages comprising epoxy mold compounds and methods of compression molding
JP6693441B2 (ja) * 2017-02-27 2020-05-13 オムロン株式会社 電子装置およびその製造方法
CN109037164A (zh) * 2017-06-09 2018-12-18 恒劲科技股份有限公司 半导体封装结构及其制作方法
CN109192705B (zh) * 2018-09-12 2021-03-16 京东方科技集团股份有限公司 集成电路封装结构及封装方法
JP1686546S (ja) * 2020-05-13 2021-05-31
KR20230009732A (ko) * 2021-07-09 2023-01-17 삼성전자주식회사 균형 배선 구조를 갖는 반도체 패키지
KR102643433B1 (ko) * 2023-09-20 2024-03-06 주식회사 아이엘사이언스 라인 타입 엘이디 어레이 제조방법
CN117352399A (zh) * 2023-09-28 2024-01-05 昆山国显光电有限公司 封装方法和芯片封装结构、电子设备
CN118213328A (zh) * 2024-05-15 2024-06-18 荣耀终端有限公司 晶圆级封装结构、封装方法、芯片制品及电子设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01248545A (ja) * 1988-03-29 1989-10-04 Omron Tateisi Electron Co 混成集積回路
JP2933036B2 (ja) * 1996-11-29 1999-08-09 日本電気株式会社 中空パッケージ
JP2000100997A (ja) * 1998-09-17 2000-04-07 Mitsubishi Electric Corp 樹脂封止型半導体装置およびその樹脂封止方法
JP2005123446A (ja) * 2003-10-17 2005-05-12 Shimadzu Corp 保護モールド付き機能デバイス
JP4645233B2 (ja) * 2005-03-03 2011-03-09 パナソニック株式会社 弾性表面波装置
JP4553765B2 (ja) 2005-03-25 2010-09-29 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP2006286829A (ja) 2005-03-31 2006-10-19 Renesas Technology Corp 半導体装置およびその製造方法
JP4553813B2 (ja) 2005-08-29 2010-09-29 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP5036563B2 (ja) * 2006-01-17 2012-09-26 スパンション エルエルシー 半導体装置およびその製造方法
US7906860B2 (en) * 2007-10-26 2011-03-15 Infineon Technologies Ag Semiconductor device
JP5258838B2 (ja) * 2010-05-18 2013-08-07 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
JP2010010301A (ja) 2010-01-14
US20090321912A1 (en) 2009-12-31
US8203222B2 (en) 2012-06-19

Similar Documents

Publication Publication Date Title
JP5543086B2 (ja) 半導体装置及びその製造方法
US9059010B2 (en) Semiconductor device and method of forming the same
US11239223B2 (en) Semiconductor device and manufacturing method thereof
US20100261311A1 (en) Method of manufacturing a semiconductor device
US20110057327A1 (en) Semiconductor device and method of manufacturing the same
US8586413B2 (en) Multi-chip module having a support structure and method of manufacture
US10121774B2 (en) Method of manufacturing a semiconductor package
US20110074037A1 (en) Semiconductor device
KR101997548B1 (ko) 반도체 장치 및 그 제조 방법
US8980692B2 (en) Semiconductor device manufacturing method
JPH08293524A (ja) 半導体装置およびその製造方法
US20110316150A1 (en) Semiconductor package and method for manufacturing semiconductor package
US7663254B2 (en) Semiconductor apparatus and method of manufacturing the same
US8810047B2 (en) Semiconductor device and method of manufacturing the same
US7660130B2 (en) Semiconductor device
US20200212019A1 (en) Method for fabricating electronic package
JP2000031343A (ja) 半導体装置
US20040061146A1 (en) Multi-chip semiconductor package and fabrication method thereof
US20100133722A1 (en) Semiconductor device manufacturing method
US20090321920A1 (en) Semiconductor device and method of manufacturing the same
JP4626445B2 (ja) 半導体パッケージの製造方法
JP6680712B2 (ja) 半導体装置
JP2005142452A (ja) 半導体装置及びその製造方法
US20080088037A1 (en) Semiconductor package and method for manufacturing the same
US20060231960A1 (en) Non-cavity semiconductor packages

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110412

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20131108

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131217

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131218

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131224

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140130

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140331

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140422

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140508

R150 Certificate of patent or registration of utility model

Ref document number: 5543086

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees