JP2006286829A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2006286829A
JP2006286829A JP2005103195A JP2005103195A JP2006286829A JP 2006286829 A JP2006286829 A JP 2006286829A JP 2005103195 A JP2005103195 A JP 2005103195A JP 2005103195 A JP2005103195 A JP 2005103195A JP 2006286829 A JP2006286829 A JP 2006286829A
Authority
JP
Japan
Prior art keywords
resin
wiring board
semiconductor chip
bonding wire
function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005103195A
Other languages
English (en)
Inventor
Makoto Auchi
誠 阿内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2005103195A priority Critical patent/JP2006286829A/ja
Publication of JP2006286829A publication Critical patent/JP2006286829A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 レジンに要求される複数の機能を同時に満足する封止技術を提供することにある。
【解決手段】 配線基板１ａ上には、接着剤３を介して半導体チップ２を搭載されている。そして、半導体チップ２のボンディングパッドと配線基板１ａのボンディングパッド４とはボンディングワイヤ６を用いて接続されている。半導体チップ２およびボンディングワイヤ６を覆うようにレジン７が形成され、このレジン７上および配線基板１ａ上に、レジン７とは異なる種類のレジン８を形成する。レジン７は、ボンディングワイヤ６の変形を防止する機能、半導体チップ２とボンディングワイヤ６との接続部における腐食を防止する機能を有する一方、レジン８は配線基板１ａの反りを防止する機能を有する。
【選択図】 図１

Description

本発明は、半導体装置およびその製造技術に関し、特に、配線基板に搭載された半導体チップをレジン（樹脂）で封止する技術に適用して有効な技術に関するものである。
半導体装置には、配線基板（インタポーザ）の片面（主面）に半導体チップを搭載し、搭載した半導体チップと配線基板とをボンディングワイヤで接続しているものがある。そして、半導体装置には、配線基板の半導体チップを搭載した面をレジンで封止し、半導体チップ搭載面と反対側の面に端子をエリアアレイ状に配置したパッケージ形態がある。端子が半田ボールで形成されているものをＢＧＡ（Ball Grid Array）パッケージと呼び、端子がランドで形成されているものをＬＧＡ（Land Grid Array）パッケージと呼ぶ（例えば、特許文献１参照）。
特開平１１−０８７５６６号公報（第２頁、図８）
例えば、ＢＧＡパッケージやＬＧＡパッケージなど片面モールドパッケージにおいて、製品の品質を大きく左右する要素の一つが封止材料のレジンである。すなわち、求める製品品質を達成するため、機械的特性（物性）や成分の最適化されたレジンが必要とされる。
レジンに要求される第１の機能（特性）は、配線基板の反りを低減することである。例えば、ＢＧＡパッケージは、端子として形成された半田ボールでマザーボードに実装される。このため、ＢＧＡパッケージをマザーボードに実装する際、ＢＧＡパッケージを構成する配線基板に反りが発生すると、複数の端子のうちマザーボードに接触しない端子が発生してしまう。したがって、配線基板の反りを許容値以下にする必要がある。配線基板の反りは、配線基板の物性と封止に用いたレジンの物性のずれによって生じるので、例えば、製品が使用される条件下において、ヤング率、ポアソン比および熱膨張係数などの物性値が、配線基板とレジンで合っている必要がある。
レジンに要求される第２の機能は、ボンディングワイヤの変形を低減することである。ＢＧＡパッケージでは、配線基板に半導体チップを搭載した後、搭載した半導体チップと配線基板とを例えば金線から構成されるボンディングワイヤによって接続する。そして、半導体チップおよびボンディングワイヤをレジンで封止する。封止は、液状化したレジンを流動させて配線基板上に導入することによって行われるが（モールド工程）、液状化したレジンの粘性が高いと、レジンの流動によってボンディングワイヤに負荷がかかり変形する。このようにボンディングワイヤが変形すると、ボンディングワイヤの断線や短絡が発生しやすくなるため、流動するレジンの粘性を下げる必要がある。つまり、流動するレジンの粘性をボンディングワイヤが変形しない程度にする必要がある。
レジンに要求される第３の機能は、半導体チップとボンディングワイヤとの接続信頼性を向上することである。レジンによっては、半導体チップとボンディングワイヤとの接続部の腐食を加速することがあるため、半導体チップとボンディングワイヤとの接続部の腐食を抑制して、製品の寿命を延ばす必要がある。すなわち、半導体チップとボンディングワイヤとの接続部における接続不良を防止する必要がある。
レジンに要求される機能の代表例を上述したが、現状では一種類のレジンで上述した要求を満たすことは困難であるという問題点がある。特に、配線基板の反りを低減させる機能を有するレジンにおいて、さらにボンディングワイヤの変形を防止するため、流動するレジンの粘性を低下させると、半導体チップとボンディングワイヤの接続部の腐食を加速してしまうという問題点がある。すなわち、現状では、配線基板の反りを低減する機能を有するレジンにおいて、モールド工程におけるボンディングワイヤの変形を抑制する機能と半導体チップとボンディングワイヤとの接続信頼性を向上させる機能とはトレードオフの関係にある。
特に、近年、個々の配線基板毎に封止を行う技術（個別モールド技術）の他に複数の配線基板を一括して封止する技術がある。この技術はＭＡＰ（Mold Array Process）と呼ばれる。ＭＡＰにおいては、複数の配線基板を一括して封止する必要があるため、流動化したレジンを導入する領域が大きくなる。このことから、流動化しているレジンによりボンディングワイヤにかかる負荷が大きくなるので、レジンの粘性をボンディングワイヤが変形しない程度に下げる必要性は、個別モールド技術に比べて大きくなる。すなわち、ＭＡＰにおいては、個別モールド技術に比べて、上述したトレードオフの関係がより顕在化する。
また、ＢＧＡパッケージやＬＧＡパッケージで形成された半導体装置を、自動車用途に代表される過酷な使用条件や長い耐用寿命に対応するため、上述した機能を高い目標に向けて改善していく必要がある。今後、新たな要求が出るたびに最適化したレジンを開発することは、リソース、ＴＡＴ（Turn Around Time）、あるいは少量多品種在庫の問題といった様々な弊害が顕在化してくる。
本発明の目的は、レジンに要求される上述した機能を満足する封止技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明による半導体装置は、（ａ）配線基板と、（ｂ）前記配線基板上に搭載された半導体チップと、（ｃ）前記配線基板と前記半導体チップを電気接続するボンディングワイヤと、（ｄ）前記半導体チップおよび前記ボンディングワイヤを覆う第１レジンと、（ｅ）前記配線基板上および前記第１レジン上に形成された第２レジンとを備え、前記第１レジンは、ポッティングで形成され、かつ前記半導体チップと前記ボンディングワイヤとの接続部における接続不良を防止する機能を有し、前記第２レジンは、前記配線基板の反りを防止する機能を有することを特徴とするものである。
また、本発明による半導体装置の製造方法は、（ａ）配線基板上に半導体チップを搭載する工程と、（ｂ）前記配線基板と前記半導体チップとをボンディングワイヤを用いて電気接続する工程と、（ｃ）前記半導体チップおよび前記ボンディングワイヤを覆うように第１レジンをポッティングで形成する工程と、（ｄ）前記配線基板上および前記第１レジン上に第２レジンを形成する工程とを備え、前記第１レジンは、前記半導体チップと前記ボンディングワイヤとの接続部における接続不良を防止し、前記第２レジンは、前記配線基板の反りを防止することを特徴とするものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
特性や成分の異なるレジンを複数組み合わせて配線基板を封止するようにしたので、レジンに要求される複数の機能を満足した半導体装置を提供することができる。特に、一種類のレジンではトレードオフの関係となる機能についても、複数のレジンを使用することにより満足させることができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
図１は本実施の形態１における半導体装置のパッケージ構造を示した断面図である。図１に示すパッケージ構造はＢＧＡパッケージである。ＢＧＡパッケージの構造は、以下に示す構造をしている。すなわち、インタポーザとなる配線基板１ａの主面上に半導体チップ２が接着剤３により搭載されている。搭載されている半導体チップ２のボンディングパッド（図示せず）と配線基板１ａ上のボンディングパッド４とは、例えば金線よりなるボンディングワイヤ６によって電気的に接続されている。また、配線基板１ａの主面とは反対側の面には、ボールパッド５が形成されており、このボールパッド５には球形状の半田９が形成されている。この半田９を介してＢＧＡパッケージは図示しないマザーボードに実装される。球形状の半田９よりなる端子は、配線基板１ａに形成されたスルーホール（図示せず）を介して反対側の面に形成されているボンディングパッド４と電気的に接続されている。これにより、半導体チップ２と球形の半田９よりなる端子が電気的に接続されることになる。
配線基板１ａ上に形成された半導体チップ２およびボンディングワイヤ６を覆うようにレジン（第１レジン）７が形成されている。このレジン７は、主に半導体チップ２とボンディングワイヤ６との接続部における接続不良（腐食）を防止する機能を有するように構成されている。さらにレジン７の形成されていない配線基板１ａ上およびレジン７上には、レジン（第２レジン）８が形成されている。このレジン８は、レジン７とは異なる成分から形成されており、主に配線基板１ａの反りを防止する機能を有する。すなわち、レジン８は、配線基板１ａの熱膨張率、ヤング率あるいはポアソン比といった物性値とレジン８の熱膨張率、ヤング率あるいはポアソン比といった物性値が、製品の使用温度領域で合うように構成されている。
本実施の形態１の一つの特徴は、半導体チップおよびボンディングワイヤ６を封止するレジンを一種類のレジンではなく種類の異なる複数のレジンを用いている点にある。すなわち、封止に用いられるレジンには、例えば、配線基板の反りを防止する機能、ボンディングワイヤの変形を抑制する機能あるいは半導体チップとボンディングワイヤとの接続部の接続不良を防止する機能などの機能が要求される。しかし、一種類のレジンでこれらの機能を満足させることは困難である。そこで、本実施の形態１では、封止に一種類のレジンを用いるのではなく、複数の異なるレジンを用いている。これにより、レジンに要求される機能を複数の異なるレジンで分担することができるので、レジンに要求される複数の機能を満足したパッケージ構造を形成することができるのである。
つまり、半導体チップ２およびボンディングワイヤ６を直接覆うレジン７においては、半導体チップ２とボンディングワイヤ６との接続部における腐食を防止する機能を満足するようにする。さらに、レジン７をモールドではなくポッティングで形成することにより、ボンディングワイヤ６の変形を少なくすることができる。一方、レジン８については、配線基板１ａの反りを防止する機能を満足するようにする。このように、一部の機能に特化したレジンを複数用いることにより、レジンに要求される複数の機能を実現できるのである。一部の機能に特化したレジンを複数用いることにより、トレードオフの関係にある機能も両立させることができる。例えば、本実施の形態１では、レジン８が配線基板の反りを防止する機能を有しているので、レジン７においては、配線基板の反りを防止する機能がなくてもよい。このため、レジン７の機能として、ボンディングワイヤの変形を抑制する機能（ポッティング時の粘性を低減する）と半導体チップとボンディングワイヤとの接続部の接続不良を防止する機能とを両立させることができる。
本実施の形態１における半導体装置は上記のように構成されており、以下にその製造方法について図面を参照しながら説明する。
図２に示すように、多数個取り基板１の主面上に半導体チップ２を搭載する。半導体チップ２は接着剤３によって多数個取り基板１に固定される。なお、多数個取り基板１の主面にはボンディングパッド４が形成され、主面と反対側の面にはボールパッド５が形成されている。
続いて、図３に示すように、多数個取り基板１の主面上に形成されたボンディングパッド４と半導体チップ２上のボンディングパッドとを例えば金線よりなるボンディングワイヤ６で接続する。
次に、図４に示すように、半導体チップ２およびボンディングワイヤ６を覆うようにレジン７を形成する。レジン７は、例えばポッティングによって形成される。ポッティングでは、粘性の低い液状のレジン７を半導体チップ２およびボンディングワイヤ６に滴下して封止を行うので、ボンディングワイヤ６に過大な外力が加わらず、ボンディングワイヤ６の変形を抑制することができる。また、レジン７は、半導体チップ２とボンディングワイヤ６との接続部の接続不良（腐食）を防止する機能を有するように構成されている。このレジン７は、配線基板の反りを防止する機能を有さないので、上述したボンディングワイヤ６の変形を防止し、かつ半導体チップ２とボンディングワイヤ６との接続部における腐食を防止することを両立できる。すなわち、配線基板の反りを防止する機能を有するレジンにおいては、粘度の低減と腐食の防止を両立させることは困難であるが、本実施の形態１において、レジン７は配線基板の反りを防止する機能を有さないので、粘度の低減と腐食の防止を両立させることができる。なお、レジン７による封止は、多数個取り基板１上に形成されている半導体チップ２毎に個別に行われる。
続いて、図５に示すように、例えばモールド技術を用いて多数個取り基板１上およびレジン７上にレジン８を形成する。このレジン８は配線基板の反りを防止する機能を有している。つまり、レジン８は、製品の使用温度領域で熱膨張率、ヤング率あるいはポアソン比といった物性値が、多数個取り基板１の物性値と合うように最適化されている。ここで、レジン８の粘度を低減する必要はない。なぜなら、ボンディングワイヤ６は、すでにレジン７によって覆われているため、レジン８がボンディングワイヤ６に接触することはないからである。したがって、レジン８をモールド技術で形成する際、レジン８の粘度が高くてもボンディングワイヤ６を変形させることはない。また、レジン８は、半導体チップ２とボンディングワイヤ６との接続部における腐食を防止する機能も有していなくてもよい。なぜなら、レジン８は、半導体チップ２およびボンディングワイヤ６に接触していないからである。
なお、本実施の形態１では、レジン８を用いて多数個取り基板１を一括して封止する（ＭＡＰ）。このＭＡＰにおいては、多数個取り基板１内の半導体チップ２を個別に封止する場合に比べて封止する面積（注入領域）が大きくなる。通常、ボンディングワイヤ６の変形を防止するためレジン８の粘度を低くする必要がある。特に、ＭＡＰでは、封止に利用するレジン８の注入量が多くなるため、ボンディングワイヤ６の外形変形が生じやすくなる。このため、レジン８の粘度を低くする必要性は増大する。しかし、本実施の形態１では、レジン８で封止する前に、半導体チップ２およびボンディングワイヤ６をレジン７で覆っている。したがって、レジン８の粘度をボンディングワイヤ６の外形を変形させない程度に下げなくてもよい利点がある。
次に、図６に示すように、多数個取り基板１に形成されたボールパッド５上に半田ボールを搭載し、その後、リフローすることにより半田９よりなる端子を形成する。その後、多数個取り基板１をダイシングすることにより、個々の配線基板１ａを形成する（図１参照）。このようにして、ＢＧＡパッケージ形態を有する半導体装置を形成することができる。
本実施の形態１では、レジン７やレジン８のように、特化した機能を有するレジンを複数用いることで、配線基板１ａの反り、ボンディングワイヤ６の変形、半導体チップ２とボンディングワイヤ６との接続部における腐食を同時に解決することができる。それぞれのレジンは要求される機能が絞られているため、開発が比較的容易である。すなわち、一種類のレジンでは達成することが困難な機能を、複数のレジンで分担することにより、各レジンは一部の機能を実現するように構成すればよいため、開発がしやすくなる。これにより、開発現場において、要求されたレジンをタイムリーに開発することができ、かつリソースの負担を軽減できる。一方、生産現場においては、レジンの少量多品種在庫という問題を解決することができる。
（実施の形態２）
前記実施の形態１では、半導体チップ２およびボンディングワイヤ６を覆うようにレジン７を形成し、このレジン７上に異なる種類のレジン８を形成する例について説明した。本実施の形態２では、図７に示すように、半導体チップ２上にだけレジン１０を形成し、このレジン１０および配線基板１ａ上に異なる種類のレジン１１を形成する例について説明する。
図７は、本実施の形態２における半導体装置を示した断面図である。図７において、半導体チップ２上にはレジン１０が形成されている。このレジン１０は例えばポッティングで形成され、かつ半導体チップ２とボンディングパッド６との接続部における腐食を防止する機能を有している。
次に、配線基板１ａおよびレジン１０上には、レジン１１が形成されている。このレジン１１は、例えばモールド技術によって形成される。レジン１１は、ボンディングワイヤ６を覆うように形成されているため、モールド時の粘度は、ボンディングワイヤ６の外形を変形させない程度に低くなっている。また、レジン１１は、配線基板１ａの反りを防止する機能も有している。
このように本実施の形態２でも前記実施の形態１と同様に、一種類のレジンでは達成することが困難な機能を、複数のレジンで分担するので、各レジンは一部の機能を実現するように構成されている。これにより、配線基板１ａの反り、ボンディングワイヤ６の変形、半導体チップ２とボンディングワイヤ６との接続部における腐食を同時に解決することができる。
なお、本実施の形態２における半導体装置の製造方法は前記実施の形態１とほぼ同様である。異なる点は、前記実施の形態１ではレジン７を半導体チップ２およびボンディングワイヤ６を覆うように形成しているのに対し、本実施の形態２では、レジン１０を半導体チップ２上にだけ形成している点である。
前記実施の形態１では、レジン７にボンディングワイヤ６の変形を防止する機能、半導体チップ２とボンディングワイヤ６との接続部における腐食を防止する機能を持たせている一方、レジン８に配線基板１ａの反りを防止する機能を持たせている。これに対し、本実施の形態２では、レジン１０に半導体チップ２とボンディングワイヤ６との接続部における腐食を防止する機能を持たせている一方、レジン１１にボンディングワイヤ６の変形を防止する機能、配線基板１ａの反りを防止する機能を持たせている。
（実施の形態３）
本実施の形態３では、図８に示すように、配線基板１ａ上に反りを防止する部材１２を形成し、この部材１２上および半導体チップ２上を含む配線基板１ａ上にレジン１３を形成する例について説明する。
図８は、本実施の形態３における半導体装置を示した断面図である。図８において、配線基板１ａ上には半導体チップ２が搭載されているとともに、部材１２が形成されている。部材１２は、配線基板１ａの反りを防止するために形成されており、剛性の高い物質から形成されている。このように配線基板１ａ上に部材１２を設けることにより、配線基板１ａが所定の方向に曲がろうとしても、剛性の高い部材１２によって抑制されるため、配線基板１ａの反りを防止することができる。部材１２は、熱膨張率などの物性値を配線基板１ａに合わせることによって配線基板１ａの反りを防止してもよいし、部材１２の剛性を高めて強制的に配線基板１ａの反りを防止するようにしてもよい。
部材１２上および半導体チップ２上を含む配線基板１ａ上には、レジン１３が形成されている。このレジン１３は、ボンディングワイヤ６の変形を防止する機能、半導体チップ２とボンディングワイヤ６との接続部における腐食を防止する機能を有している。配線基板１ａの反りを防止する機能は、部材１２が有しているため、レジン１３は配線基板１ａの反りを防止する機能を有していない。このため、レジン１３として、ボンディングワイヤ６の変形を防止する機能（モールド時の粘性を低減する）、半導体チップ２とボンディングワイヤ６との接続部における腐食を防止する機能を両立させることができる。
このように本実施の形態３でも前記実施の形態１と同様に、一種類のレジンでは達成することが困難な機能を、部材およびレジンで分担するので、レジンは一部の機能を実現するように構成されている。これにより、配線基板１ａの反り、ボンディングワイヤ６の変形、半導体チップ２とボンディングワイヤ６との接続部における腐食を同時に解決することができる。
本実施の形態３における半導体装置の製造方法は前記実施の形態１における半導体装置の製造方法とほぼ同様である。異なる点は、多数個取り基板１上に半導体チップ２を搭載し、この半導体チップ２と多数個取り基板１上のボンディングパッド４とをボンディングワイヤ６で接続した後、多数個取り基板１上に部材１２を形成する点である。部材１２は予め成型しておいた部品を多数個取り基板上に搭載してもよいし、例えばポッティングによりレジンを滴下した後、硬化させて形成してもよい。なお、部材１２は、半導体チップ２を多数個取り基板１上に搭載する前に多数個取り基板１上に形成してもよい。そして、多数個取り基板１上にレジン１３を例えば一括モールド技術（ＭＡＰ）により形成する。そして、半田９よりなる端子を形成した後、ダイシングにより多数個取り基板１を個々の配線基板１ａに分割する。このようにして、本実施の形態３における半導体装置を形成することができる。
（実施の形態４）
本実施の形態４では、図９に示すように、配線基板１ａの全面上にレジン１４を形成し、このレジン１４上にレジン１５を形成する例について説明する。
図９は、本実施の形態４における半導体装置を示した断面図である。図９において、半導体チップ２を搭載した配線基板１ａの全面にはレジン１４が形成されており、このレジン１４上にレジン１５が形成されている。
レジン１４は、ボンディングワイヤ６の変形を防止する機能、半導体チップ２とボンディングワイヤ６との接続部における腐食を防止する機能を有している。ボンディングワイヤ６の変形を防止する方法として、レジン１４をポッティングで形成することが考えられるが、これに限らない。例えば、一括モールド技術（ＭＡＰ）を用いて形成してもよいが、この場合、レジン１４の粘度をボンディングワイヤ６が変形しない程度に下げる必要がある。
レジン１５は、配線基板１ａの反りを防止する機能を有している。すなわち、レジン１５は、配線基板１ａの熱膨張率、ヤング率あるいはポアソン比といった物性値とレジン１５の熱膨張率、ヤング率あるいはポアソン比といった物性値が、製品の使用温度領域で合うように構成して反りを防止してもよいし、レジン１５の剛性を高めて強制的に配線基板１ａの反りを防止するようにしてもよい。
このように本実施の形態４でも前記実施の形態１と同様に、一種類のレジンでは達成することが困難な機能を、複数のレジンで分担するので、各レジンは一部の機能を実現するように構成されている。これにより、配線基板１ａの反り、ボンディングワイヤ６の変形、半導体チップ２とボンディングワイヤ６との接続部における腐食を同時に解決することができる。
本実施の形態４における半導体装置の製造方法は前記実施の形態１における半導体装置の製造方法とほぼ同様である。異なる点は、多数個取り基板１上に半導体チップ２を搭載し、この半導体チップ２と多数個取り基板１上のボンディングパッド４とをボンディングワイヤ６で接続した後、多数個取り基板１の全面にレジン１４を一括モールド技術（ＭＡＰ）で形成する。レジン１４は配線基板１ａの反りを防止する機能を有さなくてもよいので、ボンディングワイヤ６の変形を防止する機能（粘性を下げる）、半導体チップ２とボンディングワイヤ６との接続部における腐食を防止する機能とを有するように構成できる。
続いて、レジン１４上に一括モールド技術を用いてレジン１５を形成する。レジン１５は、配線基板１ａの反りを防止する機能を有するが、その他の機能はレジン１４が有しているのでレジン１５で有する必要はない。したがって、モールド時の粘性が高くても問題とはならない。そして、半田９よりなる端子を形成した後、ダイシングにより多数個取り基板１を個々の配線基板１ａに分割する。このようにして、本実施の形態４における半導体装置を形成することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
前記実施の形態では、一括モールド技術を使用してレジンを形成している場合があるが、この場合、一括モールド技術ではなく、多数個取り基板を構成する個々の配線基板ごとにモールドする個別モールド技術を使用する場合にも本技術を用いることができる。
前記実施の形態では、ＢＧＡパッケージについて説明したがＬＧＡパッケージについても前記実施の形態で説明した技術を適用することができる。さらに、半導体チップと配線基板とをボンディングワイヤで接続するとともに、配線基板の半導体チップ搭載面側だけをモールドする（片面モールドパッケージ）半導体装置についても前記実施の形態で説明した技術を適用することができる。
前記実施の形態ではレジンに要求される機能として代表的な３項目の観点で説明した。実際には、他にも多くの特性を満足させるとともに故障を抑制する必要がある。この場合も、前記実施の形態で説明したように、複数のレジンで機能を分担させることで、全体として要求を満足させることができる。また、前記実施の形態では、２種類の異なるレジンを用いる場合について説明したが、これに限らず、例えば３種類以上のレジンを組み合わせて使用してもよい。
本発明は、半導体装置を製造する製造業に幅広く利用することができる。
本発明の実施の形態１における半導体装置を示した断面図である。 実施の形態１における半導体装置の製造工程を示した断面図である。 図２に続く半導体装置の製造工程を示した断面図である。 図３に続く半導体装置の製造工程を示した断面図である。 図４に続く半導体装置の製造工程を示した断面図である。 図５に続く半導体装置の製造工程を示した断面図である。 実施の形態２における半導体装置を示した断面図である。 実施の形態３における半導体装置を示した断面図である。 実施の形態４における半導体装置を示した断面図である。
符号の説明
１ 多数個取り基板
１ａ 配線基板
２ 半導体チップ
３ 接着剤
４ ボンディングパッド
５ ボールパッド
６ ボンディングワイヤ
７ レジン（第１レジン）
８ レジン（第２レジン）
９ 半田
１０ レジン（第１レジン）
１１ レジン（第２レジン）
１２ 部材
１３ レジン
１４ レジン（第１レジン）
１５ レジン（第２レジン）

Claims (5)

  1. （ａ）配線基板と、
    （ｂ）前記配線基板上に搭載された半導体チップと、
    （ｃ）前記配線基板と前記半導体チップを電気接続するボンディングワイヤと、
    （ｄ）前記半導体チップおよび前記ボンディングワイヤを覆う第１レジンと、
    （ｅ）前記配線基板上および前記第１レジン上に形成された第２レジンとを備え、
    前記第１レジンは、ポッティングで形成され、かつ前記半導体チップと前記ボンディングワイヤとの接続部における接続不良を防止する機能を有し、前記第２レジンは、前記配線基板の反りを防止する機能を有することを特徴とする半導体装置。
  2. （ａ）配線基板と、
    （ｂ）前記配線基板上に搭載された半導体チップと、
    （ｃ）前記配線基板と前記半導体チップを電気接続するボンディングワイヤと、
    （ｄ）前記半導体チップ上にのみ形成された第１レジンと、
    （ｅ）前記配線基板上および前記第１レジン上に形成された第２レジンとを備え、
    前記第１レジンは、ポッティングで形成され、かつ前記半導体チップと前記ボンディングワイヤとの接続部における接続不良を防止する機能を有し、前記第２レジンは、モールドで形成する際の粘度が前記ボンディングワイヤを変形させない程度であり、かつ前記配線基板の反りを防止する機能を有することを特徴とする半導体装置。
  3. （ａ）配線基板と、
    （ｂ）前記配線基板上に搭載された半導体チップと、
    （ｃ）前記配線基板と前記半導体チップを電気接続するボンディングワイヤと、
    （ｄ）前記配線基板上に形成された部材と、
    （ｅ）前記半導体チップ、前記ボンディングワイヤおよび前記部材を覆い、かつ前記配線基板上に形成されたレジンとを備え、
    前記レジンは、モールドで形成する際の粘度が前記ボンディングワイヤを変形させない程度であり、かつ前記半導体チップと前記ボンディングワイヤとの接続部における接続不良を防止する機能を有し、前記部材は、前記配線基板の反りを防止する機能を有することを特徴とする半導体装置。
  4. （ａ）配線基板と、
    （ｂ）前記配線基板上に搭載された半導体チップと、
    （ｃ）前記配線基板と前記半導体チップを電気接続するボンディングワイヤと、
    （ｄ）前記配線基板上に形成された第１レジンと、
    （ｅ）前記第１レジン上に形成された第２レジンとを備え、
    前記第１レジンは、モールドで形成する際の粘度が前記ボンディングワイヤを変形させない程度であり、かつ前記半導体チップと前記ボンディングワイヤとの接続部における接続不良を防止する機能を有し、前記第２レジンは、前記配線基板の反りを防止する機能を有することを特徴とする半導体装置。
  5. （ａ）配線基板上に半導体チップを搭載する工程と、
    （ｂ）前記配線基板と前記半導体チップとをボンディングワイヤを用いて電気接続する工程と、
    （ｃ）前記半導体チップおよび前記ボンディングワイヤを覆うように第１レジンをポッティングで形成する工程と、
    （ｄ）前記配線基板上および前記第１レジン上に第２レジンを形成する工程とを備え、
    前記第１レジンは、前記半導体チップと前記ボンディングワイヤとの接続部における接続不良を防止し、前記第２レジンは、前記配線基板の反りを防止することを特徴とする半導体装置の製造方法。
JP2005103195A 2005-03-31 2005-03-31 半導体装置およびその製造方法 Pending JP2006286829A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005103195A JP2006286829A (ja) 2005-03-31 2005-03-31 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005103195A JP2006286829A (ja) 2005-03-31 2005-03-31 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2006286829A true JP2006286829A (ja) 2006-10-19

Family

ID=37408416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005103195A Pending JP2006286829A (ja) 2005-03-31 2005-03-31 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2006286829A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270454A (ja) * 2007-04-19 2008-11-06 Nec Electronics Corp 半導体装置
EP2365020A1 (en) 2010-03-11 2011-09-14 Nitto Denko Corporation Resin Composition for Electronic Component Encapsulation and Electronic Component Device
US8203222B2 (en) 2008-06-25 2012-06-19 Elpida Memory, Inc. Semiconductor device and method of manufacturing the same
JP2013038410A (ja) * 2011-07-13 2013-02-21 Ajinomoto Co Inc 半導体パッケージ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270454A (ja) * 2007-04-19 2008-11-06 Nec Electronics Corp 半導体装置
US8203222B2 (en) 2008-06-25 2012-06-19 Elpida Memory, Inc. Semiconductor device and method of manufacturing the same
EP2365020A1 (en) 2010-03-11 2011-09-14 Nitto Denko Corporation Resin Composition for Electronic Component Encapsulation and Electronic Component Device
JP2013038410A (ja) * 2011-07-13 2013-02-21 Ajinomoto Co Inc 半導体パッケージ

Similar Documents

Publication Publication Date Title
US8106521B2 (en) Semiconductor device mounted structure with an underfill sealing-bonding resin with voids
US7902650B2 (en) Semiconductor package and method for manufacturing the same
US10424526B2 (en) Chip package structure and manufacturing method thereof
US20110074037A1 (en) Semiconductor device
US8420452B2 (en) Fabrication method of leadframe-based semiconductor package
US20100032822A1 (en) Chip package structure
US20060249852A1 (en) Flip-chip semiconductor device
JP2009212315A (ja) 半導体装置及びその製造方法
CN111627871A (zh) 半导体封装件
US7781682B2 (en) Methods of fabricating multichip packages and structures formed thereby
US9343437B2 (en) Semiconductor package devices
JP4494240B2 (ja) 樹脂封止型半導体装置
US7002246B2 (en) Chip package structure with dual heat sinks
US20110316150A1 (en) Semiconductor package and method for manufacturing semiconductor package
KR102561718B1 (ko) 인터포저 지지 구조 메커니즘을 갖는 집적 회로 패키징 시스템 및 그 제조 방법
EP3067928B1 (en) Semiconductor package assembly with passive device
JP2006286829A (ja) 半導体装置およびその製造方法
JP2008251731A (ja) 半導体装置
JP2012129452A (ja) 半導体装置、半導体パッケージおよび半導体装置の製造方法
US7692290B2 (en) Heat slug and semiconductor package
US20130119540A1 (en) Semiconductor package and method for manufacturing the same
CN101217122A (zh) 集成电路结构的形成方法
US8519522B2 (en) Semiconductor package
KR20060044387A (ko) 반도체 장치
US11670574B2 (en) Semiconductor device