JP2012129452A - 半導体装置、半導体パッケージおよび半導体装置の製造方法 - Google Patents

半導体装置、半導体パッケージおよび半導体装置の製造方法 Download PDF

Info

Publication number
JP2012129452A
JP2012129452A JP2010281638A JP2010281638A JP2012129452A JP 2012129452 A JP2012129452 A JP 2012129452A JP 2010281638 A JP2010281638 A JP 2010281638A JP 2010281638 A JP2010281638 A JP 2010281638A JP 2012129452 A JP2012129452 A JP 2012129452A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor
semiconductor device
wiring
surface side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010281638A
Other languages
English (en)
Inventor
Takeshi Watabe
部 武 志 渡
Takashi Imoto
本 孝 志 井
Yuji Karakane
金 祐 次 唐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010281638A priority Critical patent/JP2012129452A/ja
Priority to TW100133019A priority patent/TW201246474A/zh
Priority to CN201110275351XA priority patent/CN102543934A/zh
Priority to US13/235,408 priority patent/US20120153471A1/en
Publication of JP2012129452A publication Critical patent/JP2012129452A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

【課題】安価に製造でき、積層し易く、信頼性の高い半導体装置を提供する。また、このような半導体装置を複数積層した半導体パッケージを提供する。
【解決手段】半導体装置は、配線を含む基板を備える。少なくとも１つの第１面側半導体チップが、その基板の第１面上に搭載され、配線と電気的に接続されている。第１面側金属ボールは、基板の第１面上に設けられ、配線を介して第１面側半導体チップと電気的に接続されている。第１面側樹脂は、基板の第１面上の配線、第１面側半導体チップおよび第１面側金属ボールを封止する。第１面側金属ボールの頂部は、第１面側樹脂の表面から突出して露出している。
【選択図】図１

Description

本発明の実施形態は、半導体装置、半導体パッケージおよび半導体装置の製造方法に関する。
従来から半導体装置の実装面積を低減させるためにＰｏＰ（Package on Package）技術が用いられている。ＰｏＰは、半導体チップを樹脂で封止した複数の半導体装置（サブパッケージ）を配線基板上に積層することによって形成される。
半導体装置は、樹脂封止されていない裏面においてはんだボールを有し、そのはんだボールによって他の半導体装置と電気的に接続される。この場合、積層された複数の半導体装置のうち上側の半導体装置のはんだボールが下側の半導体装置と接続するために、下側の半導体装置の表面の一部は、樹脂で封止されていない。従って、従来のＰｏＰでは、上側の半導体装置および下側の半導体装置の各パッケージの形状は必然的に異なっていた。
パッケージの形状が異なると、積層される複数の半導体装置のそれぞれに対して専用の樹脂封止用金型が必要になる。この場合、金型の作成費用が高くなる。また、積層された複数の半導体装置がそれぞれ異なるパッケージを有するため、それぞれを区別してパッケージする必要があった。
さらに、異なるパッケージを有する半導体装置は、反りの度合いおよび反り方向が異なる。このため、パッケージの異なる複数の半導体装置を積層するためには、各半導体装置の反り方向および反りの度合いを合せることが困難であった。半導体装置の厚みが薄くなると、複数の半導体装置の反りの度合いおよび反り方向を合せることはさらに困難になる。
多数の半導体装置を多段積層した場合に、各半導体装置のパッケージが異なると、ＰｏＰの組立工期（Turn Around Time）が長くなる。尚且つ、１つの半導体装置の不良によって、その半導体装置を含むＰｏＰ構造全体が不良となる可能性もある。これは、コスト高、低歩留まり、低信頼性の原因となる。
特開２００６−６６５２１号公報 特開平８−２９３５１０号公報
安価に製造でき、積層し易く、信頼性の高い半導体装置を提供する。また、このような半導体装置を複数積層した半導体パッケージを提供する。
本実施形態による半導体装置は、配線を含む基板を備える。少なくとも１つの第１面側半導体チップが、その基板の第１面上に搭載され、配線と電気的に接続されている。第１面側金属ボールは、基板の第１面上に設けられ、配線を介して第１面側半導体チップと電気的に接続されている。第１面側樹脂は、基板の第１面上の配線、第１面側半導体チップおよび第１面側金属ボールを封止する。第１面側金属ボールの頂部は、第１面側樹脂の表面から突出して露出している。
第１の実施形態による半導体装置および半導体パッケージ１の構造を示す断面図。 第１の実施形態による半導体装置２０ａの製造方法を示す断面図。 封止工程をより詳細に示す説明図。 封止工程をより詳細に示す説明図。 第１の実施形態による半導体パッケージ１の製造方法を示す断面図。 第１の実施形態による半導体パッケージ１の構造を示す断面図。 第２の実施形態による半導体装置および半導体パッケージ２の構成を示す断面図。 第２の実施形態による半導体パッケージ２の製造方法を示す断面図。 第２の実施形態による半導体パッケージ２の構造を示す断面図。 第３の実施形態による半導体装置２３ａ、２３ｂおよび半導体パッケージ３の構成を示す断面図。 第３の実施形態による半導体装置２３ａの製造方法を示す断面図。 第３の実施形態による半導体パッケージ３の製造方法を示す断面図。 第３の実施形態による半導体パッケージ３の構造を示す断面図。
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。
（第１の実施形態）
図１は、第１の実施形態に従ったＰｏＰ構造を有する半導体パッケージ１の構造を示す断面図である。本実施形態による半導体パッケージ１は、配線基板１０と、半導体装置２０ａ、２０ｂとを備えている。尚、図１において、半導体パッケージ１は、２つの半導体装置２０ａ、２０ｂのみ積層しているが、３つ以上の半導体装置を積層してもよい。また説明の便宜上、半導体装置においては半導体チップ搭載面側を表面（上側）、半導体パッケージにおいては半導体装置搭載面側を表面（上側）として説明するが、説明において示した方向（上下左右表裏など）は、前述の表面（上側）を基準とした相対的方向であって、重力加速度方向を基準とした絶対的方向とは異なる場合がある。
第２の基板としての配線基板１０は、その表面に所望のパターンに形成された導電性の配線（図示せず）を有し、その裏面にははんだボール３０を有する。配線基板１０は、いわゆる、プリント基板でよく、例えば、ガラスエポキシ等の絶縁層を有する。
半導体装置２０ａ、２０ｂは、配線基板１０上に積層されている。半導体装置２０ａは、はんだボール６０ａによって配線基板１０のいずれかの配線に電気的に接続されている。半導体装置２０ｂは、はんだボール６０ｂによって半導体装置２０ａの裏面の配線またはバンプに電気的に接続されている。
半導体装置２０ａと２０ｂとは、同じパッケージ構造を有するので、半導体装置２０ａのみの構造を説明し、半導体装置２０ｂの説明は省略する。尚、半導体装置２０ａと２０ｂとに含まれている半導体チップ５０は、互いに異なるものであっても構わない。
半導体装置２０ａは、第１の基板としての基板４０と、複数の半導体チップ５０と、はんだボール６０ａと、金線７０と、封止樹脂８０とを備えている。基板４０は、第２の基板としての配線基板１０よりも薄く、例えば、ガラスエポキシ樹脂等の絶縁材料から成る。基板４０は、半導体チップ５０を搭載する表面に導電性の配線を備えている。また、基板４０の裏面にも、導電性の配線またはバンプが形成されている。この配線またはバンプは、基板４０の表面のいずれかの配線と電気的に接続されている。
複数の半導体チップ５０は、基板４０の表面上に積載されており、金線７０を介して基板４０の配線のいずれかの箇所と電気的に接続されている。半導体チップ５０は、半導体基板上に任意の集積回路が形成された半導体チップでよい。例えば、半導体チップ５０は、ＮＡＮＤ型フラッシュメモリチップでもよい。
金属ボールとしてのはんだボール６０ａは、基板４０の表面上に形成され、基板４０の配線および金線７０を介して半導体チップ５０のいずれかと電気的に接続されている。６０ａおよび６０ｂの材料は、はんだである必要は必ずしもなく、導電性の金属ボールであればよい。
封止樹脂８０は、基板４０の表面上の配線、金線７０、複数の半導体チップ５０および金属ボール６０ａを封止し、これらを保護している。
はんだボール６０ａは、基板４０と接している頂部６１とは反対側の頂部６２において封止樹脂８０の表面から露出しており、かつ、封止樹脂８０の表面から突出している。即ち、基板４０から見て、はんだボール６０ａの頂部６２は、封止樹脂８０の表面８１よりも離れた位置にある。尚、はんだボール６０ｂは、６０ａと同じ構成でよい。
次に、半導体装置２０ａの製造方法を説明する。
図２（Ａ）〜図２（Ｃ）は、第１の実施形態による半導体装置２０ａの製造方法を示す断面図である。半導体装置２０ｂの製造方法は、半導体装置２０ａと同様であるので、その説明を省略する。尚、図２（Ａ）〜図２（Ｃ）では、１つの半導体装置２０ａのみの断面を示しているが、実際には、複数の半導体装置２０ａが基板４０によって連続して繋がった状態で形成される。
まず、図２（Ａ）に示すように、基板４０を準備する。基板４０は、上述の通りガラスエポキシ等の絶縁層を有し、表面および／または裏面に導電性の配線が形成されている。基板４０の表面の配線のいずれかに接触するようにはんだボール６０ａが基板４０上に形成される。
次に、図２（Ｂ）に示すように、基板４０の表面上に単数または複数の半導体チップ５０を搭載し、金線７０によって、半導体チップ５０のパッドと基板４０の配線とを電気的に接続する。ここで、半導体チップ５０は、はんだボール６０ａが形成された基板４０の面(表面)と同一面に搭載されている。複数の半導体チップ５０の構造および機能は、同一でもよく、あるいは、互いに相違していてもよい。金線７０は、低抵抗の金属線であればよく、特に限定はしない。
次に、図２（Ｃ）に示すように、基板４０の表面に搭載された半導体チップ５０、金線７０およびはんだボール６０ａを樹脂８０で封止する。このとき、複数の半導体チップ５０の全部および金線７０の全体を樹脂８０で封止しつつ、はんだボール６０ａの頂部６２を露出させる。
図２（Ｂ）に示す工程において、はんだボール６０ａの頂部６２は、複数の半導体チップ５０のうち最も上に搭載された半導体チップ５０の上面５２よりも高い位置にある必要がある。換言すると、はんだボール６０ａの頂部６２は、複数の半導体チップ５０のうち最も上に搭載された半導体チップ５０の上面５２よりも基板４０から離れている。これにより、図２（Ｃ）に示す封止工程において、複数の半導体チップ５０の全部および金線７０の全体を樹脂８０で封止しつつ、はんだボール６０ａの頂部６２を露出させることができる。
図３および図４は、図２（Ｃ）を参照して説明した封止工程をより詳細に示す説明図である。図４は、図３の破線枠Ｂ１を拡大した図である。図３には、モールド成型装置において半導体チップ５０、金線７０およびはんだボール６０ａが樹脂封止される様子を示している。モールド成型装置は、基体１００と、板バネ１１０と、モールドキャビティ１２０と、上型１３０と、側部１５０とを備えている。
板バネ１１０は、基体１００上に設けられており、モールドキャビティ１２０を弾性的に支持している。モールドキャビティ１２０および上型１３０は、それらの間に基板４０、半導体チップ１５０、金線７０、はんだボール６０ａを挟み、溶融した封止樹脂８０で半導体チップ１５０、金線７０、はんだボール６０ａを封止する。このとき、上型１３０は、基板４０を吸着した状態で、モールドキャビティ１２０へ向かって下降し、側部１５０を押し下げながら、モールドキャビティ１２０上で溶融された封止樹脂８０へ基板４０、導体チップ１５０、金線７０、はんだボール６０ａを押しつける。
これにより、モールドキャビティ１２０の金型によって封止樹脂８０は、導体チップ１５０、金線７０、はんだボール６０ａを封止する。
ここで、モールドキャビティ１２０上には離型フィルム１４０が搭載され、離型フィルム１４０上に溶融した封止樹脂８０が載置される。従って、上型１３０がモールドキャビティ１２０へ向かって下降した場合、図４に示すように、はんだボール６０ａが、離型フィルム１４０に押しつけられる。
離型フィルム１４０は、例えば、２５μｍ〜７５μｍの厚みを有する弾性膜であり、はんだボール６０ａが押しつけられたときに、はんだボール６０ａの頂部６２を弾性的に受容する材料で構成されている。具体的には、フッ素樹脂（ＰＴＦＥやＥＴＦＥ等）を主原料とするフィルムが離型フィルム１４０として用いられ得る。このような離型フィルム１４０を用いることによって、成型後、はんだボール６０ａの頂部６２は、樹脂８０の表面８１よりも突出した状態で露出される。例えば、はんだボール６０ａの頂部６２は、樹脂８０の表面８１よりも離型フィルム１４０の厚みの９０％以上（例えば、２２．５μｍ〜７５μｍ）突出する。ただし、はんだボール６０ａが離型フィルム１４０を突き抜けてはならない。
離型フィルム１４０の表面は、鏡面状であってもよく、あるいは、梨地状であってもよい。しかし、はんだボール６０ａの頂部６２を樹脂８０の表面８１よりも明確に突出させるために、離型フィルム１４０の表面は、頂部６２への樹脂バリの発生を抑制するため、表面の凹凸の小さい鏡面状のフィルムであることが好ましい。
さらに、本実施形態では、図２（Ｂ）に示すように、はんだボール６０ａの頂部６２ａは、半導体チップ５０の上面５２よりも基板４０から離れている。よって、成型時に半導体チップ５０は、離型フィルム１４０およびモールドキャビティ１２０に接触せず、ストレスを受けない。
樹脂封止の後、基板４０のダイシングによって、半導体装置２０ａは個別化される。
次に、半導体パッケージ（ＰｏＰ）の組立て方法を説明する。
図５（Ａ）〜図５（Ｃ）は、第１の実施形態による半導体パッケージ（ＰｏＰ）１の製造方法を示す断面図である。図５（Ａ）に示すように、裏面にはんだボール３０を備えた配線基板１０を準備する。
次に、図５（Ｂ）に示すように、個別化された半導体装置２０ａ、２０ｂが配線基板１０の表面上に搭載される。本実施形態による半導体装置２０ａの金属ボール６０ａは、配線基板１０の配線に接触し、半導体装置２０ｂの金属ボール６０ｂは、半導体装置２０ａの裏面の配線に接触している。
半導体装置２０ａのはんだボール６０ａの頂部６２ａは封止樹脂８０の表面８１から突出して露出している。従って、半導体装置２０ａは、封止樹脂８０を配線基板１０に接触させることなく、はんだボール６０ａを配線基板１０の配線に電気的に接続させることができる。半導体装置２０ｂのはんだボール６０ｂの頂部６２ｂも封止樹脂８０の表面８１から突出して露出している。従って、半導体装置２０ｂは、封止樹脂８０を半導体装置２０ａに接触させることなく、はんだボール６０ｂを半導体装置２０ａの裏面の配線に電気的に接続させることができる。図５（Ｂ）に示す他の半導体装置のはんだボールもその下にある半導体装置あるいは配線基板１０の配線に電気的に接続される。
次に、図５（Ｃ）に示すように、配線基板１０を切断（例えばダイシング）することによって、それぞれのＰｏＰ構造が個別化される。これにより、図６に示すようなＰｏＰ構造を有する半導体パッケージ１が完成する。
本実施形態によれば、はんだボール６０ａは、封止樹脂８０が形成される基板４０の面と同一面（表面）に形成されている。そして、はんだボール６０ａは、封止樹脂８０により封止されているものの、その頂部６２が封止樹脂８０の表面から突出し露出している。このような構成により、半導体装置２０ａおよび２０ｂが同一のパッケージ構造を有するにもかかわらず、半導体装置２０ａおよび２０ｂをＰｏＰ構造に積載することができる。
なお、はんだボールが、封止樹脂を設けた基板の面と反対側の面（裏面）に形成されている場合、基板の裏面側にある他の半導体装置は、該はんだボールと電気的な接続を得るために、該はんだボールの位置に封止樹脂を有しない。従って、複数の半導体装置のパッケージの形状は互いに異なってしまう。
これに対し、本実施形態によれば、積層される半導体装置２０ａ、２０ｂのパッケージ構造が同一に形成されているため、半導体装置２０ａ、２０ｂに対して同一の樹脂封止用金型を用いれば済む。このため、半導体装置２０ａ、２０ｂを同一のパッケージ工程で形成することができる。これは、半導体パッケージ１のコスト削減に繋がる。
半導体装置２０ａ、２０ｂの各パッケージ構造が同一であるため、反りの度合いおよび反り方向ほぼ同じ傾向になる。このため、半導体装置２０ａ、２０ｂの反り方向および反りの度合いの差が小さくなる。また、半導体装置２０ａ、２０ｂのパッケージの厚みが薄くなると、半導体装置の反りの度合いが大きくなるが、その場合にも半導体装置２０ａ、２０ｂを積層することが容易になる。その結果、半導体装置２０ａ、２０ｂの製造コストを低減させ、かつ、ＰｏＰ構造全体のサイズを小さくすることができる。半導体装置２０ａ、２０ｂの反り傾向を互いに合せることによって、半導体装置間の接触不良等を抑制することができるので、歩留まりの向上および信頼性の向上にも繋がる。
さらに、図６に示すように多数の半導体装置を多段積層した場合に、各半導体装置のパッケージが同一であれば、半導体パッケージの組立工期が短縮される。
（第２の実施形態）
図７は、第２の実施形態による半導体装置および半導体パッケージ２の構成を示す断面図である。第２の実施形態による半導体装置２１ａ、２１ｂは、基板４０の表面のはんだボール６０ａ、６０ｂだけでなく、その裏面にもはんだボール（バンプ）６５ａ、６５ｂを備えている。また、半導体パッケージ２において、半導体装置２１ａ、２１ｂは、それぞれ裏面側を配線基板１０へ向けて積載されている。即ち、第２の実施形態による半導体パッケージ２の半導体装置は、第１の実施形態による半導体パッケージ１の半導体装置に対して表裏（上下）を逆にして積載されている。
半導体装置２１ａの表面の金属ボール６０ａは、その上に積載された半導体装置２１ｂの裏面の金属ボール６５ｂに接触しており、半導体装置２１ａの裏面の金属ボール６５ａは、配線基板１０の配線に接触している。半導体装置２１ｂの表面側の金属ボール６０ｂは、さらにその上に積載された他の半導体装置（図示せず）の裏面の金属ボールに接触している。即ち、半導体装置２１ａは、はんだボール６５ａによって配線基板１０上の配線と電気的に接続されており、半導体装置２１ｂは、はんだボール６５ｂによって半導体装置２１ａのはんだボール６０ａと電気的に接続されている。
第２の実施形態による半導体装置および半導体パッケージのその他の構成は、第１の実施形態によるそれらの構成と同様でよい。
はんだボール６５ａは、図２（Ｃ）に示すように半導体チップ５０を樹脂８０で封止した後、基板４０の裏面にはんだボール６５ａを印刷または塗布にて形成すればよい。はんだボール６５ｂも、はんだボール６５ａと同様に形成される。第２の実施形態による半導体装置２１ａ、２１ｂの他の製造工程は、第１の実施形態による半導体装置２０ａ、２０ｂの製造工程と同様でよい。
図８（Ａ）〜図８（Ｃ）は、第２の実施形態による半導体パッケージ（ＰｏＰ）２の製造方法を示す断面図である。第２の実施形態では、半導体装置２１ａ、２１ｂのそれぞれは、図５（Ｂ）、図５（Ｃ）の半導体装置と比べ表裏（上下）を逆にして積載されている。第２の実施形態による半導体パッケージ２のその他の製造方法は、第１の実施形態による半導体パッケージ１の製造方法と同じである。図８（Ｃ）において、切断によって半導体パッケージが個別化されると、図９に示すように半導体パッケージ２が完成する。
第２の実施形態による半導体装置２１ａ、２１ｂは、基板４０の表面にはんだボール６０ａ、６０ｂを有し、基板４０の裏面にはんだボール６５ａ、６５ｂを有する。半導体装置２１ｂのはんだボール６０ｂが半導体装置２１ａのはんだボール６０ａに接触することによって、半導体装置２１ａと２１ｂとの間の距離を保ち、半導体装置２１ａおよび２１ｂの封止樹脂８０同士が接触することを確実に防止することができる。さらに、第２の実施形態は、第１の実施形態と同様の効果を有する。
（第３の実施形態）
図１０は、第３の実施形態による半導体装置２３ａ、２３ｂおよび半導体パッケージ３の構成を示す断面図である。配線基板１０およびはんだボール３０の構成は、第１の実施形態のそれらの構成と同様でよい。なお説明の便宜上、半導体装置においては先に半導体チップ搭載する面側を表面（上側）として説明するが、説明において示した方向（上下左右表裏など）は、前述の表面（上側）を基準とした相対的方向であって、重力加速度方向を基準とした絶対的方向とは異なる場合がある。
第３の実施形態による半導体パッケージ３では、第１の半導体装置としての半導体装置２３ａの表面側金属ボール６０ａは、半導体装置２３ａの下にある配線基板１０の配線に接触している。半導体装置２３ａの裏面側金属ボール６７ａは、半導体装置２３ａの上にある半導体装置２３ｂの表面側金属ボール６０ｂに接触している。即ち、半導体装置２３ａは、表面側はんだボール６０ａによって配線基板１０のいずれかの配線に電気的に接続されている。半導体装置２３ｂは、表面側はんだボール６０ｂによって半導体装置２０ａの裏面側はんだボール６７ａに電気的に接続されている。
半導体装置２３ａと２３ｂとは、同じパッケージ構造を有するので、以下、半導体装置２３ａのみの構造を説明し、半導体装置２３ｂの説明は省略する。
第３の実施形態による半導体装置２３ａは、基板４０の両面に半導体チップ５０、５７、金線７０、７７、はんだボール６０ａ、６７ａを備えている。便宜的に、基板４０の表面側に設けられた半導体チップ、金線、はんだボールを、それぞれ表面側半導体チップ５０、表面側金線７０、表面側はんだボール６０ａと呼び、基板４０の裏面側に設けられた半導体チップ、金線、はんだボールを、それぞれ裏面側半導体チップ５７、裏面側金線７７、裏面側はんだボール６７ａと呼ぶ。
半導体装置２３ａは、基板４０と、表面側半導体チップ５０と、表面側はんだボール６０ａと、表面側金線７０と、表面側封止樹脂８０と、裏面側半導体チップ５７と、裏面側はんだボール６７ａと、裏面側金線７７と、裏面側封止樹脂８７とを備えている。基板４０は、半導体チップ５０、５７を搭載する両面に導電性の配線を備えている。
基板４０の表面側の構成は、第１の実施形態による半導体装置の構成と同様でよい。従って、以下、基板４０の裏面側の構成について説明し、その表面側の構成については説明を省略する。
複数の裏面側半導体チップ５７は、基板４０の裏面上に積載されており、裏面側金線７７を介して基板４０の配線のいずれかの箇所と電気的に接続されている。裏面側半導体チップ５７は、半導体基板上に任意の集積回路が形成された半導体チップでよい。例えば、半導体チップ５７は、ＮＡＮＤ型フラッシュメモリチップでもよい。
裏面側金属ボールとしての裏面側はんだボール６７ａは、基板４０の裏面上に形成され、基板４０の配線および裏面側金線７７を介して裏面側半導体チップ５７のいずれかと電気的に接続されている。６７ａおよび６７ｂの材料は、はんだである必要は必ずしもなく、導電性の金属ボールであればよい。
裏面側封止樹脂８７は、基板４０の裏面上の配線、複数の裏面側半導体チップ５７および裏面側金属ボール６７ａを封止し、これらを保護している。
裏面側はんだボール６７ａは、基板４０と接している頂部６８とは反対側の頂部６９において裏面側封止樹脂８７の表面から露出しており、かつ、裏面側封止樹脂８７の表面から突出している。即ち、基板４０から見て、裏面側はんだボール６７ａの頂部６９は、裏面側封止樹脂８７の表面８８よりも離れた位置にある。尚、裏面側はんだボール６７ｂは、６７ａと同じ構成でよい。
次に、半導体装置２３ａの製造方法を説明する。
図１１（Ａ）〜図１１（Ｄ）は、第３の実施形態による半導体装置２３ａの製造方法を示す断面図である。半導体装置２３ｂの製造方法は、半導体装置２３ａと同様であるので、その説明を省略する。尚、図１１（Ａ）〜図１１（Ｃ）では、１つの半導体装置２３ａの断面のみを示しているが、実際には、複数の半導体装置２３ａが基板４０によって連続して繋がった状態で形成される。
まず、図２（Ａ）〜図２（Ｃ）を参照して説明したように、表面側半導体チップ５０、表面側金線７０、表面側はんだボール６０ａ、表面側封止樹脂８０を基板４０の表面に形成する。これにより、図１１（Ａ）に示す断面が得られる。
次に、図１１（Ｂ）に示すように、基板４０の裏面に裏面側はんだボール６７ａを設ける。
次に、図１１（Ｃ）に示すように、基板４０の裏面に裏面側半導体チップ５７を積載し、裏面側金線７７で裏面側半導体チップ５７と基板４０の裏面配線とを電気的に接続する。
次に、図１１（Ｄ）に示すように、基板４０の裏面に搭載された裏面側半導体チップ５７、裏面側金線７７および裏面側はんだボール６７ａを裏面側封止樹脂８７で封止する。このとき、複数の裏面側半導体チップ５７の全部および裏面側金線７７の全体を裏面側封止樹脂８７で封止しつつ、裏面側はんだボール６７ａの頂部６９を露出させる。裏面側封止樹脂８７の成型方法は、図３、図４を参照して説明した封止樹脂８０の成型方法と同様である。図１１（Ｄ）に示す構造をダイシングによって個別化することによって、図１０に示すように、基板４０の両面に半導体チップ（５０、５７）およびはんだボール（６０ａ、６７ａ）を搭載した半導体装置２３ａ、２３ｂがそれぞれ完成する。
次に、半導体パッケージ３の組立て方法を説明する。
図１２（Ａ）〜図１２（Ｃ）は、第３の実施形態による半導体パッケージ（ＰｏＰ）３の製造方法を示す断面図である。図１２（Ａ）に示すように、裏面にはんだボール３０を備えた配線基板１０を準備する。
次に、図１２（Ｂ）に示すように、個別化された半導体装置２３ａ、２３ｂが配線基板１０の表面上に搭載される。半導体装置２３ａの表面側はんだボール６０ａの頂部６２は表面側封止樹脂８０の表面８１から突出して露出している。従って、半導体装置２３ａは、表面側封止樹脂８０を配線基板１０に接触させることなく、表面側はんだボール６０ａを配線基板１０の配線に電気的に接続させることができる。
半導体装置２３ｂのはんだボール６０ｂの頂部６２も封止樹脂８０の表面８１から突出して露出している。従って、半導体装置２３ｂは、表面側封止樹脂８０を半導体装置２３ａに接触させることなく、表面側はんだボール６０ｂを半導体装置２３ａの裏面側ボール６７ａの頂部６９に電気的に接続させることができる。図１２（Ｂ）に示す他の半導体装置の表面側はんだボールもその下にある他の半導体装置の裏面側はんだボールあるいは配線基板１０に電気的に接続され得る。
次に、図１２（Ｃ）に示すように、切断によって、それぞれの半導体パッケージ３が個別化される。これにより、図１３に示すようなＰｏＰ構造を有する半導体パッケージ３が完成する。
第３の実施形態による半導体装置２３ａ（または２３ｂ）は、第１の実施形態による半導体装置２０ａ（または２０ｂ）と同様の構成を基板４０の両面に形成することができる。これにより、第３の実施形態による半導体装置２３ａ、２３ｂは、それぞれより多くの半導体チップ５０、５７を搭載することができる。従って、第３の実施形態による半導体装置２３ａ、２３ｂを用いることによって、半導体パッケージのサイズをさらに小さくすることができる。さらに、第３の実施形態は、第１の実施形態と同様の効果を得ることができる。
１、２、３・・・半導体パッケージ、１０・・・配線基板、２０ａ、２０ｂ、２１ａ、２１ｂ、２３ａ、２３ｂ・・・半導体装置、３０・・・はんだボール、４０・・・基板、５０・・・半導体チップ、６０ａ、６０ｂ・・・表面側はんだボール、６５ａ、６５ｂ・・・はんだボール、６７ａ、６７ｂ・・・裏面側はんだボール、７０、７７・・・金線、８０・・・封止樹脂、１２０・・・モールドキャビティ、１３０・・・上型、１４０・・・離型フィルム

Claims (6)

  1. 配線を含む基板と、
    前記基板の第１面上に搭載され、前記配線と電気的に接続された少なくとも１つの第１面側半導体チップと、
    前記基板の第１面上に設けられ、前記配線を介して前記第１面側半導体チップと電気的に接続された第１面側金属ボールと、
    前記基板の第１面上の配線、前記第１面側半導体チップおよび前記第１面側金属ボールを封止する第１面側樹脂とを備え、
    前記第１面側金属ボールの頂部は、前記第１面側樹脂の表面から突出して露出していることを特徴とする半導体装置。
  2. 前記基板の第２面上に搭載され、前記配線と電気的に接続された少なくとも１つの第２面側半導体チップと、
    前記基板の第２面上に搭載され、前記基板の配線を介して前記第２面側半導体チップと電気的に接続された第２面側金属ボールと、
    前記基板の第２面上の配線、前記第２面側半導体チップおよび前記第２面側金属ボールを封止する第２面側樹脂とを備え、
    前記第２面側金属ボールの頂部は、前記第２面側樹脂の表面から突出して露出していることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１面側金属ボールおよび前記第２面側金属ボールの各頂部は、それぞれ前記第１面側半導体チップおよび前記第２面側半導体チップの各上面よりも前記基板から離れていることを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 前記基板の第２面上に設けられ、前記配線を介して前記第１面側半導体チップと電気的に接続された第２面側金属ボールをさらに備えたことを特徴とする請求項１に記載の半導体装置。
  5. 配線を含む第１の基板と、前記第１の基板に搭載され、前記配線と電気的に接続された複数の半導体チップと、前記第１の基板の前記半導体チップが搭載された面側に搭載され、前記配線を介して前記半導体チップと電気的に接続された金属ボールと、前記第１の基板の前記半導体チップが搭載された面側上の配線、前記半導体チップおよび前記金属ボールを封止する樹脂とを含み、前記金属ボールの頂部が前記樹脂の表面から突出して露出している複数の半導体装置および、
    配線を含み、前記複数の半導体装置を積載した第２の基板を備え、
    前記第２の基板上に積載された前記半導体装置の前記金属ボールは、前記第２の基板の配線または前記半導体装置の上または下に積載された他の半導体装置に接触していることを特徴とする半導体パッケージ。
  6. 配線を含む基板の表面上に金属ボールおよび半導体チップを搭載し、
    前記基板の表面において前記半導体チップを封止樹脂で封止する際に、樹脂封止用の金型上に載置された弾性を有する離型フィルムに前記金属ボールを押しつけることによって、前記金属ボールの頂部を前記封止樹脂から突出させることを具備する半導体装置の製造方法。
JP2010281638A 2010-12-17 2010-12-17 半導体装置、半導体パッケージおよび半導体装置の製造方法 Withdrawn JP2012129452A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010281638A JP2012129452A (ja) 2010-12-17 2010-12-17 半導体装置、半導体パッケージおよび半導体装置の製造方法
TW100133019A TW201246474A (en) 2010-12-17 2011-09-14 Semiconductor device, semiconductor package
CN201110275351XA CN102543934A (zh) 2010-12-17 2011-09-16 半导体装置及半导体封装
US13/235,408 US20120153471A1 (en) 2010-12-17 2011-09-18 Semiconductor device and semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010281638A JP2012129452A (ja) 2010-12-17 2010-12-17 半導体装置、半導体パッケージおよび半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2012129452A true JP2012129452A (ja) 2012-07-05

Family

ID=46233319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010281638A Withdrawn JP2012129452A (ja) 2010-12-17 2010-12-17 半導体装置、半導体パッケージおよび半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20120153471A1 (ja)
JP (1) JP2012129452A (ja)
CN (1) CN102543934A (ja)
TW (1) TW201246474A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016529716A (ja) * 2014-07-07 2016-09-23 インテル アイピー コーポレーション パッケージオンパッケージ積層マイクロ電子構造体
WO2021157269A1 (ja) * 2020-02-05 2021-08-12 株式会社デンソー 電子機器

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015177007A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置の製造方法及び半導体装置
JP6721963B2 (ja) * 2015-10-28 2020-07-15 日東電工株式会社 バンプ根元補強用シート
US20230011439A1 (en) * 2021-07-07 2023-01-12 Western Digital Technologies, Inc. Semiconductor Device Package Die Stacking System and Method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100269540B1 (ko) * 1998-08-28 2000-10-16 윤종용 웨이퍼 상태에서의 칩 스케일 패키지 제조 방법
DE60128656T2 (de) * 2000-02-25 2007-10-04 Ibiden Co., Ltd., Ogaki Mehrschichtige leiterplatte und verfahren zu ihrer herstellung
JP5605222B2 (ja) * 2008-05-09 2014-10-15 国立大学法人九州工業大学 ３次元実装半導体装置及びその製造方法
CN101740551A (zh) * 2008-11-21 2010-06-16 育霈科技股份有限公司 用于半导体元件的叠层晶粒封装结构及其方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016529716A (ja) * 2014-07-07 2016-09-23 インテル アイピー コーポレーション パッケージオンパッケージ積層マイクロ電子構造体
US10211182B2 (en) 2014-07-07 2019-02-19 Intel IP Corporation Package-on-package stacked microelectronic structures
WO2021157269A1 (ja) * 2020-02-05 2021-08-12 株式会社デンソー 電子機器
JP2021125555A (ja) * 2020-02-05 2021-08-30 株式会社デンソー 電子機器
JP7226358B2 (ja) 2020-02-05 2023-02-21 株式会社デンソー 電子機器

Also Published As

Publication number Publication date
TW201246474A (en) 2012-11-16
US20120153471A1 (en) 2012-06-21
CN102543934A (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
US9418968B2 (en) Semiconductor device including semiconductor chips mounted over both surfaces of substrate
JP5341337B2 (ja) 半導体装置及びその製造方法
US20070096287A1 (en) Semiconductor device and a method of manufacturing the same
KR20090050810A (ko) 접합 신뢰성이 향상된 적층형 반도체 패키지
US20110074037A1 (en) Semiconductor device
US11437326B2 (en) Semiconductor package
JP2013131557A (ja) 半導体装置およびその製造方法
JP2010153466A (ja) 配線基板
JP2012129452A (ja) 半導体装置、半導体パッケージおよび半導体装置の製造方法
JP5557439B2 (ja) 半導体装置及びその製造方法
US20090039509A1 (en) Semiconductor device and method of manufacturing the same
US8816480B2 (en) Electronic device packages and methods of manufacturing the same
JP6128993B2 (ja) 積層型半導体装置、プリント回路板、電子機器及び積層型半導体装置の製造方法
JP5547703B2 (ja) 半導体装置の製造方法
US20090321920A1 (en) Semiconductor device and method of manufacturing the same
US20080224284A1 (en) Chip package structure
KR20110138788A (ko) 적층형 반도체 패키지
JP2010272734A (ja) 半導体装置及びその製造方法
JP4889359B2 (ja) 電子装置
US9318354B2 (en) Semiconductor package and fabrication method thereof
CN102751203A (zh) 半导体封装结构及其制作方法
JP4455158B2 (ja) 半導体装置
JP2007142128A (ja) 半導体装置およびその製造方法
JP2005150771A (ja) 配線基板、半導体装置およびパッケージスタック半導体装置
US8399967B2 (en) Package structure

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140304