CN109037164A - 半导体封装结构及其制作方法 - Google Patents

半导体封装结构及其制作方法 Download PDF

Info

Publication number
CN109037164A
CN109037164A CN201710430483.2A CN201710430483A CN109037164A CN 109037164 A CN109037164 A CN 109037164A CN 201710430483 A CN201710430483 A CN 201710430483A CN 109037164 A CN109037164 A CN 109037164A
Authority
CN
China
Prior art keywords
thermal expansion
support plate
chip
encapsulated layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710430483.2A
Other languages
English (en)
Inventor
许诗滨
许哲玮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Persistent Strength Or Power Science And Technology Co Ltd
Phoenix Pioneer Technology Co Ltd
Original Assignee
Persistent Strength Or Power Science And Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Persistent Strength Or Power Science And Technology Co Ltd filed Critical Persistent Strength Or Power Science And Technology Co Ltd
Priority to CN201710430483.2A priority Critical patent/CN109037164A/zh
Publication of CN109037164A publication Critical patent/CN109037164A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种半导体封装结构及其制作方法，其包括载板、芯片、凸块、封装层与热膨胀匹配层。芯片位于载板的上表面上。凸块用以电性连接芯片与载板的内连接端。封装层用以包覆凸块、芯片及载板的上表面。热膨胀匹配层覆盖于封装层的整个上表面，并暴露出封装层的侧面，其中，热膨胀匹配层的热膨胀系数与封装层的热膨胀系数不同，且热膨胀匹配层的边缘与封装层的边缘齐平。借由热膨胀匹配层产生整体平衡效果，而减少板翘问题。

Description

半导体封装结构及其制作方法
技术领域
本发明涉及一种封装结构，且特别是有关于一种利用热膨胀匹配层降低翘曲问题的半导体封装结构及其制作方法。
背景技术
芯片封装主要提供集成电路（IC）保护、散热、电路导通等功能。承载基板（也称载板）是介于集成电路芯片及印刷电路板（printed circuit board，PCB）之间的结构，主要功能为承载芯片，作为载体之用，并以载板线路链接芯片，与印刷电路板之间通过信号链接。随晶圆工艺技术演进，晶圆布线密度、传输速率及降低信号干扰等效能需求提高，使得集成电路芯片封装的技术要求逐渐增加。
封装载板的技术，区分为芯片与载板的连接方式及载板与印刷电路板的连接方式。在芯片与载板的连接方式，主要有打线焊接（wire bound，WB）与覆晶（flip chip，FC）封装。打线焊接是利用导线连接芯片上的电性接点（electric pad）与载板。覆晶封装是将具有凸块接点的芯片反贴覆置于载板上。
图1表示现有覆晶封装结构10，其包括芯片12、载板14、锡球（solder ball）16、封装层18。芯片12置放在载板14上，芯片12包括电性接点20，载板14包括导通层30。芯片12通过本身的电性接点20与锡球16电性连接至载板14的导通层30，借此导通至覆晶封装结构10的下表面，作为覆晶封装结构10的输出/输入引脚。封装层18对覆晶封装结构10提供物理保护、电性保护、污染隔离与水气隔离。之后，覆晶封装结构10可进一步焊接在印刷电路板上（图未示）。
芯片12的热膨胀系数约为2.6百万分之一/摄氏温度（ppm/°C），而封装层18的热膨胀系数约为10ppm/°C至50 ppm/°C。如图2A与图2B所示，在高低温循环测试与高温回焊后冷却时，由于芯片12、载板14与封装层18的热膨胀系数差异（CTE dis-match），覆晶封装结构10会出现内应力，导致载板14翘曲（warpage）。覆晶封装结构10翘曲会使得芯片12与锡球16连接触不良，也会导致后续的印刷电路板无法组装。热膨胀系数的差异使得封装结构承受热应力而弯曲，可能导致焊点断裂，进一步甚至可能发生芯片12破裂，而降低封装结构的可靠度。尤其当芯片封装朝向薄型化与球栅数组封装（ball Grid Array，BGA）技术发展时，解决翘曲问题更是日益重要。
发明内容
因此，本发明的目的在于提供一种具有热膨胀匹配层的半导体封装结构及其制作方法，其可以避免因芯片、载板与封装层的热膨胀系数差异而导致的翘曲问题。此外，本发明的制作方法从基板到芯片封装都以大板面形式（panel type）进行，可提升生产效率、缩短工艺时间。
根据上述目的，本发明提供一种半导体封装结构，其包括载板、芯片、多个凸块、封装层与热膨胀匹配层。载板具有上表面及下表面，其中，在载板的上表面具有多个内连接端，以及在下表面具有多个外连接端。芯片位于载板的上表面上。凸块用以电性连接芯片与载板的内连接端。封装层用以包覆凸块、芯片及载板的上表面。封装层具有上表面与侧面。热膨胀匹配层覆盖于封装层的整个上表面，并暴露出封装层的侧面，其中，热膨胀匹配层的热膨胀系数与封装层的热膨胀系数不同，且热膨胀匹配层的边缘与封装层的边缘齐平。
在本发明的一实施例中，该芯片具有一背面与至少一侧面，封装层包覆凸块、芯片的侧面以及载板的上表面，而热膨胀匹配层覆盖于封装层的整个上表面与芯片的整个背面。
在本发明的另一实施例中，封装层包覆凸块、载板的上表面以及整个芯片。
其中，该封装层与该热膨胀匹配层分别包括一第一型环氧树脂封装材料与一第二型环氧树脂封装材料，该第一型环氧树脂封装材料与该第二型环氧树脂封装材料均包括二氧化硅、环氧树脂、硬化剂与耐燃剂，且该第一型环氧树脂封装材料与该第二型环氧树脂封装材料彼此的成分比例不同。
其中，该热膨胀匹配层包括环氧树脂或聚酰亚胺。
其中，该半导体封装结构还包括多个锡球，设置在该载板的该下表面上，且与这些外连接端电性连接。
其中，该载板的这些外连接端为多个接触点。
根据上述目的，本发明另外提供一种制作半导体封装结构的方法。首先，提供集合载板（panel type substrate）。集合载板具有上表面及下表面。集合载板包括多个内连接端与多个外连接端。内连接端与外连接端分别位于该集合载板的上表面与下表面上。接着，提供多个芯片，在芯片上形成多个凸块。其后，放置芯片在集合载板的上表面上，使凸块电性连接芯片及集合载板的内连接端。之后，形成封装层，以包覆凸块、芯片及集合载板的上表面。封装层具有上表面与侧面。接着，形成热膨胀匹配层，以覆盖于封装层的整个上表面。其中，热膨胀匹配层的热膨胀系数与封装层的热膨胀系数不同。其后，进行切割工艺，用以切割集合载板、热膨胀匹配层与封装层，使各芯片彼此独立，且使热膨胀匹配层的边缘与封装层的边缘齐平。
其中，在形成该热膨胀匹配层之前，还包括利用一化学机械研磨工艺或一研磨工艺来薄化该封装层的一步骤。
其中，薄化该封装层的该步骤用以暴露出部分的该芯片，使后续形成的该热膨胀匹配层覆盖于该封装层的整个上表面与部分的该芯片上。
其中，形成该热膨胀匹配层的该步骤包括一压合工艺或一涂布工艺。
综合上述，本发明借由热膨胀匹配层产生整体平衡效果，而减少板翘问题，进而提高产品合格率。此外，本发明的制作方法从基板到芯片封装都以大板面形式（panel type）进行，因此可批次量产多个半导体封装结构，进一步提升生产效率、缩短工艺时间。
附图说明
图1：现有覆晶封装结构的剖视示意图；
图2A与图2B：现有覆晶封装结构的翘曲问题的剖视示意图；
图3A、图4A、图5A及图7A：表示本发明第一实施例制作半导体封装结构的方法的俯视示意图；
图3B、图4B、图5B及图7B：表示前述第一实施例的制作方法沿着剖面线1-1'的剖视示意图；
图6：表示在图5B显示的结构上再形成多个电性连接组件的剖视示意图；
图8A及图9A：表示本发明第二实施例制作半导体封装结构的方法的俯视示意图；
图8B及图9B：表示前述第二实施例的制作方法沿着剖面线2-2'的剖视示意图；
图10：本发明制作半导体封装结构的方法的流程示意图。
附图标记说明
（现有技术）
10 覆晶封装结构
12 芯片
14 载板
16 锡球
18 封装层
20 电性接点
30 导通层
(本发明)
200 半导体封装结构
110 集合载板
110a 上表面
110b 下表面
111 载板
112 基板
114 内联机
116 内连接端
118 外连接端
120 芯片
120a 主动面
120b 背面
120c 侧面
122 凸块
130 封装层
130a 上表面
130c 侧面
140 热膨胀匹配层
150 电性连接组件
1-1’ 剖面线
2-2’ 剖面线。
具体实施方式
关于本发明的优点与精神可以借由以下发明详述及所附附图得到进一步的了解。本发明较佳实施例的制造及使用详细说明如下。必须了解的是本发明提供了许多可应用的创新概念，在特定的背景技术之下可以做广泛的实施。此特定的实施例仅以特定的方式表示，以制造及使用本发明，但并非限制本发明的范围。
图3A、图4A、图5A及图7A表示本发明第一实施例制作半导体封装结构 100的方法的俯视示意图；图3B、图4B、图5B及图7B表示前述制作方法沿着剖面线1-1'的剖视示意图。如图3A与图3B所示，先提供集合载板110。集合载板110表面定义有上表面110a及下表面110b。集合载板110具有基板112、多个内联机114、多个内连接端116、多个外连接端118。内连接端116与外连接端118分别位于集合载板110的上表面110a与下表面110b上，内联机114电性连接内连接端116与外连接端118。集合载板110可以是单层结构基板，也可以是多层结构基板，层数不限。
如图4A与图4B所示，接着进行芯片连接（die bond）工艺与封装（molding）工艺。详而言之，先提供多个芯片120。各芯片120表面定义有主动面120a、背面120b与侧面120c，在主动面120a上具有多个电性接点（electrical pad，图未示）。接着在芯片120的电性接点上形成多个凸块122。凸块122是电性导通组件，例如为锡球（solder ball）。其后以芯片120的主动面120a朝下的方式，将芯片120置放在集合载板110上，使凸块122电性连接芯片120的电性接点与集合载板110的内连接端116。芯片120可以是半导体芯片、集成电路芯片、发光二极管芯片或其他任何芯片结构。在其他实施例中，在芯片120与集合载板110之间另可包括黏着层（图未示），用以将芯片120固着在集合载板110上。之后，在集合载板110上形成封装层130，以包覆住凸块122、整个芯片120及集合载板110的整个上表面110a。封装层130具有上表面130a。
形成封装层130的步骤可包括将封装胶置入模具中（图未示），加热后通过浇道与浇口，注入已放好芯片与载板的模穴，完成压模程序，接着进行烘烤工艺，以固化封装层130。封装层130包括第一型环氧树脂封装材料（epoxy molding compound，EMC，也称为固态封装材料），第一型环氧树脂封装材料可包括二氧化硅、环氧树脂、硬化剂与耐燃剂。
如图5A与图5B所示，接着，形成热膨胀匹配层140，以覆盖于封装层130的整个上表面130a。其中，热膨胀匹配层140的热膨胀系数与封装层130的热膨胀系数不同。
如果封装结构在不具热膨胀匹配层140时会向下翘曲（封装层130朝向集合载板110的方向弯曲，如图2A所示），则本发明会采用热膨胀系数较封装层130更大的热膨胀匹配层140；反之，如果封装结构在不具热膨胀匹配层140时会向上翘曲（集合载板110朝向封装层130的方向弯曲，如图2B所示），则本发明会采用热膨胀系数较封装层130更小的热膨胀匹配层140。
热膨胀匹配层140可包括第二型环氧树脂封装材料、聚酰亚胺（polyimide），或单纯包括环氧树脂（epoxy）。第二型环氧树脂封装材料可包括二氧化硅、环氧树脂、硬化剂与耐燃剂，并可另外包括其他添加剂。其他添加剂例如为触媒、加速剂、脱膜剂、应力缓和剂与/或着色剂。
第二型环氧树脂封装材料的二氧化硅的成分比例约占68～79%，环氧树脂约占10～15%，硬化剂约占10～15%，耐燃剂约占1%。第一型环氧树脂封装材料与第二型环氧树脂封装材料彼此的成分比例不同，因此两者的热膨胀系数不同。例如，由于二氧化硅的热膨胀系数较低，故增加二氧化硅的成分比例时可以降低环氧树脂封装材料的热膨胀系数。其中，热膨胀匹配层140所使用的环氧树脂例如为甲酚清漆型环氧树脂。聚酰亚胺的热膨胀系数约为28 ppm/°C。
形成热膨胀匹配层140的步骤可包括进行压合（lamination）工艺或涂布（coating）工艺，再进行烘烤工艺，以形成封装体。在烘烤之后，将封装结构的温度降低至室温。
如图6，接着可选择性地在集合载板110的下表面110b上形成多个电性连接组件150，电性连接组件150可电性连接外连接端118，使各半导体封装结构于后续的工艺可进一步连接在印刷电路板上（图未示）。在此，电性连接组件150可以是锡球，即后续形成的半导体封装结构为球栅数组封装。球栅数组封装常用来固定并电性连接芯片120与电路板。球栅数组封装能提供比其他如双列直插封装（Dual in-line package）或四侧引脚扁平封装（Quad Flat Package）容纳更多的接脚，具有更短的平均导线长度，故具备更佳的高速效能。另外，在其他实施例中，电性连接组件150也可以是金、铜等导电凸块。
在其他实施例中，本发明集合载板110的外连接端118即为接触点，而后续形成的半导体封装结构为平面网格数组封装（land grid array，LGA）。平面网格数组封装特点在于其针脚是位于插座上而非集成电路芯片上。平面网格数组封装的芯片120的接触点能直接被连接到印刷电路板上。与传统针脚在集成电路上的封装方式相比，可减少针脚损坏的问题并可增加脚位。
如图7A与图7B所示，其后进行切割工艺，用以切割集合载板110、热膨胀匹配层140与封装层130，使各芯片120彼此独立，以批次完成多个半导体封装结构100，并使热膨胀匹配层140的边缘与封装层130的边缘齐平。切割后的集合载板110成为载板111，承载各别芯片120。通过载板111的扇出（fan out）功能，以确定芯片逻辑闸（logic gate）输出能达到电路板上逻辑闸输入的最大数目。
本发明实施例所制作的半导体封装结构100即如图7B所示，半导体封装结构100包括载板111、芯片120、多个凸块122、封装层130与热膨胀匹配层140。载板111具有上表面110a及下表面110b，其中，载板111的上表面110a具有多个内连接端116，以及下表面110b具有多个外连接端118。芯片120位于载板111的上表面110a上。凸块122用以电性连接芯片120与载板111的内连接端116。封装层130用以包覆凸块122、整个芯片120及载板111的上表面110a。封装层130具有上表面130a与侧面130c。热膨胀匹配层140覆盖于封装层130的整个上表面130a，并暴露出封装层130的侧面130c。其中，热膨胀匹配层140的热膨胀系数与封装层130的热膨胀系数不同，且热膨胀匹配层140的边缘与封装层130的边缘齐平。由于热膨胀匹配层140可以整合封装结构的热膨胀系数差异，产生整体平衡效果，因此可减少板翘问题。
图8A及图9A表示本发明第二实施例制作半导体封装结构200的方法的俯视示意图；图8B及图9B表示前述制作方法沿着剖面线2-2'的剖视示意图；图10为本发明第二实施例制作半导体封装结构的方法的流程示意图。本实施例与第一实施例的不同之处在于，在形成热膨胀匹配层140之前，还包括薄化封装层130的步骤。
如图8A与图8B所示，在形成封装层130的步骤后，且在形成热膨胀匹配层140之前，还包括利用化学机械研磨（chemical mechanical polishing，CMP）工艺或研磨（grinding）工艺来薄化封装层130的步骤。薄化封装层130的步骤可暴露出芯片120的背面120b。此时，封装层130包覆凸块122、芯片120的侧面120c以及集合载板110的上表面110a。在其他实施例中，薄化封装层130的步骤也可不暴露出芯片120的背面120b，而仅是用以减少封装层130的厚度。
如图9A与图9B所示，接着形成热膨胀匹配层140，其后选择性形成电性连接组件150，再进行切割工艺。本实施例的热膨胀匹配层140覆盖于封装层130的整个上表面130a与芯片120的整个背面120b。
热膨胀匹配层140除了提供热应力调整的功能，也可对半导体封装结构200提供物理保护、电性保护、污染隔离与水气隔离。因此，本发明第二实施例可以薄化原有的封装层130，如此不但可薄化半导体封装结构200的整体结构，减少封装层造成的应力影响，且可维持半导体封装结构200的封装保护效果。
本发明借由热膨胀匹配层材料的热膨胀系数产生整体平衡效果，而减少板翘问题，进而提高产品合格率。此外，本发明的制作方法从基板到芯片封装都以大板面形式进行，因此可批次量产多个半导体封装结构，进一步提升生产效率、缩短工艺时间。
以上所述仅为举例，而并非用以限制本发明。任何未脱离本发明的精神与范畴，而对其进行的等效修改或变更，均应包括于前述的权利要求书中。

Claims (11)

1.一种半导体封装结构，其特征在于，包括：
一载板，具有一上表面及一下表面，该载板包括多个内连接端与多个外连接端，这些内连接端与这些外连接端分别位于该载板的该上表面与该下表面上；
一芯片，位于该载板的该上表面上；
多个凸块，用以电性连接该芯片及该载板的这些内连接端；
一封装层，用以包覆这些凸块、该芯片及该载板的该上表面，该封装层具有一上表面与至少一侧面；以及
一热膨胀匹配层，覆盖于该封装层的整个上表面，并暴露出该封装层的该至少一侧面，其中，该热膨胀匹配层的热膨胀系数与该封装层的热膨胀系数不同，且该热膨胀匹配层的边缘与该封装层的边缘齐平。
2.如权利要求1所述的半导体封装结构，其特征在于，该芯片具有一背面与至少一侧面，该封装层包覆这些凸块、该芯片的侧面以及该载板的该上表面，而该热膨胀匹配层覆盖于该封装层的整个上表面与该芯片的整个背面。
3.如权利要求1所述的半导体封装结构，其特征在于，该封装层包覆这些凸块、该载板的该上表面以及整个芯片。
4.如权利要求1所述的半导体封装结构，其特征在于，该封装层与该热膨胀匹配层分别包括一第一型环氧树脂封装材料与一第二型环氧树脂封装材料，该第一型环氧树脂封装材料与该第二型环氧树脂封装材料均包括二氧化硅、环氧树脂、硬化剂与耐燃剂，且该第一型环氧树脂封装材料与该第二型环氧树脂封装材料彼此的成分比例不同。
5.如权利要求1所述的半导体封装结构，其特征在于，该热膨胀匹配层包括环氧树脂或聚酰亚胺。
6.如权利要求1所述的半导体封装结构，其特征在于，还包括多个锡球，设置在该载板的该下表面上，且与这些外连接端电性连接。
7.如权利要求1所述的半导体封装结构，其特征在于，该载板的这些外连接端为多个接触点。
8.一种制作半导体封装结构的方法，其特征在于，包括：
提供一集合载板，该集合载板具有一上表面及一下表面，该集合载板包括多个内连接端与多个外连接端，这些内连接端与这些外连接端分别位于该集合载板的该上表面与该下表面上；
提供多个芯片；
在这些芯片上形成多个凸块；
将这些芯片放置在该集合载板的该上表面上，使这些凸块电性连接这些芯片及该集合载板的这些内连接端；
形成一封装层，以包覆这些凸块、这些芯片及该集合载板的该上表面，该封装层具有一上表面与至少一侧面；
形成一热膨胀匹配层，以覆盖于该封装层的整个上表面，其中，该热膨胀匹配层的热膨胀系数与该封装层的热膨胀系数不同；以及
进行一切割工艺，用以切割该集合载板、该热膨胀匹配层与该封装层，使该热膨胀匹配层的边缘与该封装层的边缘齐平。
9.如权利要求8所述的方法，其特征在于，在形成该热膨胀匹配层之前，还包括利用一化学机械研磨工艺或一研磨工艺来薄化该封装层的一步骤。
10.如权利要求9所述的方法，其特征在于，薄化该封装层的该步骤用以暴露出部分的该芯片，使后续形成的该热膨胀匹配层覆盖于该封装层的整个上表面与部分的该芯片上。
11.如权利要求8所述的方法，其特征在于，形成该热膨胀匹配层的该步骤包括一压合工艺或一涂布工艺。
CN201710430483.2A 2017-06-09 2017-06-09 半导体封装结构及其制作方法 Pending CN109037164A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710430483.2A CN109037164A (zh) 2017-06-09 2017-06-09 半导体封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710430483.2A CN109037164A (zh) 2017-06-09 2017-06-09 半导体封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN109037164A true CN109037164A (zh) 2018-12-18

Family

ID=64628674

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710430483.2A Pending CN109037164A (zh) 2017-06-09 2017-06-09 半导体封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN109037164A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112117203A (zh) * 2019-10-23 2020-12-22 中芯集成电路（宁波）有限公司上海分公司 封装方法及封装结构
CN113054085A (zh) * 2020-04-22 2021-06-29 深圳市聚飞光电股份有限公司 一种led发光件和发光装置
CN113140520A (zh) * 2020-01-19 2021-07-20 江苏长电科技股份有限公司 封装结构及其成型方法
CN113169127A (zh) * 2019-05-15 2021-07-23 华为技术有限公司 一种芯片封装装置及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5300459A (en) * 1989-12-28 1994-04-05 Sanken Electric Co., Ltd. Method for reducing thermal stress in an encapsulated integrated circuit package
US20090321912A1 (en) * 2008-06-25 2009-12-31 Elpida Memory, Inc. Semiconductor device and method of manufacturing the same
US7906860B2 (en) * 2007-10-26 2011-03-15 Infineon Technologies Ag Semiconductor device
US20130119540A1 (en) * 2011-11-16 2013-05-16 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5300459A (en) * 1989-12-28 1994-04-05 Sanken Electric Co., Ltd. Method for reducing thermal stress in an encapsulated integrated circuit package
US7906860B2 (en) * 2007-10-26 2011-03-15 Infineon Technologies Ag Semiconductor device
US20090321912A1 (en) * 2008-06-25 2009-12-31 Elpida Memory, Inc. Semiconductor device and method of manufacturing the same
US20130119540A1 (en) * 2011-11-16 2013-05-16 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and method for manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113169127A (zh) * 2019-05-15 2021-07-23 华为技术有限公司 一种芯片封装装置及其制备方法
CN112117203A (zh) * 2019-10-23 2020-12-22 中芯集成电路（宁波）有限公司上海分公司 封装方法及封装结构
CN113140520A (zh) * 2020-01-19 2021-07-20 江苏长电科技股份有限公司 封装结构及其成型方法
CN113054085A (zh) * 2020-04-22 2021-06-29 深圳市聚飞光电股份有限公司 一种led发光件和发光装置

Similar Documents

Publication Publication Date Title
TWI618206B (zh) 半導體封裝結構及其製作方法
CN103811430B (zh) 层叠封装结构及其形成方法
JP5320611B2 (ja) スタックダイパッケージ
CN110197793A (zh) 一种芯片及封装方法
US20020030261A1 (en) Multi-flip-chip semiconductor assembly
CN109037164A (zh) 半导体封装结构及其制作方法
CN101232004A (zh) 芯片堆叠封装结构
JPH11312712A (ja) 半導体装置及びその製造方法
TW200410380A (en) Leadless semiconductor packaging structure with inverted flip chip and methods of manufacture
JP2017135230A (ja) 半導体装置およびその製造方法
WO2019040384A1 (en) SEMICONDUCTOR DEVICE
US20140141572A1 (en) Semiconductor assemblies with multi-level substrates and associated methods of manufacturing
US9373593B2 (en) Semiconductor device and method of manufacturing the same
TW202141718A (zh) 半導體模組及其製造方法
TW202103271A (zh) 電子封裝件及其製法
JPWO2004030075A1 (ja) 半導体装置の製造方法
CN104112811B (zh) 一种led的封装方法
TWI428997B (zh) 半導體封裝結構及其製作方法
TW200845354A (en) Multi-chip semiconductor device having leads and method for fabricating the same
CN202394967U (zh) 半导体封装构造
CN104701292A (zh) 一种高速ic-qfn封装协同优化设计方法
JP2001007238A (ja) ウエハーレベルの集積回路装置のパッケージ方法
CN220208962U (zh) 一种半导体封装装置
TWI749465B (zh) 積體電路的轉移封裝方法
CN101527292B (zh) 芯片封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181218