CN220208962U - 一种半导体封装装置 - Google Patents
一种半导体封装装置 Download PDFInfo
- Publication number
- CN220208962U CN220208962U CN202321519286.5U CN202321519286U CN220208962U CN 220208962 U CN220208962 U CN 220208962U CN 202321519286 U CN202321519286 U CN 202321519286U CN 220208962 U CN220208962 U CN 220208962U
- Authority
- CN
- China
- Prior art keywords
- electronic element
- electronic component
- semiconductor package
- active surface
- rewiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 238000004806 packaging method and process Methods 0.000 title abstract description 12
- 150000001875 compounds Chemical class 0.000 claims description 3
- 230000017525 heat dissipation Effects 0.000 abstract description 5
- 238000005498 polishing Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 46
- 239000012790 adhesive layer Substances 0.000 description 10
- 239000000758 substrate Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 239000002070 nanowire Substances 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000012778 molding material Substances 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- RNFJDJUURJAICM-UHFFFAOYSA-N 2,2,4,4,6,6-hexaphenoxy-1,3,5-triaza-2$l^{5},4$l^{5},6$l^{5}-triphosphacyclohexa-1,3,5-triene Chemical compound N=1P(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP=1(OC=1C=CC=CC=1)OC1=CC=CC=C1 RNFJDJUURJAICM-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000006096 absorbing agent Substances 0.000 description 2
- 239000002318 adhesion promoter Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000007822 coupling agent Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 239000003063 flame retardant Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- MPDDTAJMJCESGV-CTUHWIOQSA-M (3r,5r)-7-[2-(4-fluorophenyl)-5-[methyl-[(1r)-1-phenylethyl]carbamoyl]-4-propan-2-ylpyrazol-3-yl]-3,5-dihydroxyheptanoate Chemical compound C1([C@@H](C)N(C)C(=O)C2=NN(C(CC[C@@H](O)C[C@@H](O)CC([O-])=O)=C2C(C)C)C=2C=CC(F)=CC=2)=CC=CC=C1 MPDDTAJMJCESGV-CTUHWIOQSA-M 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000004848 polyfunctional curative Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000002516 radical scavenger Substances 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本申请一种半导体封装装置,包括:第一电子元件,具有第一主动面;第二电子元件,具有第二主动面以及与第二主动面相对的第二背面,第二主动面直接键合于第一主动面;重布线层,设置于第二背面的上方;连接结构,设置于重布线层与第二电子元件之间,第一电子元件通过连接结构电连接于重布线层。本申请通过将第二电子元件和重布线层设置于第一电子元件的同一侧,并在第二电子元件的背面和重布线层之间设置连接结构来实现第一电子元件与重布线层的电性连接,可以避免对第一电子元件进行打磨薄化处理,从而有效提升了第一电子元件的刚性;同时也实现了第一电子元件处于半导体封装装置中的最外侧,有效提升了第一电子元件的散热性能。
Description
技术领域
本申请涉及半导体封装技术领域,具体涉及一种半导体封装装置。
背景技术
当今的电子产品已向多功能、高电性及高速运行的方向发展,为配合这一发展方向,半导体制造业积极研发能整合多个芯片或封装件的半导体装置,以便符合电子产品需求。
目前应用混合键合互连(HBI)的半导体封装结构中,第一电子元件与第二电子元件之间完成混合键合后,通过打磨薄第一电子元件,使第一电子元件中的硅通孔(TSV)暴露于第一电子元件的背面并与重布线层(RDL)进行电连接,这种结构会导致第一电子元件厚度较小,从而使第一电子元件的刚性较弱,同时,由于第一电子元件位于第二电子元件与重布线层之间,也不利于第一电子元件的散热。
发明内容
本申请提出了一种半导体封装装置。
第一方面,一种半导体封装装置,包括:第一电子元件,具有第一主动面;第二电子元件,具有第二主动面以及与所述第二主动面相对的第二背面,所述第二主动面直接键合于所述第一主动面;重布线层,设置于所述第二背面的上方;连接结构,设置于所述重布线层与所述第二电子元件之间,所述第一电子元件通过所述连接结构电连接于所述重布线层。
在一些可选的实施方式中,所述连接结构通过黏合层连接于所述第二背面。
在一些可选的实施方式中,所述连接结构包括导电柱。
在一些可选的实施方式中,所述导电柱电连接于所述重布线层的下表面。
在一些可选的实施方式中,所述导电柱的上表面与重布线层的下表面齐平。
在一些可选的实施方式中,还包括模封材,所述模封材封装所述连接结构及所述第二电子元件。
在一些可选的实施方式中,所述模封材的上表面与所述导电柱的上表面保持同一水平高度。
在一些可选的实施方式中,所述连接结构包括中介层。
在一些可选的实施方式中,所述中介层通过金属丝电连接于所述第一电子元件。
在一些可选的实施方式中,所述第一主动面具有位于所述第二电子元件周围的焊盘,所述焊盘通过金属丝电连接于所述中介层。
在一些可选的实施方式中,所述第一电子元件与所述第二电子元件的键合方式为混合键合。
在一些可选的实施方式中,所述重布线层的上表面设置有电连接件,所述电连接件被配置成连接外部装置。
为了解决目前混合键合互连的半导体封装结构中,第一电子元件的刚性较弱且散热不佳的问题,本申请提出一种半导体封装装置。本申请通过将重布线层设置于第二电子元件的背面,并在第二电子元件的背面和重布线层之间设置连接结构,使得第一电子元件可以通过连接结构电连接于重布线层,由于连接结构设置于重布线层与第二电子元件之间,可以避免对第一电子元件进行打磨薄化处理,从而有效提升了第一电子元件的刚性;同时也实现了第一电子元件处于半导体封装装置中的最外侧,有效提升了第一电子元件的散热性能。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述,本申请的其它特征、目的和优点将会变得更明显:
图1是本申请的一种半导体封装装置的一个实施例的截面结构示意图;
图2是图1所示的半导体封装装置的中介层与第一电子元件引线键合前的俯视图;
图3是图1所示的半导体封装装置的中介层与第一电子元件引线键合后的俯视图;
图4是本申请的一种半导体封装装置的另一个实施例的截面结构示意图;
图5-10分别是本申请的一种半导体封装装置的一个实施例的制造流程的示意图。
附图标记/符号说明:
10-第一电子元件,11-第一主动面,12-焊盘;20-第二电子元件,21-第二主动面,22-第二背面,23-黏合层;30-重布线层;40-连接结构,41-导电柱,42-中介层,43-纳米线;50-模封材;60-金属丝;70-电连接件。
具体实施方式
下面结合附图和实施例对说明本申请的具体实施方式,通过本说明书记载的内容本领域技术人员可以轻易了解本申请所解决的技术问题以及所产生的技术效果。可以理解的是,此处所描述的具体实施例仅仅用于解释相关发明,而非对该发明的限定。另外,为了便于描述,附图中仅示出了与有关发明相关的部分。
应容易理解,本申请中的“在...上”、“在...之上”和“在...上面”的含义应该以最广义的方式解释,使得“在...上”不仅意味着“直接在某物上”,而且还意味着包括存在两者之间的中间部件或层的“在某物上”。
此外,为了便于描述,本文中可能使用诸如“在...下面”、“在...之下”、“下部”、“在...之上”、“上部”等空间相对术语来描述一个元件或部件与附图中所示的另一元件或部件的关系。除了在图中描述的方位之外,空间相对术语还意图涵盖装置在使用或操作中的不同方位。设备可以以其他方式定向(旋转90°或以其他定向),并且在本文中使用的空间相对描述语可以被同样地相应地解释。
本文中所使用的术语“层”是指包括具有一定厚度的区域的材料部分。层可以在整个下层或上层结构上延伸,或者可以具有小于下层或上层结构的范围的程度。此外,层可以是均质或不均质连续结构的区域,其厚度小于连续结构的厚度。例如,层可以位于连续结构的顶表面和底表面之间或在其之间的任何一对水平平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。基板(substrate)可以是一层,可以在其中包括一个或多个层,和/或可以在其上、之上和/或之下具有一个或多个层。一层可以包括多层。例如,半导体层可以包括一个或多个掺杂或未掺杂的半导体层,并且可以具有相同或不同的材料。
本文中使用的术语“基板(substrate)”是指在其上添加后续材料层的材料。基板本身可以被图案化。添加到基板顶部的材料可以被图案化或可以保持未图案化。此外,基板可以包括各种各样的半导体材料,诸如硅、碳化硅、氮化镓、锗、砷化镓、磷化铟等。可替选地,基板可以由非导电材料制成,诸如玻璃、塑料或蓝宝石晶片等。进一步可替选地,基板可以具有在其中形成的半导体装置或电路。
需要说明的是,说明书附图中所绘示的结构、比例、大小等,仅用于配合说明书所记载的内容,以供本领域技术人员的了解与阅读,并非用以限定本申请可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本申请所能产生的功效及所能达成的目的下,均应仍落在本申请所揭示的技术内容得能涵盖的范围内。同时,本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语,也仅为便于叙述的明了,而非用以限定本申请可实施的范围,其相对关系的改变或调整,在无实质变更技术内容下,当也视为本申请可实施的范畴。
还需要说明的是,本申请的实施例对应的纵向截面可以为对应前视图方向截面,横向截面可以为对应右视图方向截面,水平截面可以为对应上视图方向截面。
另外,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
参考图1、图2和图3,图1是本申请的一种半导体封装装置的一个实施例的截面结构示意图,图2是图1所示的半导体封装装置的中介层与第一电子元件引线键合前的俯视图,图3是图1所示的半导体封装装置的中介层与第一电子元件引线键合后的俯视图。如图1所示,本申请的半导体封装装置包括第一电子元件10、第二电子元件20、重布线层30及连接结构40。
其中,第一电子元件10具有第一主动面11以及与第一主动面11相对的第一背面(图中未标出)。
第二电子元件20具有第二主动面21以及与第二主动面21相对的第二背面22,第二主动面21直接键合于第一主动面11。
重布线层30设置于第二背面22的上方。
连接结构40设置于重布线层30与第二电子元件20之间,第一电子元件10通过连接结构40电连接于重布线层30。
这里,第一电子元件10及第二电子元件20是电子电路中的基本元素,可以是各种功能、类型的小芯片(chip)或者裸芯片(die)。
这里,重布线层(RDL)30,可以由导电材料和介电材料(Dielectric)组成。需要说明的是,制程上可以采用当前已知或未来开发的重布线层形成技术,本公开对此不做具体限定。重布线层30起着XY平面电气延伸和互联的作用:通过在晶圆表面沉积金属层和相应的介质层,并形成金属布线,对IO端口进行重新布局,将其布局到新的、占位更为宽松的区域,并形成面阵列排布。
这里,第二电子元件20的第二主动面21与第一电子元件10的第一主动面11的键合方式为直接键合,直接键合可以理解成在不使用粘结剂、焊料的情况下直接结合在一起。
在一些可选的实施方式中,第一电子元件10与第二电子元件20的键合方式进一步可以为混合键合。这里,第一电子元件10与第二电子元件20之间采用混合键合(HybridBonding,HBI)的方式进行键合,通过将金属接点镶嵌在介电材料(Dielectric Material)之间,并同时利用热处理接合两种材料,故不会有桥接(Bridging)问题。
在一些可选的实施方式中,连接结构40通过黏合层23连接于第二背面22。
这里,黏合层23可以采用液态或凝胶状的粘合剂(glue),也可以采用胶带(tape),不同类型的黏合层23会影响后续形成的封装的形状。黏合层23可以为绝缘材料,将第二电子元件20与连接结构40绝缘隔离。
在一些可选的实施方式中,如图2所示,连接结构40包括导电柱41及中介层42,导电柱41电连接在中介层42上,中介层42通过黏合层23连接于第二背面22。这里,导电柱41包括但不限于为铜柱。
这里,中介层(interposer)42包括但不限于是由硅和有机材料制成的硅中介层,作为多个芯片和基板之间连接的桥梁。
在一些可选的实施方式中,导电柱41电连接于重布线层30的下表面。
在一些可选的实施方式中,导电柱41的上表面与重布线层30的下表面齐平。
在一些可选的实施方式中,如图3所示,本申请实施例的半导体封装装置还包括金属丝60,中介层42可以通过金属丝60电连接于第一电子元件10。
这里,中介层42与第一电子元件10之间通过金属丝60进行电连接,以实现中介层42与第一电子元件10之间通过引线键合的方式进行键合,引线键合中所使用的金属丝60主要有金丝、铜丝和铝丝等。
在一些可选的实施方式中,第一主动面11具有位于第二电子元件20周围的焊盘12,金属丝60的一端可以连接在焊盘12上,使焊盘12通过金属丝60电连接于中介层42。
在一些可选的实施方式中,还包括模封材50,模封材50封装连接结构40及第二电子元件20。
这里,模封材50可以由各种模封材料(Molding Compound)形成。例如,模封材料可包括环氧树脂(Epoxy resin)、填充物(Filler)、催化剂(Catalyst)、颜料(Pigment)、脱模剂(Release Agent)、阻燃剂(Flame Retardant)、耦合剂(Coupling Agent)、硬化剂(Hardener)、低应力吸收剂(Low Stress Absorber)、粘合促进剂(Adhesion Promoter)、离子捕获剂(Ion Trapping Agent)等。
在一些可选的实施方式中,模封材50的上表面与导电柱41的上表面保持同一水平高度。
在一些可选的实施方式中,重布线层30的上表面设置有电连接件70,电连接件70被配置成连接外部装置。示例性的,电连接件70可以为焊料,形式上可以为焊料球(Solderball)或者焊料凸块(Solder bump)。
本公开实施例的半导体封装装置,由于不需要在第一电子元件10中制作硅通孔(TSV),使第一电子元件10无需进行打磨薄化处理,有效提升了第一电子元件10的刚性。另外,第二电子元件20和重布线层30以及连接结构40均位于第一电子元件10的同一侧,即,第一电子元件10位于整个封装装置的最外侧,使得第一电子元件10的第一背面可以暴露出出来,从而提升了第一电子元件10的散热性能。
参考图4,图4是本申请的一种半导体封装装置的另一个实施例的截面结构示意图。图4所示的半导体封装装置类似于图1所示的半导体封装装置,不同之处在于:
图4所示的半导体封装装置中,连接结构40可以不包括导电柱41(见图1),而是用纳米线43代替。纳米线43可以包括两组,第一组设置在中介层42上且朝向重布线层30,第二组设置在重布线层30上且朝向中介层42,第一组和第二组的纳米线43部分重叠且相互接触连接,以此实现中介层42和重布线层30的电性连接。
纳米线43具有容错率更大的优点,即便中介层42和重布线层30在水平方向上发生尺寸偏移,只要偏移的尺寸在一定范围内,能保证第一组和第二组的纳米线43至少有部分可以相互接触连接,就可以实现中介层42和重布线层30的电性连接,就可以避免电性连接失效。
参考图5-10,图5-10分别是本申请的一种半导体封装装置的一个实施例的制造流程的示意图。
参考图5,提供第一电子元件10和第二电子元件20,将第一电子元件10的第一主动面11与第二电子元件20的第二主动面21通过混合键合的方式进行键合连接,且第一主动面11具有位于第二电子元件20周围的焊盘12。
参考图6,提供连接结构40,在第二电子元件20的第二背面22上设黏合层23,将连接结构40通过黏合层23连接于第二背面22。示例性的,连接结构40包括中介层42及电连接于中介层42的导电柱41,中介层42通过黏合层23连接于第二背面22,导电柱41连接于中介层42的顶部,中介层42的上表面也具有位于导电柱41周围的焊盘12。
参考图7,采用引线键合的方式,将中介层42上的焊盘12与第一主动面11上的焊盘12通过金属丝60进行电连接。
参考图8,进行模封,形成包覆连接结构40及第二电子元件20的模封材50。
参考图9,对模封材50的上表面进行打磨,使导电柱41从模封材50中暴露出来,实现模封材50的上表面与导电柱41的上表面保持同一水平高度。
参考图10,在模封材50和导电柱41上方形成重布线层30,重布线层30的下表面连接于导电柱41。可选的,可以进一步在重布线层30的上表面设置电连接件70,电连接件70被配置成为连接外部的装置。
尽管已参考本申请的特定实施例描述并说明本申请,但这些描述和说明并不限制本申请。所属领域的技术人员可清楚地理解,可进行各种改变,且可在实施例内替代等效元件而不脱离如由所附权利要求书限定的本申请的真实精神和范围。图示可能未必按比例绘制。归因于制造过程中的变量等等,本申请中的技术再现与实际实施之间可能存在区别。可存在未特定说明的本申请的其它实施例。应将说明书和图示视为说明性的,而非限制性的。可作出修改,以使特定情况、材料、物质组成、方法或过程适应于本申请的目标、精神以及范围。所有此些修改都落入在此所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本文中所申请的方法,但应理解,可在不脱离本申请的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此,除非本文中特别指示,否则操作的次序和分组并不限制本申请。
Claims (10)
1.一种半导体封装装置,其特征在于,包括:
第一电子元件,具有第一主动面;
第二电子元件,具有第二主动面以及与所述第二主动面相对的第二背面,所述第二主动面直接键合于所述第一主动面;
重布线层,设置于所述第二背面的上方;
连接结构,设置于所述重布线层与所述第二电子元件之间,所述第一电子元件通过所述连接结构电连接于所述重布线层。
2.根据权利要求1所述的半导体封装装置,其中,所述连接结构包括导电柱。
3.根据权利要求2所述的半导体封装装置,其中,所述导电柱电连接于所述重布线层的下表面。
4.根据权利要求3所述的半导体封装装置,其中,所述导电柱的上表面与重布线层的下表面齐平。
5.根据权利要求2所述的半导体封装装置,其中,还包括模封材,所述模封材封装所述连接结构及所述第二电子元件,所述模封材的上表面与所述导电柱的上表面保持同一水平高度。
6.根据权利要求1所述的半导体封装装置,其中,所述连接结构包括中介层。
7.根据权利要求6所述的半导体封装装置,其中,所述中介层通过金属丝电连接于所述第一电子元件。
8.根据权利要求7所述的半导体封装装置,其中,所述第一主动面具有位于所述第二电子元件周围的焊盘,所述焊盘通过金属丝电连接于所述中介层。
9.根据权利要求1所述的半导体封装装置,其中,所述第一电子元件与所述第二电子元件的键合方式为混合键合。
10.根据权利要求1所述的半导体封装装置,其中,所述重布线层的上表面设置有电连接件,所述电连接件被配置成连接外部装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321519286.5U CN220208962U (zh) | 2023-06-14 | 2023-06-14 | 一种半导体封装装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321519286.5U CN220208962U (zh) | 2023-06-14 | 2023-06-14 | 一种半导体封装装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN220208962U true CN220208962U (zh) | 2023-12-19 |
Family
ID=89146016
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202321519286.5U Active CN220208962U (zh) | 2023-06-14 | 2023-06-14 | 一种半导体封装装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN220208962U (zh) |
-
2023
- 2023-06-14 CN CN202321519286.5U patent/CN220208962U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11387214B2 (en) | Multi-chip modules formed using wafer-level processing of a reconstituted wafer | |
US10643861B2 (en) | Methods for making multi-die package with bridge layer | |
TWI575624B (zh) | 半導體封裝及其製作方法 | |
KR101504820B1 (ko) | 패키지 구조 및 그 형성 방법 | |
US9748216B2 (en) | Apparatus and method for a component package | |
US9293449B2 (en) | Methods and apparatus for package on package devices with reversed stud bump through via interconnections | |
US9847284B2 (en) | Stacked wafer DDR package | |
US20180040587A1 (en) | Vertical Memory Module Enabled by Fan-Out Redistribution Layer | |
WO2021018014A1 (zh) | 一种基于tsv的多芯片的封装结构及其制备方法 | |
TW202220151A (zh) | 電子封裝件及其製法 | |
CN112736031A (zh) | 转接板及其制作方法,半导体器件及其制作方法 | |
TW202245185A (zh) | 電子封裝件及其製法 | |
US11594460B2 (en) | Semiconductor package and method of fabricating the same | |
US11495531B2 (en) | Semiconductor device package and method of manufacturing the same | |
KR100800149B1 (ko) | 스택 패키지 | |
TWI441312B (zh) | 具有打線結構之三維立體晶片堆疊封裝結構 | |
KR101685068B1 (ko) | 시스템 인 패키지 및 이의 제조방법 | |
CN220208962U (zh) | 一种半导体封装装置 | |
CN113410215B (zh) | 半导体封装结构及其制备方法 | |
CN115394768A (zh) | 一种多层高带宽存储器及其制造方法 | |
TWI394240B (zh) | 免用凸塊之覆晶封裝構造及其中介板 | |
TW536764B (en) | Method for multi-chip package and structure thereof | |
TWI760227B (zh) | 電子封裝件及其製法 | |
CN111312677B (zh) | 一种扇出型封装件及其制作方法 | |
CN118073320A (zh) | 封装结构以及封装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |