JP2009158801A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2009158801A
JP2009158801A JP2007337091A JP2007337091A JP2009158801A JP 2009158801 A JP2009158801 A JP 2009158801A JP 2007337091 A JP2007337091 A JP 2007337091A JP 2007337091 A JP2007337091 A JP 2007337091A JP 2009158801 A JP2009158801 A JP 2009158801A
Authority
JP
Japan
Prior art keywords
wiring board
semiconductor
semiconductor device
semiconductor chip
division
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007337091A
Other languages
English (en)
Other versions
JP5543063B2 (ja
Inventor
Mitsuhisa Watabe
光久 渡部
Fumitomo Watanabe
文友 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2007337091A priority Critical patent/JP5543063B2/ja
Priority to US12/314,895 priority patent/US7993975B2/en
Publication of JP2009158801A publication Critical patent/JP2009158801A/ja
Application granted granted Critical
Publication of JP5543063B2 publication Critical patent/JP5543063B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Dicing (AREA)

Abstract


【課題】多様な半導体チップに対しても共用でき、外部端子を高密度に集約させた配線基板を半導体ウエハに接合し、半導体チップを切り出す半導体装置の製造方法を提供することを目的とする。
【解決手段】半導体ウエハ１０を複数の半導体チップ１に分割する際のダイシングライン５９に沿って端子部８を形成する工程と、基板本体７を分割するために設定された切断線９の両側に接続パッド３５と外部端子部３４が配置された分割前配線基板１９を用意し、前記ダイシングライン５９と前記切断線９とを位置合わせし、前記接続パッド３５と前記端子部８とを接続させるように前記分割前配線基板１９を前記半導体ウエハ１０上に接合する工程と、前記切断線９および前記ダイシングライン５９に沿って前記半導体ウエハ１０と前記分割前配線基板１９とをダイシングして、半導体装置１１を形成する工程とを有する半導体装置の製造方法を用いることにより上記課題を解決できる。
【選択図】図５

Description

本発明は、半導体装置の製造方法および半導体装置に関するものである。
近年、半導体装置および半導体装置の製造方法に関する技術は急速に発展しており、様々な技術が開発されている。
たとえば、特許文献１には、半導体装置の新しい構成が開示されている。それは、半導体チップの主面上にエラストマを介してフレキシブル配線基板を配置し、半導体チップの電極パッドと配線基板の開口部に配置された配線のリード部を電気的に接続し、配線基板の他面には外部端子を配し、配線基板の開口部内に配置された半導体チップの電極パッドとリード部を絶縁性樹脂からなる封止体で覆う構成である。
しかしながら、この構成では、半導体チップの電極パッドと配線基板のリードとを配線基板に設けられた開口部で接続するように構成しているので、ランドの位置が電極パッドから遠くなるという問題を生じる。年々、半導体装置の動作速度は高速化されており、ランドまでの配線の引き回し距離が長くなると、動作速度の遅延を生じるおそれを発生させる。
また、この構成では、電極パッドの近傍に開口部が設けられているので外部端子を配置できず、配線基板と半導体チップとの接合領域に配置できる配線基板の外部端子数が少なくなる場合が発生する。
その場合、前記接合領域外に外部端子を配置しなくてはならず、配線基板の面積を大きくする必要が生ずる。配線基板の面積を大きくした場合、半導体装置のパッケージサイズも大型化しなくてはならず、近年の半導体装置の薄型軽量化の流れに適さない。近年、半導体装置で必要とされる外部端子数が増えてきているので、配線基板と半導体チップとの接合領域に配置する配線基板の外部端子数を如何に増やすかがますます課題となってきている。
さらに、配線基板に半導体チップを搭載する構成のため、全ての外部端子が半導体チップの搭載されるエリア内に収まる場合でも、配線基板をチップサイズより大きくしなければならないので、半導体装置のパッケージサイズを大型化しなくてはならず、近年の半導体装置の薄型軽量化の流れに適さない。
さらにまた、先の構成では、配線基板に開口部を設けるので、開口部のために切り落とす無駄なスペースがあり、配線基板のサイズを大きくしなければならない。配線基板のサイズを大きくした場合、配線基板を製造する際の１ショットあたりの取り数が減少し、配線基板のコストを上げてしまう。
さらに、先の構成では、エラストマ（弾性部材）を介して半導体チップを配線基板に搭載するように構成されている。エラストマを介して半導体チップを配線基板に搭載することにより、半導体チップと配線基板の間の熱膨張係数の差による応力は緩和され、２次実装の信頼性は向上される。しかし、エラストマは高価な材料であるため、半導体装置の製造コストが高くなってしまうとともに、エラストマを介して半導体チップを搭載することにより、半導体装置の厚さが厚くなってしまい、薄型軽量化の流れに適さないという問題が発生する。
半導体装置の製造方法に関しては、特許文献２に、素子単位毎に個片化したインターポーザ（配線基板）を、半導体ウエハの良品半導体チップにそれぞれ搭載し、半導体ウエハを半導体チップ毎に切断し、半導体装置を切り出す方法が開示されている。
しかしながら、この方法では、半導体チップと同等サイズの素子単位で個片化した配線基板を、半導体ウエハに隙間無く区画して設けた各半導体チップに搭載し、各半導体チップがその周囲に電極パッドを配置している場合に、隣接する半導体チップに搭載された配線基板同士が接触し、配線基板の搭載位置がズレてしまう場合が発生する。
配線基板の位置ズレが生じた場合には、半導体ウエハを各半導体チップに切断する時の切断精度が悪化することとなり、半導体装置の外形寸法精度が悪化してしまうおそれを生じる。
また、半導体チップと同等サイズの配線基板を搭載する際には、接着材の逃げスペースがなく、隣接する半導体チップに流れ出すおそれも生じる。これにより、隣接する半導体チップに接着剤がはみ出した場合には、隣接する配線基板を正確に搭載することができなくなるとともに、隣接する半導体チップの電極パッドを塞いでしまうおそれも発生する。
また、半導体チップと同等サイズの配線基板を搭載しているため、配線基板と半導体チップとの熱膨張係数の差により生じる応力を緩和することができず、半導体装置の２次実装の信頼性を低下させるおそれを生ずる。さらに、配線基板を搭載させる時に、半導体チップと配線基板との間にボイドを発生し、半導体装置のリフロー時にクラックを発生させてしまうおそれを生ずる。さらにまた、素子単位で配線基板を形成しているため、チップサイズが変わると、配線基板も合わせて変更する必要が生じる。
半導体装置の製造方法の別の一例としては、特許文献３に、半導体ウエハ上に形成された半導体チップに合わせて配線基板を形成し、半導体ウエハに配線基板を一括搭載し、半導体ウエハと配線基板を一括切断する方法が開示されている。
しかしながら、ここで記載された半導体装置も、配線基板に開口部を設けているため、先に記載したのと同様に、ランドの位置が電極パッドから遠くなってしまい、動作速度の遅延を生じるおそれがある。また、外部端子を配線基板の半導体チップの搭載されるエリア外に配置する必要が生じ、半導体装置のパッケージサイズを大型化しなければならない場合が発生する。さらにまた、切り落とす無駄なスペースが多くなるので、配線基板の製造における１ショットあたりの取り数が減少し、配線基板のコストアップを生ずる。
また、半導体ウエハへ配線基板を一括搭載する構成のため、配線基板の一端側でのズレが少しであっても配線基板の反対側では大きなズレとなり、配線基板の位置決めを高精度に行うことが必要となる。
さらにまた、半導体ウエハ単位で配線基板のレイアウトを決定しているため、半導体チップのサイズやレイアウトが変わると、配線基板のサイズやレイアウトを合わせて変更する必要が生じている。
特開平９−２６０５３６号公報 特開２００２−１１０８５６号公報 特開２００６−２１６８２３号公報
本発明は、以上の問題を鑑みてなされたものであり、多様な半導体チップに対しても共用でき、外部端子を高密度に集約させた配線基板を半導体ウエハに接合し、半導体チップを切り出す半導体装置の製造方法および半導体装置を提供することを目的とする。
本発明の半導体装置の製造方法は、半導体回路が形成された半導体ウエハを複数の半導体チップに分割する際のダイシングラインに沿って前記ダイシングラインの両側の前記半導体ウエハ上に端子部を形成する工程と、基板本体、前記基板本体の一面に形成された接続パッドおよび前記基板本体の他面に形成されて前記接続パッドと接続される外部端子部とを具備してなり、前記基板本体を分割するために設定された切断線の両側にそれぞれ前記接続パッドと前記外部端子部が配置された分割前配線基板を用意し、前記ダイシングラインと前記切断線とを位置合わせしつつ、前記接続パッドと前記端子部とを接続させるように、前記分割前配線基板を前記半導体ウエハ上に接合する工程と、前記切断線および前記ダイシングラインに沿って、前記半導体ウエハと前記分割前配線基板とをダイシングして、前記分割前配線基板を分割してなる配線基板が前記半導体チップ上に接合されてなる半導体装置を形成する工程と、を有することを特徴とする。
本発明の半導体装置の製造方法は、前記分割前配線基板を前記半導体チップに接合させる際に、前記半導体回路の良／不良を判断し、良判定された半導体回路を有する半導体チップのみに前記分割前配線基板を接合することを特徴とする。
本発明の半導体装置の製造方法は、前記分割前配線基板を前記半導体チップに接合させる際に、前記半導体回路の良／不良を判断し、不良判定された半導体回路に隣接する、良判定された半導体回路に、前記配線基板を接続する工程を行うことを特徴とする。
本発明の半導体装置の製造方法は、電極パッド上にバンプ電極を形成して前記端子部を形成した後、前記端子部を覆うようにアンダーフィル材を形成し、前記アンダーフィル材を介して、分割前配線基板と前記半導体ウエハとを接合することを特徴とする。
本発明の半導体装置の製造方法は、前記アンダーフィル材を形成する工程が、印刷マスクを用いた印刷工程により行われることを特徴とする。
本発明の半導体装置の製造方法は、前記アンダーフィル材を形成する工程が、塗布工程により行われることを特徴とする。
本発明の半導体装置は、略矩形状とされた半導体チップの一面に配線基板が重ねられ、前記配線基板の切断辺が前記半導体チップのダイシング辺に位置合わせされて配置された半導体装置であって、前記半導体チップの一面には半導体回路が形成されており、前記半導体回路と接続された端子部が前記ダイシング辺に沿って形成されており、前記配線基板は、基板本体、前記基板本体の一面に形成され、前記切断辺に沿って配置された接続パッドおよび前記基板本体の他面に形成されて前記接続パッドと接続される外部端子部とを具備してなり、前記端子部が前記接続パッドに接続されていることを特徴とする。
本発明の半導体装置は、前記外部端子部が、前記配線基板に備えられたランドであることを特徴とする。
本発明の半導体装置は、前記外部端子部が、前記配線基板に備えられたランド上に配置されたボール状端子であることを特徴とする。
本発明の半導体装置は、前記配線基板に、接続部用凹部が設けられ、前記接続部用凹部の内壁面にメッキ膜が形成されていることを特徴とする。
本発明の半導体装置は、前記配線基板が、半導体チップより小さいことを特徴とする。
本発明の半導体装置は、前記配線基板に、ガス抜き用開口部が設けられていることを特徴とする。
本発明の半導体装置は、前記配線基板が、面取りされていることを特徴とする。
本発明の半導体装置は、前記半導体回路を覆うように保護絶縁膜が形成されていることを特徴とする。
本発明の半導体装置は、前記保護絶縁膜の露出面を覆うように保護部材が形成されていることを特徴とする。
本発明の半導体装置は、前記アンダーフィル材が、前記配線基板の接続パッドの周囲のみに形成されていることを特徴とする。
本発明によれば、多様な半導体チップに対しても共用でき、外部端子を高密度に集約させた配線基板を半導体ウエハに接合し、半導体チップを切り出す半導体装置の製造方法および半導体装置を提供することができる。
本発明の半導体装置の製造方法は、ダイシングラインを有する半導体ウエハと切断線を有する分割前配線基板を用いる構成なので、分割前配線基板の切断線を半導体ウエハのダイシングラインに合わせることにより、容易に、半導体チップと分割前配線基板とを接合した半導体装置を形成することができる。
本発明の半導体装置の製造方法は、半導体チップと反対側の面に外部端子部を有する分割前配線基板の半導体チップ側の接続チップを半導体ウエハの端子部に接続させた後、ダイシングにより半導体チップとする構成なので、半導体チップに接合された分割前配線基板の半導体チップと反対側の面に外部端子部を容易に形成することができる。そのため、半導体チップの外形よりはみ出た領域に外部端子を設けなくてもよいので、半導体装置を薄型化および小型化することができる。
本発明の半導体装置の製造方法は、半導体ウエハ上で分割前配線基板をパッケージングさせた後、分割前配線基板と半導体チップとを一括して切断する構成なので、半導体装置を効率的に製造することができる。
本発明の半導体装置は、電極パッドと接続パッドが半導体チップの一面に略垂直な線上に配置され、電極パッドから接続パッドまでの距離が最短とされる構成なので、半導体装置の動作速度の遅延を解消することができ、半導体装置の処理速度を高速化することができる。また、ビアの距離が長い場合に生じやすい半導体装置の電流ノイズを低減することができる。
本発明の半導体装置は、接続パッドから外部端子部までの配線の長さを最短にする構成なので、半導体装置の動作速度の遅延を解消することができ、半導体装置の処理速度を高速化することができる。また、配線の距離が長い場合に生じやすい半導体装置の電流ノイズを低減することができる。
本発明の半導体装置は、ボール状端子からなる外部端子部が２列に並べられて配置され、半導体チップの電極パッドの近傍にボール状端子からなる外部端子部を集約して配置する構成なので、ボール状端子からなる外部端子部を高密度に配置することができる。そのため、半導体装置をより小型化することができ、配線が長い場合に生ずる電流ノイズなどを抑制して、良好な電気信号を伝達させることができる。
以下、本発明を実施するための形態について説明する。しかし、本発明は以下の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
（実施形態１）
＜半導体装置＞
図１、図２は、本発明の実施形態である半導体装置を示す図であって、図１は、平面図であり、図２（ａ）は図１のＡ−Ａ’線における断面図であり、図２（ｂ）は図２（ａ）のＦ部の拡大断面図である。
図１に示すように、本発明の実施形態である半導体装置１１は、略矩形状とされた半導体チップ１の一面１ａに、略矩形状とされた配線基板２０が重ねられ、アンダーフィル材５を介して接合されて概略構成されている。
配線基板２０は、半導体チップ１の対向する２辺に隣接して、その切断辺９’が半導体チップ１のダイシング辺５９’に位置合わせされて配置されている。また、配線基板２０には、切断辺９’に沿って１列に並べられた複数の接続パッド３５が配置されており、切断辺９’と反対側の辺に沿って、接続パッド３５の列に平行にされて、２列のボール状端子３３からなる外部端子部３４が配置されている。また、接続パッド３５と外部端子部３４は、配線３７によって導通が取られている。
配線基板２０は、後述する分割前配線基板１９を切断線９で分割することにより形成される基板である。切断線９で分割されて形成された辺は、切断辺９’とされる。
（半導体チップ）
半導体チップ１は、拡散や露光等の工程を通じて、半導体ウエハ（シリコン（Ｓｉ）基板）の一面に、所定の半導体回路を形成して構成されている（図示略）。所定の半導体回路とは、例えば、マイクロプロセッサ等のような論理回路、または、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄａｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）やＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄａｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等のような記憶回路等である。
また、半導体チップ１の大きさは、特に限定されるものではなく、例えば、１０ｍｍ×１０ｍｍ程度の大きさで形成することができる。
なお、後述するが、半導体チップ１には、半導体回路と接続された電極パッド３０がダイシング辺５９’に沿って形成されている。また、図２（ａ）及び図２（ｂ）に示されるように、電極パッド３０上にバンプ電極３１が形成されて端子部８とされている。
（配線基板）
配線基板２０は、略矩形状の基板本体７に、接合パッド３５と、外部端子部３４とが設けられて構成されている。
配線基板２０の基板本体７は、フレキシブルなテープ基材であることが好ましい。取り扱いが容易であるとともに、半導体装置を軽量薄型化することができるためである。
配線基板２０の基板本体７の材料としては、たとえば、高強度、耐熱性を有し、電気絶縁性も優れたポリイミド樹脂などを挙げることができる。線膨張係数が非常に低く金属に近いため、電子回路の絶縁材料とするときに金属配線との熱膨張によるひずみが生じにくく、高精度で配線加工が可能であるためである。
配線基板２０の大きさは、半導体チップ１より小さくされていることが好ましい。例えば、先に記載の大きさの半導体チップ１に対しては、２ｍｍ×９ｍｍ程度とすることができる。
半導体チップ１より小さい面積の大きさの配線基板２０を用いることにより、熱膨張係数の差による応力を低減することができ、半導体装置１１の２次実装の信頼性を向上させることができる。また、配線基板２０を端子群毎に分割している為、さらに応力を低減でき、半導体装置の２次実装の信頼性をさらに向上できる。
また、このようにすることにより、半導体チップ１の大きさで配線基板２０も配置することができ、リアルチップサイズの半導体装置を実現することができる。
図１に示すように、平面視したときに、配線基板２０の形状は略矩形状とされているが、配線基板２０の形状は特に限定されない。略矩形状のほか、たとえば、略多角形状とすることができる。
配線基板２０は、平面視したときに、その切断辺９’を、半導体チップ１のダイシング辺５９’と位置合わせして配置するが、残りの３辺は、できるだけ半導体チップ１の各辺から離間するように配置することが好ましい。
具体的には、配線基板２０の３辺を半導体チップ１の各辺から５０μｍ以上離間するように配置することが好ましい。配線基板２０の３辺の位置を半導体チップ１の各辺から５０μｍ未満とした場合には、製造工程の取り扱いの際に、配線基板２０が製造装置の一部に引っかかって、配線基板２０の剥がれを引き起こすおそれが生ずる。
また、図１に示すように、配線基板２０には面取り部２０ｄが設けられている。このように、面取り部２０を設けることにより、配線基板２０の引っかかりによる剥がれを抑制することができ、製造工程の取り扱いの際の配線基板２０が製造装置の一部に引っかかって、配線基板２０の剥がれを引き起こすおそれを抑制することができる。
なお、図１および図２では省略しているが、ランド３２や接続パッド３５等の接続部位を除く、配線基板２０の表面２０ａ上には、ソルダーレジストからなる絶縁膜が設けられている。ソルダーレジストの材料としては、例えば、エポキシ系の樹脂などを用いることができる。
図２に示すように、半導体チップ１の一面１ａを覆うように保護絶縁膜３が形成され、半導体チップ１の一面１ａに設けられた半導体回路（図示略）を保護している。このようにすることにより、製造工程などでの取り扱いの際に発生するゴミなどが半導体回路に入り込み電気ショートなどを引き起こすのを抑制し、半導体回路を保護することができる。
図２（ｂ）に示すように、保護絶縁膜３には電極パッド用開口部３ｃを設けられ、電極パッド３０が充填されている。電極パッド３０にはバンプ電極３１が接続され、バンプ電極３１は、接着剤７０を介して、接続パッド３５に接続されている。
配線パッド３５は、配線基板２０の半導体チップと反対側の面２０ａに露出された配線部３５ａと、配線基板２０の半導体チップ側の面２０ｂに露出された配線部３５ｂと、それらを連結するビア３８とから構成され、配線部３５ａと配線部３５ｂとの間の導通が取られている。
図２（ａ）および図２（ｂ）に示すように、半導体チップと反対側の面２０ａの接続部３５ａは、配線３７を介してランド３２に接続され、ランド３２でボール状端子３３に接続されており、ボール状端子３３は外部端子と接続して導通をとることのできる外部端子部３４とされている。
ボール状端子３３からなる外部端子部３４の大きさは、半導体チップ１の大きさなどを考慮して決定される。先に記載の大きさの半導体チップ１に対しては、例えば、０．３ｍｍ径の大きさで、０．５ｍｍピッチで配置することができる。
このような大きさ及びピッチで、ボール状端子３３からなる外部端子部３４を配置することにより、半導体チップ１の電極パッド３０の近傍にボール状端子３３からなる外部端子部３４を集約するように配置することができる。
以上の構成により、半導体チップの電極パッド３０から、配線基板２０の外部端子部３４まで導通を取ることができる。
また、電極パッド３０と接続パッド３５が半導体チップ１の一面１ａに略垂直な線上に配置され、電極パッド３０から接続パッド３５までの長さが最短とされている。また、図１に示すように、ボール状端子３３からなる外部端子部３４は２列に並べられて配置され、半導体チップ１の電極パッド３０の近傍にボール状端子３３からなる外部端子部３４を集約して配置しているので、接続パッド３５から外部端子部３４までの配線３７の長さを最短にすることができる。
このように半導体チップ１の電極パッド３０から配線基板２０の外部端子部３４までの配線距離が最短となるように、電極パッド３０、接続パッド３５、配線３７、ランド３２を配置した場合には、半導体装置１１の動作速度の遅延を解消することができ、半導体装置１１の処理速度を高速化することができる。また、配線３７あるいは貫通孔内配線３８の距離が長い場合に生じやすい半導体装置１１の電流ノイズを低減することができる。
また、図１に示すように、ボール状端子３３からなる外部端子部３４は２列に並べて、格子状に集約して配置した場合には、ボール状端子３３からなる外部端子部３４を高密度に配置することができる。例えば、先に記載した半導体装置１１に対しては、接続部３５ａから２列目のランド３２までの配線３７の長さを０．７５ｍｍ程度とすることができる。
ボール状端子３３からなる外部端子部３４を高密度に集約して配置することにより、半導体装置１１をより小型化することができ、配線距離が長い場合に生ずる電流ノイズなどを抑制して、良好な電気信号を伝達させることができる。
なお、ボール状端子３３の材料としては、例えば、半田ボールなどを用いることができる。また、ボール状端子３３を形成せずに、ランド３２を、外部端子と接続して導通をとることのできる外部端子部３４としてもよい。つまり、ＢＧＡ型の半導体装置だけでなく、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）型の半導体装置としても良い。
また、配線基板２０は、接着剤７０を介して接合パッド３５がバンプ電極３１に接合されるとともに、アンダーフィル材５により半導体チップ１に保持固定されているので、半導体チップ１から容易に外れない構成とされている。
図３は、本発明の実施形態である半導体装置の半導体チップと配線基板との接続形態を示す斜視図であって、図３（ａ）は配線基板の接続パッドの数と、半導体チップの電極パッドの数が同じである場合の接続形態を示す図であり、図３（ｂ）は配線基板の接続パッドの数と、半導体チップの電極パッドの数が異なる場合の接続形態を示す図であり、図３（ｃ）は半導体チップのダイシング辺の長さを、図３（ａ）に示した半導体チップのダイシング辺の長さよりも長くした場合の接続形態を示す図である。
図３（ａ）に示すように、半導体チップ１には、電極パッド３０がダイシング辺５９’に沿って形成されている。また、電極パッド３０上にバンプ電極３１が形成されて端子部８とされている。さらにまた、配線基板２０は、半導体チップ１のダイシング辺５９’に配線基板２０の切断辺９’を位置合わせして半導体チップ１に配置される。
図３に示すように、配線基板２０の接続パッド３５のサイズ、ピッチおよびダイシングラインからの距離は、半導体チップ１、１’、１”に適用可能なように共通化されて設定されている。
そのため、図３（ａ）に示すような半導体チップ１のために設計した配線基板２０を、図３（ｂ）に示すような電極パッドの数や配置が異なる半導体チップ１’や、図３（ｃ）に示すようなチップサイズの異なる半導体チップ１”にも適用することが可能となる。
図３に示すように、電極パッドの数が異なる半導体チップや、その外形の大きさが異なる半導体チップに対しても、同じ配線基板２０を共用することができるので、製品単位で新たに配線基板を形成する必要が無くなり、半導体装置の製造コストを低減することができる。
なお、対向する２辺で電極パッド３０の数が異なる半導体チップには、ダイシングラインを跨いで接続パッド３５の数が異なる配線基板を設計して搭載してもよい。
また、配線基板２０として小さな基板を用いた場合には、ダイシングライン５９を跨いで１個の半導体チップ１に配置する配線基板の数を複数としてもよい。
さらにまた、ダイシングライン５９の直行する部分に４枚の半導体チップ１にまたがるように配線基板を配置して、配線基板が４分割されるようにしてもよい。
図４は、本発明の実施形態である半導体装置を実装基板に配置した場合の一例を示す断面図である。
本発明の実施形態である半導体装置１１は、実装基板４０にボール状端子３３を介して接合されている。
ボール状端子３３は、実装基板４０のランド３２’に接続されている。また、実装基板４０に備えられた別のランド３２”には、受動部品４１が接続されている。受動部品４１は、半導体装置１１の中央の空き領域Ｌに配置されている。中央の空き領域Ｌは、配線基板２０およびボール状端子３３をそれぞれの電極パッド３０の近傍に集約配置したことで形成することができた領域である。このように、中央の空き領域Ｌに、チップコン等の受動部品、ベアチップ、小型電子部品などを搭載できるため、半導体装置１１の実装効率を向上させることができる。これにより、電子装置などからなる実装基板４０の小型化にも寄与することができる。
本発明の実施形態である半導体装置１１は、電極パッド３０と接続パッド３５が半導体チップ１の一面１ａに略垂直な線上に配置され、電極パッド３０から接続パッド３５までの長さが最短とされる構成なので、半導体装置１１の動作速度の遅延を解消することができ、半導体装置１１の処理速度を高速化することができる。また、ビア３８の距離が長い場合に生じやすい半導体装置１１の電流ノイズを低減することができる。
本発明の実施形態である半導体装置１１は、接続パッド３５から外部端子部３４までの配線３７の長さを最短にする構成なので、半導体装置１１の動作速度の遅延を解消することができ、半導体装置１１の処理速度を高速化することができる。また、配線３７の距離が長い場合に生じやすい半導体装置１１の電流ノイズを低減することができる。
本発明の実施形態である半導体装置１１は、ボール状端子３３からなる外部端子部３４が２列に並べられて配置され、半導体チップ１の電極パッド３０の近傍にボール状端子３３からなる外部端子部３４を集約して配置する構成なので、ボール状端子３３からなる外部端子部３４を高密度に配置することができる。また、半導体装置１１をより小型化することができ、配線が長い場合に生ずる電流ノイズなどを抑制して、良好な電気信号を伝達させることができる。
本発明の実施形態である半導体装置１１は、切断辺９’以外の３辺をできるだけ半導体チップ１の各辺から離間するようにして配線基板２０が配置される構成なので、製造工程の取り扱いの際に、配線基板２０が製造装置の一部に引っかかって、配線基板２０の剥がれを引き起こすおそれを抑制することができる。
本発明の実施形態である半導体装置１１は、配線基板２０に面取り部２０ｄが設けられる構成なので、配線基板２０の引っかかりによる剥がれを抑制することができ、製造工程の取り扱いの際の配線基板２０が製造装置の一部に引っかかって、配線基板２０の剥がれを引き起こすおそれを抑制することができる。
本発明の実施形態である半導体装置１１は、半導体チップ１の一面１ａを覆うように保護絶縁膜３を形成する構成なので、製造工程などでの取り扱いの際に発生するゴミなどが半導体回路に入り込み電気ショートなどを引き起こすのを抑制し、半導体回路を保護することができる。
本発明の実施形態である半導体装置１１は、配線基板２０が、半導体チップ１より小さい構成なので、熱膨張係数の差による応力を低減することができ、半導体装置１１の２次実装の信頼性を向上させることができる。また、リアルチップサイズの半導体装置１１を実現することができる。
本発明の実施形態である半導体装置１１は、エラストマを使わず、アンダーフィル材５により半導体チップと配線基板２０を接合する構成なので、半導体装置の製造コストを低減するとともに、半導体装置１１を薄型軽量化することができる。
本発明の実施形態である半導体装置１１は、半導体チップ１より小さい面積の大きさの配線基板２０を用いる構成なので、配線基板２０の製造工程において、１枚の元基板から取り出すことのできる配線基板２０の数を多くすることができ、半導体装置１１の製造コストを低減することができる。
本発明の実施形態である半導体装置１１は、配線基板２０を共用することができる構成なので、電極パッドの数が異なる半導体チップや、その外形の大きさが異なる半導体チップに対しても、製品単位で新たに配線基板を形成する必要が無くなり、半導体装置１１の製造コストを低減することができる。
本発明の実施形態である半導体装置１１は、配線基板２０およびボール状端子３３を半導体チップ１の電極パッド３０の近傍に集約配置する構成なので、半導体チップ１の中央に空き領域Ｌを形成することができ、チップコン等の受動部品、ベアチップ、小型電子部品などを搭載でき、半導体装置１１の実装効率を向上させることができる。これにより、電子装置などからなる実装基板４０の小型化にも寄与することができる。
＜半導体装置の製造方法＞
図５および図６を用いて、本発明の実施形態である半導体装置の製造方法について説明する。
図５は、本発明の実施形態である半導体装置の製造方法の一例を示す工程断面図である。なお、この製造工程は、先に記載した半導体装置１１の製造方法を示すものであり、半導体装置１１で用いた部材と同じ部材については、同じ符号をつけて示している。
さらにまた、図５（ａ）〜図５（ｄ）には、半導体ウエハ１０から複数の半導体チップ１に分離するダイシングライン５９を示されている。
まず、シリコン等からなる基板に複数の半導体回路（図示略）を形成して複数の半導体チップ１を形成した後、各半導体チップ１の周辺に複数の電極パッド３０を形成する。さらに、先に記載した半導体回路を絶縁膜３により覆い保護することにより、複数の半導体チップ１を搭載した半導体ウエハ１０を作製する。
次に、ボンディング装置（図示略）を用いて、電極パッド３０上にバンプ電極３１を形成する。ボンディング装置では、Ａｕ等の材料からなるワイヤを用い、この材料の先端を溶融してボール状にした後、電極パッド３０上に超音波熱圧着して、これを接続する。その後、図５（ａ）に示すように、このワイヤの後端を引きちぎることでバンプ電極３１を形成する。電極パッド２０上にバンプ電極３１が形成されて端子部８とされる。
次に、半導体ウエハ１０上に、分割前配線基板１９を接続させる位置にマスク開口部５２ｃを形成した印刷マスク５２を配置する。その後、図５（ｂ）に示すように、スキージ５０等によりアンダーフィル材５をマスク開口部５２ｃに流し込む。すべてのマスク開口部５２ｃにアンダーフィル材５を流し込んだ後に、印刷マスク５２を取り外す。
次に、半導体チップ１よりも小さい分割前配線基板１９を用意し、これを、吸着コレット５３にセットする。
図５（ｃ）に示すように、吸着コレット５３を動かして、分割前配線基板１９の切断線９をダイシングライン５９に合わせるとともに、分割前配線基板１９の切断線９以外の各辺をダイシングラインから５０μｍ以上離間するように配置する。
次に、吸着コレット５３を押し下げることにより、分割前配線基板１９を、半導体チップ１の電極パッド３０に接合パッド３５を接合させるように、アンダーフィル材５を介して、半導体ウエハ１０に押し付けて固定する。なお、このことにより、アンダーフィル材５は、半導体チップ１よりも小さい分割前配線基板１９の一面全面を接合する大きさで形成するが、分割前配線基板１９の４辺は、半導体チップ１の各辺から離間して配置されるので、隣接する半導体チップ１にアンダーフィル材５がはみ出ないようにすることができる。
なお、分割前配線基板１９は、半導体チップ側の面１９ｂに、切断線９に沿って形成された接続部３５ｂを有するので、切断線９をダイシングライン５９に合わせることにより、容易に、半導体チップ１のバンプ電極３１と分割前配線基板１９の接続部３５ｂとを接合することができる。
さらに、分割前配線基板１９は、半導体チップと反対側の面１９ａに、ビア３８によって接続部３５ｂと連結された別の接続部３５ａと、別の接続部３５ａと配線３７により連結されたランド３２を有する構成なので、先に記載したように接合することにより、半導体チップ１のバンプ電極３１は、半導体チップと反対側の面１９ａのランド３２に導通されることとなる。
次に、図５（ｄ）に示すように、マウントツール５４に半田などからなるボール状端子３３をセットして、これを分割前配線基板１９のランド３２の位置に合わせる。
図５（ｄ）の矢印で示す方向にマウントツール５４を押し下げて、分割前配線基板１９のランド３２にボール状端子３３を搭載した後、これをリフローして外部端子部３４を形成する。
マウント工程はこれに限られるものではないが、たとえば、このようなマウントツール５４を用いて、外部端子部３４を形成する。マウントツール５４には、分割前配線基板１９のランド３２の配置に合わせて複数の吸着孔（図示略）が形成された吸着機構が形成されている。そのため、一つの半導体チップ１に搭載する分割前配線基板１９のランド３２の数および位置に合わせてボール状端子３３を一括して保持した後、ボール状端子３３にフラックスを転写形成して一括搭載することができる。
このようにして、分割前配線基板１９の半導体チップ１の半導体チップと反対側の面１９ａにボール状端子３３からなる外部端子部３４を形成することにより、半導体チップ１の電極パッド３０は、半導体チップと反対側の面１９ａのボール状端子３３からなる外部端子部３４に導通されることとなる。また、半導体チップ１の外形よりはみ出た領域に外部端子を設けなくてもよいので、半導体装置１１を薄型化および小型化することができる。
次に、図５（ｅ）に示すように、ダイシングブレード５５を用いて、半導体ウエハ１０をダイシングライン５９で切断し、半導体チップ１毎に分離する。これにより、半導体チップ１を跨いで搭載された分割前配線基板１９も、切断線９で切断されて配線基板２０となる。また、半導体チップ１の各辺は、ダイシング辺５９’とされ、配線基板２０の切断された辺は切断辺９’となる。
なお、このダイシング工程では、半導体ウエハ１０の裏面をダイシングテープ６１に接着し、ダイシングテープ６１によって半導体ウエハ１０を支持する。そして、半導体ウエハ１０は、ダイシング装置（図示略）のダイシングブレード５５を高速回転させて、縦横にダイシングライン５９を回転研削して半導体チップ１毎に個片化する。
なお、半導体チップ１と分割前配線基板１９とを一括してダイシングする際には、アンダーフィル材５で固着された分割前配線基板１９のほぼ中央に設けた切断線９を切断するので、配線基板２０の剥がれなどを生じさせずに切断することができる。
また、半導体チップ１のみをダイシングする際には、分割前配線基板１９の４辺がダイシングラインから離間されて配置されているので、ダイシングブレード５５が分割前配線基板１９と接触することはなく、ダイシングブレード５５と分割前配線基板１９の接触による配線基板２０の剥がれを抑制することができる。
半導体チップ１の個片化を完了した後、図５（ｆ）に示すように、突き上げ手段５７によりダイシングテープ６１からピックアップすることで、図１及び図２に示すような半導体装置１１を得ることができる。
図６は、半導体ウエハに配線基板を搭載した時点の一例を示す図であって、図５（ｄ）の時点を示す平面図である。
図６に示すように、分割前配線基板１９の切断線９と半導体チップ１のダイシングライン５９を合わせて、ダイシングライン５９を跨ぐようにして、１つの分割前配線基板１９が２つの半導体チップ１上に搭載されている。
半導体チップ１ごとに配線基板２０を配置した場合には、配線基板２０同士が重なる場合が発生するが、このようにすることにより、その様な配線基板２０同士の重なりを抑制することができ、精度良くかつ効率よく配線基板２０を搭載した半導体チップ１を形成することができる。また、半導体ウエハ１０に搭載される分割前配線基板１９の搭載数を少なくすることができるので、製造効率を向上させることができる。
なお、分割前配線基板１９は、接続パッド３５のサイズ、ピッチ、ダイシングラインからの距離を共通化することにより、電極パッド数や配置が異なる半導体チップや、チップサイズの異なる半導体チップなど多様な半導体チップ１に共用して用いることができる。
図６に示すように、半導体ウエハ１０上には、良と判断された半導体回路を有する半導体チップ１のほかに、不良と判断された半導体回路を有する半導体チップ９０が示されており、不良と判断された半導体回路を有する半導体チップ９０の上には、分割前配線基板１９および配線基板２０は配置されていない。
分割前配線基板１９を半導体チップ１に接合させる際には、まず、半導体回路の良／不良を判断し、良と判断された半導体回路を有する半導体チップ１のみに分割前配線基板１９を接合する。
また、その際、不良と判断された半導体回路を有する半導体チップ９０に隣接し、良と判断された半導体回路を有する半導体チップ１には、不良と判断された半導体回路を有する半導体チップ側のダイシングラインに沿って配線基板を接続する。
このようにすることにより、配線基板２０を無駄にすることなく、半導体装置１１の製造コストを低減することができる。
なお、ダイシングライン５９を跨いで配置させる分割前配線基板１９の数は、分割前配線基板１９が重ならないで半導体チップ１に配置できる状態であれば特に限定されず、たとえば、１辺に２枚の分割前配線基板１９を配置してもよい。
また、分割前配線基板１９を配置する位置も、ダイシングライン５９を跨いで配置できる位置であれば特に限定されず、たとえば、直交する２つのダイシングラインの直交する部分に、４つの半導体チップ１に跨るように分割前配線基板１９を配置してもよい。この場合、この分割前配線基板は４つの半導体チップ１に分割される。
また、図６には、接続パッド３５、ランド３２などの大きさ及びレイアウトが、切断線９で対称となるように設計された分割前配線基板１９が示されている。しかし、接続パッド３５、ランド３２などの大きさ及びレイアウトが切断線９で非対称となるように形成してもよい。このような分割前配線基板１９を用いることにより、電極パッドの大きさ、レイアウトが左右非対称となる半導体チップ１に適用することができる。
本発明の実施形態である半導体装置１１の製造方法は、ダイシングライン５９を有する半導体ウエハ１０と切断線９を有する分割前配線基板１９を用いる構成なので、分割前配線基板１９の切断線９を半導体チップ１のダイシングライン５９に合わせることにより、容易に、半導体チップ１と分割前配線基板１９とを接合した半導体装置１１を形成することができる。
本発明の実施形態である半導体装置１１の製造方法は、半導体チップと反対側の面１９ａに外部端子部３４を有する分割前配線基板１９の半導体チップ側の接続チップ３５を半導体ウエハ１０の端子部８に接続させた後、ダイシングにより半導体チップとする構成なので、半導体チップに接合された分割前配線基板１９の半導体チップと反対側の面１９ａに外部端子部３４を容易に形成することができる。半導体チップ１の外形よりはみ出た領域に外部端子を設けなくてもよいので、半導体装置１１を薄型化および小型化することができる。
本発明の実施形態である半導体装置１１の製造方法は、半導体ウエハ１０上で分割前配線基板１９をパッケージングさせた後、分割前配線基板１９と半導体チップ１とを一括して切断する構成なので、半導体装置１１を効率的に製造することができる。
本発明の実施形態である半導体装置１１の製造方法は、隣接する半導体チップ１を跨ぐようにして分割前配線基板１９を搭載する構成なので、半導体チップ１ごとに配線基板２０を配置した場合に生ずる配線基板２０の重なりが起こることがなくなり、精度良くかつ効率よく配線基板２０を搭載した半導体チップ１を形成することができる。また、半導体ウエハ１０に搭載される分割前配線基板１９の搭載数は少なくなるので、製造効率を向上させることができる。
本発明の実施形態である半導体装置１１の製造方法は、多様な形態の半導体チップ１に対しても共用化された分割前配線基板１９を用いることができるので、半導体装置１１の製造コストを低減することができる。
（実施形態２）
図７は、本発明の実施形態である半導体装置の別の一例を示す平面図である。
本発明の実施形態である半導体装置１２は、略矩形状とされた半導体チップ１のダイシング辺５９‘に略台形状の配線基板２２の切断辺９’が位置合わせされて配置されて、概略構成されている。なお、実施形態１と同じ部材については、同じ符号つけて示している。
図８は、半導体ウエハ１０に分割前配線基板２１を搭載した時点の一例を示す平面図である。
図８に示すように、分割前配線基板２１の切断線９と半導体チップ１のダイシングライン５９を位置合わせされて、ダイシングライン５９を跨ぐようにして、１つの分割前配線基板２１が２つの半導体チップ１上に搭載されている。
ダイシングライン５９および切断線９を分割することによって、分割前配線基板２１は配線基板２２とされ、配線基板２２を４枚搭載した半導体チップ１からなる半導体装置１２が形成される。
配線基板２２の形状を略台形形状とすることにより、半導体チップ１に配線基板２２をより高密度に配置することができ、半導体装置１２を小型化することができる。
なお、配線基板２２の形状は、配線基板２２が互いに重ならない構成であればどのような形状でもよい。また。配線基板２２は面取りをして、搭載した配線基板２２が剥がれ難くすることが好ましい。
このような構成でも、実施形態１と同様の構成を有するので、同様の効果を得ることができる。
（実施形態３）
図９〜図１１は、本発明の実施形態である半導体装置のさらに別の一例を示す図であって、図９は平面図であり、図１０は図９のＢ−Ｂ’線における断面図であり、図１１は、図９の要部拡大図である。
本発明の実施形態である半導体装置１３は、略矩形状とされた半導体チップ１の２辺に隣接して、半導体装置１のダイシング辺５９’に配線基板２０の切断辺９’が位置合わせされて、略矩形状の配線基板２４が半導体チップ１に配置されて概略構成されている。なお、実施形態１と同じ部材については、同じ符号つけて示している。
図９〜図１１に示すように、配線基板２４の切断辺９‘側には、略矩形状に開口されたガス抜き用開口部２４ｃが設けられている。
このようにガス抜き用開口部２４ｃを設けることにより、分割用配線基板（図示略）を半導体チップ１に搭載する時にガス抜きを行うことができ、分割用配線基板を搭載した際に発生する半導体チップと配線基板との間のボイドを低減することができる。
また、このようにガス抜き用開口部２４ｃをダイシングライン上に設けることにより、半導体ウエハ１０をダイシングする時に分割用配線基板を切断する部分は連結部２４ｅのみとなるので、ダイシングにより分割用配線基板が剥がれるリスクを低減することができる。
また、図１１に示すように、配線基板２４の端部２４ｆにガス抜き用開口部２４ｃを配置できるので、この連結部２４ｅを、端部２４ｆに配置することなく、配線基板２４を剥がれ難くすることができる。
このような実施形態においても、実施形態１と同様の効果を得ることができる。
本発明の実施形態である半導体装置１３は、分割用配線基板にガス抜き用開口部２４ｃを設ける構成なので、分割用配線基板（図示略）を半導体チップ１に搭載する時にガス抜きを行うことができ、分割用配線基板を搭載した際に発生する半導体チップと配線基板との間のボイドを低減することができる。
本発明の実施形態である半導体装置１３は、分割用配線基板にガス抜き用開口部２４ｃを設ける構成なので、半導体ウエハ１０をダイシングする時に分割用配線基板を切断する領域を減らすことができ、これによりダイシングにより分割用配線基板が剥がれるリスクを低減することができる。
（実施形態４）
図１２、図１３は、本発明の実施形態である半導体装置のさらに別の一例を示す図であって、図１２は平面図であり、図１３は図１２のＣ−Ｃ’線における断面図である。
本発明の実施形態である半導体装置１４は、略矩形状とされた半導体チップ１の２辺に隣接して、半導体装置１のダイシング辺５９’に配線基板２０の切断辺９’が位置合わせされて、略矩形状の配線基板２０が半導体チップ１に配置されて概略構成されている。なお、実施形態１と同じ部材については、同じ符号つけて示している。
アンダーフィル材５が半導体チップ１の一面１ａに設けられた保護絶縁膜３全面を覆うように形成されているほかは、実施形態１と同様の構成とされている。このようにアンダーフィル材５を設けるようことで、半導体チップ１の１ａに形成された半導体回路をより安全に保護することができる。
図１４は、本発明の実施形態である半導体装置１４の製造方法を示す工程断面図である。
本発明の実施形態である半導体装置１４の製造方法は、実施形態１で示した半導体装置１１の製造方法とほぼ同様な工程であり、図１４（ｂ）に示すアンダーフィル材５形成工程が、印刷マスクを用いた印刷工程ではなく塗布工程であること、および、この塗布工程によりアンダーフィル材５が保護絶縁膜３全面を覆って形成されていることを除いては、実施形態１で示した半導体装置１１の製造工程と同様の構成とされている。なお、実施形態１と同じ部材については、同じ符号つけて示している。
図１４（ｂ）に示すように、アンダーフィル材供給部６０からアンダーフィル材５を半導体チップ１の一面１ａに形成された保護絶縁膜３上に滴下して、保護絶縁膜３全面を覆うように、アンダーフィル材５を形成する。なお、この際、半導体ウエハ１０をスピンコーターに配置して回転させた後、アンダーフィル材５を滴下してアンダーフィル材５を形成しても良い。こうすることにより、アンダーフィル材５の膜厚をより正確に形成することができる。
その後、図１４（ｃ）に示すように、半導体チップ１のダイシングライン５９に分割前配線基板１９の切断線９を合わせて、ダイシングライン５９を跨ぐように分割前配線基板１９を半導体チップ１に搭載する。
このような実施形態においても、実施形態１と同様の効果を得ることができる。また、このようにスピンコート法などの塗布工程を用いてアンダーフィル材５を形成することにより、半導体装置１４の製造効率を向上させることができる。
本発明の実施形態である半導体装置１４は、スピンコート法などの塗布工程を用いてアンダーフィル材５を形成する構成なので、半導体装置１４の製造効率を向上させることができる。
本発明の実施形態である半導体装置１４の製造方法は、スピンコート法などの塗布工程を用いてアンダーフィル材５を形成する構成なので、より容易に、かつ膜厚を正確に制御してアンダーフィル材５を形成して、半導体装置１４の製造効率を向上させることができる。
（実施形態５）
図１５、図１６は、本発明の実施形態である半導体装置のさらに別の一例を示す図であって、図１５は平面図であり、図１６は図１５のＤ−Ｄ’線における断面図である。
本発明の実施形態である半導体装置１５は、略矩形状とされた半導体チップ１の２辺に隣接して、半導体装置１のダイシング辺５９’に配線基板２０の切断辺９’が位置合わせされて、略矩形状の配線基板２０が半導体チップ１に配置されて概略構成されている。なお、実施形態１と同じ部材については、同じ符号つけて示している。
保護絶縁膜３の露出面３ｃを覆うように保護部材２９が形成されているほかは、実施形態１と同様の構成とされている。
このように、保護部材２９を設けることで、半導体チップ１の一面１ａに形成された半導体回路をより安全に保護することができる。
保護部材２９としては、絶縁性樹脂を用いることができ、ポッティング等により形成する。また、絶縁性樹脂を配線基板２０の側面２０ｅにかかるように形成することで、半導体チップ１と配線基板２０との接着強度をより向上させることができる。
このような実施形態においても、実施形態１と同様の効果を得ることができる。
本発明の実施形態である半導体装置１５は、半導体チップ１の一面１ａに覆われた保護絶縁膜を覆って保護部材２９を設ける構成なので、半導体チップ１の一面１ａに形成された半導体回路をより安全に保護することができる。また、半導体チップ１と配線基板２０との接着強度をより向上させることができる。
（実施形態６）
図１７は、本発明の実施形態である半導体装置のさらに別の一例を示す要部断面図である。
図１７に示すように、本発明の実施形態である半導体装置１６は、半導体チップ１と配線基板２０とがアンダーフィル材５を介して接合されている。半導体チップ１の一面１ａは保護絶縁膜３により覆われており、保護酸化膜３の一部が開口され電極パッド３０が形成されるとともに、電極パッド３０に接合させたバンプ電極３１が形成されている。なお、実施形態１と同じ部材については、同じ符号つけて示している。
配線基板２０は、その両面がソルダーレジスト７２で覆われている。配線基板２０の半導体チップ側の面２０ｂには接続部用凹部７４が設けられ、接続部用凹部７４の内壁面７４ａにメッキ膜７１が形成されて構成されている。メッキ膜７１は、接続パッド３５と接続され、配線３７を介して、半導体チップと反対側の面２０ａに形成されたボール状端子３３からなる外部端子部３４に接続されている。
また、半導体チップ１のバンプ電極３１は、接着剤７０を介して、配線基板２０の接続パッド３５に接続されており、電極パッド３０と外部端子部３４との導通が取られている。また、接合された部分以外は、ソルダーレジストによって絶縁性が確保されている。ソルダーレジストの材料としては、例えば、エポキシ系の樹脂などを用いることができる。
メッキ膜７１としては、例えば、Ｃｕ／Ｎｉ／Ａｕからなるメッキが用いられ、半導体チップ１と配線基板２０との電気的接続を良好にすることができる。また、このように接続部用凹部７４の内壁面７４ａにメッキ膜７１を形成することにより、半導体チップ１と配線基板２０との電気的接合面積を大きくすることができる。さらに、半導体装置１６をより薄型化することができる。また、実施形態１で示した接合パッド３５では必要とされたビアをなくすことができるので、電極パッド３０からボール状端子３３までの配線距離をさらに短くすることができ、半導体装置１６の電気特性をさらに向上させることができる。
このような実施形態においても、実施形態１と同様の効果を得ることができる。
本発明の実施形態である半導体装置１６は、配線基板２０の半導体チップ側の面２０ｂに、接続部用凹部７４が設けられ、接続部用凹部７４の内壁面７４ａにメッキ膜７１が形成されている構成なので、半導体チップ１と配線基板２０との電気的接合面積を大きくし、半導体チップ１と配線基板２０との電気的接続を良好にすることができる。
本発明の実施形態である半導体装置１６は、配線基板２０の半導体チップ側の面２０ｂに、接続部用凹部７４が設けられている構成なので、半導体装置１６をより薄型化することができる。
本発明の実施形態である半導体装置１６は、ビアを用いない構成なので、電極パッド３０からボール状端子３３までの配線距離をさらに短くすることができ、半導体装置１６の電気特性をさらに向上させることができる。
（実施形態７）
図１８、図１９は、本発明の実施形態である半導体装置のさらに別の一例を示す図であって、図１８は平面図であり、図１９は図１８のＥ−Ｅ’線における断面図である。
図１８、図１９に示すように、本発明の実施形態である半導体装置１７は、アンダーフィル材５を配線基板２０の全面を固着するように設けるのではなく、接続パッドの周囲のみ、すなわち、接合パッド３５、バンプ電極３１および電極パッド３０のみを覆うように形成されているほかは、実施形態１と同様の構成とされている。なお、実施形態１と同じ部材については、同じ符号つけて示している。
このように配線基板２０の接続パッドの周囲のみがアンダーフィル材５により固着されることにより、配線基板２０の接続パッドと反対側は固着されないので、熱膨張係数の差による応力が発生したとしても、それを緩和させることができ、半導体装置１７の２次実装の信頼性を向上させることができる。
このような実施形態においても、実施形態１と同様の効果を得ることができる。
本発明の実施形態である半導体装置１７は、アンダーフィル材５が、配線基板の２０接続パッド３５の周囲のみに形成される構成なので、配線基板２０の接続パッドと反対側は固着されないので、熱膨張係数の差による応力が発生したとしても、それを緩和させることができ、半導体装置１７の２次実装の信頼性を向上させることができる。
（実施形態８）
図２０は、本発明の実施形態である半導体装置のさらに別の一例を説明する図であって、半導体ウエハに配線基板を搭載した時点の一例を示す平面図である。
図２０に示すように、半導体ウエハ１０上の半導体チップ１に、実施形態１より小さい分割前配線基板２５を、１辺に２つ搭載したことを除いては、実施形態１と同様の構成とされている。
また、実施形態１と同様に、不良判定された半導体回路９０に隣接し、良判定された半導体回路には、不良判定された半導体回路９０側のダイシングライン５９に沿って配線基板２６が接続されている。
このように小さい分割前配線基板２５は、半導体チップ１の大きさよりも小さい半導体チップに対しても適用することができ、多様な半導体チップに適用するという分割前配線基板２５としての共用性を高めることができ、半導体装置の製造コストをより低減することができる。
さらに、このような場合においても、実施形態１と同様の効果を得ることができる。
本発明の実施形態である半導体装置の製造方法は、小さい分割前配線基板２５を用いる構成なので、多様な半導体チップに適用するという分割前配線基板２５としての共用性を高めることができ、半導体装置の製造コストをより低減することができる。
本発明は、半導体装置およびその製造方法に関するものであって、半導体装置を製造・利用する産業において利用可能性がある。
本発明の実施形態である半導体装置を示す図である。 本発明の実施形態である半導体装置を示す図である。 本発明の実施形態である半導体装置の半導体チップと配線基板との接続形態を示す斜視図である。 本発明の実施形態である半導体装置を実装基板に配置した場合の一例を示す断面図である。 本発明の実施形態である半導体装置の製造工程を示す図である。 本発明の実施形態である半導体装置の半導体ウエハに配線基板を搭載した時点の一例を示す平面図である。 本発明の実施形態である半導体装置を示す図である。 本発明の実施形態である半導体装置の半導体ウエハに配線基板を搭載した時点の一例を示す平面図である。 本発明の実施形態である半導体装置を示す図である。 本発明の実施形態である半導体装置を示す図である。 本発明の実施形態である半導体装置を示す図である。 本発明の実施形態である半導体装置を示す図である。 本発明の実施形態である半導体装置を示す図である。 本発明の実施形態である半導体装置の製造工程を示す図である。 本発明の実施形態である半導体装置を示す図である。 本発明の実施形態である半導体装置を示す図である。 本発明の実施形態である半導体装置を示す図である。 本発明の実施形態である半導体装置を示す図である。 本発明の実施形態である半導体装置を示す図である。 本発明の実施形態である半導体装置の半導体ウエハに配線基板を搭載した時点の一例を示す平面図である。
符号の説明
１、１’、１”…半導体チップ、１ａ…一面、３…保護絶縁膜、３ａ…露出面、３ｃ…電極パッド用開口部、５…アンダーフィル材、７…基板本体、８…端子部、９…切断線、９’…切断辺、１１、１２、１３、１４、１５、１６、１７…半導体装置、１９…分割前配線基板、２０…配線基板、２０ａ…半導体チップと反対側の面、２０ｂ…半導体チップ側の面、２０ｄ…面取り部、２０ｅ…側面、２１…分割前配線基板、２２…配線基板、２４…配線基板、２４ｃ…ガス抜き用開口部、２４ｄ…面取り部、２４ｅ…連結部、２４ｆ…端部、２５…分割前配線基板、２６…配線基板、２９…保護部材、３０…電極パッド、３１…バンプ電極、３２、３２’、３２”…ランド、３３…ボール状端子、３４…外部端子部、３５…接続パッド、３５ａ、３５ｂ…接続部、３７…配線、３８…ビア、４０…実装基板、４１…受動部品、５２…印刷マスク、５２ｃ…マスク開口部、５３、５６…吸着コレット、５４…マウントツール、５５…ダイシングプレート、５７…突き上げ手段、５９…ダイシングライン、５９’…ダイシング辺、６０…アンダーフィル材供給部、６１…ダイシングテープ、７０…接着剤、７１…メッキ膜、７２…ソルダーレジスト、７４…接続部用凹部、７４ａ…内壁面、９０…不良判定された半導体回路、Ｌ…空き領域。

Claims (16)

  1. 半導体回路が形成された半導体ウエハを複数の半導体チップに分割する際のダイシングラインに沿って前記ダイシングラインの両側の前記半導体ウエハ上に端子部を形成する工程と、
    基板本体、前記基板本体の一面に形成された接続パッドおよび前記基板本体の他面に形成されて前記接続パッドと接続される外部端子部とを具備してなり、前記基板本体を分割するために設定された切断線の両側にそれぞれ前記接続パッドと前記外部端子部が配置された分割前配線基板を用意し、前記ダイシングラインと前記切断線とを位置合わせしつつ、前記接続パッドと前記端子部とを接続させるように、前記分割前配線基板を前記半導体ウエハ上に接合する工程と、
    前記切断線および前記ダイシングラインに沿って、前記半導体ウエハと前記分割前配線基板とをダイシングして、前記分割前配線基板を分割してなる配線基板が前記半導体チップ上に接合されてなる半導体装置を形成する工程と、を有することを特徴とする半導体装置の製造方法。
  2. 前記分割前配線基板を前記半導体チップに接合させる際に、前記半導体回路の良／不良を判断し、良判定された半導体回路を有する半導体チップのみに前記分割前配線基板を接合することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記分割前配線基板を前記半導体チップに接合させる際に、前記半導体回路の良／不良を判断し、不良判定された半導体回路に隣接する、良判定された半導体回路に、前記配線基板を接続する工程を行うことを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 電極パッド上にバンプ電極を形成して前記端子部を形成した後、前記端子部を覆うようにアンダーフィル材を形成し、前記アンダーフィル材を介して、分割前配線基板と前記半導体ウエハとを接合することを特徴とする請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記アンダーフィル材を形成する工程が、印刷マスクを用いた印刷工程により行われることを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記アンダーフィル材を形成する工程が、塗布工程により行われることを特徴とする請求項４に記載の半導体装置の製造方法。
  7. 略矩形状とされた半導体チップの一面に配線基板が重ねられ、前記配線基板の切断辺が前記半導体チップのダイシング辺に位置合わせされて配置された半導体装置であって、
    前記半導体チップの一面には半導体回路が形成されており、前記半導体回路と接続された端子部が前記ダイシング辺に沿って形成されており、
    前記配線基板は、基板本体、前記基板本体の一面に形成され、前記切断辺に沿って配置された接続パッドおよび前記基板本体の他面に形成されて前記接続パッドと接続される外部端子部とを具備してなり、
    前記端子部が前記接続パッドに接続されていることを特徴とする半導体装置。
  8. 前記外部端子部が、前記配線基板に備えられたランドであることを特徴とする請求項７に記載の半導体装置。
  9. 前記外部端子部が、前記配線基板に備えられたランド上に配置されたボール状端子であることを特徴とする請求項７に記載の半導体装置。
  10. 前記配線基板に、接続部用凹部が設けられ、前記接続部用凹部の内壁面にメッキ膜が形成されていることを特徴とする請求項７〜９のいずれか１項に記載の半導体装置。
  11. 前記配線基板が、半導体チップより小さいことを特徴とする請求項７〜１０のいずれか１項に記載の半導体装置。
  12. 前記配線基板に、ガス抜き用開口部が設けられていることを特徴とする請求項７〜１１のいずれか１項に記載の半導体装置。
  13. 前記配線基板が、面取りされていることを特徴とする請求項７〜１２のいずれか１項に記載の半導体装置。
  14. 前記半導体回路を覆うように保護絶縁膜が形成されていることを特徴とする請求項７〜１３のいずれか１項に記載の半導体装置。
  15. 前記保護絶縁膜の露出面を覆うように保護部材が形成されていることを特徴とする請求項７〜１４のいずれか１項に記載の半導体装置。
  16. 前記アンダーフィル材が、前記配線基板の接続パッドの周囲のみに形成されていることを特徴とする請求項７〜１５のいずれか１項に記載の半導体装置の製造方法。
JP2007337091A 2007-12-27 2007-12-27 半導体装置の製造方法 Expired - Fee Related JP5543063B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007337091A JP5543063B2 (ja) 2007-12-27 2007-12-27 半導体装置の製造方法
US12/314,895 US7993975B2 (en) 2007-12-27 2008-12-18 Method of manufacturing semiconductor device including mounting and dicing chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007337091A JP5543063B2 (ja) 2007-12-27 2007-12-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009158801A true JP2009158801A (ja) 2009-07-16
JP5543063B2 JP5543063B2 (ja) 2014-07-09

Family

ID=40797163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007337091A Expired - Fee Related JP5543063B2 (ja) 2007-12-27 2007-12-27 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7993975B2 (ja)
JP (1) JP5543063B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011077968A1 (ja) * 2009-12-22 2011-06-30 株式会社村田製作所 回路モジュールの製造方法、回路モジュール及び回路モジュールを備える電子機器
JP2011181859A (ja) * 2010-03-04 2011-09-15 Casio Computer Co Ltd 半導体装置及び半導体装置の製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101560039B1 (ko) 2010-06-08 2015-10-13 헨켈 아이피 앤드 홀딩 게엠베하 그라인딩 전의 다이싱 및 마이크로 제조된 웨이퍼들 상의 접착제의 코팅
CN103415917A (zh) * 2011-02-01 2013-11-27 汉高公司 施加有底部填料膜的预切割的晶片
WO2012106223A2 (en) * 2011-02-01 2012-08-09 Henkel Corporation Pre-cut wafer applied underfill film on dicing tape
US10516092B2 (en) 2016-05-06 2019-12-24 Qualcomm Incorporated Interface substrate and method of making the same
CN113097094B (zh) * 2021-04-29 2022-11-25 云谷（固安）科技有限公司 待切割基板、显示面板及其制备方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121477A (ja) * 1997-10-21 1999-04-30 Toshiba Corp 半導体装置およびその製造方法
JPH11265959A (ja) * 1998-03-18 1999-09-28 Toshiba Corp パッケージ型半導体装置
JPH11307587A (ja) * 1998-04-23 1999-11-05 Matsushita Electric Works Ltd チップサイズパッケージの製造方法
JP2000269370A (ja) * 1999-03-18 2000-09-29 Iwate Toshiba Electronics Kk 半導体装置の製造方法
JP2004015015A (ja) * 2002-06-11 2004-01-15 Renesas Technology Corp 半導体装置及びその製造方法
JP2004095615A (ja) * 2002-08-29 2004-03-25 Harima Chem Inc 表面実装方法および回路基板
JP2004158871A (ja) * 2004-01-16 2004-06-03 Renesas Technology Corp 半導体装置およびその製造方法
JP2004200539A (ja) * 2002-12-20 2004-07-15 Toshiba Corp 部品の接続端子及び電子機器
JP2006041312A (ja) * 2004-07-29 2006-02-09 Kyocera Corp 多数個取り電子部品封止用基板および電子装置ならびに電子装置の製造方法
JP2006093304A (ja) * 2004-09-22 2006-04-06 Seiko Epson Corp 半導体装置の製造方法及び半導体モジュール
WO2007049417A1 (ja) * 2005-10-24 2007-05-03 Murata Manufacturing Co., Ltd. 回路モジュールの製造方法および回路モジュール

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4094074B2 (ja) 1996-03-22 2008-06-04 株式会社ルネサステクノロジ 半導体集積回路装置
US6432752B1 (en) * 2000-08-17 2002-08-13 Micron Technology, Inc. Stereolithographic methods for fabricating hermetic semiconductor device packages and semiconductor devices including stereolithographically fabricated hermetic packages
JP2002110856A (ja) 2000-10-03 2002-04-12 Sony Corp 半導体装置の製造方法
US20020081771A1 (en) * 2000-12-22 2002-06-27 Yi-Chuan Ding Flip chip process
US7022410B2 (en) * 2003-12-16 2006-04-04 General Electric Company Combinations of resin compositions and methods of use thereof
JP4428248B2 (ja) 2005-02-04 2010-03-10 エルピーダメモリ株式会社 半導体装置の製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121477A (ja) * 1997-10-21 1999-04-30 Toshiba Corp 半導体装置およびその製造方法
JPH11265959A (ja) * 1998-03-18 1999-09-28 Toshiba Corp パッケージ型半導体装置
JPH11307587A (ja) * 1998-04-23 1999-11-05 Matsushita Electric Works Ltd チップサイズパッケージの製造方法
JP2000269370A (ja) * 1999-03-18 2000-09-29 Iwate Toshiba Electronics Kk 半導体装置の製造方法
JP2004015015A (ja) * 2002-06-11 2004-01-15 Renesas Technology Corp 半導体装置及びその製造方法
JP2004095615A (ja) * 2002-08-29 2004-03-25 Harima Chem Inc 表面実装方法および回路基板
JP2004200539A (ja) * 2002-12-20 2004-07-15 Toshiba Corp 部品の接続端子及び電子機器
JP2004158871A (ja) * 2004-01-16 2004-06-03 Renesas Technology Corp 半導体装置およびその製造方法
JP2006041312A (ja) * 2004-07-29 2006-02-09 Kyocera Corp 多数個取り電子部品封止用基板および電子装置ならびに電子装置の製造方法
JP2006093304A (ja) * 2004-09-22 2006-04-06 Seiko Epson Corp 半導体装置の製造方法及び半導体モジュール
WO2007049417A1 (ja) * 2005-10-24 2007-05-03 Murata Manufacturing Co., Ltd. 回路モジュールの製造方法および回路モジュール

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011077968A1 (ja) * 2009-12-22 2011-06-30 株式会社村田製作所 回路モジュールの製造方法、回路モジュール及び回路モジュールを備える電子機器
JPWO2011077968A1 (ja) * 2009-12-22 2013-05-02 株式会社村田製作所 回路モジュールの製造方法、回路モジュール及び回路モジュールを備える電子機器
JP2011181859A (ja) * 2010-03-04 2011-09-15 Casio Computer Co Ltd 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
US7993975B2 (en) 2011-08-09
JP5543063B2 (ja) 2014-07-09
US20090166863A1 (en) 2009-07-02

Similar Documents

Publication Publication Date Title
JP5215605B2 (ja) 半導体装置の製造方法
JP5543063B2 (ja) 半導体装置の製造方法
JP2008166373A (ja) 半導体装置およびその製造方法
JP2010093109A (ja) 半導体装置、半導体装置の製造方法および半導体モジュールの製造方法
JP2010278040A (ja) 半導体装置の製造方法および半導体装置
JP6100489B2 (ja) 半導体装置の製造方法
US8507805B2 (en) Wiring board for semiconductor devices, semiconductor device, electronic device, and motherboard
US10304767B2 (en) Semiconductor device
US8441126B2 (en) Semiconductor device
US7786564B2 (en) Semiconductor device and method for manufacturing semiconductor device
US8098496B2 (en) Wiring board for semiconductor device
JP5501562B2 (ja) 半導体装置
JP5547703B2 (ja) 半導体装置の製造方法
JP2006351950A (ja) 半導体装置及び半導体装置の製造方法
JP2010010269A (ja) 半導体装置、半導体装置製造用中間体およびそれらの製造方法
US11482502B2 (en) Semiconductor device and semiconductor device manufacturing method
JP4214969B2 (ja) 半導体装置の製造方法
JP4917979B2 (ja) 半導体装置及びその製造方法
US20120048595A1 (en) Wiring board and method of manufacturing a semiconductor device
JP2011061055A (ja) 半導体装置の製造方法
JP2012151361A (ja) 電子部品及びその製造方法、電子装置及びその製造方法
JP2005072211A (ja) 電子部品とその製造方法及び電子装置
JP2010245439A (ja) 半導体装置
JP2005217069A (ja) 半導体装置
JP2009295646A (ja) チップ・サイズ・パッケージの半導体装置、およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111028

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130731

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130801

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130924

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20131108

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131217

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131220

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140415

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140508

R150 Certificate of patent or registration of utility model

Ref document number: 5543063

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees