JP2010245439A - 半導体装置 - Google Patents

Abstract

【課題】半導体装置の信頼性を向上させる。
【解決手段】配線基板２の上面２ａに半導体チップ３がフリップチップ実装され、配線基板２の上面２ａの外周に半導体チップ３を囲むようにスティフナリング６が接着材層１４を介して搭載され、半導体チップ３の裏面およびスティフナリング６の上面上にヒートスプレッダ７が接着材層１５ａ，１５ｂを介して搭載されている。配線基板２の下面２ｂには、複数の半田ボール５が配置され、スティフナリング６の直下にも半田ボール５は配置されている。半導体チップ３のバンプ電極８が接続されたランド９を半田ボール５に電気的に接続するために、配線基板２の複数の導体層のうちの最上層の導体層Ｍ１に設けられた引き出し用配線ＷＲ１は、スティフナリング６の直下の領域には配置されていない。
【選択図】図６

Description

本発明は、半導体装置に関し、特に、半導体チップを搭載した配線基板の上面外周に半導体チップを囲むようにスティフナリングを配置した半導体装置に適用して有効な技術に関する。

パッケージ基板の上面上に半導体チップをフリップチップ実装して、半導体チップのバンプ電極をパッケージ基板の上面のランドに電気的に接続し、半導体チップのバンプ電極とパッケージ基板のランドとの接続部をアンダーフィル樹脂で封止し、パッケージ基板の裏面に半田ボールを接続することで、半導体パッケージ形態の半導体装置が製造される。

特開２００５−１３６０７９号公報（特許文献１）には、配線基板の半導体素子が搭載されている表面の外周縁に補強リングを配置した半導体装置が記載されている。

特開２００５−２４４１０４号公報（特許文献２）には、配線基板の表面上に、電子部品の搭載部分を覆うように、補強枠を設置した半導体装置が記載されている。

特開平１１−７４４１７号公報（特許文献３）には、半導体チップを搭載するＢＧＡ基板と半導体チップの熱を外部に放散するヒートスプレッダとの間にリングを配置した半導体装置が記載されている。

国際特許公開ＷＯ２００５／１０４２３０号パンフレット（特許文献４）には、パッケージ基板上における半導体チップを囲む領域にスティフナを設けた半導体装置が記載されている。

特開２００５−１３６０７９号公報 特開２００５−２４４１０４号公報 特開平１１−７４４１７号公報 国際特許公開ＷＯ２００５／１０４２３０号パンフレット

本発明者の検討によれば、次のことが分かった。

半導体チップをパッケージ基板にフリップチップ実装した場合、半導体チップからパッケージ基板への放熱経路は半導体チップのバンプ電極となるため、フェイスアップボンディングのように半導体チップの裏面全体をパッケージ基板に接合した場合に比べて、半導体チップからパッケージ基板へ放熱させにくい。このため、フリップチップ実装した半導体チップの裏面にヒートスプレッダを搭載すれば、半導体チップの発熱をヒートスプレッダに伝導させ、そこから外部に放熱することができる。しかしながら、ヒートスプレッダを半導体チップの裏面のみに接着した場合には、外部からの機械的または熱的なストレスで半導体チップにかかる負荷が大きくなることがあり、半導体チップのパッケージ基板への実装状態に影響を与える可能性がある。このため、パッケージ基板上面の外周に半導体チップを囲むようにスティフナリングを接着して固定し、ヒートスプレッダを半導体チップの裏面とスティフナリングの上面の両方に接着すれば、外部からの機械的または熱的なストレスによる半導体チップにかかる負荷を小さくできることがあるため、半導体チップのパッケージ基板への実装信頼性を向上させることができる。

また、ヒートスプレッダを搭載しない場合であっても、パッケージ基板上面の外周に半導体チップを囲むようにスティフナリングを接着して固定することで、パッケージ基板が反るのを抑制または防止することができる。パッケージ基板に半導体チップをフリップチップ実装した場合には、パッケージ基板全体をモールド樹脂で覆う構成ではないため、パッケージ基板が反りやすい。パッケージ基板が反ると、半田ボールのコプラナリティーが悪くなり実装性が低下する。また、パッケージ基板が反ると、半導体パッケージを実装基板に実装した際に、実装状態に悪影響を与える可能性があるが、スティフナリングによってパッケージ基板の反りを防止し、半田ボールのコプラナリティーを向上することで、半導体パッケージの実装信頼性を向上させることができる。

このように、パッケージ基板上面の外周に半導体チップを囲むようにスティフナリングを接着することは、極めて有益な技術である。

しかしながら、半導体チップを搭載したパッケージ基板の上面外周に半導体チップを囲むようにスティフナリングを接着材で固定した構成を有する半導体装置について、厳しい条件の高温高湿バイアス試験を行ったところ、スティフナリングの直下の領域において、パッケージ基板の配線を構成するＣｕのマイグレーションが生じやすいことが、本発明者の検討により分かった。これは、厳しい条件の高温高湿バイアス試験中に、スティフナリングとパッケージ基板とを接着している接着材に含まれる不純物イオンが、パッケージ基板の最上層のソルダレジスト層に拡散し、不純物イオンが拡散したソルダレジストは、他の領域のソルダレジストに比べて、ソルダレジストに接する配線からソルダレジスト側へ、金属（配線を構成する金属、すなわちＣｕ）が溶出しやすい状態となるためである。このため、スティフナリングの直下の領域では、スティフナリングを接着する接着材からソルダレジスト層へ不純物が拡散し、配線を構成する金属（Ｃｕ）が、このソルダレジストに溶出しやすくなるので、Ｃｕマイグレーションの発生が促進されてしまう。パッケージ基板において、配線を構成するＣｕのマイグレーションが促進されると、配線間のショート（短絡）不良またはオープン（断線）不良を招く可能性があるため、半導体装置の信頼性を低下させてしまう。この現象は、８５℃／８５％ＲＨの高温高湿バイアス試験では見られなかったが、１１０℃／８５％ＲＨや１３０℃／８５％ＲＨのような厳しい条件下で行う高温高湿バイアス試験で顕在化し易い。近年、車載用途の半導体装置を始め、半導体装置の更なる高信頼性化への要求が高く、上述のような厳しい条件下で行う高温高湿バイアス試験にも耐え得る高信頼性の半導体装置が求められている。

本発明の目的は、半導体装置の信頼性を向上させることができる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

代表的な実施の形態による半導体装置は、配線基板の上面に半導体チップがフリップチップ実装され、配線基板の上面の外周に半導体チップを囲むように接着材層を介してスティフナリングが搭載され、配線基板の下面に複数の外部端子が設けられ、スティフナリングの直下にも外部端子が配置されている。そして、半導体チップの複数の突起状電極がそれぞれ接続された配線基板の上面の複数の第１端子を、配線基板の下面の複数の外部端子に電気的に接続するための引き出し用配線は、複数の第１端子と同層の導体層では、スティフナリングの直下の領域よりも内周側の領域に延在するが、スティフナリングの直下の領域には延在しないものである。

また、代表的な他の実施の形態による半導体装置は、配線基板の上面に半導体チップがフリップチップ実装され、配線基板の上面の外周に半導体チップを囲むように接着材層を介してスティフナリングが搭載され、配線基板の下面に複数の外部端子が設けられている。そして、半導体チップの複数の突起状電極がそれぞれ接続された配線基板の上面の複数の第１端子を、配線基板の下面の複数の外部端子に電気的に接続するための引き出し用配線は、複数の第１端子と同層の導体層において、スティフナリングの直下の領域にも延在しているが、その引き出し用配線の直上には、接着材層が配置されていないものである。

また、代表的な他の実施の形態による半導体装置は、配線基板の上面に半導体チップがフリップチップ実装され、配線基板の上面の外周に半導体チップを囲むように接着材層を介してスティフナリングが搭載され、配線基板の下面に複数の外部端子が設けられている。そして、半導体チップの複数の突起状電極がそれぞれ接続された配線基板の上面の複数の第１端子を、配線基板の下面の複数の外部端子に電気的に接続するための引き出し用配線は、複数の第１端子と同層の導体層において、スティフナリングの直下の領域にも延在している。そして、複数の第１端子と同層の導体層には、引き出し用配線の周囲に、固定電位が供給される導体パターンが設けられており、接着材層の直下の領域における引き出し用配線と導体パターンとの間の間隔は、接着材層の直下以外の領域における引き出し用配線と導体パターンとの間の間隔よりも広いものである。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

代表的な実施の形態によれば、半導体装置の信頼性を向上させることができる。

本発明の一実施の形態である半導体装置の断面図である。 本発明の一実施の形態である半導体装置の上面図である。 本発明の一実施の形態である半導体装置の下面図である。 本発明の一実施の形態である半導体装置の平面透視図である。 本発明の一実施の形態である半導体装置の平面透視図である。 本発明の一実施の形態である半導体装置の要部断面図である。 本発明の一実施の形態である半導体装置の変形例の下面図である。 本発明の一実施の形態である半導体装置に用いられている配線基板の要部平面図である。 本発明の一実施の形態である半導体装置に用いられている配線基板の要部平面図である。 本発明の一実施の形態である半導体装置に用いられている配線基板の要部平面図である。 本発明者が検討した配線基板の要部平面図である。 本発明者が検討した配線基板の要部平面図である。 本発明の一実施の形態である半導体装置に用いられている配線基板の変形例の要部平面図である。 引き出し用配線の容量結合を模式的に示す説明図である。 本発明の一実施の形態である半導体装置の変形例の要部断面図である。 図１５の半導体装置に用いられている配線基板の要部平面図である。 本発明の他の実施の形態の半導体装置の断面図である。 図１７の半導体装置の要部断面図である。 図１７の半導体装置に用いられている配線基板の要部平面図である。 図１７の半導体装置に用いられている配線基板の要部平面図である。 図１７の半導体装置に用いられている配線基板の要部平面図である。 本発明の他の実施の形態の半導体装置の断面図である。 図２２の半導体装置の要部断面図である。 図２２の半導体装置に用いられている配線基板の要部平面図である。 図２２の半導体装置に用いられている配線基板の要部平面図である。 図２４の部分拡大平面図である。 引き出し用配線と導体パターンとの間の間隔を、配線基板の上面の全領域で同じにした場合の配線基板の要部平面図である。 図２２の半導体装置に用いられている配線基板の変形例の要部平面図である。 本発明の一実施の形態の半導体装置の製造工程中の断面図である。 図２９に続く半導体装置の製造工程中の断面図である。 図３０に続く半導体装置の製造工程中の断面図である。 図３１に続く半導体装置の製造工程中の断面図である。 図３２に続く半導体装置の製造工程中の断面図である。 図３３に続く半導体装置の製造工程中の断面図である。 図３４に続く半導体装置の製造工程中の断面図である。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。

また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。

（実施の形態１）
＜半導体装置の構造について＞
本発明の一実施の形態の半導体装置を図面を参照して説明する。

図１は、本発明の一実施の形態である半導体装置１の断面図（全体断面図、側面断面図）、図２は、半導体装置１の上面図（平面図）、図３は、半導体装置１の下面図（裏面図）である。図４は、ヒートスプレッダ７および接着材層１５ａ，１５ｂを透視したときの半導体装置１の上面図（平面透視図）、図５は、図４において、更にスティフナリング６および接着材層１４を透視したときの半導体装置１の上面図（平面透視図）である。図２〜図５のＡ１−Ａ１線における半導体装置１の断面が、図１にほぼ対応する。図６は、半導体装置１の要部断面図であり、図１において、点線で囲まれた領域ＲＥ１の部分拡大図に対応する。なお、図４は、平面図であるが、図面を見やすくするために、半導体チップ３およびスティフナリング６にハッチングを付している。

図１〜図６に示される本実施の形態の半導体装置１は、半導体パッケージ形態の半導体装置である。

図１〜図６に示されるように、本実施の形態の半導体装置１は、配線基板２と、配線基板２の上面２ａ上に搭載された半導体チップ３と、半導体チップ３と配線基板２との間を満たす樹脂部４と、配線基板２の下面２ｂに設けられた複数の半田ボール５と、配線基板２の上面２ａの外周に搭載されたスティフナリング６と、半導体チップ３の裏面３ｂおよびスティフナリング６の上面６ａ上に搭載されたヒートスプレッダ７とを有している。

半導体チップ３は、その厚さと交差する平面形状が矩形（四角形）であり、例えば、単結晶シリコンなどからなる半導体基板（半導体ウエハ）の主面に種々の半導体素子または半導体集積回路を形成した後、ダイシングなどにより半導体基板を各半導体チップに分離して製造したものである。

半導体チップ３は、半導体素子形成側の主面である表面（第２主面）３ａと、表面３ａとは反対側の主面である裏面（第２裏面）３ｂとを有しており、半導体チップ３の表面３ａには、複数のバンプ電極（突起電極、突起状電極）８が形成されている。従って、半導体チップ３において、バンプ電極８が形成された側の主面が半導体チップ３の表面３ａとなる。半導体チップ３の各バンプ電極８は、半導体チップ３の内部または表層部分に形成された半導体素子または半導体集積回路に、半導体チップ３の内部配線層などを介して電気的に接続されている。バンプ電極８は、突起状電極であり、半導体チップ３を配線基板２上にフリップチップ接続するための実装用電極として機能し、例えば半田バンプまたは金バンプからなる。

複数のバンプ電極８は、半導体チップ３の表面３ａ全体にエリアアレイ状に配置されており、それによって、高機能化による半導体チップの端子数の増加と、半導体チップの小型化（小面積化）に対応することができるが、他の形態として、複数のバンプ電極８を半導体チップ３の表面３ａの周辺部（周縁部）のみに設けることもできる。

半導体チップ３は、配線基板２の上面２ａにフリップチップ実装されている。すなわち、半導体チップ３は、半導体チップ３の裏面３ｂ側が上方を向き、半導体チップ３の表面３ａが配線基板２の上面２ａに対向する向きで、複数のバンプ電極８を介して、配線基板２の上面２ａ上に搭載（実装）されている。従って、半導体チップ３は配線基板２の上面２ａにフェイスダウンボンディングされている。

半導体チップ３の表面の複数のバンプ電極８は、配線基板２の上面２ａの複数のランド（端子、基板側端子、電極、導電性ランド部）９に、それぞれ接合されている。すなわち、半導体チップ３の表面の複数のバンプ電極８は、配線基板２の上面２ａの複数のランド９に、それぞれ電気的かつ機械的に接続されている。従って、半導体チップ３に形成された半導体集積回路は、バンプ電極８を介して配線基板２の上面２ａのランド９に電気的に接続されている。

半導体チップ３と配線基板２の上面２ａとの間に、アンダーフィル樹脂としての樹脂部４が充填されている。樹脂部４により、半導体チップ３と配線基板２との熱膨張率の差によるバンプ電極８への負担を緩衝することができる。樹脂部４は、例えばエポキシ樹脂などの樹脂材料（例えば熱硬化性樹脂材料）からなり、フィラーを含有することもできる。樹脂部４のフィラーとしては、シリカなどを用いることができる。

配線基板（パッケージ基板）２は、その厚さと交差する平面形状が矩形（四角形）であり、一方の主面である上面（表面、第１主面）２ａと、上面２ａとは反対側の主面である下面（裏面、第１裏面）２ｂとを有している。配線基板２の上面２ａのうち、チップ搭載領域（半導体チップ３を搭載する領域）には、半導体チップ３の表面３ａにおけるバンプ電極８の配列に対応した配列で、複数のランド９（またはランド９上の突起電極）が配列（配置）している。これにより、半導体チップ３を配線基板２の上面２ａにフリップチップ実装して、半導体チップ３の表面３ａの複数のバンプ電極８と、配線基板２の上面２ａの複数のランド９（またはランド９上の突起電極）とをそれぞれ接合することができる。なお、３ａは、配線基板２の上面２ａのチップ搭載領域とは、配線基板２の上面２ａのうち半導体チップ３を搭載した領域、すなわち、配線基板２の上面２ａのうち半導体チップ３と平面的に重なる領域に対応する。

配線基板２は、複数の絶縁体層（誘電体層）と、複数の導体層（配線層、導体パターン層）とを積層して一体化した多層配線基板（多層基板）であり、好ましくはビルドアップ法で作製することができる。配線基板２の上面２ａのランド９は、配線基板２の配線（後述する引き出し用配線ＷＲ１，ＷＲ２など）やビア（後述するビアＶ１，Ｖ２，Ｖ３など）を介して、配線基板２の下面２ｂの端子１０に電気的に接続されている。

図６では、４つの導体層（配線層、導体パターン層）Ｍ１，Ｍ２，Ｍ３，Ｍ４と３つの絶縁体層（ここでは絶縁層１１、コア層１２および絶縁層１３）とが交互に積層されて配線基板２が形成されているが、積層される絶縁体層および導体層の数はこれに限定されるものではなく、必要に応じて種々変更可能である。

例えば、図６に示されるように、ガラスエポキシ系樹脂などからなる絶縁性のコア層（基材層、絶縁層）１２の上面上に、コア層１２に近い側から順に、導体層（配線層）Ｍ２と、ビルドアップ層である絶縁層１１と、導体層（配線層）Ｍ１とが、形成（積層）されている。また、コア層１２の下面上に、コア層１２に近い側から順に、導体層（配線層）Ｍ３と、ビルドアップ層である絶縁層１３と、導体層（配線層）Ｍ４とが、形成（積層）されている。従って、配線基板２において導体層Ｍ１〜Ｍ４は、上面２ａ側から下面２ｂ側に向かって導体層Ｍ１、導体層Ｍ２、導体層Ｍ３および導体層Ｍ４の順に配置されている。導体層Ｍ１，Ｍ２，Ｍ３，Ｍ４は、例えば銅（Ｃｕ）などの金属層により形成されており、それぞれ必要に応じたパターンにパターン化されている。また、絶縁層（ビルドアップ層）１１，１３は、例えば樹脂材料などにより形成されている。

導体層（第１配線層）Ｍ１と導体層（第２配線層）Ｍ２とは、必要に応じて、導体層Ｍ１，Ｍ２間の絶縁層１１に形成されたビアＶ１を介して電気的に接続されている。また、導体層（第２配線層）Ｍ２と導体層（第３配線層）Ｍ３とは、必要に応じて、導体層Ｍ２，Ｍ３間のコア層１２に形成されたビアＶ２を介して電気的に接続されている。また、導体層（第３配線層）Ｍ３と導体層（第４配線層）Ｍ４とは、必要に応じて、導体層Ｍ３，Ｍ４間の絶縁層１３に形成されたビアＶ３を介して電気的に接続されている。

ここでビア（ビアＶ１，Ｖ２，Ｖ３）とは、配線基板を構成する絶縁層に形成された孔（貫通孔）であるが、孔の側壁上に導体膜(導体層、配線、ビア配線)が形成されているか、あるいは孔内が導体膜(導体層、配線、ビア配線)で埋められており、本願においては、孔に、この導体膜を含めたものをビア（またはビアホール）と呼ぶものとする。従って、配線基板を構成する絶縁層に形成されたビアは、その絶縁層の上下両面の導体層の間を、ビアを構成する孔の側壁上または孔内の導体膜を介して電気的に接続するように機能することができる。

なお、図６において、ビアＶ１，Ｖ２，Ｖ３は、ビアＶ１，Ｖ２，Ｖ３を構成する各孔内が導体膜で埋められた場合が示されているが、他の形態として、例えば、コア層１２に形成されたビアＶ２は、ビアＶ２を構成する孔を導体膜で完全に埋めた状態にせずとも、ビアＶ２を構成する孔の側壁上に導体膜が形成された状態とすることもできる。

配線基板２が有する複数の導体層Ｍ１〜Ｍ４のうちの最上層の導体層Ｍ１により、複数のランド９と複数の引き出し用配線（配線）ＷＲ１とが配線基板２の上面２ａに形成されている。従って、ランド９と引き出し用配線ＷＲ１とは、導体層Ｍ１を構成する同じ導電体材料で同層に形成されている。ランド９は、半導体チップ３のバンプ電極８が接続するための端子（基板側端子、電極）、すなわちフリップチップ接続用の端子として機能する。各引き出し用配線ＷＲ１は、その一端が各ランド９に一体的に接続されており、配線基板２の上面２ａにおいて、ランド９が密集して配列した領域の外部にランド９を引き出す（引き回す）ための配線として機能することができる。配線層Ｍ１の引き出し用配線ＷＲ１と配線層Ｍ２の後述の引き出し用配線ＷＲ２は、配線基板２の上面２ａのランド９と配線基板２の下面２ｂの端子１０（およびその上に形成された半田ボール５）との間を電気的に接続するための配線であり、信号の入力または出力を担う信号配線でもある。

配線基板２の最上層（上面２ａ側の最上層、最表面層）には、絶縁層からなるソルダレジスト層（半田レジスト層、絶縁層、絶縁膜）ＳＲ１が形成されており、ランド９は、ソルダレジスト層ＳＲ１の開口部から露出されている。一方、引き出し用配線ＷＲ１は、ソルダレジスト層ＳＲ１で覆われている。すなわち、配線基板２の上面２ａにおいて、絶縁層１１上に、ランド９以外の導体層Ｍ１を覆うように、ソルダレジスト層ＳＲ１が形成されているが、ランド９はソルダレジスト層ＳＲ１の開口部から露出されている。このため、導体層Ｍ１に設けられた後述の引き出し用配線ＷＲ１、ランド１６および導体パターンＣＰ１は、ソルダレジスト層ＳＲ１で覆われている。ソルダレジスト層ＳＲ１を設けることで、ランド９以外の導体層Ｍ１が露出して短絡するのを防止することができる。ソルダレジスト層ＳＲ１は、ランド９以外の導体層Ｍ１（引き出し用配線ＷＲ１を含む）の保護膜として機能することもできる。また、ランド９のソルダレジスト層ＳＲ１の開口部から露出される部分上にめっき膜やバンプ電極（例えば半田バンプ）を形成することもでき、これにより、ランド９（またはランド９上のバンプ電極）とバンプ電極８との接合をより的確に行えるようになる。

また、配線基板２が有する複数の導体層Ｍ１〜Ｍ４のうちの最下層の導体層Ｍ４により、複数の端子（外部接続用端子、電極、ランド、導電性ランド部）１０が配線基板２の下面２ｂに形成されている。従って、端子１０は、導体層Ｍ４を構成する導電体からなる。端子１０は、半導体装置１の外部端子（外部接続用端子）としての半田ボール５を接続（配置）するための端子として機能する。配線基板２の最下層（下面２ｂ側の最上層）には、絶縁層からなるソルダレジスト層（半田レジスト層、絶縁層、絶縁膜）ＳＲ２が形成されており、端子１０は、ソルダレジスト層ＳＲ２の開口部から露出されている。また、端子１０のソルダレジスト層ＳＲ２の開口部から露出される部分上にめっき膜または半田コートを形成することもでき、これにより、端子１０と半田ボール５との接合をより的確に行えるようになる。

配線基板２の下面２ｂにおいて、複数の端子１０は例えばアレイ状に配置されており、各端子１０には、外部電極として半田ボール（ボール電極、突起電極、突起状電極）５が接続（形成）されている。このため、図３に示されるように、配線基板２の下面２ｂに複数の半田ボール５が、例えばアレイ状に配置されている。半田ボール５は、半導体装置１の外部端子（外部接続用端子）として機能することができる。配線基板２の上面２ａの複数のランド９と配線基板２の下面２ｂの複数の端子１０とは、配線基板２の導体層Ｍ１〜Ｍ４およびビアＶ１〜Ｖ３を介して電気的に接続されているので、配線基板２の上面２ａの複数のランド９と配線基板２の下面２ｂの複数の半田ボール５とは、導体層Ｍ１〜Ｍ４およびビアＶ１〜Ｖ３を介して電気的に接続されている。従って、半導体チップ３の各バンプ電極８は、配線基板２の上面２ａの各ランド９に接合され、更に、配線基板２の導体層Ｍ１〜Ｍ４およびビアＶ１〜Ｖ３を介して、配線基板２の下面２ｂの各半田ボール５に電気的に接続されている。また、図３では、配線基板２の下面２ｂ全体に複数の半田ボール５がアレイ状に配置された場合が示されているが、他の形態（変形例）として、図７に示されるように、配線基板２の下面２ｂの中央部には半田ボール５を配置せずに、配線基板２の下面２ｂの外周に沿って、単数または複数列で半田ボール５を配置することもできる。

スティフナリング（補強部材、リング部材、枠体、補強枠、補強用リング）６は、配線基板２の上面２ａの外周に、半導体チップ３を囲むように、接着材層（接着材）１４を介して搭載（配置、接着、固定）されている。図４にも示されるように、スティフナリング６は、リング状または枠状の部材であり、半導体チップ３から所定の距離離れて半導体チップ３を平面的に囲むように（すなわち配線基板２の上面２ａに平行な平面で見たときに半導体チップ３を囲むように）、配線基板２の上面２ａの外周（周縁部）に沿って配置されている。スティフナリング６は、ヒートスプレッダ７を固定するための補強用のリング部材である。

スティフナリング６は、配線基板２の上面２ａの外周（周縁部）に沿って配置されているため、スティフナリング６の平面形状の外形は、配線基板２の平面形状の外形に対応している。このため、配線基板２の平面形状が矩形である場合には、スティフナリング６の平面形状は、外形および内形が矩形のリング状（枠状）である。

スティフナリング６は、その下面６ｂが、配線基板２の上面２ａに接着材層１４を介して接着されて固定され、また、その上面６ａが、ヒートスプレッダ７の下面７ｂに接着材層１５ａを介して接着されている。スティフナリング６は、補強用のリング部材（補強用リング）であり、配線基板２の反り防止や、ヒートスプレッダ７の保持のために設けられている。例えば銅（Ｃｕ）または銅（Ｃｕ）合金などの金属材料により、スティフナリング６を形成することができる。スティフナリング６として樹脂材料（例えばガラスエポキシ樹脂など）を用いることもできる。スティフナリング６による配線基板２の反り防止機能の観点から、スティフナリング６は、応力に対して変形しがたい性質を有することが好ましく、また、配線基板２に比べて応力に対して変形しがたい性質を有していれば、より好ましい。

接着材１４は、テープ（フィルム）型の接着材または塗布型の接着材が硬化したものであり、例えば熱硬化性樹脂などからなる。

ヒートスプレッダ（放熱用部材、放熱板）７は、スティフナリング６の上面６ａに上記接着材層（接着材）１５ａを介して接着されるとともに、半導体チップ３の裏面３ｂに接着材層（接着材）１５ｂを介して接着されている。すなわち、ヒートスプレッダ７の下面７ｂの中央領域が半導体チップ３の裏面３ｂに接着材層１５ｂを介して接着され、ヒートスプレッダ７の下面７ｂの外周領域がスティフナリング６の上面６ａに接着材層１５ａを介して接着され、それによって、ヒートスプレッダ７は半導体チップ３およびスティフナリング６の両者に固定されて保持された状態となっている。ヒートスプレッダ７は、半導体チップ３で生じた熱をヒートスプレッダ７に伝導（放熱）させることで、半導体チップ３の温度上昇を抑制したり、更には、このヒートスプレッダ７から半導体装置１の外部に放熱するように機能する。従って、ヒートスプレッダ７は、放熱用部材（放熱板）であり、例えば板状の放熱板である。

ヒートスプレッダ７は、熱伝導性が高い金属で形成されることが好ましく、例えば銅（Ｃｕ）または銅（Ｃｕ）合金により形成することができる。また、スティフナリング６とヒートスプレッダ７とを同じ材料（例えば銅など）により形成しておけば、スティフナリング６とヒートスプレッダ７との熱膨張率が同じになるため、より好ましく、これにより、ヒートスプレッダ７の反りなどを抑制または防止することができる。

本実施の形態とは異なり、半導体装置１にスティフナリング６を設けなかった場合には、半導体装置１が反る傾向があり、実装基板への実装時に実装不良を起こすことがある。特に、半導体チップ３を配線基板２にフリップチップ実装した場合には、配線基板２全体をモールド樹脂で覆う構成ではないため、配線基板２が反りやすい。また、多端子化に伴い、配線基板２の外形寸法が大きくなると、配線基板２が反りやすくなる。配線基板２が反ると、半導体装置１の実装基板への半田ボール５を介した実装状態に悪影響を与える可能性がある。また、半導体装置１にスティフナリング６を設けなかった場合には、ヒートスプレッダ７は半導体チップ３のみに接着して保持されることになるため、半導体チップ３にかかる負荷が大きくなり、半導体チップ３の配線基板２上への実装状態に影響を与える可能性がある。

それに対して、本実施形態のように、配線基板２の上面２ａにスティフナリング６を配置することで、このスティフナリング６により配線基板２が反るのを抑制または防止することができ、半田ボール５のコプラナリティーが向上し、実装基板への半導体装置１の実装性および実装信頼性を向上させることができる。また、ヒートスプレッダ７は、半導体チップ３の裏面３ｂとスティフナリング６の上面６ａとの両方に接着されて固定されることで、半導体チップ３の裏面３ｂのみに接着される場合に比べて、外部からの機械的または熱的なストレスによる半導体チップ３にかかる負荷を小さくできることがあるため、半導体チップ３の配線基板２上への実装信頼性を向上させることができる。

＜課題について＞
しかしながら、本発明者が上記スティフナリング６のようなスティフナリングを配線基板の上面上に接着材で接着した構成を有する半導体装置について検討したところ、次のような課題が生じることが分かった。

すなわち、半導体チップを搭載した配線基板の上面外周に半導体チップを囲むようにスティフナリングを接着材で接着した半導体装置において、厳しい条件の高温高湿バイアス試験を行った。スティフナリングの直下の領域において、配線基板の配線を構成するＣｕのマイグレーションが生じやすいことが、本発明者の検討により分かった。これは、厳しい条件の高温高湿バイアス試験中に、スティフナリングと配線基板とを接着している接着材に含まれていた不純物イオン（例えば負イオンであるＣｌ⁻，Ｂｒ⁻，Ｆ⁻，ＳＯ_４ ^２−等）が、配線基板の最上層のソルダレジスト層中に拡散することに起因している。接着材からの不純物イオンが拡散した部分のソルダレジスト層は、他の領域のソルダレジスト層に比べて、ソルダレジスト層に接する配線からソルダレジスト層へ、金属が溶出しやすい状態となる。このため、接着材からの不純物イオンが拡散した部分のソルダレジスト層の下に位置してこのソルダレジスト層に接している配線から、配線を構成する金属（ここではＣｕ）がソルダレジスト層側へ溶出しやすくなり、Ｃｕマイグレーションの発生が促進されてしまう。Ｃｕマイグレーションの発生が促進されるのは、スティフナリングを接着する接着材からの不純物イオンが拡散したソルダレジスト層に接している配線である。配線基板において、配線を構成するＣｕのマイグレーションが促進されると、配線間のショート（短絡）不良またはオープン（断線）不良を招く可能性があるため、半導体装置の信頼性を低下させてしまう。この現象は、８５℃／８５％ＲＨの高温高湿バイアス試験では見られなかったが、１１０℃／８５％ＲＨや１３０℃／８５％ＲＨのような厳しい条件下で行う高温高湿バイアス試験で顕在化する。近年、車載用途の半導体装置を始め、半導体装置の更なる高信頼性化への要求が高く、上述のような厳しい条件下で行う高温高湿バイアス試験にも耐え得る高信頼性の半導体装置が求められている。

そこで、スティフナリングを配線基板に接着する接着材を改良することで、接着材からソルダレジスト層への不純物イオンの拡散を防止し、それによって、Ｃｕのマイグレーションが促進される上記現象を防止することも考えられるが、接着材は、その扱いやすさや、接着力、硬化の仕方などの観点から、様々な添加剤が加えられており、接着材の改良のみでＣｕのマイグレーションが促進される上記現象を防止することは、容易ではない。そこで、本実施の形態では、配線基板２の構造を次のように工夫することで上記現象に対策している。

＜配線基板の特徴について＞
図８は、本実施の形態の半導体装置１に用いられている配線基板２の要部平面図であり、上記図４および図５において点線で囲まれた領域ＲＥ２にほぼ相当する領域の配線基板２の平面図が示されている。なお、図８では、上記ソルダレジストＳＲ１を透視し、絶縁層１１上に形成されている導体層Ｍ１のレイアウトが示されている。実際には、図８に示される領域の導体層Ｍ１は、ソルダレジストＳＲ１で覆われている。なお、図８は、平面図であるが、図面を見やすくするために、導体層Ｍ１にハッチングを付してある。従って、図８において、ハッチングを付されている領域が、導体層Ｍ１がある領域、ハッチングが付されていない領域が、導体層Ｍ１が無い領域に対応する。但し、図８では、図面を見やすくするために、引き出し用配線ＷＲ１およびランド１６と、導体パターンＣＰ１とで、ハッチングを変えてあり、これは他の平面図においても同様である。また、図９は、図８と同じ平面領域の配線基板２の要部平面図であるが、上記ソルダレジストＳＲ１だけでなく、更に導体層Ｍ１および絶縁層１１を透視し、コア層１２上に形成されている導体層Ｍ２のレイアウトが示されている。なお、図９は、平面図であるが、図面を見やすくするために、導体層Ｍ２にハッチングを付している。従って、図８には、導体層Ｍ１のパターンが示され、図９には、導体層Ｍ２のパターンが示されているが、理解を簡単にするために、図８では、導体層Ｍ１よりも下層の導体層Ｍ２に設けられた引き出し用配線ＷＲ２の平面位置を点線で示し、図９では、導体層Ｍ２よりも上層の導体層Ｍ１に設けられた引き出し用配線ＷＲ１の平面位置を点線で示してある。図１０は、図８と同じ平面領域の配線基板２の要部平面図であるが、図８において、接着材層１４が配置される平面領域を、太線のハッチングを付して示したものに対応する。また、図８と同様に、図１０においても、導体層Ｍ２に設けられた引き出し用配線ＷＲ２の平面位置を点線で示してある。また、本実施の形態では、スティフナリング６の下面６ｂ全体が接着材層１４を介して配線基板２の上面２ａに接着されているため、図１０において、接着材層１４が配置される平面領域とスティフナリング６が配置される平面領域とは、ほぼ同じである。

図１、図６および図８に示されるように、配線基板２を構成する複数の導体層Ｍ１〜Ｍ４のうちの最上層の導体層Ｍ１は、複数のランド９、複数の引き出し用配線ＷＲ１、複数のランド１６および導体パターンＣＰ１を有している。

配線基板２の上面２ａにおいて、チップ搭載領域（搭載された半導体チップ３の直下の領域）には、半導体チップ３の複数のバンプ電極８を接続するための複数のランド９が配置されているが、これら複数のランド９は、配線基板２の下面２ｂの複数の端子１０（および複数の端子１０上にそれぞれ形成される複数の半田ボール５）に電気的に接続させる必要がある。

配線基板２の上面２ａでは、フリップチップ接続用の端子であるランド９は、チップ搭載領域に密集して配列しているのに対して、配線基板２の下面２ｂでは、上面２ａにおいてランド９が配列する面積よりも広い面積（すなわち配線基板２の下面２ｂ全体）に渡って、端子１０（および端子１０上に形成された半田ボール５）が配列している。このため、配線基板２の上面２ａのランド９と下面２ｂの端子１０とは平面的に重なる位置には配置されていないため、配線基板２に設けられたビア（ここではビアＶ１〜Ｖ３）のみで配線基板２の上面２ａのランド９と下面２ｂの端子１０とを電気的に接続することはできない。従って、配線基板２の上面２ａのランド９を下面２ｂの端子１０（半田ボール５）に電気的に接続するには、配線層Ｍ１〜Ｍ４のうちの少なくとも１層以上に設けた引き出し用配線（配線パターン）で、ランド９を配線基板２の上面２ａおよび下面２ｂに平行な方向に引き回す（引き出す）必要がある。

このため、配線基板２の上面２ａにおいて、ランド９をランド９と同層の引き出し用配線ＷＲ１で、半導体チップ３の直下でランド９が密集して配列した領域（ランド配列領域）から離れた位置に引き出してから、ランド配列領域から離れた位置で、ビアＶ１を介して導体層Ｍ１よりも下層の導体層Ｍ２に電気的に接続し、更にビアＶ２，Ｖ３および導体層Ｍ３，Ｍ４を介して、導体層Ｍ４からなる端子１０に電気的に接続する必要がある。なお、引き出し用配線ＷＲ１およびランド９は、導体層Ｍ１に設けられており、ランド９とそれに接続された引き出し用配線ＷＲ１とは一体的に形成されている。

図８に示される領域の範囲外であるため、図８には示されていないが、図６の断面図からも分かるように、引き出し用配線ＷＲ１の各々は、チップ搭載領域（搭載された半導体チップ３の直下の領域）において、一端がランド９に一体的に接続されている。引き出し用配線ＷＲ１の各々の他端は、図８に示されるように、配線基板２の上面２ａのうちのチップ搭載領域（半導体チップ３の直下の領域）よりも外周側（外側）の領域に配置されたランド１６に一体的に接続されている。すなわち、配線基板２の上面２ａにおいて、チップ搭載領域に配置されたランド９と、チップ搭載領域よりも外周側の領域に配置されたランド１６との間を、引き出し用配線ＷＲ１で繋いで電気的に接続しているのである。

ランド９および引き出し用配線ＷＲ１と同様に、ランド１６も導体層Ｍ１に設けられているが、ランド１６はフリップチップ接続用の端子ではなく、ランド１６は上記ソルダレジスト層ＳＲ１で覆われている。ランド１６の平面形状は、例えば円形状であり、その直径は、引き出し用配線ＷＲ１の幅よりも大きい。ランド１６を引き出し用配線ＷＲ１の一部とみなすこともできる。ランド１６は、そのランド１６の下（直下）に配置されたビアＶ１を介して、導体層Ｍ２に電気的に接続され、更に、ビアＶ２，Ｖ３および導体層Ｍ３，Ｍ４を介して配線基板２の下面２ｂの端子１０およびその上に接続された半田ボール５に電気的に接続されている。

配線基板２の上面２ａにおいて、引き出し用配線ＷＲ１（ランド１６も含む）の周囲に、固定電位が供給される導体パターン（導体プレーン）ＣＰ１が設けられている。ランド９，１６および引き出し用配線ＷＲ１と同様に、導体パターンＣＰ１も導体層Ｍ１に設けられている。導体パターンＣＰ１に供給される固定電位は、好ましくは、電源電位またはグランド電位である。この導体パターンＣＰ１は、配線基板２の下面２ｂに配置された複数の半田ボール５のうちの、電源電位またはグランド電位用の半田ボール５に、ビアＶ１，Ｖ２，Ｖ３および導体層Ｍ２，Ｍ３，Ｍ４（端子１０）を介して電気的に接続されている。半導体装置１を実装基板（図示せず）に実装した際には、実装基板の電源電位またはグランド電位用の端子に、この電源電位またはグランド電位用の半田ボール５を接続する。これにより、電源電位またはグランド電位用の半田ボール５から、導体パターンＣＰ１に、電源電位またはグランド電位を供給することができる。

導体パターンＣＰ１は、配線基板２の上面２ａ全体に形成されており、配線基板２の上面２ａの過半を占めているが、ランド９，１６および引き出し用配線ＷＲ１には接触しないように、ランド９，１６および引き出し用配線ＷＲ１から所定の距離だけ離間して形成されている。導体層Ｍ１において、固定電位が供給される導体パターンＣＰ１を引き出し用配線ＷＲ１の周囲に、引き出し用配線ＷＲ１を囲むように設けたことで、引き出し用配線ＷＲ１を通る信号の安定性を高めることができる。なお、引き出し用配線ＷＲ１およびランド１６と同様に、導体パターンＣＰ１もソルダレジスト層ＳＲ１で覆われている。また、配線基板２の上面２ａにおけるチップ搭載領域（半導体チップ３の直下の領域）には、ランド９が密集しているため、導体パターンＣＰ１を形成しなくともよい。

また、導体パターンＣＰ１は、ランド９，１６および引き出し用配線ＷＲ１に比べて大面積のパターンであり、配線基板２の上面２ａ全体（チップ搭載領域を除く）に渡って形成されている。このため、配線基板２作製時に、導体層Ｍ１を通して、絶縁層１１，１３やコア層１２から発生したガスが抜けやすいように、導体パターンＣＰ１には、多数（複数）のデガスホール（ガス抜き用の孔）ＤＨが形成されている。デガスホールＤＨは、導体パターンＣＰ１の平面内において、導体パターンＣＰ１（導体層Ｍ１）が無い部分であり、その平面形状は、例えば円形状である。導体パターンＣＰ１には、デガスホールＤＨは設けた方がより好ましいが、ガス抜きに問題なければ、デガスホールＤＨの形成を省略することもできる。

スティフナリング６を配線基板２の上面２ａ上に接着材層１４を介して接着した場合には、接着材層１４は配線基板２の最上層であるソルダレジスト層ＳＲ１上に配置されるが、上述したように、厳しい条件の高温高湿バイアス試験において、この接着材層１４中に含まれる不純物イオンが、接着材層１４に接している領域のソルダレジスト層ＳＲ１中に拡散する。接着材層１４から不純物イオンが拡散した領域のソルダレジスト層ＳＲ１に導体層Ｍ１が接していると、この導体層Ｍ１からソルダレジスト層ＳＲ１に導体層Ｍ１を構成する金属（ここではＣｕ）が溶出しやすい。そこで、本実施の形態では、図８と図１０を比較すると分かるように、接着材層１４の下に位置して接着材層１４から不純物イオンが拡散し得る領域のソルダレジスト層ＳＲ１の下には、引き出し用配線ＷＲ１およびランド１６を配置しないようにしている。

すなわち、本実施の形態では、配線基板２の上面２ａにおいて、引き出し用配線ＷＲ１およびランド１６がスティフナリング６の直下の領域には存在しないようにしており、それによって、配線基板２の上面２ａにおいて、引き出し用配線ＷＲ１およびランド１６が接着材層１４の直下の領域には存在しないようにすることができる。換言すれば、配線基板２の上面２ａに設けられた複数の引き出し用配線ＷＲ１は、スティフナリング６（接着材層１４）の直下の領域よりも内周側の領域に延在しており（形成されており）、スティフナリング６（接着材層１４）の直下の領域には延在していない（形成されていない）。また、ランド１６は、スティフナリング６（接着材層１４）の直下の領域よりも内周側の領域に配置されており、スティフナリング６（接着材層１４）の直下の領域には配置されていない。

なお、スティフナリング６の直下の領域とは、配線基板２の上面２ａに平行な平面で見て、スティフナリング６と平面的に重なる領域に対応する。また、接着材層１４の直下の領域とは、配線基板２の上面２ａに平行な平面で見て、接着材層１４と平面的に重なる領域に対応する。また、スティフナリング６の直下の領域よりも内周側の領域とは、配線基板２の上面２ａに平行な平面で見て、スティフナリング６と平面的に重なる領域よりも内側（半導体チップ３の中心に近い側）の領域に対応する。また、接着材層１４の直下の領域よりも内周側の領域とは、配線基板２の上面２ａに平行な平面で見て、接着材層１４と平面的に重なる領域よりも内側（半導体チップ３の中心に近い側）の領域に対応する。また、スティフナリング６の直下以外の領域とは、配線基板２の上面２ａに平行な平面で見て、スティフナリング６と平面的に重ならない領域に対応する。また、接着材層１４の直下以外の領域とは、配線基板２の上面２ａに平行な平面で見て、接着材層１４と平面的に重ならない領域に対応する。

本実施の形態とは異なり、配線基板２の下面２ｂにおいて、スティフナリング６の直下の領域に端子１０（半田ボール５）が形成されない場合には、ランド９を引き出し用配線でスティフナリング６の直下の領域まで引き回さなくとも、ランド９と端子１０（半田ボール５）とを電気的に接続することが可能である。

しかしながら、本実施の形態では、図１、図３、図４および図６からも分かるように、配線基板２の下面２ｂにおいて、スティフナリング６の直下の領域に、複数の端子１０およびそれらの上に形成された複数の半田ボール５が配置されている。すなわち、配線基板２の上面２ａおよび下面２ｂに平行な平面で見て、スティフナリング６に平面的に重なる位置にも、端子１０および半田ボール５が配置されている。このように、スティフナリング６に平面的に重なる位置にも、端子１０および半田ボール５が配置されている方が、半導体装置１の多端子化や小型化（小面積化）には有利である。しかしながら、この場合、ランド９を、スティフナリング６の直下の領域に位置する半田ボール５接続用の端子１０に電気的に接続するためには、フリップチップ接続用のランド９を、引き出し用配線でスティフナリング６の直下の領域まで引き回す必要がある。

そこで、本実施の形態では、ランド９を、スティフナリング６の直下の領域に位置する半田ボール５接続用の端子１０に電気的に接続するために、ランド９を、引き出し用配線ＷＲ１のみでスティフナリング６の直下の領域まで引き回すのではなく、引き出し用配線ＷＲ１および引き出し用配線ＷＲ２を使って、ランド９を、スティフナリング６の直下の領域まで引き回している。すなわち、配線基板２を構成する複数の導体層Ｍ１〜Ｍ４のうちの最上層の導体層Ｍ１からなる引き出し用配線（配線）ＷＲ１は、スティフナリング６（接着材層１４）の直下の領域までは延在させずに、スティフナリング６（接着材層１４）の直下の領域よりも手前（ランド９側）にランド１６を配置し、その代わりに、導体層Ｍ２に設けられかつビアＶ１を介してランド１６に電気的に接続された引き出し用配線（配線）ＷＲ２を、スティフナリング６（接着材層１４）の直下の領域まで延在させている。

具体的には、図６、図８〜図１０からも分かるように、スティフナリング６（接着材層１４）の直下の領域よりも内周側の領域に配置されたランド１６の直下に、導体層Ｍ２に設けられたランド１７を配置して、ランド１６とランド１７とをビアＶ１で電気的に接続し、このランド１７に一端が一体的に接続された引き出し用配線ＷＲ２をスティフナリング６（接着材層１４）の直下の領域まで延在させている。そして、この引き出し用配線ＷＲ２の他端を、導体層Ｍ２に設けられかつスティフナリング６（接着材層１４）の直下の領域に配置されたランド１８に一体的に接続している。つまり、配線基板２の導体層Ｍ２において、スティフナリング６（接着材層１４）の直下の領域よりも内周側の領域に配置されたランド１７と、スティフナリング６（接着材層１４）の直下の領域に配置されたランド１８との間を、引き出し用配線ＷＲ２で繋いで電気的に接続しているのである。

引き出し用配線ＷＲ１と引き出し用配線ＷＲ２とを電気的に接続するビアＶ１、すなわちランド１６とランド１７の間のビアＶ１は、ランド１６の直下でランド１７上に配置されているため、ランド１６，１７と同様、スティフナリング６（接着材層１４）の直下の領域よりも内周側の領域に配置されている。ランド１７およびランド１８の平面形状は、例えば円形状であり、その直径は、引き出し用配線ＷＲ２の幅よりも大きい。スティフナリング６（接着材層１４）の直下の領域に配置されたランド１８は、そのランド１８の直下に配置されたビアＶ２を介して導体層Ｍ３に電気的に接続され、更に、ビアＶ３および導体層Ｍ４を介して、スティフナリング６の直下に配置された配線基板２の下面２ｂの端子１０およびその上に接続された半田ボール５に電気的に接続されている。ランド１７，１８を引き出し用配線ＷＲ２の一部とみなすこともできる。

このように、本実施の形態では、スティフナリング６の直下の領域に配置された半田ボール５を、導体層Ｍ２に設けられかつスティフナリング６の直下の領域からスティフナリング６の直下の領域よりも内周側の領域まで延在する引き出し用配線ＷＲ２と、スティフナリング６の直下の領域よりも内周側の領域に延在する引き出し用配線ＷＲ１とを経由して、ランド９に電気的に接続しているのである。

図１１および図１２は、本実施の形態の検討の前提となった配線基板１０２の要部平面図であり、それぞれ上記図８および図１０に対応するものである。但し、上記図１０において点線で示していたのは引き出し用配線ＷＲ２の平面位置であったが、図１２において点線で示してあるのは、接着材層１４の下に位置する引き出し用配線ＷＲ１の平面位置である。

図１１および図１２に示される本発明者が検討した配線基板１０２では、ランド９を、スティフナリング６の直下の領域に位置する半田ボール５接続用の端子１０に電気的に接続するために、ランド９を、引き出し用配線ＷＲ１のみでスティフナリング６の直下の領域まで引き回している。すなわち、配線基板１０２では、最上層の導体層Ｍ１からなる引き出し用配線ＷＲ１を接着材層１４の直下の領域まで延在させている。

このため、本実施の形態の配線基板２の代わりに図１１および図１２に示される配線基板１０２を使用した場合には、上述したように厳しい条件の高温高湿バイアス試験において、接着材層１４中に含まれる不純物イオンが上記ソルダレジスト層ＳＲ１中に拡散すると、図１２において点線で示される部分（接着材層１４の直下の領域に位置する部分）の引き出し用配線ＷＲ１は、Ｃｕのマイグレーションが発生しやすくなってしまう。このため、配線基板１０２を用いると、上述したように厳しい条件の高温高湿バイアス試験において、図１２において点線で示される部分（接着材層１４の直下の領域に位置する部分）の引き出し用配線ＷＲ１が断線したり、あるいは図１２において点線で示される部分（接着材層１４の直下の領域に位置する部分）の引き出し用配線ＷＲ１が、導体パターンＣＰ１と短絡してしまう可能性がある。

それに対して、本実施の形態では、図８および図１０からも分かるように、配線基板２の上面２ａにおいて、接着材層１４の直下の領域には、引き出し用配線ＷＲ１およびランド１６は配置されていない。すなわち、配線基板２の上面２ａにおいて、スティフナリング６の直下の領域には、引き出し用配線ＷＲ１およびランド１６は配置されていない。このため、上述したように厳しい条件の高温高湿バイアス試験において、接着材層１４中に含まれる不純物イオンが上記ソルダレジスト層ＳＲ１中に拡散したとしても、不純物イオンが拡散した部分（接着材層１４の直下に位置する部分）のソルダレジスト層ＳＲ１の直下には、引き出し用配線ＷＲ１およびランド１６は配置されていない。従って、引き出し用配線ＷＲ１およびランド１６から上記ソルダレジスト層ＳＲ１への金属（ここではＣｕ）の溶出を抑制または防止することができ、Ｃｕのマイグレーションを抑制または防止することができる。このため、引き出し用配線ＷＲ１の断線や、引き出し用配線ＷＲ１と導体パターンＣＰ１との間の短絡などを防止することができ、半導体装置の信頼性を向上させることができる。

また、導体層Ｍ１よりも下層の導体層Ｍ２に設けられた引き出し用配線ＷＲ２は、スティフナリング６の直下の領域にも延在しているため、接着材層１４の直下にも配置されることになるが、この引き出し用配線ＷＲ２は、ソルダレジスト層ＳＲ１には接触しておらず、ソルダレジスト層ＳＲ１と引き出し用配線ＷＲ２との間には、絶縁層１１が介在している。上述したように厳しい条件の高温高湿バイアス試験を行うと、接着材層１４中に含まれる不純物イオンは、ソルダレジスト層ＳＲ１中には拡散し得るが、更にソルダレジスト層ＳＲ１を通過して絶縁層１１中までも拡散するのは少なく、絶縁層１１において、引き出し用配線ＷＲ２に接する部分では、接着材層１４中に含まれる不純物イオンの到達は少ない。このため、接着材層１４の直下に導体層Ｍ２の引き出し用配線ＷＲ２が配置されていたとしても、引き出し用配線ＷＲ２を構成する金属（ここではＣｕ）は、絶縁層１１やソルダレジスト層ＳＲ１へ溶出しないため、引き出し用配線ＷＲ２の断線や、引き出し用配線ＷＲ２と後述の導体パターンＣＰ２との間の短絡などは生じない。

また、本実施の形態では、配線基板２を構成する複数の導体層Ｍ１〜Ｍ４のうち、最上層の導体層Ｍ１でない導体層Ｍ２に設けられた引き出し用配線ＷＲ２を、接着材層１４（すなわちスティフナリング６）の直下の領域から、接着材層１４（すなわちスティフナリング６）の直下の領域よりも内周側の領域まで延在させている。そして、この引き出し用配線ＷＲ２と、接着材層１４（すなわちスティフナリング）の直下の領域よりも内周側の領域に延在する引き出し用配線ＷＲ１とを経由して、配線基板２の下面２ｂの端子１０（およびそれに接続された半田ボール５）を、配線基板２の上面２ａのランド９に電気的に接続することができる。このため、配線基板２の上面２ａのランド９に引き出し用配線ＷＲ１，ＷＲ２を経由して電気的に接続された端子１０（およびその上に形成された半田ボール５）を、配線基板２の下面２ｂにおいて、スティフナリング６の直下の領域に配置することができる。これにより、半導体装置１の多端子化や小型化（小面積化）を図ることができる。

また、引き出し用配線ＷＲ１およびランド１６は、接着材層１４の直下の領域から、配線基板２の上面２ａに平行な方向に１００μｍ以上離すことが好ましい。すなわち、接着材層１４の直下の領域だけでなく、接着材層１４の直下の領域から配線基板２の上面２ａに平行な方向に１００μｍ以内にある領域には、引き出し用配線ＷＲ１およびランド１６が配置されていないことが好ましい。換言すれば、引き出し用配線ＷＲ１およびランド１６と接着材層１４との間の平面距離（配線基板２の上面２ａに平行な平面で見たときの距離）を、１００μｍ以上離すことが好ましい。図１０に示される間隔Ｌ１を、１００μｍ以上（Ｌ１≧１００μｍ）とすることが好ましいのである。

上述したように厳しい条件の高温高湿バイアス試験において、接着材層１４中に含まれる不純物イオンは、ソルダレジスト層ＳＲ１中を横方向にも拡散する可能性があるが、拡散距離は数十μｍ以下程度と推定される。このため、引き出し用配線ＷＲ１およびランド１６を、接着材層１４の直下の領域から、配線基板２の上面２ａに平行な方向に１００μｍ以上離せば、引き出し用配線ＷＲ１およびランド１６の直上に位置する部分のソルダレジスト層ＳＲ１には、接着材層１４からの不純物は拡散できない。このため、引き出し用配線ＷＲ１およびランド１６からソルダレジスト層ＳＲ１への金属（ここではＣｕ）の溶出を更に的確に防止することができ、引き出し用配線ＷＲ１の断線や、引き出し用配線ＷＲ１と導体パターンＣＰ１との間の短絡などを更に的確に防止することができる。従って、半導体装置の信頼性を、より向上させることができる。

図１３は、配線基板２の変形例を示す要部平面図であり、上記図９に対応するものである。図９と同様、図１３には、コア層１２上に形成されている導体層Ｍ２のレイアウトが示されており、図１３は、平面図であるが、図面を見やすくするために、導体層Ｍ２にハッチングを付し、また、導体層Ｍ２よりも上層の導体層Ｍ１に設けられた引き出し用配線ＷＲ１の平面位置を点線で示してある。

図１３に示されるように、配線基板２の導体層Ｍ２においても、引き出し用配線ＷＲ２（ランド１７，１８を含む）の周囲に、引き出し用配線ＷＲ２（ランド１７，１８を含む）を囲むように、固定電位が供給される導体パターン（導体プレーン）ＣＰ２を設けることもできる。例として、この導体パターンＣＰ２は、ビアＶ１を介して導体層Ｍ１の上記導体パターンＣＰ１に電気的に接続されており、固定電位として、好ましくは電源電位またはグランド電位が供給される。導体パターンＣＰ２は、コア層１２の上面全体に形成されており、コア層１２の上面の過半を占めているが、ランド１７，１８および引き出し用配線ＷＲ２には接触しないように、ランド１７，１８および引き出し用配線ＷＲ２から所定の距離だけ離間して形成されている。導体層Ｍ２において、固定電位が供給される導体パターンＣＰ２を引き出し用配線ＷＲ２の周囲に設けたことで、引き出し用配線ＷＲ２を通る信号の安定性を高めることができる。また、導体層Ｍ１の導体パターンＣＰ１に多数（複数）のデガスホールＤＨを設けたのと同様に、導体層Ｍ２の導体パターンＣＰ２にも多数（複数）のデガスホールＤＨ（図１３では図示せず）を設けることもできる。

図１４は、引き出し用配線ＷＲ２の容量結合を模式的に示す説明図である。

本実施の形態の半導体装置１においては、上記図６および図８にも示されるように、配線基板２において、固定電位が供給される上記導体パターンＣＰ１をスティフナリング６の直下の領域にも形成している。このため、図１４に示されるように、導体層Ｍ２の引き出し用配線ＷＲ２は、同層の導体パターンＣＰ２や、下層の導体層Ｍ３の導体パターンと容量結合されるだけでなく、上層の導体層Ｍ１の導体パターンＣＰ１とも容量結合される。このため、たとえスティフナリング６が金属材料で形成されていたとしても、スティフナリング６と引き出し用配線ＷＲ２との間には、導体パターンＣＰ１が介在するため、導体パターンＣＰ１が介在しない場合に比べて、スティフナリング６と引き出し用配線ＷＲ２との間の容量結合の影響を抑制することができる。

このため、配線基板２において、上記導体パターンＣＰ１は、スティフナリング６の直下の領域にも形成することがより好ましく、これにより、配線基板２の内層配線（引き出し用配線ＷＲ２を含む）でインピーダンスを整合するように設計できるようになる。

また、導体パターンＣＰ１は、固定電位（好ましくは電源電位またはグランド電位）が供給される導体パターンであり、スティフナリング６の直下の領域全体に形成されている。このため、たとえ、上述したように厳しい条件の高温高湿バイアス試験において、接着材層１４中に含まれる不純物イオンがソルダレジスト層ＳＲ１中に拡散することで、導体パターンＣＰ１を構成する金属（ここではＣｕ）がソルダレジスト層ＳＲ１側に溶出したとしても、導体パターンＣＰ１については断線や短絡などの不具合は生じないため、信頼性は低下しない。

図１５は、本実施の形態の半導体装置１の変形例の要部断面図であり、上記実施の形態１の上記図６に対応するものである。図１６は、図１５の変形例の半導体装置１に用いられている配線基板２の要部平面図であり、上記図８に対応するものである。上記図８と同様、図１６には、絶縁層１１上に形成されている導体層Ｍ１のレイアウトが示されており、図１６は、平面図であるが、図面を見やすくするために、導体層Ｍ１にハッチングを付し、また、導体層Ｍ１よりも下層の導体層Ｍ２に設けられた引き出し用配線ＷＲ２の平面位置を点線で示してある。

図１５の変形例の半導体装置１では、図１５および図１６にも示されるように、配線基板２において、固定電位が供給される上記導体パターンＣＰ１を、スティフナリング６の直下の領域よりも内周側の領域には形成するが、スティフナリング６の直下の領域には形成していない。図１５の変形例の半導体装置１であっても、引き出し用配線ＷＲ１およびランド１６から上記ソルダレジスト層ＳＲ１への金属（ここではＣｕ）の溶出を抑制または防止できる効果は同様であり、引き出し用配線ＷＲ１の断線や、引き出し用配線ＷＲ１と導体パターンＣＰ１との間の短絡などを防止することができ、半導体装置の信頼性を向上させることができる。

また、本実施の形態では、ヒートスプレッダ７を用いた半導体装置１について説明したが、他の形態として、ヒートスプレッダ７を省略することもできる（この場合、接着材層１５ａ，１５ｂも省略される）。ヒートスプレッダ７を用いた場合には、スティフナリング６は、配線基板２の反り防止とヒートスプレッダ７の保持の機能を有しており、スティフナリング６の必要性および有用性は非常に大きいが、ヒートスプレッダ７を省略した場合であっても、スティフナリング６は、配線基板２の反り防止の機能を有するため、有用である。そして、ヒートスプレッダ７を省略した場合であっても、スティフナリング６を接着材で配線基板に接着した場合には、上述した厳しい条件の高温高湿バイアス試験においてＣｕのマイグレーションが促進される上記課題が生じ得るので、本実施の形態を適用することで、上記課題を解決し、半導体装置の信頼性を向上させることができる。すなわち、スティフナリング６を接着材で配線基板に接着する場合には、本実施の形態は有効である。このことは、以下の実施の形態２〜４についても同様である。

また、本実施の形態では、スティフナリング６の直下の領域からスティフナリング６の直下の領域よりも内周側の領域まで延在する引き出し用配線ＷＲ２を、導体層Ｍ２に設ける場合について説明したが、他の形態として、スティフナリング６の直下の領域からスティフナリング６の直下の領域よりも内周側の領域まで延在する引き出し用配線ＷＲ２を、導体層Ｍ３または導体層Ｍ４に設けることもできる。すなわち、導体層Ｍ１以外のいずれかの導体層Ｍ２，Ｍ３，Ｍ４に、スティフナリング６の直下の領域からスティフナリング６の直下の領域よりも内周側の領域まで延在する引き出し用配線ＷＲ２を設けることができる。このため、スティフナリング６の直下の領域に配置された半田ボール５（端子１０）を、導体層Ｍ１以外の導体層Ｍ２，Ｍ３，Ｍ４のうちの１層または複数層でスティフナリング６の直下の領域からスティフナリング６の直下の領域よりも内周側の領域まで引き回し（引き出し）、これをスティフナリング６の直下の領域よりも内周側の領域に延在する引き出し用配線ＷＲ１を経由してランド９に電気的に接続することができる。

また、本実施の形態において、半導体チップ３を配線基板２の上面２ａにフリップチップ実装して、半導体チップ３の表面３ａの複数のバンプ電極８と配線基板２の上面２ａの複数のランド９とをそれぞれ電気的に接続している。これには、半導体チップ３の各バンプ電極８を配線基板２の各ランド９に直接接続した場合だけではなく、半導体チップ３の搭載前に配線基板２の各ランド９上に突起電極（例えば半田突起電極）を設けておき、このランド９上の突起電極に半導体チップ３の各バンプ電極８を接続した場合も含むものとする。このことは、以下の実施の形態２〜４についても同様である。

（実施の形態２）
図１７は、本実施の形態の半導体装置１ａの断面図（全体断面図、側面断面図）、図１８は、半導体装置１ａの要部断面図であり、それぞれ上記実施の形態１の図１および図６に対応するものである。図１９は、本実施の形態の半導体装置１ａに用いられている配線基板２の要部平面図であり、上記図８に対応するものである。上記図８と同様、図１９には、ソルダレジスト層ＳＲ１を透視し、絶縁層１１上に形成されている導体層Ｍ１のレイアウトが示されており、図１９は、平面図であるが、図面を見やすくするために、導体層Ｍ１にハッチングを付してある。実際には、図１９に示される領域の導体層Ｍ１は、ソルダレジストＳＲ１で覆われている。図２０は、図１９と同じ平面領域の配線基板２の要部平面図であるが、図１９において、接着材層１４が配置される平面領域を、太線のハッチングを付して示したものに対応しており、上記実施の形態１の上記図１０に相当するものである。また、図２１は、図１８および図１９と同じ平面領域の配線基板２の要部平面図であるが、図１９において、スティフナリング６が配置される平面領域を、細線のハッチングを付して示したものに対応している。なお、図２１においては、スティフナリング６の下に位置する引き出し用配線ＷＲ１の平面位置を点線で示し、スティフナリング６の下に位置する接着材層１４の平面位置を破線で示しである。従って、図１９〜図２１は、いずれもソルダレジスト層ＳＲ１を透視しているが、図２１からスティフナリング６を取り除いたものが、図２０に対応し、図２０から更に接着材層１４を取り除いたものが、図１９に対応することになる。

上記実施の形態１の半導体装置１では、スティフナリング６の直下の領域に引き出し用配線ＷＲ１が配置されないようにしていた。それに対して、本実施の形態の半導体装置１ａにおいては、上記実施の形態１とは異なり、配線基板２の上面２ａに設けられた複数の引き出し用配線ＷＲ１の少なくとも一部が、スティフナリング６の直下の領域に延在している（形成または配置されている）。すなわち、図１９と上記図１１とを比べると分かるように、本実施の形態の半導体装置１ａで用いられている配線基板２は、導体層Ｍ１のレイアウトが、上記図１１の配線基板１０２における導体層Ｍ１のレイアウトと同様である。上記実施の形態１で説明した課題を解決するために、上記実施の形態１では引き出し用配線ＷＲ１，ＷＲ２を工夫していたが、本実施の形態では、接着材層１４の平面レイアウトを工夫している。

すなわち、上記実施の形態１の半導体装置１においては、スティフナリング６の下面６ｂ全体が接着材層１４を介して配線基板２の上面２ａに接着されているため、上記図１０において、接着材層１４が配置される平面領域とスティフナリング６が配置される平面領域とは、ほぼ同じであった。しかしながら、本実施の形態の半導体装置１ａにおいては、スティフナリング６の直下の領域にも引き出し用配線ＷＲ１が配置されているため、本実施の形態とは異なり、もしもスティフナリング６の下面６ｂ全体を接着材層１４を介して配線基板２の上面２ａに接着した場合には、接着材層１４の直下の領域にも引き出し用配線ＷＲ１が配置されてしまうことになる。そこで、本実施の形態の半導体装置１ａにおいては、スティフナリング６の下面６ｂ全体を接着材層１４を介して配線基板２の上面２ａに接着しているのではなく、スティフナリング６の直下の領域でかつ引き出し用配線ＷＲ１の直上には、接着材層１４を配置しないようにしている。

具体的には、図１７および図１８に示されるように、スティフナリング６の下面６ｂと配線基板２の上面２ａとの間は、接着材層１４が介在する部分と接着材層１４が介在しない部分とがあり、図２０からも分かるように、配線基板２の上面２ａにおいて、接着材層１４は引き出し用配線ＷＲ１の直上の領域を避けるように配置され、引き出し用配線ＷＲ１の直上は、接着材層１４が介在しない部分となっている。

換言すれば、図２０と図２１とを比較すると分かるように、スティフナリング６の直下の領域には、接着材層１４が配置されている領域と接着材層１４が配置されていない領域とがある。そして、引き出し用配線ＷＲ１は、スティフナリング６の直下の領域でかつ接着材層１４が配置されていない領域の直下には延在しているが、スティフナリング６の直下の領域でかつ接着材層１４が配置されている領域の直下には形成されていないのである。

本実施の形態の半導体装置１ａの他の構成は、上記実施の形態１の半導体装置１とほぼ同様であるので、ここではその説明は省略する。

本実施の形態では、スティフナリング６直下の領域にも引き出し用配線ＷＲ１およびランド１６が存在しているが、接着材層１４の直下の領域には引き出し用配線ＷＲ１およびランド１６が存在しないようにしている。すなわち、配線基板２の上面２ａに平行な平面で見て、引き出し用配線ＷＲ１と接着材層１４とは、平面的に重ならない。このため、上述したように、厳しい条件の高温高湿バイアス試験において、接着材層１４中に含まれる不純物イオンがソルダレジスト層ＳＲ１中に拡散したとしても、不純物イオンが拡散した部分（接着材層１４の直下に位置する部分）のソルダレジスト層ＳＲ１の直下には、引き出し用配線ＷＲ１およびランド１６は配置されていない。従って、引き出し用配線ＷＲ１およびランド１６から上記ソルダレジスト層ＳＲ１への金属（ここではＣｕ）の溶出を抑制または防止することができ、Ｃｕのマイグレーションを抑制または防止することができる。このため、引き出し用配線ＷＲ１の断線や、引き出し用配線ＷＲ１と導体パターンＣＰ１との間の短絡などを防止することができ、半導体装置の信頼性を向上させることができる。

また、本実施の形態では、配線基板２を構成する複数の導体層Ｍ１〜Ｍ４のうち、最上層の導体層Ｍ１に設けられた引き出し用配線ＷＲ１を、ランド９から、スティフナリング６の直下の領域（但し接着材層１４の直下の領域ではない）まで延在させることができる。このため、スティフナリング６の直下の領域に半田ボール５を配置することができる。すなわち、ランド９からスティフナリング６の直下の領域（但し接着材層１４の直下の領域ではない）まで延在させた引き出し用配線ＷＲ１（およびそれに接続されたランド１６）と、ビアＶ１，Ｖ２，Ｖ３および導体層Ｍ２，Ｍ３，Ｍ４とを経由して、ランド９を、スティフナリング６の直下に位置する半田ボール５に電気的に接続することができる。このため、配線基板２の下面２ｂに配置された複数の半田ボール５が、スティフナリング６の直下に位置する半田ボール５を含む場合に、本実施の形態を適用すれば、効果は大きい。本実施の形態では、配線基板２の上面２ａのランド９に電気的に接続された端子１０およびその上に形成された半田ボール５を、配線基板２の下面２ｂにおいて、スティフナリング６の直下の領域に配置することで、半導体装置１ａの多端子化や小型化（小面積化）を図ることができる。

また、引き出し用配線ＷＲ１およびランド１６は、接着材層１４の直下の領域から、配線基板２の上面２ａに平行な方向に１００μｍ以上離すことが好ましく、その理由は上記実施の形態１と同様である。

（実施の形態３）
図２２は、本実施の形態の半導体装置１ｂの断面図（全体断面図、側面断面図）、図２３は、半導体装置１ｂの要部断面図であり、それぞれ上記実施の形態１の図１および図６に対応するものである。図２４は、本実施の形態の半導体装置１ｂに用いられている配線基板２の要部平面図であり、上記図８や図１９に対応するものである。上記図８や図１９と同様、図２４には、ソルダレジスト層ＳＲ１を透視し、絶縁層１１上に形成されている導体層Ｍ１のレイアウトが示されており、図２４は、平面図であるが、図面を見やすくするために、導体層Ｍ１にハッチングを付してある。実際には、図２４に示される領域の導体層Ｍ１は、ソルダレジストＳＲ１で覆われている。図２５は、図２４と同じ平面領域の配線基板２の要部平面図であるが、図２５において、接着材層１４が配置される平面領域を、太線のハッチングを付して示したものに対応しており、上記実施の形態１の上記図１０や上記実施の形態２の上記図２０に相当するものである。但し、図２５において点線で示してあるのは、上記図１２と同様、接着材層１４の下に位置する引き出し用配線ＷＲ１の平面位置である。また、図２６は、図２４の部分拡大平面図であり、図２６も、図２４と同様、ソルダレジスト層ＳＲ１を透視し、絶縁層１１上に形成されている導体層Ｍ１のレイアウトが示され、平面図であるが、図面を見やすくするために、導体層Ｍ１（ここでは引き出し用配線ＷＲ１、ランド１６および導体パターンＣＰ１）にハッチングを付してある。なお、図２４および図２６において、符号ＲＥ３で示される範囲の領域は、接着材層１４の直下の領域であり、符号ＲＥ４で示される範囲の領域は、接着材層１４の直下ではない領域である。

上記実施の形態１の半導体装置１では、スティフナリング６の直下の領域に引き出し用配線ＷＲ１が配置されないようにしていた。それに対して、本実施の形態の半導体装置１ｂにおいては、上記実施の形態１とは異なり、配線基板２の上面２ａに設けられた複数の引き出し用配線ＷＲ１の少なくとも一部が、スティフナリング６の直下の領域に延在している（形成または配置されている）。また、上記実施の形態２の半導体装置１ａでは、引き出し用配線ＷＲ１の直上には、接着材層１４は配置されていなかった。それに対して、本実施の形態の半導体装置１ｂでは、配線基板２の上面２ａに設けられた複数の引き出し用配線ＷＲ１の少なくとも一部が、スティフナリング６の直下の領域でかつ接着材層１４の直下の領域にも配置されている。上記実施の形態１で説明した課題を解決するために、上記実施の形態１では引き出し用配線ＷＲ１，ＷＲ２を工夫し、上記実施の形態２では接着材層１４のレイアウトを工夫していたが、本実施の形態では、導体層Ｍ１に設けられた引き出し用配線ＷＲ１と導体パターンＣＰ１との間の間隔を工夫している。

すなわち、本実施の形態では、スティフナリング６の下面６ｂ全体が接着材層１４を介して配線基板２の上面２ａに接着されており、スティフナリング６の直下の領域は、接着材層１４の直下の領域に対応している。そして、図２４と図２５を比べると分かるように、導体層Ｍ１に設けられた引き出し用配線ＷＲ１は、スティフナリング６の直下の領域、すなわち接着材層１４の直下の領域にも延在している。

しかしながら、本実施の形態の半導体装置１ｂにおいては、導体層Ｍ１に設けられた引き出し用配線ＷＲ１と導体パターンＣＰ１との間の間隔は、配線基板２の上面２ａの全領域で同じにするのではなく、接着材層１４の直下の領域（図２４および図２６の領域ＲＥ３に対応）と接着材層１４の直下以外の領域（図２４および図２６の領域ＲＥ４に対応）とで、引き出し用配線ＷＲ１と導体パターンＣＰ１との間の間隔を変えている。すなわち、図２４および図２６に示されるように、接着材層１４の直下の領域（図２４および図２６の領域ＲＥ３に対応）における引き出し用配線ＷＲ１と導体パターンＣＰ１との間の間隔Ｗ１は、接着材層１４の直下以外の領域（図２４および図２６の領域ＲＥ４に対応）における引き出し用配線ＷＲ１と導体パターンＣＰ１との間の間隔Ｗ２よりも広くなっている（すなわちＷ１＞Ｗ２）。

本実施の形態の半導体装置１ｂの他の構成は、上記実施の形態１の半導体装置１とほぼ同様であるので、ここではその説明は省略する。

図２７は、本実施の形態とは異なり、導体層Ｍ１に設けられた引き出し用配線ＷＲ１と導体パターンＣＰ１との間の間隔Ｗ３を、配線基板２の上面２ａの全領域で同じにした場合の配線基板の要部平面図であり、本実施の形態の図２６に相当するものである。図２７の場合は、接着材層１４の直下の領域（図２７の領域ＲＥ３に対応）における引き出し用配線ＷＲ１と導体パターンＣＰ１との間の間隔Ｗ３と、接着材層１４の直下以外の領域（図２７の領域ＲＥ４に対応）における引き出し用配線ＷＲ１と導体パターンＣＰ１との間の間隔Ｗ３とが、同じになっている。

上述したように、厳しい条件の高温高湿バイアス試験において、接着材層１４中に含まれる不純物イオンがソルダレジスト層ＳＲ１中に拡散すると、このソルダレジスト層ＳＲ１に接する引き出し用配線ＷＲ１および導体パターンＣＰ１から金属（ここではＣｕ）がソルダレジスト層ＳＲ１側に溶出し、この溶出した金属（Ｃｕ）を介して、引き出し用配線ＷＲ１と導体パターンＣＰ１とが繋がり、短絡してしまう可能性がある。これを防止するためには、引き出し用配線ＷＲ１と導体パターンＣＰ１との間の間隔を広くすることが有効である。引き出し用配線ＷＲ１と導体パターンＣＰ１との間の間隔が広いと、たとえ引き出し用配線ＷＲ１および導体パターンＣＰ１から金属（ここではＣｕ）がソルダレジスト層ＳＲ１側に溶出したとしても、引き出し用配線ＷＲ１と導体パターンＣＰ１とは溶出した金属でつながりにくくなるため、引き出し用配線ＷＲ１と導体パターンＣＰ１との間の短絡を抑制または防止することができる。

一方、引き出し用配線ＷＲ１と導体パターンＣＰ１との間の間隔を大きくすると、固定電位が供給される導体パターンＣＰ１を引き出し用配線ＷＲ１の周囲にせっかく設けた効果が小さくなってしまう。すなわち、引き出し用配線ＷＲ１を通る信号のノイズに対する安定性を高めるためには、引き出し用配線ＷＲ１と導体パターンＣＰ１との間の間隔は小さいことが望ましい。

しかしながら、図２７のように引き出し用配線ＷＲ１と導体パターンＣＰ１との間の間隔Ｗ３を配線基板２の上面２ａの全領域で同じにした場合には、引き出し用配線ＷＲ１と導体パターンＣＰ１との間の短絡を防止するために上記間隔Ｗ３を大きくすると、導体パターンＣＰ１を設けたことによって得られる効果が低下してしまい、また、インピーダンスも変化する。

それに対して、本実施の形態では、図２４および図２６に示されるように、接着材層１４の直下の領域における引き出し用配線ＷＲ１と導体パターンＣＰ１との間の間隔Ｗ１を、接着材層１４の直下以外の領域における引き出し用配線ＷＲ１と導体パターンＣＰ１との間の間隔Ｗ２よりも広くしている（Ｗ１＞Ｗ２）。より好ましくは、接着材層１４の直下の領域における引き出し用配線ＷＲ１と導体パターンＣＰ１との間の間隔Ｗ１を、接着材層１４の直下以外の領域における引き出し用配線ＷＲ１と導体パターンＣＰ１との間の間隔Ｗ２の１．５倍以上としている（すなわちＷ１＞Ｗ２×１．５）。例えば、接着材層１４の直下以外の領域における間隔Ｗ２を５０μｍ程度とし、接着材層１４の直下の領域における間隔Ｗ１を８０μｍ程度以上とすることができる。

また、ランド１６は、引き出し用配線ＷＲ１の一部とみなすこともでき、接着材層１４の直下の領域におけるランド１６と導体パターンＣＰ１との間の間隔は、上記間隔Ｗ１とほぼ同程度とすることができる。このため、本実施の形態においては、接着材層１４の直下の領域におけるランド１６と導体パターンＣＰ１との間の間隔は、接着材層１４の直下以外の領域における引き出し用配線ＷＲ１と導体パターンＣＰ１との間の間隔Ｗ２よりも広く、より好ましくは、この間隔Ｗ２の１．５倍以上である。

厳しい条件の高温高湿バイアス試験で接着材層１４中に含まれる不純物イオンがソルダレジスト層ＳＲ１中に拡散することに起因して、引き出し用配線ＷＲ１と導体パターンＣＰ１とが短絡し得るのは、接着材層１４の直下の領域であり、接着材層１４の直下以外の領域では、ソルダレジスト層ＳＲ１への接着材層１４の不純物拡散は少ないので、Ｃｕのマイグレーションは生じず、短絡はほとんど発生しない。

このため、本実施の形態のように、引き出し用配線ＷＲ１と導体パターンＣＰ１との間の短絡が発生し得る接着材層１４の直下の領域では、引き出し用配線ＷＲ１と導体パターンＣＰ１との間の間隔Ｗ１を広くすることで、たとえ引き出し用配線ＷＲ１および導体パターンＣＰ１から金属がソルダレジスト層ＳＲ１側に溶出したとしても、引き出し用配線ＷＲ１と導体パターンＣＰ１との間の短絡を抑制または防止することができる。一方、短絡がほとんど発生しない接着材層１４の直下以外の領域では、引き出し用配線ＷＲ１と導体パターンＣＰ１との間の間隔Ｗ２を狭く（間隔Ｗ１よりも狭く、より好ましくは間隔Ｗ１の２／３以下に）することで、引き出し用配線ＷＲ１を通る信号の安定性を高めることができる。

このように、本実施の形態では、引き出し用配線ＷＲ１と導体パターンＣＰ１との間の短絡を防止することができ、半導体装置の信頼性を向上させることができる。また、導体パターンＣＰ１により、引き出し用配線ＷＲ１を通る信号の安定性を高めることができ、半導体装置の性能を高めることができる。

また、本実施の形態においては、接着材層１４の直下以外の領域よりも接着材層１４の直下の領域で、引き出し用配線ＷＲ１と導体パターンＣＰ１との間の間隔を広くしているが、更に、引き出し用配線ＷＲ１の幅を、接着材層１４の直下以外の領域よりも接着材層１４の直下の領域で広くすることもでき、この場合を図２８に示してある。図２８は、上記図２６に対応する。

本実施の形態においては、図２８に示されるように、接着材層１４の直下の領域（図２７の領域ＲＥ３に対応）における引き出し用配線ＷＲ１の幅Ｗ４を、接着材層１４の直下以外の領域（図２７の領域ＲＥ４に対応）における引き出し用配線ＷＲ１の幅Ｗ５よりも広くすれば、より好ましい（すなわちＷ４＞Ｗ５）。接着材層１４の直下の領域における引き出し用配線ＷＲ１の幅Ｗ４を、接着材層１４の直下以外の領域における引き出し用配線ＷＲ１の幅Ｗ５の１．５倍以上とすれば、更に好ましい（すなわちＷ４＞Ｗ５×１．５）。例えば、接着材層１４の直下以外の領域における幅Ｗ５を２０μｍ程度とし、接着材層１４の直下の領域における幅Ｗ４を５０μｍ程度とすることができる。

引き出し用配線ＷＲ１の幅を、接着材層１４の直下以外の領域よりも接着材層１４の直下の領域で広くする理由は、次の通りである。

上述したように、厳しい条件の高温高湿バイアス試験において、接着材層１４中に含まれる不純物イオンがソルダレジスト層ＳＲ１中に拡散すると、このソルダレジスト層ＳＲ１に接する引き出し用配線ＷＲ１から金属（ここではＣｕ）がソルダレジスト層ＳＲ１側に溶出しバイアスで拡散するが、溶出量が多いと、引き出し用配線ＷＲ１が断線してしまう可能性がある。これを防止するためには、引き出し用配線ＷＲ１の幅を広くすることが有効である。引き出し用配線ＷＲ１の幅が広いと、たとえ引き出し用配線ＷＲ１から金属（ここではＣｕ）がソルダレジスト層ＳＲ１側に溶出したとしても、引き出し用配線ＷＲ１の金属量は多いため、引き出し用配線ＷＲ１の断線を抑制または防止することができる。

一方、引き出し用配線ＷＲ１の幅を広くしすぎると、配線基板２の上面２ａにおいて、引き出し用配線ＷＲ１を引き回しにくくなり、配線基板２の面積縮小が困難となるため、半導体装置の小型化（小面積化）の面で不利となる。

厳しい条件の高温高湿バイアス試験で接着材層１４中に含まれる不純物イオンがソルダレジスト層ＳＲ１中に拡散することに起因して、引き出し用配線ＷＲ１の断線が生じ得るのは、接着材層１４の直下の領域であり、接着材層１４の直下以外の領域では、ソルダレジスト層ＳＲ１に接着材層１４の不純物は拡散していないので、Ｃｕのマイグレーションは生じず、断線はほとんど発生しない。

このため、本実施の形態のように、引き出し用配線ＷＲ１の断線が発生し得る接着材層１４の直下の領域では、引き出し用配線ＷＲ１の幅Ｗ４を広くすることで、たとえ引き出し用配線ＷＲ１から金属がソルダレジスト層ＳＲ１側に溶出したとしても、引き出し用配線ＷＲ１の断線を抑制または防止することができる。一方、断線がほとんど発生しない接着材層１４の直下以外の領域では、引き出し用配線ＷＲ１の幅Ｗ５を狭く（幅Ｗ４よりも狭く、より好ましくは幅Ｗ４の２／３以下に）することで、配線基板２の上面２ａにおいて引き出し用配線ＷＲ１を引き回ししやすくし、配線基板２の面積縮小（半導体装置の小面積化）を図ることができる。

このように、本実施の形態では、引き出し用配線ＷＲ１の断線を防止することができ、半導体装置の信頼性を向上させることができる。また、半導体装置の小型化（小面積化）を図ることができる。

また、本実施の形態では、配線基板２を構成する複数の導体層Ｍ１〜Ｍ４のうち、最上層の導体層Ｍ１に設けられた引き出し用配線ＷＲ１を、ランド９から、スティフナリング６の直下の領域（接着材層１４の直下の領域）まで延在させることができる。このため、スティフナリング６の直下の領域に半田ボール５を配置することができる。すなわち、ランド９からスティフナリング６の直下の領域（接着材層１４の直下の領域）まで延在させた引き出し用配線ＷＲ１（およびそれに接続されたランド１６）と、ビアＶ１，Ｖ２，Ｖ３および導体層Ｍ２，Ｍ３，Ｍ４とを経由して、ランド９を、スティフナリング６の直下に位置する半田ボール５に電気的に接続することができる。このため、配線基板２の下面２ｂに配置された複数の半田ボール５が、スティフナリング６の直下に位置する半田ボール５を含む場合に、本実施の形態を適用すれば、効果は大きい。本実施の形態では、配線基板２の上面２ａのランド９に電気的に接続された端子１０およびその上に形成された半田ボール５を、配線基板２の下面２ｂにおいて、スティフナリング６の直下の領域に配置することで、半導体装置１ｂの多端子化や小型化（小面積化）を図ることができる。

（実施の形態４）
本実施の形態では、上記実施の形態１〜３の半導体装置１，１ａ，１ｂの製造工程の一例について説明する。上記実施の形態１〜３の半導体装置１，１ａ，１ｂは、ほぼ同様の工程で製造することができるので、ここでは代表して上記実施の形態１の半導体装置１の製造工程の一例について説明する。

図２９〜図３５は、上記本実施の形態１の半導体装置１の製造工程中の断面図であり、上記図１に対応する断面が示されている。

なお、本実施の形態では、例として、複数の配線基板２（半導体装置領域２２）がアレイ状に繋がって形成された多数個取りの配線基板（配線基板母体）２１を用いて個々の半導体装置１を製造する場合について説明する。この配線基板２１は、上記配線基板２の母体であり、配線基板２１を後述する切断工程で切断し、各半導体装置領域（基板領域、単位基板領域、デバイス領域）２２に分離したものが半導体装置１の配線基板２に対応する。配線基板２１は、そこから１つの半導体装置１が形成される領域である半導体装置領域２２がマトリクス（行列）状に複数配列した構成を有しているが、図２９〜図３５には、そのうちの一つの半導体装置領域２２にほぼ相当する領域の断面が示されている。

まず、配線基板２１と半導体チップ３を準備する。ここで、図２９に示されるように、そこからそれぞれ半導体装置１が製造される単位基板領域である半導体装置領域（単位基板領域）２２を複数有する配線基板２１であって、上面２１ａと、上面２１ａの反対側の下面２１ｂとを有し、各半導体装置領域２２の上面２１ａに複数のランド９を、各半導体装置領域２２の下面２１ｂに複数の端子１０を有する配線基板２１が準備される。各半導体装置領域２２における配線基板２１の具体的な構成は、上記配線基板２と同じであるため、ここではその説明は省略する。配線基板２１は、微細ピッチ配線に適合するようにビルドアップ法で製造することが好ましいが、それ以外にも、サブトラクティブ法、印刷法、シート積層法、セミアディティブ法、またはアディティブ法などを用いて製造することができる。また、上述のように、半導体チップ３は、複数のバンプ電極８が半導体チップ３の表面３ａに配置されたものである。先に配線基板２１を準備してから半導体チップ３を準備しても、先に半導体チップ３を準備してから配線基板２１を準備しても、あるいは配線基板２１と半導体チップ３を同時に準備してもよい。

このように、各半導体装置領域２２毎にランド９が配置された上面２１ａを有する配線基板２１と、複数のバンプ電極８が配置された表面を有する半導体チップ３とが準備される。

配線基板２１と半導体チップ３を準備した後、フリップチップ接続工程を行って、図３０に示されるように、配線基板２１の上面２１ａの各半導体装置領域２２上に、半導体チップ３を搭載する。

半導体チップ３のフリップチップ接続工程では、半導体チップ３は、半導体チップ３の裏面３ｂ側が上方を向き、半導体チップ３の表面３ａ側が下方（配線基板２１の上面２１ａ側）を向くように、フェイスダウンで配線基板２１の上面２１ａ上に配置され、半導体チップ３の複数のバンプ電極８が配線基板２１の上面２１ａの複数のランド９にそれぞれ対向するように位置合わせされる。そして、バンプ電極８が金バンプである場合には、半導体チップ３を配線基板２１側に加圧して、バンプ電極８を構成する金バンプを配線基板２１のランド９に押圧して（押し付けて）圧着する。この際、加熱しながら加圧することで、バンプ電極８をランド９に熱圧着することもできる。また、バンプ電極８が半田バンプである場合には、半田リフロー処理（熱処理）によりバンプ電極８を構成する半田バンプを溶融・再固化することで、バンプ電極８をランド９に接続（半田接続）する。このように、半導体チップ３を配線基板２１の上面２１ａ上に複数のバンプ電極８を介して搭載し、半導体チップ３の複数のバンプ電極８を配線基板２１の複数のランド９にそれぞれ電気的に接続する。

また、半導体チップ３搭載前の段階で、配線基板２１の上面２１ａの各ランド９上に突起電極を設けておき、半導体チップ３のフリップチップ接続工程で、このランド９上の突起電極に半導体チップ３の各バンプ電極８を接続（接合）することもできる。

例えば、半導体チップ３に半田（半田バンプ）からなるバンプ電極８を形成しておき、配線基板２１の各ランド９上に半田突起電極（半田からなる突起状電極、半田バンプ）を形成しておき、フリップチップ接続工程において、半導体チップ３の各バンプ電極８と配線基板２１の各ランド９上の半田突起電極とが対向するように半導体チップ３を搭載する。そして、半田リフロー処理を行うことで、半導体チップ３側のバンプ電極８を配線基板２１側の半田突起電極に接続（半田接続）することができる。この場合、半田リフロー処理によって半導体チップ３のバンプ電極８とランド９上の半田突起電極とが一体化して、半導体チップ３実装後のバンプ電極８となり、各バンプ電極８が各ランド９に電気的に接続された状態となる。

次に、図３１に示されるように、半導体チップ３と配線基板２１との間を満たすアンダーフィル樹脂としての樹脂部４を形成する。例えば、半導体チップ３と配線基板２１の上面２１ａとの間に樹脂材料（フィラーを含有することもできる）を充填（注入）し、加熱などによりこの樹脂材料を硬化することで、硬化した樹脂材料からなる樹脂部４を形成することができる。他の形態として、フリップチップ接続を行う前に配線基板２１の上面２１ａの各半導体装置領域２２のチップ搭載予定領域（後で半導体チップ３を搭載する領域）に予め樹脂材料（フィラーを含有することもできる）を塗布しておき、その後、フリップチップ接続で半導体チップ３のバンプ電極８を配線基板２１の上面２１ａのランド９に接続してから、この樹脂材料を硬化して樹脂部４を形成することもできる。

次に、図３２に示されるように、配線基板２１の上面２１ａの各半導体装置領域２２上に、接着材層１４を介してスティフナリング６を搭載する。接着材層１４としては、テープ型の接着材または塗布型の接着材などを用いることができる。スティフナリング６の搭載後、接着材層１４の硬化処理（例えば加熱処理）を行うことで、スティフナリング６は、配線基板２１の上面２１ａに接着材層１４を介して接合されて固定される。テープ型接着材を用いた場合は、スティフナリング６搭載時には、テープ型接着材はある程度の硬さを有しているが、加熱によって一旦軟らかくなって密着性が高まってから硬化する。これにより、スティフナリング６が配線基板２１の上面２１ａにテープ型接着材（接着材層１４）を介して接着される。

スティフナリングを配線基板に接着する接着材層として、テープ型接着材と塗布型接着材のいずれを用いた場合にも、上述したように厳しい条件の高温高湿バイアス試験にて接着材中の不純物イオンが、配線基板のソルダレジスト層中に拡散してＣｕマイグレーションの発生が促進されるという上記課題は、発生し得る。このため、上記実施の形態１〜３は、接着材層１４として、テープ型接着材と塗布型接着材のいずれを用いた場合に適用しても、有効である。但し、接着材層１４として、テープ型接着材を用いれば、接着材層１４の厚みの均一性を高めることができ、また密着力も強く、スティフナリング６の平坦性も高めることができるので、より好ましい。また、上記実施の形態２では、接着材層１４のレイアウトを工夫しているが、接着材層１４としてテープ型接着材を用いれば、所望の平面形状で接着材層１４を配置しやすいため、特に上記実施の形態２では、テープ型接着材を接着材層１４として用いることが好ましい。

次に、図３３に示されるように、スティフナリング６の上面６ａおよび半導体チップ３の裏面３ｂ上に、共通のヒートスプレッダ７を、接着材層１５ａ，１５ｂを介して搭載する。この際、ヒートスプレッダ７の下面７ｂとスティフナリング６の上面６ａとの間に接着材層１５ａが介在し、ヒートスプレッダ７の下面７ｂと半導体チップ３の裏面３ｂとの間に接着材層１５ｂが介在する。接着材層１５ａおよび接着材層１５ｂとしては、テープ型接着材と塗布型接着材のいずれを用いることもできる。接着材層１５ａと接着材層１５ｂとは、同じ接着材を用いても、異なる接着材を用いてもよいが、同じ接着材を用いれば、半導体装置の製造工程を簡略化することができる。ヒートスプレッダ７の搭載後、接着材層１５ａ，１５ｂの硬化処理を行うことで、ヒートスプレッダ７は、スティフナリング６の上面６ａおよび半導体チップ３の裏面３ｂに、接着材層１５ａ，１５ｂを介して接合されて固定される。

次に、図３４に示されるように、配線基板２１の下面２１ｂの端子１０に半田ボール５を接続（接合、形成）する。この半田ボール５接続工程では、例えば、配線基板２１の下面２１ｂを上方に向け、配線基板２１の下面２１ｂの各半導体装置領域２２の複数の端子１０上にそれぞれ半田ボール５を配置（搭載）してフラックスなどで仮固定し、リフロー処理（半田リフロー処理、熱処理）を行って半田を溶融し、半田ボール５と配線基板２１の下面２１ｂの端子１０とを接合することができる。その後、必要に応じて洗浄工程を行い、半田ボール５の表面に付着したフラックスなどを取り除くこともできる。このようにして、半導体装置１の外部端子（外部接続用端子）としての半田ボール５が接合（形成）される。

なお、本実施の形態では、半導体装置１の外部端子として半田ボール５を接合する場合について説明したが、これに限定されるものではなく、例えば半田ボール５の代わりに印刷法などにより端子１０上に半田を供給して半導体装置１の半田からなる外部端子（バンプ電極、半田バンプ）を形成することもできる。この場合、配線基板２１の下面２１ｂの各半導体装置領域２２の複数の端子１０上にそれぞれ半田を供給してから、半田リフロー処理を行って、複数の端子１０上にそれぞれ半田からなる外部端子（バンプ電極、半田バンプ）を形成することができる。また、メッキ処理を施すなどして、各端子１０上に外部端子（バンプ電極）を形成することもできる。

このように、配線基板２１の下面２１ｂの各半導体装置領域２２の複数の端子１０に、それぞれ外部接続用端子（ここでは半田ボール５）を形成する。

次に、配線基板２１の切断を行う。これにより、図３５に示されるように、配線基板２１が各半導体装置領域２２間の切断領域に沿って切断されて、それぞれの半導体装置領域２２が個々の（個片化された）半導体装置１に切断分離（個片化）される。すなわち、配線基板２１が各半導体装置領域２２に切断されて分割され、各半導体装置領域２２から半導体装置１が形成される。この切断工程によって各半導体装置領域２２に切断され分離（分割）された配線基板２１が上記配線基板２に対応する。また、配線基板２１の上記上面２１ａが配線基板２の上面２ａに対応し、配線基板２１の上記下面２１ｂが配線基板２の下面２ｂに対応する。

このようにして、半導体装置１が製造される。

また、他の形態として、多数個取りの配線基板(配線基板母体)２１を個々に分割して先に配線基板２とした後で、この配線基板２上に上述のように半導体チップ３をフリップチップ接続する工程を行うこともできる。その後、上述の樹脂部４形成工程、上述のスティフナリング６搭載工程、上述のヒートスプレッダ７搭載工程、上述の半田ボール５接続工程を行って、半導体装置１が製造される。

以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

本発明は、半導体装置に適用して有効である。

１，１ａ，１ｂ 半導体装置
２ 配線基板
２ａ 上面
２ｂ 下面
３ 半導体チップ
３ａ 表面
３ｂ 裏面
４ 樹脂部
５ 半田ボール
６ スティフナリング
６ａ 上面
６ｂ 下面
７ ヒートスプレッダ
７ｂ 下面
８ バンプ電極
９ ランド
１０ 端子
１１，１３ 絶縁層
１２ コア層
１４，１５ａ，１５ｂ 接着材層
１６，１７，１８ ランド
２１ 配線基板
２１ａ 上面
２１ｂ 下面
２２ 半導体装置領域
１０２ 配線基板
ＣＰ１，ＣＰ２ 導体パターン
ＤＨ デガスホール
Ｍ１，Ｍ２，Ｍ３，Ｍ４ 導体層
ＳＲ１，ＳＲ２ ソルダレジスト層
Ｖ１，Ｖ２，Ｖ３ ビア
ＷＲ１，ＷＲ２ 引き出し用配線
Ｗ１，Ｗ２，Ｗ３ 間隔
Ｗ４，Ｗ５ 幅

Claims (23)

1. 複数の第１端子が配置された第１主面および前記第１主面とは反対側の第１裏面を有する配線基板と、
   複数の突起状電極が配置された第２主面および前記第２主面とは反対側の第２裏面を有し、前記配線基板の前記第１主面上に前記複数の突起状電極を介して搭載された半導体チップと、
   前記配線基板の前記第１主面の外周に、前記半導体チップを囲むように、接着材層を介して搭載されたスティフナリングと、
   前記配線基板の前記第１裏面に配置され、前記複数の第１端子にそれぞれ電気的に接続された複数の外部端子と、
   を備えた半導体装置であって、
   前記配線基板は複数の導体層を有し、前記複数の第１端子は前記複数の導体層のうちの最上層の第１導体層に設けられ、
   前記複数の突起状電極は、前記配線基板の前記第１主面に設けられた前記複数の第１端子にそれぞれ電気的に接続され、
   前記第１導体層に設けられかつそれぞれ前記複数の第１端子に接続された複数の第１引き出し用配線が前記配線基板の前記第１主面に形成されており、
   前記複数の外部端子は、前記スティフナリングの直下に位置する複数の第１外部端子を含み、
   前記複数の第１引き出し用配線は、前記スティフナリングの直下の領域よりも内周側の領域に延在し、前記第１主面の前記スティフナリングの直下の領域には延在していないことを特徴とする半導体装置。
2. 請求項１記載の半導体装置において、
   前記配線基板は、前記配線基板の前記第１主面に、前記複数の第１引き出し用配線を覆うように形成されたソルダレジスト層を更に有することを特徴とする半導体装置。
3. 請求項２記載の半導体装置において、
   前記複数の第１外部端子の各々は、前記複数の導体層のうちの前記第１導体層よりも下層の第２導体層に設けられかつ前記スティフナリングの直下の領域から前記スティフナリングの直下の領域よりも内周側の領域まで延在する第２引き出し用配線と、前記スティフナリングの直下の領域よりも内周側の領域に延在する前記第１引き出し用配線とを経由して、前記第１端子に電気的に接続されていることを特徴とする半導体装置。
4. 請求項３記載の半導体装置において、
   前記第２引き出し用配線は、前記スティフナリングの直下の領域よりも内周側の領域に配置されたビアを介して、前記第１引き出し用配線に電気的に接続されていることを特徴とする半導体装置。
5. 請求項４記載の半導体装置において、
   前記第２導体層は、前記複数の導体層のうちの最上層でも最下層でもない内層の導体層であることを特徴とする半導体装置。
6. 請求項５記載の半導体装置において、
   前記第１導体層には、前記複数の第１引き出し用配線の周囲に、固定電位が供給される導体パターンが設けられており、
   前記導体パターンも前記ソルダレジスト層で覆われていることを特徴とする半導体装置。
7. 請求項６記載の半導体装置において、
   前記固定電位は電源電位またはグランド電位であることを特徴とする半導体装置。
8. 請求項７記載の半導体装置において、
   前記配線基板の前記第１主面の前記スティフナリングの直下の領域にも前記導体パターンが配置されていることを特徴とする半導体装置。
9. 請求項８記載の半導体装置において、
   前記半導体チップの前記第２裏面および前記スティフナリング上に搭載された放熱板を更に有することを特徴とする半導体装置。
10. 複数の第１端子が配置された第１主面および前記第１主面とは反対側の第１裏面を有する配線基板と、
    複数の突起状電極が配置された第２主面および前記第２主面とは反対側の第２裏面を有し、前記配線基板の前記第１主面上に前記複数の突起状電極を介して搭載された半導体チップと、
    前記配線基板の前記第１主面の外周に、前記半導体チップを囲むように、接着材層を介して搭載されたスティフナリングと、
    前記配線基板の前記第１裏面に配置され、前記複数の第１端子にそれぞれ電気的に接続された複数の外部端子と、
    を備えた半導体装置であって、
    前記配線基板は複数の導体層を有し、前記複数の第１端子は前記複数の導体層のうちの最上層の第１導体層に設けられ、
    前記複数の突起状電極は、前記配線基板の前記第１主面に設けられた前記複数の第１端子にそれぞれ電気的に接続され、
    前記第１導体層に設けられかつそれぞれ前記複数の第１端子に接続された複数の第１引き出し用配線が前記配線基板の前記第１主面に形成されており、
    前記配線基板の前記第１主面の前記スティフナリングの直下の領域に、前記複数の第１引き出し用配線の少なくとも一部が延在しており、
    前記スティフナリングの直下の領域でかつ前記複数の第１引き出し用配線の直上には、前記接着材層が配置されていないことを特徴とする半導体装置。
11. 請求項１０記載の半導体装置において、
    前記スティフナリングの下面と前記配線基板の前記第１主面との間は、前記接着材層が介在する部分と前記接着材層が介在しない部分とがあり、
    前記接着材層は、前記複数の第１引き出し用配線の直上の領域を避けるように配置され、
    前記複数の第１引き出し用配線の直上は、前記接着材層が介在しない部分であることを特徴とする半導体装置。
12. 請求項１１記載の半導体装置において、
    前記配線基板は、前記配線基板の前記第１主面に、前記複数の第１引き出し用配線を覆うように形成されたソルダレジスト層を更に有することを特徴とする半導体装置。
13. 請求項１２記載の半導体装置において、
    前記複数の外部端子は、前記スティフナリングの直下に位置する複数の第１外部端子を含むことを特徴とする半導体装置。
14. 請求項１３記載の半導体装置において、
    前記半導体チップの前記第２裏面および前記スティフナリング上に搭載された放熱板を更に有することを特徴とする半導体装置。
15. 複数の第１端子が配置された第１主面および前記第１主面とは反対側の第１裏面を有する配線基板と、
    複数の突起状電極が配置された第２主面および前記第２主面とは反対側の第２裏面を有し、前記配線基板の前記第１主面上に前記複数の突起状電極を介して搭載された半導体チップと、
    前記配線基板の前記第１主面の外周に、前記半導体チップを囲むように、接着材層を介して搭載されたスティフナリングと、
    前記配線基板の前記第１裏面に配置され、前記複数の第１端子にそれぞれ電気的に接続された複数の外部端子と、
    を備えた半導体装置であって、
    前記配線基板は複数の導体層を有し、前記複数の第１端子は前記複数の導体層のうちの最上層の第１導体層に設けられ、
    前記複数の突起状電極は、前記配線基板の前記第１主面に設けられた前記複数の第１端子にそれぞれ電気的に接続され、
    前記第１導体層に設けられかつそれぞれ前記複数の第１端子に接続された複数の第１引き出し用配線が前記配線基板の前記第１主面に形成されており、
    前記配線基板の前記第１主面の前記スティフナリングの直下の領域に、前記複数の第１引き出し用配線の少なくとも一部が延在しており、
    前記第１導体層には、前記複数の第１引き出し用配線の周囲に、固定電位が供給される導体パターンが設けられており、
    前記接着材層の直下の領域における前記第１引き出し用配線と前記導体パターンとの間の間隔は、前記接着材層の直下以外の領域における前記第１引き出し用配線と前記導体パターンとの間の間隔よりも広いことを特徴とする半導体装置。
16. 請求項１５記載の半導体装置において、
    前記固定電位は電源電位またはグランド電位であることを特徴とする半導体装置。
17. 請求項１６記載の半導体装置において、
    前記接着材層の直下の領域における前記第１引き出し用配線と前記導体パターンとの間の間隔は、前記接着材層の直下以外の領域における前記第１引き出し用配線と前記導体パターンとの間の間隔の１．５倍以上であることを特徴とする半導体装置。
18. 請求項１７記載の半導体装置において、
    前記複数の外部端子は、前記スティフナリングの直下に位置する複数の第１外部端子を含むことを特徴とする半導体装置。
19. 請求項１８記載の半導体装置において、
    前記配線基板は、前記配線基板の前記第１主面に、前記複数の第１引き出し用配線および前記導体パターンを覆うように形成されたソルダレジスト層を更に有することを特徴とする半導体装置。
20. 請求項１９記載の半導体装置において、
    前記接着材層の直下の領域における前記第１引き出し用配線の幅は、前記接着材層の直下以外の領域における前記第１引き出し用配線の幅よりも広いことを特徴とする半導体装置。
21. 請求項２０記載の半導体装置において、
    前記接着材層の直下の領域における前記第１引き出し用配線の幅は、前記接着材層の直下以外の領域における前記第１引き出し用配線の幅の１．５倍以上であることを特徴とする半導体装置。
22. 請求項２１記載の半導体装置において、
    前記導体パターンは、前記配線基板の前記第１主面全体に形成されていることを特徴とする半導体装置。
23. 請求項２２記載の半導体装置において、
    前記半導体チップの前記第２裏面および前記スティフナリング上に搭載された放熱板を更に有することを特徴とする半導体装置。

Images