JP2007123520A - 積層型半導体モジュール - Google Patents

積層型半導体モジュール Download PDF

Info

Publication number
JP2007123520A
JP2007123520A JP2005313186A JP2005313186A JP2007123520A JP 2007123520 A JP2007123520 A JP 2007123520A JP 2005313186 A JP2005313186 A JP 2005313186A JP 2005313186 A JP2005313186 A JP 2005313186A JP 2007123520 A JP2007123520 A JP 2007123520A
Authority
JP
Japan
Prior art keywords
semiconductor
chip
semiconductor substrate
semiconductor chip
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005313186A
Other languages
English (en)
Other versions
JP4512545B2 (ja
Inventor
Takeshi Kawabata
毅 川端
Toshiyuki Fukuda
敏行 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005313186A priority Critical patent/JP4512545B2/ja
Priority to KR1020060036595A priority patent/KR20070045894A/ko
Priority to US11/491,033 priority patent/US7667313B2/en
Priority to CNA2006101086043A priority patent/CN1956190A/zh
Publication of JP2007123520A publication Critical patent/JP2007123520A/ja
Priority to US12/645,256 priority patent/US8008766B2/en
Priority to US12/710,025 priority patent/US8159061B2/en
Application granted granted Critical
Publication of JP4512545B2 publication Critical patent/JP4512545B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

【課題】個々の半導体装置の信頼性を確認できると共に、積層時および積層後に接続不良が生じ難い高信頼性の積層型半導体モジュールを提供する。
【解決手段】積層型半導体モジュール１００は、第１の半導体基板１１１に第１の半導体チップ１１２が搭載された第１の半導体装置１１０上に、第２の半導体基板１５１の上面に第２の半導体チップ１５２が搭載された第２の半導体装置１５０が積層されてなる。第１の半導体基板１１１の上に第１の接続用端子１１６が設けられていると共に、第１の半導体基板１１１の下面に外部接続用端子１１８が設けられている。第２の半導体基板１５１の下面における第２の半導体チップ１５２と対向する領域に第２の接続用端子１５６が設けられている。第１の接続用端子１１６と第２の接続用端子１５６とは、導電性接続部材１８０により接続されている。
【選択図】図１

Description

本発明は、第１の半導体装置上に第２の半導体装置を積層して立体的に構成した積層型半導体モジュールの構造、特にその実装構造に関する。
携帯電話またはデジタルカメラ等を含む各種電子機器の小型化及び高機能化の要請に伴い、半導体基板上に電子部品特に１個または複数個の半導体チップが搭載された半導体装置同士が積層されてなる積層型半導体モジュールが注目されている。
積層型半導体モジュールは、半導体装置同士を積層することにより回路基板上の占有面積を大幅に小さくできる。さらに、各半導体チップは、半導体基板に搭載される前にバーンイン試験まで行うことにより良品と確認できたもののみを用いるので、モジュールとしての信頼性を保証しやすくなる。
しかしながら、配線が形成された半導体基板の上に半導体チップを搭載する方法は、半導体チップを半導体基板に搭載する際に半導体基板に反りが発生しやすいので、積層された半導体装置同士の接続信頼性が劣化する。さらに、異種チップを搭載することが困難であるという問題があった。
この問題に対し、第１の従来例として、第１の半導体基板と、この第１の半導体基板上に搭載された第１の半導体チップと、第２の半導体基板と、この第２の半導体基板上に搭載された第２の半導体チップと、第２の半導体基板が第１の半導体チップ上に保持されるように第２の半導体基板と第１の半導体基板とを接続する突出電極と、この突出電極の配置領域が含まれるようにして第２の半導体チップを封止する封止材とを備えた構成が示されている（例えば、特許文献１を参照）。
これにより、第２の半導体チップを封止する封止材は、第２の半導体基板における突出電極の配置領域を補強すると共に、第１の半導体基板上に第２の半導体基板を積層した際の半導体積層モジュールの高さの増大を抑制することができる。さらに、第２の半導体チップが搭載される第２の半導体基板の反りを低減させることが可能となる。このため、前記のようにして半導体装置同士が積層されてなる半導体モジュールは、第１の半導体基板と第２の半導体基板との間の接続信頼性の劣化を抑制しつつ、半導体チップが搭載される領域の省スペース化を図ることが可能となる。
また、第２の従来例として、複数の半導体チップが積層されてなる積層型モジュールにおいて各半導体チップは、積層方向に垂直となる上面に、実装の際に用いられる実装用端子と品質を検査するための検査用端子とを備えると共に、積層方向に垂直となる下面に隣接する他の半導体チップの実装用端子と接続した実装用パッドと検査用端子と電気的に導通した検査用パッドとを備えた構成が示されている（例えば、特許文献２参照）。
このように構成された積層型モジュールにおいては、実装済みの半導体チップの検査用パッドに、積層される半導体チップの検査用端子を接合させることにより、実装済み半導体チップの検査用パッドと電気的に導通した検査用端子から検査用信号を入力して検査を行う。検査結果が良好であった場合には、検査済みの積層される半導体チップを実装済みの半導体チップの同一平面上、つまり積層方向に垂直となる平面上で基板に対して平行移動させ、積層する半導体チップの実装用端子を実装済みの半導体チップの実装用パッドに接続させることで積層を行っている。
これにより、積層する各半導体チップの品質検査を積層する前に容易に行うことができる。また、積層する各半導体チップを半導体基板に搭載する必要がないために、全体の大きさを小さくでき、更に半導体基板に半導体チップを搭載するための工数が必要ないため、製造に必要な時間や手間を減らすことができ、積層モジュールの歩留まりも向上させることが可能となる。
特開２００４−２８１９１９号公報 特開２００４−２８１６３３号公報
前記第１の従来例では、第２の半導体装置と第１の半導体装置とを接続する突出電極（半田ボールバンプ）は、第２の半導体基板の裏面側であって、半導体チップ搭載領域よりも外周領域、つまり封止材の配置領域に相当するように接続されている。このため、半導体チップのサイズが大きい場合や複数個を搭載するような場合には、第２の半導体基板ひいては第１の半導体基板の形状も大きくなり、半田ボールバンプは広い領域に配置されることになる。このため、外部からの衝撃や熱応力等が加わった際に接続部の不良が発生しやすくなり、第１の従来例の半導体装置は信頼性の低下を招きやすい。
また、第２の従来例では、半導体基板上に半導体チップを直接積層していく構成であり、しかも半導体チップにはビアを設ける必要がある。このために、従来の半導体チップと比較した場合に、チップ面積が大きくなる。さらに、半導体チップにビアを形成する加工プロセスが必要であり、半導体チップの製造工程が複雑となる。これらの結果、半導体チップのコストが高くなるという課題がある。さらに、積層する前の半導体チップをバーンイン試験して信頼性を充分確認することも比較的困難である。
本発明は、前記課題を解決するため、積層される半導体装置それぞれの信頼性を確認可能であると共に、積層時及び積層後に、外部負荷や熱応力等による負荷が加わっても接続不良が生じ難く、これにより信頼性の高い積層型半導体モジュールを提供することを目的とする。
本発明に係る積層型半導体モジュールは、第１の半導体基板に第１の半導体チップが搭載された第１の半導体装置の上に、第２の半導体基板の上面に第２の半導体チップが搭載された第２の半導体装置が積層されてなる積層型半導体モジュールを対象とし、第１の半導体基板の上面に第１の接続用端子が設けられていると共に、第１の半導体基板の下面に外部接続用端子が設けられ、第２の半導体基板の下面における第２の半導体チップと対向する領域に第２の接続用端子が設けられ、第１の接続用端子と第２の接続用端子とは導電性接続部材により接続されている。
この構成とすることにより、第２の接続用端子は、第２の半導体基板の下面において、第２の半導体チップが搭載されている領域と対向する領域に設けられているので、第２の接続用端子を第１の半導体基板の第１の接続用端子と導電性接続部材によって接続する際に、剛体である第２の半導体チップの特性によって第２の半導体基板ひいては積層型半導体モジュールにおける反りの発生を抑制することができる。
また、本発明に係る積層型半導体モジュールにおいて、第１の半導体チップは第１の半導体基板の中央部に搭載されていることが好ましく、第２の半導体チップは第２の半導体基板の中央部に搭載されていることが好ましい。
このように、第１の半導体チップが第１の接続用端子が形成されている第１の半導体基板の上面の中央領域に配置され搭載されていると、外部接続用突起電極を第１の半導体基板の全面にグリッドアレー状に配置することができるので、外部接続用突起電極の配置のピッチを大きくできる。また、第１の半導体チップが外部接続用突起電極が設けられている第１の半導体基板の下面の中央領域に配置されていると、第１の半導体基板の第１の接続用端子が形成されている面上には第１の半導体チップが存在しないので、第２の接続用端子と接続するための第１の接続用端子の配置の自由度が大きくなる。さらに、第２の半導体チップが第２の半導体基板の中央領域に設けられていると、第２の接続用端子もこの領域に設けられることとなる。つまり、第２の接続用端子が形成される領域は、半導体基板を介して対向する面に半導体チップが搭載されており、且つ、第２の半導体基板の中央領域である。このため、外部負荷や熱応力等の負荷が作用しても、接続部に加わる応力は小さくなり、接続不良の発生を抑制でき、接続信頼性を大幅に改善することができる。
また、本発明に係る積層型半導体モジュールにおいて、第２の半導体チップが搭載されている領域は、第１の半導体チップが搭載されている領域より大きいことが好ましい。
このようにすると、剛体である第２の半導体チップの搭載領域が大きくなり、第２の接続用端子の配置の自由度が増加すると同時に第２の接続用端子数も多数配置することができる。
また、本発明に係る積層型半導体モジュールにおいて、第２の半導体チップは、同一平面上に配置された複数個の半導体チップにより構成されていることが好ましく、また、積層された複数個の半導体チップより構成されていることも好ましい。このように第２の半導体チップが複数個から構成される場合、第２の半導体チップは第２の半導体基板にフリップチップ方式、ワイヤボンディング方式及びＴＡＢ（Tape Automated Bonding）方式の少なくとも１つの方式または少なくとも２つの方式の組み合わせにより実装されていてもよい。
このような実装方式とすると、例えば第２の半導体基板上にバンプを用いたフリップチップ方式で半導体チップを実装すれば、低インピーダンスの伝送線路を得ることができる。あるいは、例えばワイヤボンディング方式で実装すれば、第２の半導体基板の配線パターン構成を簡略化することができ、しかも汎用品の実装機を用いることができることから、高歩留まりかつ低コストの積層型半導体モジュールを得ることができる。また、ＴＡＢ方式で半導体チップを搭載すれば、立体的な配線が容易にできるだけでなく、フリップチップ方式やワイヤボンディング方式等と組み合わせた実装も容易にできる。さらに、半導体チップの実装方式を、フリップチップ方式、ワイヤボンディング方式及びＴＡＢ方式のいずれか２つの方式の組み合わせとすることにより、狭い領域に半導体チップを高密度に実装することができる。
また、本発明に係る積層型半導体モジュールにおいて、第２の半導体装置と第２の半導体チップとを接着及び封止するための樹脂が設けられていてもよい。
この構成とすると、樹脂で覆われた第２の半導体チップを搭載した領域は、半導体チップの剛性に樹脂の剛性が加わるので、第２の接続用端子を第１の半導体基板の第１の接続用端子と導電性接続部材によって接続する際の反りの発生をより抑制することができる。例えば、第２の半導体チップをワイヤボンディング方式で実装する場合、ワイヤ部まで保護樹脂を設けるので、保護樹脂による剛性がさらに加えられることになる。なお、第２の接続用端子は対向する第２の半導体チップの搭載領域に設けられるが、第２の接続用端子の一部は第２の半導体チップを第２の半導体装置に接着及び封止するための樹脂の領域に設けられていてもよく、第２の半導体チップをフリップチップ方式で実装する場合には、樹脂によるフィレットを積極的に形成してもよい。
また、本発明に係る積層型半導体モジュールにおいて、第２の接続用端子は第２の半導体チップの周縁領域に相当する領域にグリッドアレー状に配置され、同様にグリッドアレー状に配置された第１の接続用端子と導電性接続部材によって接続され、その接続する導電性接続部材の形状は球状体、柱状体、半球体、釣鐘状等形状は問わないが、その材料は導電性を有する物質またはバンプであってもよい。
この構成とすると、小型、薄型でかつ高密度に積層した積層型半導体モジュールを実現できる。このように第１の半導体装置と第２の半導体装置を接続することで、異種パッケージからなる半導体装置を積層することも可能となる。
また、本発明に係る積層型半導体モジュールにおいて、第１の半導体装置の外部接続用突起電極は、導電性ボールまたは柱状体または第１の半導体装置の外部接続用端子面上に形成されためっきバンプ若しくはワイヤバンプからなり、第１の半導体基板上にグリッドアレー状に配置されていてもよい。
この構成とすると、電子機器の回路基板に対して信頼性よく接続することができ、さらに、回路基板における占有面積を小さくできるので、回路基板をより高機能化、小型化、薄型化することができる。
また、本発明に係る積層型半導体モジュールにおいて、第１の半導体基板と第２の半導体基板とは同じ大きさであってもよく、また、第２の半導体基板の第２の半導体チップが搭載されている面にさらに電子部品が搭載されていてもよい。
この構成とすると、第２の半導体基板に搭載する半導体チップの搭載領域を充分確保できるだけでなく、さらに、第２の半導体チップの近傍領域に抵抗、キャパシタ及びインダクター等の電子部品を配置することができるので、第２の半導体チップの電気的ノイズをより有効に抑制することができる。このように第２の半導体基板に電子部品を搭載することにより、回路基板上にこれらの電子部品を実装する必要がなくなり、回路基板をより高機能化することができる。
また、本発明に係る積層型半導体モジュールにおいて、第１の半導体基板及び第２の半導体基板の基材は、ガラスエポキシ樹脂、ポリイミド樹脂、アラミド樹脂、アルミナセラミック、窒化アルミニウムセラミック、ガラス及び石英の中から選択された１種類で構成されていてもよい。
この構成とすると、第１の半導体基板と第２の半導体基板とを同じ材料により作製することにより、熱膨張係数を同じにできるので熱応力による影響を大幅に低減することが可能であり、高信頼性の積層型半導体モジュールを実現することができる。
本発明に係る積層型半導体モジュールによると、積層される各半導体装置の信頼性を確認可能であると共に、積層時及び積層後に、外部負荷や熱応力による付加が加わっても接続不良が生じ難いので、信頼性が高くなる。
以下、本発明の実施の形態について図面を参照しながら説明する。ただし、本発明は以下の各実施の形態に限定されない。また、各図面においては、それぞれの厚さや長さ等は図面の作成上、実際の形状とは異なる。さらに、半導体チップの電極、半導体基板の各接続用端子、内層配線及び表層配線の個数及び形状についても実際とは異なり、図示しやすい個数及び形状としている。また、同じ要素については、説明を省略する場合がある。
（第１の実施形態）
図１は、本発明の第１の実施の形態にかかる積層型半導体モジュール１００の断面構造を示し、図２は、積層型半導体モジュール１００の平面構造を示している。
積層型半導体モジュール１００は、第１の半導体基板１１１に第１の半導体チップ１１２が搭載された第１の半導体装置１１０上に、第２の半導体基板１５１の上面に第２の半導体チップ１５２が搭載された第２の半導体装置１５０が積層された構成である。
多層配線構造を有する第１の半導体基板１１１の上面の中央部には、第１の半導体チップ１１２を配置する領域が設けられ、第１の半導体基板１１１の内部には、上面から下面にかけて延びる複数の貫通導体１１５が設けられている。第１の半導体基板１１１の上面には、第２の半導体装置１５０を接続するための第１の接続用端子１１６と第１の半導体チップ１１２を接続するためのチップ接続用端子１１７とが設けられており、これら第１の接続用端子１１６及びチップ接続用端子１１７は、貫通導体１１５の上端と接続されている。第１の接続用端子１１６は、第１の半導体チップ１１２の周辺領域においてグリッドアレー状に配置されている。また、第１の半導体基板１１１の下面には外部接続用端子１１８がグリッドアレー状に設けられており、外部接続用端子１１８は貫通導体１１５の下端と接続されている。外部接続用端子１１８の下面には、回路基板（図示せず）に積層型半導体モジュール１００を接続するための外部接続用突起電極１１９が設けられている。グリッドアレー状とは、表面実装型パッケージの一種であるＢＧＡ（Ball Grid Array）にならい、マトリックス状の配置状態のことであるが、ここでは平面上に配置された複数のラインからなる配置状態である。
なお、第１の半導体基板１１１の上面に設けられている第１の接続用端子１１６及びチップ接続用端子１１７と下面に設けられている外部接続用端子１１８との接続は、貫通導体１１５による接続に代えて、インナービア（図示せず）、内装配線（図示せず）、及び第１の半導体基板１１１の上面及び下面に形成された表層配線（図示せず）等よりなる配線パターンにより接続されていてもよい。
さらに、第１の接続用端子１１６、チップ接続用端子１１７及び外部接続用端子１１８の配線パターンについては、図示は省略しているが、第１の接続用端子１１６が配線パターンの中間に位置する接続、つまり、チップ接続用端子１１７、第１の接続用端子１１６及び外部接続用端子１１８の順に直列に接続される配線パターンとしてもよい。このような構成とすることにより、第１の半導体装置１１０の電気的検査と同時に第１の接続用端子１１６の導通不良の検査が行えるため、良品であることが確認できた第１の半導体装置１１０のみを積層していくことが可能となる。このため、積層構成のモジュールとして高歩留まりとすることができる。
第１の半導体基板１１１の基材としては、ガラスエポキシ樹脂、ポリイミド樹脂、アラミド樹脂、アルミナセラミック、窒化アルミニウムセラミック、ガラスまたは石英等を用いることができるが、多層配線構造を安価に作製することができる点で樹脂基材を用いることが好ましい。
外部接続用突起電極１１９は、導電性のボール状若しくは柱状体または外部接続用端子１１８の面上に形成されためっきバンプ若しくはワイヤバンプからなり、第１の半導体基板１１１にグリッドアレー状に設けられた外部接続用端子１１８上に配置されている。なお、めっきバンプの場合には、多角柱状、角錐台状、または円錐台状等であってもよい。導電性ボールの場合には、例えば錫（Ｓｎ）系半田ボールを第１の半導体基板１１１の外部接続用端子１１８にフラックスにより接着固定しておき、回路基板（図示せず）との接続時に、同時に外部接続用端子１１８とも接続するようにしてもよい。なお、錫系半田ボールに代えて、導電性の樹脂ボールを用いてもよい。
第１の半導体チップ１１２における回路が形成されている面の周縁部に配置された電極端子（図示せず）の上には、第１の半導体基板１１１のチップ接続用端子１１７にフリップチップ実装するためのチップ接続用突起電極１２１が設けられている。なお、この第１の半導体チップ１１２は、シリコン単結晶基板を用いて、公知の方法により回路を形成し、実装前に研磨して薄くしている。ただし、モジュール構成によっては、研磨せずに用いてもよいし、あるいはシリコン単結晶基板ではなく、化合物半導体基板やＳＯＩ基板等であってもよい。
また、第１の半導体チップ１１２と第１の半導体基板１１１とは、両者の隙間に充填された樹脂１２２によって接着及び封止されており、樹脂１２２の材料としては、例えば絶縁性接着フィルム（ＮＣＦ）、異方性導電性フィルム（ＡＣＦ）もしくは液状樹脂等を用いることができる。液状樹脂の場合には、チップ接続用突起電極１２１とチップ接続用端子１１７とを接続した後、液状樹脂を充填すればよい。また、異方性導電性フィルム（ＡＣＦ）は、チップ接続用突起電極１２１と第１の半導体基板１１１のチップ接続用端子１１７との電気的な接続を行うことができる。
第２の半導体基板１５１は、第１の半導体基板１１１と同様に多層配線構造を有し、その上面には第２の半導体チップ１５２を配置する領域が設けられ、第２の半導体基板１５１の内部には上面から下面にかけて延びる複数の貫通導体１５５が設けられている。第２の半導体基板１５１の下面には第１の半導体装置１１０と接続するための第２の接続用端子１５６、上面には第２の半導体チップ１５２を接続するためのチップ接続用端子１５７が設けられており、第２の接続用端子１５６は貫通導体１５５の下端に、チップ接続用端子１５７は貫通導体１５５の上端にそれぞれ接続されている。第２の接続用端子１５６は、第２の半導体基板１５１の下面において第２の半導体チップ１５２が搭載されている領域と第２の半導体基板１５１を介して対向する領域に設けられると共に、第２の半導体チップ１５２の周縁領域に相当する領域にグリッドアレー状に配置されている。つまり、第２の半導体装置１５０において、第２の接続用端子１５６は、第２の半導体基板１５１を介して第２の半導体チップ１５２が搭載された領域内に設けられている。
なお、第２の半導体基板１５１の下面に設けられている第２の接続用端子１５６と上面に設けられているチップ接続用端子１５７とは、貫通導体１５５による接続に代えて、インナービア１５８、内装配線１５９及び第２の半導体基板１５１の上面及び下面に形成された表層配線１６０等よりなる配線パターンによる接続でもよい。
第２の半導体基板１５１の基材は、第１の半導体基板１１１と同じ基材を用いるほうが好ましい。同じ基材を用いて半導体基板を形成することにより、熱膨張係数を同じにできるので熱応力を最小限にすることができるので半導体装置としての信頼性を大きく向上することができる。
第１の実施形態においては、第２の半導体チップ１５２の搭載面積は、第１の半導体チップ１１２の搭載面積より大きい。また、第２の半導体チップ１５２の下面における回路の周縁部に配置された電極端子（図示せず）の上には、第２の半導体基板１５１のチップ接続用端子１５７にフリップチップ実装するためのチップ接続用突起電極１６１が形成されている。第２の半導体チップ１５２の第２の半導体基板１５１への実装方法や第２の半導体チップ１５２の形成方法については、第１の半導体チップ１１２と同様である。
また、第２の半導体チップ１５２と第２の半導体基板１５１とは、両者の隙間に充填された樹脂１６２によって接着及び封止されており、その材料は第１の半導体チップ１１２の場合と同じである。
上記の構成部品を用いて第１の半導体装置１１０は、第１の半導体基板１１１のチップ接続用端子１１７に第１の半導体チップ１１２をチップ接続用突起電極１２１で接続し、第１の半導体基板１１１と第１の半導体チップ１１２との隙間に樹脂１２２を注入して加熱、加圧して接着及び封止する。つぎに、第１の半導体基板１１１の外部接続用端子１１８の面上に外部接続用突起電極１１９を設ける。これにより、第１の半導体装置１１０を作製することができる。なお、樹脂１２２として、異方性導電性フィルム（ＡＣＦ）を用いる場合には、異方性導電性フィルムを第１の半導体基板１１１のチップ接続用端子１１７の形成領域に貼り付けた後、第１の半導体チップ１１２を位置合せしてから加圧、加熱すれば、接続と封止とを同時に行うこともできる。なお、第２の半導体装置１５０の作製方法は、外部接続用端子１１８及び外部接続用突起電極１１９の作製以外は、第１の半導体装置１１０の作製方法と同様である。
このようにして作製された第１の半導体装置１１０の第１の接続用端子１１６が形成された面と第２の半導体装置１５０の第２の接続用端子１５６が形成された面とを対向させて、第１の接続用端子１１６と第２の接続用端子１５６とを導電性接続部材１８０により接続させることで積層型半導体モジュール１００が構成される。
導電性接続部材１８０は、本実施形態においては導電性を有する柱状体から構成されるが、形状は柱状体に限らず、多角柱状、角錐台状または円錐台状であってもよい。また、導電性を有する柱状体に代えて導電性ボールを用いてもよく、例えば錫系半田ボールまたは樹脂ボールを用いてもよい。導電性接続部材１８０に導電性樹脂ボールを用いる場合は、導電性接着剤等により第１の接続用端子１１６上にあらかじめ導電性樹脂ボールを固定し、第２の接続用端子１５６を位置あわせして導電性接着剤を硬化させることにより、第１の半導体装置１１０と第２の半導体装置１５０とが接続される。なお、導電性接続部材１８０には導電性を有する柱状体や導電性ボール以外に半田ボールを用いることもでき、半田ボールを用いる場合は、半田ボールを加熱し、溶融させることにより第１の半導体装置１１０と第２の半導体装置１５０とを半田接続できる。
このようにして構成された積層型半導体モジュール１００において、第２の半導体装置１５０の第２の接続用端子１５６は、第２の半導体基板１５１を介して第２の半導体チップ１５２が搭載されている領域と対向する第２の半導体基板１５１の下面に設けられているので、第２の接続用端子１５６と接続される導電性接続部材１８０及び導電性接続部材１８０と接続される第１の接続用端子１１６も、第２の半導体基板１５１の第２の半導体チップ１５２が搭載される領域に配置されることになる。また、第２の半導体チップ１５２の搭載領域は、第２の半導体基板１５１の中央部に位置するため、第１の半導体装置１１０と第２の半導体装置１５０との接続部分は中央領域に位置することになる。このため、第２の半導体基板１５１の反りを抑えることができ、導電性接続部材１８０により第１の接続用端子１１６を接続する際に、反りに起因する接続不良が生じ難くなる。また、積層型半導体モジュール１００が温度変動による熱変形を生じたとしても、中央領域にある接続部に加わる熱応力を小さくすることができるので、積層型半導体モジュール１００としての信頼性を大幅に改善することが可能となる。
また、積層型半導体モジュール１００を形成する第１の半導体装置１１０及び第２の半導体装置１５０それぞれに搭載される第１の半導体チップ１１２及び第２の半導体チップ１５２は、各基板にフリップチップ方式により搭載されるので、小型かつ薄型の積層型半導体モジュール１００を実現することができる。
なお、本実施の形態に係る積層型半導体モジュール１００は、例えば第１の半導体チップ１１２がメモリを制御する制御用ＩＣであり、第２の半導体チップ１５２がメモリであるメモリモジュールに好適である。さらに、第１の半導体チップ１１２を制御用ＩＣに代えてＤＳＰとしてもよい。あるいは、第１の半導体チップ１１２をＤＳＰとし、第２の半導体チップ１５２を撮像素子とした撮像モジュールにも使用可能である。このように、半導体装置を積層することにより小型かつ薄型を必要とする種々のモジュールに適用することができる。
さらに、本実施の形態では、第２の半導体チップ１５２を図２のように正方形状としたが、本発明はこのような形状に限定されるものではなく、例えば、図３に示すような長方形状であってもよい。図３は、本実施の形態の第１の変形例に係る積層型半導体モジュール１００Ａの平面構成を示している。
積層型半導体モジュール１００Ａは、第２の半導体装置１５０の第２の半導体チップ１５２Ａが長方形状である。これに伴い、第２の半導体基板１５１のチップ接続用端子（図示せず）の配置位置の一部が、図１及び図２に示す積層型半導体モジュール１００と異なることに伴い、導電性接続部材１８０及び第１の接続用端子１１６の配置位置についても積層型半導体モジュール１００と異なるが、これ以外については、積層型半導体モジュール１００と同じ構成である。図３に示すように積層型半導体モジュール１００Ａにおいて、導電性接続部材１８０が第２の半導体チップ１５２Ａの搭載領域だけでなく樹脂１６２が形成されている領域と対向する領域にも形成されている。このように第１の半導体装置１１０と第２の半導体装置１５０とを接続する導電性接続部材１８０の配置される領域の一部が第２の半導体基板１５１を介して樹脂１６２と対向する領域に形成されていたとしても、積層型半導体モジュール１００と同じ効果を得ることができる。
図４は、本実施形態の第２の変形例に係る積層型半導体モジュール１００Ｂの断面構成を示している。積層型半導体モジュール１００Ｂは、第２の半導体装置１５０Ｂの第２の半導体基板１５１上に、第２の半導体チップ１５２だけでなく、その周辺領域にさらに受動部品等からなる電子部品１７１を実装していることが特徴である。
これに伴い、第２の半導体基板１５１の表層配線１６０Ｂについても、図１に示す積層型半導体モジュール１００とはパターン形状を変更している。さらに、電子部品１７１を実装するために、第２の半導体基板１５１の配線構成や第１の半導体基板１１１の配線構成等も一部変更している（図示せず）。
このように第２の半導体基板１５１に電子部品を実装することは、積層型半導体モジュール１００と同じ効果を得ることができるだけでなく、さらに例えばノイズ防止等に用いられるチップコンデンサ等の電子部品１７１を実装することにより、一般的には回路基板に実装することが要求される電子部品の部品点数を削減できる。したがって、さらに高機能、小型かつ薄型の積層型半導体モジュール１００Ｂを実現することができる。
なお、本第１の実施形態では、第１の半導体チップ１１２および第２の半導体チップ１５２ともにフリップチップ方式により実装する構成としたが、例えば、それぞれワイヤボンディング方式またはＴＡＢ方式により実装してもよい。また、第１の半導体チップ１１２と第２の半導体チップ１５２の実装方式をそれぞれ別の方式により行ってもよい。
（第２の実施形態）
図５は、本発明の第２の実施の形態にかかる積層型半導体モジュール２００の断面構造を示し、図６は、積層型半導体モジュール２００の平面構造を示している。
積層型半導体モジュール２００は、第１の半導体基板２１１に第１の半導体チップ２１２が搭載された第１の半導体装置２１０の上に、第２の半導体基板２５１の上面に第２の半導体チップ２５２が搭載された第２の半導体装置２５０が積層された構成である。第２の実施形態の特徴として、第２の半導体チップ２５２は、同一面上に配置された複数個の半導体チップから構成されている。
多層配線構造を有する第１の半導体基板２１１の上面の中央部には、第１の半導体チップ２１２を配置する領域が設けられ、第１の半導体基板２１１の内部には、上面から下面にかけて延びる複数の貫通導体２１５が設けられている。第１の半導体基板２１１の上面には、第２の半導体装置２５０と接続するための第１の接続用端子２１６と第１の半導体チップ２１２を接続するためのチップ接続用端子２１７とが設けられており、これら第１の接続用端子２１６及びチップ接続用端子２１７は、貫通導体２１５の上端と接続されている。第１の接続用端子２１６は、第１の半導体チップ２１２の周辺領域においてグリッドアレー状に配置されている。また、第１の半導体基板２１１の下面には、回路基板と接続するための外部接続用端子２１８がグリッドアレー状に設けられており、外部接続用端子２１８は、貫通導体２１５の下端と接続されている。外部接続用端子２１８の下面には、回路基板（図示せず）に積層型半導体モジュール２００を接続するための外部接続用突起電極２１９が設けられている。
第１の実施形態と同様に、第１の半導体基板２１１の上面に設けられている第１の接続用端子２１６及びチップ接続用端子２１７と下面に設けられている外部接続用端子２１８との接続は、貫通導体２１５による接続に代えてインナービア（図示せず）、内装配線（図示せず）及び表層配線（図示せず）等よりなる配線パターンにより接続されていてもよい。このようにすることにより、第１の接続用端子２１６、チップ接続用端子２１７及び外部接続用端子２１８の配線パターンについても第１の実施形態と同様に、第１の接続用端子２１６を配線パターンの中間に位置させる接続が可能となり、第１の半導体装置２１０の電気的検査と同時に第１の接続用端子２１６の導通不良の検査が行えるため、良品であることが確認できた第１の半導体装置２１０のみを積層していくことが可能となる。このため、積層構成のモジュールとしての高歩留まりとすることができる。
また、第１の半導体基板２１１の基材としては、ガラスエポキシ樹脂、ポリイミド樹脂、アラミド樹脂、アルミナセラミック、窒化アルミニウムセラミック、ガラスおよび石英等を用いることができるが、多層配線構成を安価に作製することができる点で樹脂基材を用いることが好ましいことは、第１の実施形態と同様である。さらに、外部接続用突起電極２１９の形状や材料についても、第１の実施形態と同様である。
第１の半導体チップ２１２における回路が形成されている面の周縁部に配置された電極端子（図示せず）の上には、第１の半導体基板２１１のチップ接続用端子２１７にフリップチップ実装するためのチップ接続用突起電極２２１が設けられている。なお、第１の半導体チップ２１２は、第１の実施の形態と同様にシリコン単結晶基板を用い、公知の方法により回路を形成し、研磨等により薄く加工されている。ただし、モジュール構成によっては、研磨せずに用いてもよいし、あるいはシリコン単結晶基板ではなく化合物半導体基板やＳＯＩ基板等であってもよい。第１の半導体チップ２１２と第１の半導体基板２１１との隙間を接着及び封止するための樹脂２２２の材料についても第１の実施形態と同様である。
第２の半導体基板２５１は、第１の半導体基板２１１と同様に多層配線構造を有し、その上面には、２個の第２の半導体チップ２５２（２５２Ａ及び２５２Ｂ）を配置する領域が設けられ、第２の半導体基板２５１の内部には上面から下面にかけて延びる複数の貫通導体２５５が設けられている。第２の半導体基板２５１の下面には、第１の半導体装置２１０と接続するための第２の接続用端子２５６、上面には第２の半導体チップ２５２を接続するためのチップ接続用端子２５７が設けられており、第２の接続用端子２５６は貫通導体２５５の下端に、チップ接続用端子２５７は貫通導体２５５の上端にそれぞれ接続されている。第２の接続用端子２５６は、第２の半導体基板２５１の下面において、第２の半導体チップ２５２が搭載される領域と第２の半導体基板２５１を介して対向する領域に設けられると共に、第２の半導体チップ２５２の周縁領域に相当する領域にグリッドアレー状に配置されている。
なお、第２の半導体基板２５１の下面に設けられている第２の接続用端子２５６と上面に設けられているチップ接続用端子２５７とは、貫通導体２５５による接続に代えて、インナービア２５８、内装配線２５９及び表層配線２６０等よりなる配線パターンによる接続でもよい。
さらに、第２の半導体基板２５１の基材は第１の半導体基板２１１と同じ基材を用いる方が好ましい。同じ基材を用いて半導体基板を形成することにより、熱膨張係数を同じにできるので熱応力を最小限にすることができることから半導体装置としての信頼性を大きく向上することができる。
第２の実施形態において第２の半導体チップ２５２は第２の半導体チップ２５２Ａ及び第２の半導体チップ２５２Ｂの２個の半導体チップにより構成され、これら２つの半導体チップは第２の半導体基板２５１の上面のほぼ中央領域に互いが最小の隙間を有するように配置されることが特徴である。なお、第２の半導体チップ２５２も第１の半導体チップ２１２と同様に公知の方法により形成される。
第２の半導体チップ２５２と第２の半導体基板２５１との隙間及び第２の半導体チップ２５２Ａと２５２Ｂとの隙間は、共に両者の隙間に充填された樹脂２６２によって接着及び封止されており、第２の半導体チップ２５２Ａと２５２Ｂとは樹脂２６２を介して連続して配置されている。このとき第２の半導体チップ２５２Ａと２５２Ｂとを総合した占有領域は、第１の半導体チップ２１２の専有領域よりも大きく、第２の半導体基板２５１と第１の半導体基板２１１とはほぼ同じ大きさである。なお、樹脂２６２の材料は第１の半導体装置２１０で用いた樹脂２２２と同様、第１の実施形態と同様である。
また、第２の半導体チップ２５２Ａと２５２Ｂとは、それらの下面における回路の周縁部に配置された電極端子（図示せず）に第２の半導体基板２５１のチップ接続用端子２５７にフリップチップ実装するためのチップ接続用突起電極２６１（２６１Ａ及び２６１Ｂ）がそれぞれ設けられている。
上記の構成部品を用いた、第１の半導体装置２１０の作製方法及び第２の半導体装置２５０の作製方法は、第１の実施形態と同様であり、第１の半導体装置２１０の第１の接続用端子２１６と第２の半導体装置２５０の第２の接続用端子２５６とを導電性接続部材２８０により接続させることで積層型半導体モジュール２００が構成される方法についても第１の実施形態と同様である。
このようにして構成された積層型半導体モジュール２００において、図５および図６に示すように、第２の接続用端子２５６は、第２の半導体基板２５１を介して第２の半導体チップ２５２Ａ及び２５２Ｂが平面状に搭載されている領域と対向する第２の半導体基板２５１の下面にグリッドアレー状に配置されている。このような構成とすることにより反りを小さくできるので、第２の半導体装置２５０を第１の半導体装置２１０に積層する場合に、接続不良を生じ難くすることができる。さらに、積層型半導体モジュール２００が温度変動を受けても、熱応力を小さくできるので、接続部の不良が生じ難く、高信頼性のモジュールを実現することができる。
なお、本実施の形態では、第２の半導体チップ２５２は一方のチップ２５２Ａ及び他方のチップ２５２Ｂの２つの半導体チップにより構成される例について説明したが、本発明は２個の半導体チップに限定さず、第２の半導体チップ２５２は３個以上から構成されていてもよい。また、第２の半導体基板２５１上には、第２の半導体チップ２５２のみでなく、さらに他の電子部品が搭載されていてもよい。
また、本実施の形態では、導電性接続部材２８０は第２の半導体チップ２５２の搭載領域に設けたが、図７に示すように樹脂２６２を含む領域内であってもよい。図７は、本実施形態の第１の変形例に係る積層型半導体モジュール２００Ａの平面構成を示している。このように導電性接続部材２８０は、第２の半導体チップ２５２の占有領域より一部がはみ出して設けられているが、このはみ出しは、第２の半導体基板２５１を介して樹脂２６２が形成されている領域内である。なお、第２の半導体基板２５１は、第１の半導体基板２１１（図示せず）とほぼ同じ形状であり、導電性接続部材２８０の配置場所が異なることに伴う第１の接続用端子２１６と第２の接続用端子２５６の配置場所以外については、本実施形態の積層型半導体モジュール２００と同じ構成である。
なお、第２の実施の形態では、第１の半導体チップ２１２および第２の半導体チップ２５２ともにフリップチップ方式により実装する構成としたが、例えば、それぞれワイヤボンディング方式により実装してもよいし、ＴＡＢ方式により実装してもよい。また、第１の半導体チップ２１２と第２の半導体チップ２５２の実装方式をそれぞれ別の方式により行ってもよい。さらに、第２の半導体チップ２５２Ａと２５２Ｂとについても、それぞれ別の方式により実装してもよい。
（第３の実施形態）
図８は、本発明の第３の実施の形態にかかる積層型半導体モジュール３００の断面構造を示している。
積層型半導体モジュール３００は、第１の半導体基板３１１の下面に第１の半導体チップ３１２が搭載された第１の半導体装置３１０上に、第２の半導体基板３５１の上面に第２の半導体チップ３５２が搭載された第２の半導体装置３５０が積層された構成である。第３の実施形態の特徴は、第１の半導体チップ３１２が第１の半導体基板３１１の下面に配置されていることである。
多層配線構造を有する第１の半導体基板３１１の下面の中央部には、第１の半導体チップ３１２を配置する領域が設けられ、第１の半導体基板３１１の内部には、上面から下面にかけて延びる複数の貫通導体３１５が設けられている。第１の半導体基板３１１の上面には、第２の半導体装置３５０と接続するための第１の接続用端子３１６が設けられており、貫通導体３１５の上端と接続されている。また、第１の半導体基板３１１の下面には、第１の半導体チップ３１２を接続するためのチップ接続用端子３１７と回路基板と接続するための外部接続用端子３１８が設けられており、これらチップ接続用端子３１７と外部接続用端子３１８は、貫通導体３１５の下端と接続されている。外部接続用端子３１８は、第１の半導体チップ３１２の周辺にグリッドアレー状に配置されており、外部接続用端子３１８の下面には、回路基板（図示せず）に積層型半導体モジュール３００を接続するための外部接続用突起電極３１９が設けられている。
第１の実施形態と同様に、第１の半導体基板３１１の上面に設けられている第１の接続用端子３１６と下面に設けられているチップ接続用端子３１７及び外部接続用端子３１８との接続は、貫通導体３１５に代えてインナービア（図示せず）、内装配線（図示せず）及び表層配線（図示せず）等よりなる配線パターンによりそれぞれ必要な端子同士が接続されていてもよい。こうすることにより、第１の実施形態と同様、第１の半導体装置３１０の電気的検査と第１の接続用端子３１６の導通不良の検査が同時に行え、良品であることが確認できた第１の半導体装置３１０のみを積層していくことが可能となるので、積層構成のモジュールとしての高歩留まりとすることができる。
第２の半導体基板３５１は、第１の半導体基板３１１と同様に多層配線構造を有し、その上面には、第２の半導体チップ３５２を配置する領域が設けられ、第２の半導体基板３５１の内部には上面から下面にかけて延びる複数の貫通導体３５５が設けられている。第２の半導体基板３５１の下面には、第１の半導体装置３１０と接続するための第２の接続用端子３５６、上面には第２の半導体チップ３５２を接続するためのチップ接続用端子３５７が設けられており、第２の接続用端子３５６は貫通導体３５５の下端に、チップ接続用端子３５７は貫通導体３５５の上端にそれぞれ接続されている。第２の接続用端子３５６は、第２の半導体基板３５１の下面において、第２の半導体チップ３５２が搭載される領域と第２の半導体基板３５１を介して対向する領域に設けられると共に、第２の半導体チップ３５２の周縁領域に相当する領域にグリッドアレー状に配置されている。
なお、第２の半導体基板３５１の下面に設けられている第２の接続用端子３５６と上面に設けられているチップ接続用端子３５７とは、貫通導体３５５による接続に代えてインナービア３５８、内装配線３５９及び表層配線３６０等よりなる配線パターンによる接続でもよい。
第１の半導体基板３１１と第２の半導体基板３５１の基材は第１の実施形態と同様に、第１の半導体基板と第２の半導体基板３５１との基材を同じにする方がよい。同じ基材を用いて半導体基板を形成することにより、熱膨張係数を同じにできるので熱応力を最小限にすることができるので半導体装置としての信頼性を大きく向上することができる。
第１の半導体チップ３１２及び第２の半導体チップ３５２において、回路が形成された面の周縁部に配置された電極端子（図示せず）が形成されている面上にそれぞれ第１の半導体基板３１１及び第２の半導体基板３５１とフリップチップ実装するため、チップ接続用突起電極３２１及びチップ接続用突起電極３６１が設けられている。また、第１の半導体チップ３１２と第１の半導体基板３１１との隙間及び第２の半導体チップ３５２と第２の半導体基板３５１とは、それぞれ両者の隙間に充填された樹脂３２２及び樹脂３６２によって接着及び封止されており、これら樹脂３２２及び樹脂３６２の材料は第１の実施形態と同様である。
上記の構成部品を用いた第１の半導体装置３１０及び第２の半導体装置３５０の作製方法は、第１の実施形態と同様であり、第１の半導体装置３１０の第１の接続用端子３１６と第２の半導体装置３５０の第２の接続用端子３５６とを導電性接続部材３８０により接続して積層型半導体モジュール３００が構成される方法についても、第１の実施の形態と同様である。
このような構成からなる積層型半導体モジュール３００は、導電性接続部材３８０が第２の半導体基板３５１を介して第２の半導体チップ３５２が搭載されている領域と対向する第２の半導体基板３５１の下面に形成されているので反りが小さくなる。したがって、第２の半導体装置３５０を第１の半導体装置３１０に積層する場合に、接続不良を生じ難くできる。さらに、この積層型半導体モジュール３００が温度変動を受けても、接続部に加わる熱応力が小さいので接続部の接続不良が生じ難く、高信頼性のモジュールを実現できる。
また、第１の半導体チップ３１２は、第１の半導体基板３１１の外部接続用端子３１８と同一面上に搭載されており、第２の半導体装置３５０との接続面上には搭載されていないので、第２の半導体装置３５０を導電性接続部材３８０により第１の半導体装置３１０に積層する作業工程を容易に行うことができる。さらに、第１の接続用端子３１６を配置する位置に制約がなくなることから、設計の自由度を大幅に拡大することが可能である。
また、第２の半導体装置３５０の第２の半導体基板３５１上には、第２の半導体チップ３５２のみでなく、さらに他の電子部品を実装してもよく、このようにすると、さらに高機能の積層型半導体モジュール３００を実現することができる。また、第２の半導体チップ３５２は複数個の半導体チップから構成されていてもよい。
なお、本第３の実施形態では、第１の半導体チップ３１２および第２の半導体チップ３５２ともにフリップチップ方式により実装する構成としたが、例えば、それぞれワイヤボンディング方式により実装してもよいし、ＴＡＢ方式により実装してもよい。また、第１の半導体チップ３１２と第２の半導体チップ３５２の実装方式をそれぞれ別の方式により行ってもよい。
（第４の実施形態）
図９は、本発明の第４の実施の形態にかかる積層型半導体モジュール４００の断面構造を示している。積層型半導体モジュール４００は、第１の半導体基板４１１に第１の半導体チップ４１２が搭載された第１の半導体装置４１０の上に、第２の半導体基板４５１の上面に第２の半導体チップ４５２が搭載された第２の半導体装置４５０が積層された構成である。第４の本実施形態の特徴は、第２の半導体チップ４５２が複数個の半導体チップを積層して第２の半導体基板４５１に搭載されていると同時に、第１の半導体チップ４１２も複数個の半導体チップを積層して第１の半導体基板４１１に搭載されている構成である。
多層配線構造を有する第１の半導体基板４１１の上面には、第１の半導体チップ４１２を配置する領域が設けられ、第１の半導体基板４１１の内部には、上面から下面にかけて伸びる複数の貫通導体４１５が設けられている。第１の半導体基板４１１の上面には、第２の半導体装置４５０と接続するための第１の接続用端子４１６と第１の半導体チップ４１２を接続するためのチップ接続用端子４１７とが設けられており、これら第１の接続用端子４１６及びチップ接続用端子４１７は、貫通導体４１５の上端と接続されている。第１の接続用端子４１６は、第１の半導体チップ４１２の周辺領域においてグリッドアレー状に配置されている。また、第１の半導体基板４１１の下面には、回路基板（図示せず）と接続するための外部接続用端子４１８がグリッドアレー状に設けられており、外部接続用端子４１８は、貫通導体４１５の下端と接続されている。外部接続用端子４１８の下面には、回路基板（図示せず）に積層型半導体モジュール４００を接続するための外部接続用突起電極４１９が設けられている。
第１の実施形態と同様に、第１の半導体基板４１１の上面に設けられている第１の接続用端子４１６及びチップ接続用端子４１７と下面に設けられている外部接続用端子４１８との接続は、貫通導体４１５による接続に代えてインナービア（図示せず）、内装配線（図示せず）及び表層配線（図示せず）等よりなる配線パターンにより接続されていてもよい。こうすることにより、第１の接続用端子４１６、チップ接続用端子４１７及び外部接続用端子４１８の配線パターンについても第１の実施形態と同様に、第１の接続用端子４１６を配線パターンの中間に位置させる接続が可能となり、第１の半導体装置４１０の電気的検査と同時に第１の接続用端子４１６の導通不良の検査が行えるため、良品であることが確認できた第１の半導体装置４１０のみを積層して行くことが可能となる。このため、積層構成のモジュールとしての高歩留まりとすることができる。
第４の実施形態において第１の半導体チップ４１２は、第１の半導体チップ４１２Ａと第１の半導体チップ４１２Ｂとの２個の半導体チップによって構成され、これら２個の半導体チップが第１の半導体基板４１１の上面で積層されていることが特徴の１つである。第１の半導体チップ４１２Ａの下面における回路の周縁部に配置された電極端子（図示せず）の上には、第１の半導体基板４１１の上面にあるチップ接続用端子４１７に第１の半導体チップ４１２Ａをフリップチップ実装するためのチップ接続用突起電極４２１が形成されている。第１の半導体基板４１１と第１の半導体チップ４１２Ａとは両者の隙間に充填された樹脂４２２によって接着及び封止されており、第１の半導体チップ４１２Ａと第１の半導体チップ４１２Ｂとは接着剤を用いて第１の半導体チップ４１２Ａの上に第１の半導体チップ４１２Ｂが接着固定されている。第１の半導体基板４１１のチップ接続用端子４１７と第１の半導体チップ４１２Ｂの電極端子（図示せず）とはワイヤーリード４２３によってワイヤーボンディング方式で接続され、第１の半導体チップ４１２Ｂとワイヤーリード４２３とを保護するための保護樹脂４２４が設けられている。
第２の半導体基板４５１は、第１の半導体基板４１１と同様に多層配線構造を有し、その上面には第２の半導体チップ４５２を配置する領域が設けられ、第２の半導体基板４５１の内部には上面から下面にかけて延びる複数の貫通導体４５５が設けられている。第２の半導体基板４５１の下面には第１の半導体装置４１０と接続するための第２の接続用端子４５６、上面には第２の半導体チップ４５２を接続するためのチップ接続用端子４５７が設けられており、第２の接続用端子４５６は貫通導体４５５の下端に、チップ接続用端子４５７は貫通導体４５５の上端にそれぞれ接続されている。第２の接続用端子４５６は、第２の半導体基板４５１の下面において、第２の半導体チップ４５２が搭載される領域と第２の半導体基板４５１を介して対向する領域に設けられると共に、第２の半導体チップ４５２の周縁領域に相当する領域にグリッドアレー状に配置されている。
なお、図示はしていないが、第２の半導体基板４５１の下面に設けられている第２の接続用端子４５６と上面に設けられているチップ接続用端子４５７との接続は、貫通導体４５５による接続に代えて、インナービア（図示せず）、内装配線（図示せず）及び表層配線（図示せず）等よりなる配線パターンによる接続であってもよいことは、第１の実施形態と同様である。
第４の実施形態において、第２の半導体チップ４５２は第２の半導体チップ４５２Ａと第２の半導体チップ４５２Ｂとの２個の半導体チップにより構成され、これら２個の半導体チップが第２の半導体基板４５１の上面で積層されていることが特徴である。第２の半導体チップ４５２Ａの下面における回路の周縁部に配置された電極端子（図示せず）の上には、第２の半導体基板４５１の上面にあるチップ接続用端子４５７に第２の半導体チップ４５２Ａをフリップチップ実装するためのチップ接続用突起電極４６１が形成されている。第２の半導体基板４５１と第２の半導体チップ４５２Ａとは、両者の隙間に充填された樹脂４６２によって接着及び封止されており、第２の半導体チップ４５２Ａと第２の半導体チップ４５２Ｂとは、接着剤を用いて第２の半導体チップ４５２Ａの上に第２の半導体チップ４５２Ｂが接着固定されている。第２の半導体基板４５１のチップ接続用端子４５７と第２の半導体チップ４５２Ｂの電極電子（図示せず）とは、ワイヤーリード４６３によってワイヤーボンディング方式で接続され、第２の半導体チップ４５２Ｂとワイヤーリード４６３とを、保護するための保護樹脂４６４が設けられる。また、第２の半導体基板４５１には、第２の半導体チップ４５２だけでなく、さらに別の電子部品を実装してもよい。
本実施の形態においては、図９に示すように第２の半導体チップ４５２Ａの上に積層する第２の半導体チップ４５２Ｂを第２の半導体チップ４５２Ａより大きな形状としているが、第２の半導体チップ４５２Ａの方を大きくしてもよく、第２の半導体チップ４５２Ａと第２の半導体チップ４５２Ｂのうち少なくともどちらか一方が、第１の半導体チップ４１２の占有面積よりも大きいことが必要である。ただし、第２の半導体チップ４５２Ａと４５２Ｂとが同じ形状を有しない場合は、第２の半導体チップ４５２Ａと４５２Ｂのうち大きな方を第２の半導体チップ４５２の搭載領域とし、その周縁領域と第２の半導体基板４５１を介して対向する領域に第２の接続用端子４５６をグリッドアレー状に配置すればよい。
第１の半導体基板４１１の基材と第２の半導体基板４５１の基材は、ガラスエポキシ樹脂、ポリイミド樹脂、アラミド樹脂、アルミナセラミック、窒化アルミニウムセラミック、ガラスおよび石英等を用いることができるが、多層配線構成を安価に作製することができる点で樹脂基材を用いることが好ましい。さらに、第１の半導体基板４１１の基材と第２の半導体基板４５１の基材とを同じ基材を用いて形成することにより、熱膨張係数を同じにできるので熱応力を最小限とすることができるので半導体装置としての信頼性を大きく向上することができる。
また、第１の半導体チップ４１２Ａと第１の半導体チップ４１２Ｂとは、それぞれ同じシリコン単結晶基板上に形成した半導体素子である必要はなく、一方がシリコン基板を用い、他方が化合物半導体基板を用いたものでもよい。さらに、ＳＯＩ基板を用いたものでもよい。このことは、第２の半導体チップ４５２Ａと第２の半導体チップ４５２Ｂにおいても同様である。
上記の構成部品を用いた第１の半導体装置４１０の作製方法及び第２の半導体装置４５０の作製方法については、第１の実施形態と同様であり、第１の半導体装置４１０の第１の接続用端子４１６と第２の半導体装置４５０の第２の接続用端子４５６とを導電性接続部材４８０により接続させることで積層型半導体モジュール４００が構成される方法についても第１の実施形態と同様である。また、導電性接続部材４８０の材料および接続法についても第１の実施の形態と同じである。
このようにして構成された積層型半導体モジュール４００は、第１の半導体基板４１１に搭載された第１の半導体チップ４１２と第２の半導体基板４５１上に搭載された第２の半導体チップ４５２が、それぞれ２個の半導体チップを積層してなることにより、さらに高機能のモジュールを実現することができる。また、このような構成としても、導電性接続部材４８０により第１の半導体装置４１０と第２の半導体装置４５０とを接続する場合に、反りによる接続不良を生じ難くすることができる。さらに、積層型半導体モジュール４００が温度変動を受けたとしても、接続部に発生する熱応力が小さくできるので、接続部に接続不良を生じ難くすることができ、高信頼性の積層型半導体モジュールを実現できる。
なお、本実施の形態では、第１の半導体チップ４１２および第２の半導体チップ４５２ともに、積層した際に下部となるそれぞれの半導体チップをフリップチップ方式、上部となる半導体チップをワイヤボンディング方式により実装する構成としたが、本発明はこれに限定されることなく、下部となる半導体チップチップをフリップチップ方式、上部となる半導体チップをＴＡＢ方式によりそれぞれ実装してもよい。あるいは、上部下部どちらの半導体チップもＴＡＢ方式により実装してもよい。また、第１の半導体チップ４１２と第２の半導体チップ４５２の実装方式をそれぞれ別の方式により行ってもよい。
本発明の積層型半導体モジュールは、２つの半導体装置の積層時もしくは積層型半導体モジュールの回路基板への搭載時に生ずる熱的な応力に起因する反りを小さくでき、接続不良を防止できる。さらに、モジュールに対して温度変動が加わっても、熱的な応力による接続部の不良が生じにくく、高信頼性のモジュールを実現できるので、携帯電話やデジタルカメラ等の電子機器分野に有用である。
第１の実施の形態に係る積層型半導体モジュールの断面図である。 第１の実施の形態の積層型半導体モジュールを第２の半導体装置側から見た平面図である。 第１の実施の形態の第１の変形例の積層型半導体モジュールの平面図である。 第１の実施の形態の第２の変形例の積層型半導体モジュールの断面図である。 第２の実施の形態に係る積層型半導体モジュールの断面図である。 第２の実施の形態の積層型半導体モジュールを第２の半導体装置側から見た平面図である。 第２の実施の形態の第１の変形例の積層型半導体モジュールの平面図である。 第３の実施の形態にかかる積層型半導体モジュールの断面図である。 第４の実施の形態にかかる積層型半導体モジュールの断面図である。
符号の説明
１００，１００Ａ，１００Ｂ 積層型半導体モジュール
１１０ 第１の半導体装置
１１１ 第１の半導体基板
１１２ 第１の半導体チップ
１１５ 貫通導体
１１６ 第１の接続用端子
１１７ チップ接続用端子
１１８ 外部接続用端子
１１９ 外部接続用突起電極
１２１ チップ接続用突起電極
１２２ 樹脂
１５０，１５０Ｂ 第２の半導体装置
１５１ 第２の半導体基板
１５２，１５２Ａ 第２の半導体チップ
１５５ 貫通導体
１５６ 第２の接続用端子
１５７ チップ接続用端子
１５８ インナービア
１５９ 内層配線
１６０，１６０Ｂ 表層配線
１６１ チップ接続用突起電極
１６２ 樹脂
１７１ 電子部品
１８０ 導電性接続部材
２００，２００Ａ 積層型半導体モジュール
２１０ 第１の半導体装置
２１１ 第１の半導体基板
２１２ 第１の半導体チップ
２１５ 貫通導体
２１６ 第１の接続用端子
２１７ チップ接続用端子
２１８ 外部接続用端子
２１９ 外部接続用突起電極
２２１ チップ接続用突起電極
２２２ 樹脂
２５０ 第２の半導体装置
２５１ 第２の半導体基板
２５２，２５２Ａ，２５２Ｂ 第２の半導体チップ
２５５ 貫通導体
２５６ 第２の接続用端子
２５７ チップ接続用端子
２５８ インナービア
２５９ 内層配線
２６０ 表層配線
２６１，２６１Ａ，２６１Ｂ チップ接続用突起電極
２６２ 樹脂
２８０ 導電性接続部材
３００ 積層型半導体モジュール
３１０ 第１の半導体装置
３１１ 第１の半導体基板
３１２ 第１の半導体チップ
３１５ 貫通導体
３１６ 第１の接続用端子
３１７ チップ接続用端子
３１８ 外部接続用端子
３１９ 外部接続用突起電極
３２１ チップ接続用突起電極
３２２ 樹脂
３５０ 第２の半導体装置
３５１ 第２の半導体基板
３５２ 第２の半導体チップ
３５５ 貫通導体
３５６ 第２の接続用端子
３５７ チップ接続用端子
３５８ インナービア
３５９ 内層配線
３６０ 表層配線
３６１ チップ接続用突起電極
３６２ 樹脂
３８０ 導電性接続部材
４００ 積層型半導体モジュール
４１０ 第１の半導体装置
４１１ 第１の半導体基板
４１２，４１２Ａ，４１２Ｂ 第１の半導体チップ
４１５ 貫通導体
４１６ 第１の接続用端子
４１７ チップ接続用端子
４１８ 外部接続用端子
４１９ 外部接続用突起電極
４２１ チップ接続用突起電極
４２２ 樹脂
４２３ ワイヤーリード
４２４ 保護樹脂
４５０ 第２の半導体装置
４５１ 第２の半導体基板
４５２，４５２Ａ，４５２Ｂ 第２の半導体チップ
４５５ 貫通導体
４５６ 第２の接続用端子
４５７ チップ接続用端子
４６１ チップ接続用突起電極
４６２ 樹脂
４６３ ワイヤーリード
４６４ 保護樹脂
４８０ 導電性接続部材

Claims (5)

  1. 第１の半導体基板に第１の半導体チップが搭載された第１の半導体装置の上に、第２の半導体基板の上面に第２の半導体チップが搭載された第２の半導体装置が積層されてなる積層型半導体モジュールであって、
    前記第１の半導体基板の上面に第１の接続用端子が設けられていると共に、前記第１の半導体基板の下面に外部接続用端子が設けられ、
    前記第２の半導体基板の下面における前記第２の半導体チップと対向する領域に第２の接続用端子が設けられ、
    前記第１の接続用端子と前記第２の接続用端子とは、導電性接続部材により接続されていることを特徴とする積層型半導体モジュール。
  2. 前記第１の半導体チップは、前記第１の半導体基板の中央部に搭載されていることを特徴とする請求項１に記載の積層型半導体モジュール。
  3. 前記第２の半導体チップが搭載されている領域は、前記第１の半導体チップが搭載されている領域より大きいことを特徴とする請求項１又は２に記載の積層型半導体モジュール。
  4. 前記第２の半導体チップは、同一平面上に配置された複数個の半導体チップよりなることを特徴とする請求項１〜３のいずれか１項に記載の積層型半導体モジュール。
  5. 前記第２の半導体チップは、積層された複数個の半導体チップよりなることを特徴とする請求項１〜３のいずれか１項に記載の積層型半導体モジュール。
JP2005313186A 2005-10-27 2005-10-27 積層型半導体モジュール Active JP4512545B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005313186A JP4512545B2 (ja) 2005-10-27 2005-10-27 積層型半導体モジュール
KR1020060036595A KR20070045894A (ko) 2005-10-27 2006-04-24 적층형 반도체모듈
US11/491,033 US7667313B2 (en) 2005-10-27 2006-07-24 Stacked semiconductor module
CNA2006101086043A CN1956190A (zh) 2005-10-27 2006-07-25 层叠型半导体模块
US12/645,256 US8008766B2 (en) 2005-10-27 2009-12-22 Stacked semiconductor module
US12/710,025 US8159061B2 (en) 2005-10-27 2010-02-22 Stacked semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005313186A JP4512545B2 (ja) 2005-10-27 2005-10-27 積層型半導体モジュール

Publications (2)

Publication Number Publication Date
JP2007123520A true JP2007123520A (ja) 2007-05-17
JP4512545B2 JP4512545B2 (ja) 2010-07-28

Family

ID=37995211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005313186A Active JP4512545B2 (ja) 2005-10-27 2005-10-27 積層型半導体モジュール

Country Status (4)

Country Link
US (3) US7667313B2 (ja)
JP (1) JP4512545B2 (ja)
KR (1) KR20070045894A (ja)
CN (1) CN1956190A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147165A (ja) * 2007-12-14 2009-07-02 Shinko Electric Ind Co Ltd 半導体装置
JP2009206205A (ja) * 2008-02-26 2009-09-10 Sharp Corp 半導体装置パッケージ積層体
WO2010047014A1 (ja) * 2008-10-21 2010-04-29 パナソニック株式会社 積層型半導体装置及び電子機器
JP2010147090A (ja) * 2008-12-16 2010-07-01 Renesas Technology Corp 半導体装置及びその製造方法
JP2012175099A (ja) * 2011-02-17 2012-09-10 Samsung Electronics Co Ltd スルー基板ビアを有するインターポーザを含む半導体パッケージ及びその製造方法
JP2017503360A (ja) * 2014-12-15 2017-01-26 インテル コーポレイション オポッサム・ダイ型パッケージ・オン・パッケージ装置

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7411293B2 (en) * 2005-09-27 2008-08-12 Kingston Technology Corporation Flash memory card
JP4512545B2 (ja) * 2005-10-27 2010-07-28 パナソニック株式会社 積層型半導体モジュール
JP5175482B2 (ja) 2007-03-29 2013-04-03 ルネサスエレクトロニクス株式会社 半導体装置
JP5222509B2 (ja) 2007-09-12 2013-06-26 ルネサスエレクトロニクス株式会社 半導体装置
US7948095B2 (en) * 2008-02-12 2011-05-24 United Test And Assembly Center Ltd. Semiconductor package and method of making the same
WO2010032729A1 (ja) * 2008-09-18 2010-03-25 国立大学法人東京大学 半導体装置の製造方法
JP5543094B2 (ja) * 2008-10-10 2014-07-09 ピーエスフォー ルクスコ エスエイアールエル 低ノイズ半導体パッケージ
JP2010147153A (ja) * 2008-12-17 2010-07-01 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
KR101586495B1 (ko) * 2009-01-09 2016-01-19 삼성전자주식회사 인터포저 및 집적회로 칩 내장 인쇄회로기판
US8310835B2 (en) 2009-07-14 2012-11-13 Apple Inc. Systems and methods for providing vias through a modular component
JP2011035345A (ja) * 2009-08-06 2011-02-17 Fujitsu Ltd 半導体素子モジュール、電子回路ユニット、電子デバイス、及び、半導体素子モジュールの製造方法
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
TWI497679B (zh) * 2009-11-27 2015-08-21 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8569894B2 (en) * 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
JP2011146519A (ja) * 2010-01-14 2011-07-28 Panasonic Corp 半導体装置及びその製造方法
US8372689B2 (en) * 2010-01-21 2013-02-12 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with three-dimensional fan-out and manufacturing methods thereof
JPWO2011089936A1 (ja) * 2010-01-22 2013-05-23 日本電気株式会社 機能素子内蔵基板及び配線基板
US9922955B2 (en) * 2010-03-04 2018-03-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming package-on-package structure electrically interconnected through TSV in WLCSP
TWI411075B (zh) * 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US20110241194A1 (en) * 2010-04-02 2011-10-06 Advanced Semiconductor Engineering, Inc. Stacked Semiconductor Device Package Assemblies with Reduced Wire Sweep and Manufacturing Methods Thereof
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8482111B2 (en) * 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US8581418B2 (en) * 2010-07-21 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-die stacking using bumps with different sizes
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
TWI467735B (zh) * 2010-12-31 2015-01-01 矽品精密工業股份有限公司 多晶片堆疊封裝結構及其製法
US9721872B1 (en) * 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
FR2974234A1 (fr) * 2011-04-14 2012-10-19 St Microelectronics Grenoble 2 Assemblage de dispositifs a composants semiconducteurs empiles
US8552518B2 (en) * 2011-06-09 2013-10-08 Optiz, Inc. 3D integrated microelectronic assembly with stress reducing interconnects
US9437512B2 (en) * 2011-10-07 2016-09-06 Mediatek Inc. Integrated circuit package structure
US9312198B2 (en) * 2013-03-15 2016-04-12 Intel Deutschland Gmbh Chip package-in-package and method thereof
CN103412781B (zh) * 2013-08-27 2016-08-10 信利光电股份有限公司 一次性可编程芯片的烧录方法
KR102258101B1 (ko) * 2014-12-05 2021-05-28 삼성전자주식회사 패키지 온 패키지와 이를 포함하는 모바일 컴퓨팅 장치
KR101640341B1 (ko) 2015-02-04 2016-07-15 앰코 테크놀로지 코리아 주식회사 반도체 패키지
KR20170034957A (ko) * 2015-09-21 2017-03-30 에스케이하이닉스 주식회사 플렉서블윙 배선기판을 포함하는 반도체 패키지
US10453786B2 (en) 2016-01-19 2019-10-22 General Electric Company Power electronics package and method of manufacturing thereof
US9842829B2 (en) * 2016-04-29 2017-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure and method for forming the same
CN107978576B (zh) * 2016-10-21 2023-07-28 恩智浦美国有限公司 封装半导体器件的衬底互连结构
US10622340B2 (en) 2016-11-21 2020-04-14 Samsung Electronics Co., Ltd. Semiconductor package
WO2018098647A1 (zh) * 2016-11-30 2018-06-07 深圳修远电子科技有限公司 集成电路多芯片层叠封装结构以及方法
TWI697077B (zh) * 2017-01-24 2020-06-21 美商通用電機股份有限公司 功率電子封裝及其製造方法
IL250305B (en) * 2017-01-26 2021-02-28 Vishay Israel Ltd Electronic component with flexible terminal

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09289264A (ja) * 1996-04-24 1997-11-04 Shinko Electric Ind Co Ltd 半導体装置用基板及びその製造方法並びに半導体装置
JP2001110979A (ja) * 1999-10-07 2001-04-20 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP2001319995A (ja) * 2000-05-10 2001-11-16 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2002110865A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 回路装置
JP2004281921A (ja) * 2003-03-18 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP2004363351A (ja) * 2003-06-05 2004-12-24 Mitsubishi Electric Corp 積層型の半導体装置
JP2004363126A (ja) * 2003-05-30 2004-12-24 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JP2006005053A (ja) * 2004-06-16 2006-01-05 Dainippon Printing Co Ltd 電子部品内蔵ウエハ

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294423A (ja) * 1997-04-17 1998-11-04 Nec Corp 半導体装置
US6414391B1 (en) * 1998-06-30 2002-07-02 Micron Technology, Inc. Module assembly for stacked BGA packages with a common bus bar in the assembly
JP3980807B2 (ja) * 2000-03-27 2007-09-26 株式会社東芝 半導体装置及び半導体モジュール
JP3722209B2 (ja) * 2000-09-05 2005-11-30 セイコーエプソン株式会社 半導体装置
US6507104B2 (en) * 2000-09-07 2003-01-14 Siliconware Precision Industries Co., Ltd. Semiconductor package with embedded heat-dissipating device
US20020074637A1 (en) 2000-12-19 2002-06-20 Intel Corporation Stacked flip chip assemblies
DE10258765B4 (de) * 2002-12-16 2006-02-09 Wacker Construction Equipment Ag Frequenzumformer mit Lüfterkühlung
US7388294B2 (en) 2003-01-27 2008-06-17 Micron Technology, Inc. Semiconductor components having stacked dice
JP2004281633A (ja) 2003-03-14 2004-10-07 Olympus Corp 積層モジュール
JP2004281920A (ja) 2003-03-18 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP2004281919A (ja) 2003-03-18 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
TW200504895A (en) * 2003-06-04 2005-02-01 Renesas Tech Corp Semiconductor device
US7180165B2 (en) * 2003-09-05 2007-02-20 Sanmina, Sci Corporation Stackable electronic assembly
US7230318B2 (en) * 2003-12-24 2007-06-12 Agency For Science, Technology And Research RF and MMIC stackable micro-modules
JP4504798B2 (ja) * 2004-12-16 2010-07-14 パナソニック株式会社 多段構成半導体モジュール
US7279786B2 (en) * 2005-02-04 2007-10-09 Stats Chippac Ltd. Nested integrated circuit package on package system
US7265442B2 (en) * 2005-03-21 2007-09-04 Nokia Corporation Stacked package integrated circuit
JP4512545B2 (ja) * 2005-10-27 2010-07-28 パナソニック株式会社 積層型半導体モジュール

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09289264A (ja) * 1996-04-24 1997-11-04 Shinko Electric Ind Co Ltd 半導体装置用基板及びその製造方法並びに半導体装置
JP2001110979A (ja) * 1999-10-07 2001-04-20 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP2001319995A (ja) * 2000-05-10 2001-11-16 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2002110865A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 回路装置
JP2004281921A (ja) * 2003-03-18 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP2004363126A (ja) * 2003-05-30 2004-12-24 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JP2004363351A (ja) * 2003-06-05 2004-12-24 Mitsubishi Electric Corp 積層型の半導体装置
JP2006005053A (ja) * 2004-06-16 2006-01-05 Dainippon Printing Co Ltd 電子部品内蔵ウエハ

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147165A (ja) * 2007-12-14 2009-07-02 Shinko Electric Ind Co Ltd 半導体装置
KR101496920B1 (ko) 2007-12-14 2015-02-27 신꼬오덴기 고교 가부시키가이샤 반도체 장치
JP2009206205A (ja) * 2008-02-26 2009-09-10 Sharp Corp 半導体装置パッケージ積層体
WO2010047014A1 (ja) * 2008-10-21 2010-04-29 パナソニック株式会社 積層型半導体装置及び電子機器
JP2010103129A (ja) * 2008-10-21 2010-05-06 Panasonic Corp 積層型半導体装置及び電子機器
US8269335B2 (en) 2008-10-21 2012-09-18 Panasonic Corporation Multilayer semiconductor device and electronic equipment
JP2010147090A (ja) * 2008-12-16 2010-07-01 Renesas Technology Corp 半導体装置及びその製造方法
US8648453B2 (en) 2008-12-16 2014-02-11 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
JP2012175099A (ja) * 2011-02-17 2012-09-10 Samsung Electronics Co Ltd スルー基板ビアを有するインターポーザを含む半導体パッケージ及びその製造方法
KR101817159B1 (ko) * 2011-02-17 2018-02-22 삼성전자 주식회사 Ｔｓｖ를 가지는 인터포저를 포함하는 반도체 패키지 및 그 제조 방법
JP2017503360A (ja) * 2014-12-15 2017-01-26 インテル コーポレイション オポッサム・ダイ型パッケージ・オン・パッケージ装置

Also Published As

Publication number Publication date
US7667313B2 (en) 2010-02-23
US20100096739A1 (en) 2010-04-22
JP4512545B2 (ja) 2010-07-28
CN1956190A (zh) 2007-05-02
US20070096334A1 (en) 2007-05-03
US20100148342A1 (en) 2010-06-17
KR20070045894A (ko) 2007-05-02
US8159061B2 (en) 2012-04-17
US8008766B2 (en) 2011-08-30

Similar Documents

Publication Publication Date Title
JP4512545B2 (ja) 積層型半導体モジュール
JP4473807B2 (ja) 積層半導体装置及び積層半導体装置の下層モジュール
JP5222509B2 (ja) 半導体装置
JP2006222374A (ja) 半導体チップ
JP2003133518A (ja) 半導体モジュール
US20090261465A1 (en) Semiconductor device and its manufacturing method
JP2009141169A (ja) 半導体装置
JP4965989B2 (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
US20100044880A1 (en) Semiconductor device and semiconductor module
KR100791576B1 (ko) 볼 그리드 어레이 유형의 적층 패키지
KR20120058118A (ko) 적층 패키지의 제조 방법, 및 이에 의하여 제조된 적층 패키지의 실장 방법
JP2001230515A (ja) 電子部品の実装体、電子部品の実装体の製造方法、および実装体の二次実装構造。
JP2021028927A (ja) 半導体装置、その製造方法および電子装置
JP2008277457A (ja) 積層型半導体装置および実装体
JP2005123542A (ja) 半導体装置のパッケージ構造およびパッケージ化方法
JP2005057271A (ja) 同一平面上に横配置された機能部及び実装部を具備する半導体チップパッケージ及びその積層モジュール
KR101169688B1 (ko) 반도체 장치 및 적층 반도체 패키지
JP2011119619A (ja) 半導体パッケージ
JP5171720B2 (ja) 半導体装置
WO2016038795A1 (ja) 電子デバイス、部品実装基板及び電子機器
JP2006222375A (ja) 半導体チップ
JP4374251B2 (ja) 半導体装置
KR20110016017A (ko) 반도체 칩 모듈 및 이를 포함하는 반도체 패키지
JP2010251566A (ja) 配線基板、半導体装置、半導体モジュールおよびその製造方法
JP2010056121A (ja) 積層型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100413

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100510

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4512545

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3