FR2974234A1 - Assemblage de dispositifs a composants semiconducteurs empiles - Google Patents

Assemblage de dispositifs a composants semiconducteurs empiles Download PDF

Info

Publication number
FR2974234A1
FR2974234A1 FR1153274A FR1153274A FR2974234A1 FR 2974234 A1 FR2974234 A1 FR 2974234A1 FR 1153274 A FR1153274 A FR 1153274A FR 1153274 A FR1153274 A FR 1153274A FR 2974234 A1 FR2974234 A1 FR 2974234A1
Authority
FR
France
Prior art keywords
balls
assembly
height
pattern
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR1153274A
Other languages
English (en)
Inventor
Julien Vittu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Grenoble 2 SAS
Original Assignee
STMicroelectronics Grenoble 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Grenoble 2 SAS filed Critical STMicroelectronics Grenoble 2 SAS
Priority to FR1153274A priority Critical patent/FR2974234A1/fr
Priority to CN2012201486314U priority patent/CN202633305U/zh
Priority to CN2012101048935A priority patent/CN102738086A/zh
Priority to US13/444,672 priority patent/US20120261820A1/en
Publication of FR2974234A1 publication Critical patent/FR2974234A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1052—Wire or wire-like electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1082—Shape of the containers for improving alignment between containers, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

L'invention concerne un procédé de réalisation d'un assemblage comprenant, empilés l'un sur l'autre, des premier (1) et second (2) dispositifs à composants semiconducteurs comprenant des billes conductrices (7, 7') en regard, ce procédé comportant les étapes suivantes : a) former, sur le premier dispositif (1), au moins un motif (31) en résine, voisin d'au moins certaines des billes conductrices (7) d'une distance inférieure ou égale à la moitié du diamètre des billes, et de hauteur supérieure à la hauteur des billes ; et b) reporter le second dispositif (2) sur le premier dispositif (1), en utilisant ledit au moins un motif (31) pour guider les billes (7') du second dispositif vers les billes (7) correspondantes du premier dispositif.

Description

B10831 - 10-GR2-1224 1 ASSEMBLAGE DE DISPOSITIFS À COMPOSANTS SEMICONDUCTEURS EMPILÉS
Domaine de l'invention La présente invention concerne un procédé de réalisation d'un assemblage comprenant, empilés l'un sur l'autre des premier et second dispositifs à composants semiconducteurs comprenant des billes conductrices en regard. Elle vise aussi un tel assemblage. Exposé de l'art antérieur La figure 1 est une vue en coupe représentant de façon schématique un assemblage comprenant des premier et second dispositifs à composants semiconducteurs empilés, respectivement 1 (dispositif inférieur) et 2 (dispositif supérieur). Les dispositifs 1 et 2 comprennent chacun une puce semiconductrice, respectivement 3 et 4, encapsulée dans un boîtier. Chacune des puces 3 et 4 est formée à partir d'un substrat semiconducteur, par exemple en silicium. Les substrats sont généralement amincis de façon que l'épaisseur de la puce ne dépasse pas 100 à 200 µm. De tels assemblages sont couramment désignés dans la technique par le sigle PoP, de l'anglais "Package on Package" - boîtier sur boîtier. A titre d'exemple, la puce inférieure 3 comprend un microprocesseur, et la puce supérieure 4 comprend un ensemble de mémoires auxquelles le microprocesseur peut accéder.
B10831 - 10-GR2-1224
2 Le boîtier du dispositif 1 comprend une plaque support 5 sur la face supérieure de laquelle est montée la puce 3. La surface de la plaque 5 est, en vue de dessus, nettement supérieure à la surface de la puce 3. La plaque 5 est destinée à supporter des billes conductrices permettant de connecter la puce 3 au dispositif supérieur 2. La plaque 5 est généralement en un matériau organique et peut comprendre divers niveaux de métallisation (par exemple en cuivre). Le niveau supérieur comprend des plages de contact (notamment destinées à recevoir les billes conductrices). Sur la face supérieure de la plaque 5, sont fixées des billes 7 destinées à assurer des connexions vers le dispositif supérieur 2. En vue de dessus, les billes 7 sont disposées en couronne autour de la puce 3. Dans cet exemple, des billes 9 sont en outre fixées sur la face inférieure de la plaque 5, et sont destinées à assurer des connexions vers un dispositif extérieur non représenté, par exemple une carte de circuit imprimé. La puce 3 est reliée à des plages de contact de la plaque 5 au moyen de fils de contact 11, par exemple en or. Les faces supérieure et latérales de la puce 3, et les fils de contact 11, sont noyés dans une résine de protection 13 formant la partie supérieure du boîtier du dispositif 1. La résine 13 forme, avec la puce 3, un îlot reposant sur la partie centrale de la plaque 5, entre les billes conductrices 7. Le boîtier du dispositif supérieur 2 est similaire au boîtier du dispositif 1. Il comprend, dans sa partie inférieure, une plaque support 15 sur la face supérieure de laquelle est montée la puce 4, et, dans sa partie supérieure, une résine de protection 17 dans laquelle sont noyés les faces supérieure et latérales de la puce 4 et des fils de contact assurant les connexions de la puce 4 à la plaque 15. Du côté de sa face inférieure, la plaque 15 comprend des plages de contact métalliques destinées à être connectées aux billes conductrices 7 assurant les connexions vers le dispositif 1. On notera qu'un tel assemblage ne peut être réalisé 35 que si la hauteur Hb des billes 7 est supérieure à la hauteur Hr B10831 - 10-GR2-1224
3 de l'îlot central constitué par la résine 13 et la puce 3. Ceci constitue une limitation de ce type d'assemblage lorsqu'on souhaite augmenter le nombre de billes 7 par unité de surface (pour augmenter le nombre de connexions entre les dispositifs 1 et 2 sans augmenter la surface des plaques support 5 et 15). En effet, pour augmenter le nombre de billes par unité de surface, il est nécessaire de réduire le diamètre des billes, et par conséquent de réduire la hauteur Hb. Le nombre de billes 7 par unité de surface est donc limité par la hauteur Hr de l'îlot central. On peut réduire légèrement la hauteur Hr en prévoyant un montage en surface (flip-chip) entre la puce 3 et la plaque 5. Dans ce cas, la puce 3 est connectée à la plaque 5 non pas par des fils conducteurs, mais par des billes ou plots de contact disposés sous la puce 3. Il est alors possible de se passer de la résine de protection 13 (qui sert essentiellement, dans l'exemple de la figure 1, à protéger les fils 11), et donc de réduire la hauteur Hr. Toutefois, en pratique, la hauteur Hr de l'îlot central contenant la puce 3 est d'au moins 250 à 300 µm. Compte tenu du fait que les billes 7 sont partiellement écrasées au moment de leur assemblage, il n'est pas possible d'utiliser des billes de moins que 350 à 450 µm de diamètre, correspondant à un pas inter-billes (centre à centre) de l'ordre de 650 µm.
Les figures 2A à 2F sont des vues en coupe représentant de façon schématique des étapes d'un exemple d'un procédé d'assemblage qui a été proposé pour permettre l'utilisation de billes conductrices de plus petit diamètre. La figure 2A illustre un dispositif 1, correspondant au dispositif inférieur 1 de la figure 1. Comme précédemment, le dispositif 1 comprend une puce semiconductrice 3, encapsulée dans un boîtier. Le boîtier du dispositif 1 comprend, dans sa partie inférieure, une plaque support 5 sur la face supérieure de laquelle est montée la puce 3, et, dans sa partie supérieure, une résine de protection 13 dans laquelle sont noyés les faces B10831 - 10-GR2-1224
4 supérieure et latérales de la puce 3 et les fils conducteurs 11 assurant les connexions de la puce 3 à la plaque 5. Lors d'une étape initiale du procédé d'assemblage, des billes conductrices 7 sont fixées sur des plages de contact de la face supérieure de la plaque 5, autour de l'îlot central constitué par la puce 3 et la résine 13. La figure 2B illustre une étape au cours de laquelle une couche de résine 21, de hauteur supérieure à la hauteur des billes 7, est formée sur toute la surface supérieure du dispo- sitif 1. A l'issue de cette étape, les billes 7 sont noyées dans la couche 21 et ne sont donc plus accessibles depuis la face supérieure du dispositif 1. La figure 2C illustre une étape au cours de laquelle des ouvertures sont formées dans la couche de résine 21 en regard des billes 7, par gravure laser, de façon à libérer l'accès à la partie supérieure des billes 7. La figure 2D illustre une étape au cours de laquelle un dispositif 2, correspondant au dispositif supérieur 2 de la figure 1, est reporté sur le dispositif 1. Comme précédemment, le dispositif 2 comprend une puce semiconductrice 4 encapsulée dans un boîtier. Le boîtier du dispositif 2 comprend, dans sa partie inférieure, une plaque support 15 sur la face supérieure de laquelle est montée la puce 4, et, dans sa partie supérieure, une résine de protection 17 dans laquelle sont noyés les faces supérieure et latérales de la puce 4 et les fils conducteurs assurant les connexions de la puce 4 à la plaque 15. Préalable-ment au report du dispositif 2 sur le dispositif 1, des billes de contact 7' sont fixées sur la face inférieure de la plaque 15, et sont destinées à venir contacter les billes 7 du disposi- tif inférieur 1. Les cavités formées dans la couche de résine 21 à l'étape 2C permettent, lors du report, de guider et d'aligner correctement les billes 7' par rapport aux billes 7. La figure 2E illustre l'assemblage final, après le report du dispositif 2 sur le dispositif 1 et après que l'ensemble a été chauffé pour souder les billes 7' aux billes 7.
B10831 - 10-GR2-1224
On notera que des billes 9 peuvent être fixées à la face inférieure de la plaque 5 du dispositif 1, pour assurer des connexions vers un dispositif extérieur (non représenté), par exemple une carte de circuit imprimé. 5 Le procédé illustré par les figures 2A à 2E permet d'augmenter le nombre de connexions par unité de surface entre les dispositifs 1 et 2 par rapport à un assemblage du type décrit en relation avec la figure 1. Dans l'assemblage de la figure 2E, les dispositifs 1 et 2 comprennent des billes conduc- trices en regard, soudées les unes aux autres. Ainsi, pour un diamètre de bille donné, la hauteur Hb disponible entre la face supérieure de la plaque support 5 et la face inférieure de la plaque support 15 est approximativement deux fois plus importante que dans un assemblage du type décrit en relation avec la figure 1. Il est donc possible, pour une hauteur Hr donnée de l'îlot central contenant la puce 3, de réduire le diamètre des billes, et donc le pas inter-billes par rapport à un assemblage du type décrit en relation avec la figure 1. A titre d'exemple, le procédé d'assemblage décrit en relation avec les figures 2A à 2E permet, pour une hauteur Hr de l'îlot central de l'ordre de 250 à 300 µm, d'utiliser des billes d'environ 200 à 250 µm de diamètre, avec un pas inter-billes de l'ordre de 400 à 500 µm. Toutefois, un inconvénient de ce procédé est qu'il nécessite une étape longue et coûteuse de réalisation d'ouver- tures en regard des billes conductrices 7, par gravure laser de la couche de résine 21 (figure 2C). En outre, après avoir réalisé ces ouvertures, il est nécessaire de prévoir des étapes de nettoyage pour éviter que des résidus de résine 21 n'empêchent la formation d'un contact entre les billes 7 et 7'.
Malgré ces étapes de nettoyage, il peut arriver que des résidus de résine ne soient pas éliminés, ce qui dégrade la qualité du contact électrique entre les billes 7 et 7'. Résumé Ainsi, un objet d'un mode de réalisation de la 35 présente invention est de prévoir un procédé de réalisation d'un B10831 - 10-GR2-1224
6 assemblage comprenant, empilés l'un sur l'autre, des premier et second dispositifs à composants semiconducteurs comprenant des billes conductrices en regard, ce procédé palliant au moins en partie certains des inconvénients des solutions existantes. Un objet d'un mode de réalisation de la présente invention est de prévoir un tel procédé ne nécessitant pas la prévision d'une étape de réalisation d'ouvertures localisées, dans une couche de résine dans laquelle sont noyées des billes conductrices. Un objet d'un mode de réalisation de la présente invention est de prévoir un tel procédé permettant d'améliorer la qualité des contacts électriques entre les premier et second dispositifs par rapport aux procédés actuels. Un objet d'un mode de réalisation de la présente 15 invention est de prévoir un assemblage comprenant, empilés l'un sur l'autre, des premier et second dispositifs à composants semiconducteurs. Ainsi, un mode de réalisation de la présente invention prévoit un procédé de réalisation d'un assemblage comprenant, 20 empilés l'un sur l'autre, des premier et second dispositifs à composants semiconducteurs comprenant des billes conductrices en regard, ce procédé comportant les étapes suivantes : a) former, sur le premier dispositif, au moins un motif en résine, voisin d'au moins certaines des billes conduc- 25 trices d'une distance inférieure ou égale à la moitié du diamètre des billes, et de hauteur supérieure à la hauteur des billes ; et b) reporter le second dispositif sur le premier dispositif, en utilisant ledit au moins un motif pour guider les 30 billes du second dispositif vers les billes correspondantes du premier dispositif. Selon un mode de réalisation de la présente invention, ledit au moins un motif a la forme d'un cadre entourant l'ensemble des billes du premier dispositif. 10 B10831 - 10-GR2-1224
7 Selon un mode de réalisation de la présente invention, ledit cadre comporte, sur son bord intérieur, des crénelures pénétrant, en vue de dessus, dans l'espace séparant des billes voisines du premier dispositif.
Selon un mode de réalisation de la présente invention, la hauteur dudit au moins un motif est comprise entre 130 et 170 % de la hauteur des billes du premier dispositif. Selon un mode de réalisation de la présente invention, les billes du premier dispositif sont disposées en couronne sur 10 une face de ce dispositif. Selon un mode de réalisation de la présente invention, sur la face du premier dispositif comportant les billes en couronne, est formé un îlot contenant une puce semiconductrice, situé, en vue de dessus, à l'intérieur de la couronne. 15 Selon un mode de réalisation de la présente invention, l'épaisseur dudit îlot est supérieure à la hauteur des billes du premier dispositif. Un mode de réalisation de la présente invention prévoit un assemblage comprenant, empilés l'un sur l'autre, des 20 premier et second dispositifs à composants semiconducteurs comprenant des billes conductrices en regard, comportant, sur le premier dispositif, au moins un motif en résine, voisin d'au moins certaines des billes conductrices d'une distance inférieure ou égale à la moitié du diamètre des billes, et de 25 hauteur supérieure à la hauteur des billes. Selon un mode de réalisation de la présente invention, ledit au moins un motif a la forme d'un cadre entourant l'ensemble des billes du premier dispositif. Brève description des dessins 30 Ces objets, caractéristiques et avantages, ainsi que d'autres seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : la figure 1, précédemment décrite, est une vue en 35 coupe représentant de façon schématique un assemblage B10831 - 10-GR2-1224
8 comprenant, empilés l'un sur l'autre, des premier et second dispositifs à composants semiconducteurs ; les figures 2A à 2E, précédemment décrites, sont des vues en coupe représentant de façon schématique des étapes d'un procédé de réalisation d'un assemblage comprenant, empilés l'un sur l'autre, des premier et second dispositifs à composants semiconducteurs comprenant des billes conductrices en regard ; les figures 3A à 3D sont des vues en coupe représentant de façon schématique des étapes d'un mode de réalisation d'un procédé de réalisation d'un assemblage comprenant, empilés l'un sur l'autre, des premier et second dispositifs à composants semiconducteurs comprenant des billes conductrices en regard ; les figures 4A à 4F sont des vues de dessus simplifiées représentant des exemples de réalisation du dispo- sitif inférieur utilisé dans le procédé décrit en relation avec les figures 3A à 3D. Description détaillée Par souci de clarté, de mêmes éléments ont été désignés par de mêmes références sur les différentes figures et, de plus, comme cela est habituel dans la représentation des circuits intégrés, les diverses figures ne sont pas tracées à l'échelle. Les figures 3A à 3D sont des vues en coupe représentant de façon schématique des étapes d'un exemple de procédé de réalisation d'un assemblage comprenant, empilés l'un sur l'autre, des premier et second dispositifs à composants semi-conducteurs comprenant des billes conductrices en regard. La figure 3A illustre un dispositif inférieur 1, correspondant par exemple au dispositif inférieur 1 de la figure 1. Comme précédemment, le dispositif 1 comprend une puce semi-conductrice 3, encapsulée dans un boîtier. Le boîtier du dispositif 1 comprend, dans sa partie inférieure, une plaque support 5 sur la face supérieure de laquelle est montée la puce 3, et, dans sa partie supérieure, une résine de protection 13 dans laquelle sont noyés les faces supérieure et latérales de la B10831 - 10-GR2-1224
9 puce 3 et les fils conducteurs 11 assurant les connexions de la puce 3 à la plaque 5. Des billes conductrices 7 sont fixées sur des plages de contact de la face supérieure de la plaque 5. Dans cet exemple, en vue de dessus, les billes 7 sont disposées en couronne autour de la puce 3. La figure 3B illustre une étape au cours de laquelle un motif en résine 31, de hauteur supérieure à la hauteur des billes 7, est formé par moulage sur la face supérieure de la plaque support 5. Dans cet exemple, en vue de dessus, le motif 31 a la forme d'un cadre entourant l'ensemble des billes 7. A titre d'exemple, la hauteur du motif 31 correspond à environ 110% à 190%, et de préférence 130% à 170%, de la hauteur des billes 7. Le motif 31 est voisin des billes 7 formant la périphérie extérieure de la couronne de billes 7, d'une distance d inférieure ou égale à la moitié du diamètre des billes 7. En pratique, la distance d est choisie la plus faible possible, en tenant compte des contraintes de fabrication et notamment de l'épaisseur de la paroi du moule. Contrairement au procédé décrit en relation avec les figures 2A à 2E, dans le procédé proposé, la résine 31 ne recouvre pas les billes 7. La figure 3C illustre une étape au cours de laquelle un dispositif 2, correspondant par exemple au dispositif supé- rieur 2 de la figure 1, est reporté sur le dispositif 1. Dans cet exemple, comme précédemment, le dispositif 2 comprend une puce semiconductrice 4, encapsulée dans un boîtier. Le boîtier du dispositif 2 comprend, dans sa partie inférieure, une plaque support 15 sur la face supérieure de laquelle est montée la puce 4, et, dans sa partie supérieure, une résine de protection 17 dans laquelle sont noyés les faces supérieure et latérales de la puce 4 et les fils conducteurs assurant les connexions de la puce 4 à la plaque 15. Préalablement au report du dispositif 2 sur le dispositif 1, des billes de contact 7' destinées à venir contacter les billes 7 du dispositif inférieur 1, sont fixées sur la face inférieure de la plaque 15. Lors du report du dispositif 2 sur le dispositif 1, le cadre de résine 31 permet B10831 - 10-GR2-1224
10 de guider et d'aligner correctement les billes 7' par rapport aux billes 7. Des billes 7' sont susceptibles de venir buter directement contre les parois latérales intérieures du cadre 31, garantissant le bon alignement des billes, et permettant en particulier d'éviter qu'une bille 7' du dispositif 2 ne vienne court-circuiter deux billes 7 du dispositif 1. La figure 3D illustre l'assemblage final, après le report du dispositif 2 sur le dispositif 1 et après que l'ensemble ait été chauffé pour souder les billes 7' aux billes 7. Des billes 9 peuvent être fixées à la face inférieure de la plaque 5 du dispositif 1, pour assurer des connexions vers un dispositif extérieur (non représenté), par exemple une carte de circuit imprimé. On notera que le motif de résine 31 pourra prendre d'autres formes qu'un cadre entourant l'ensemble des billes 7. Les figures 4A à 4F sont des vues de dessus simplifiées d'un dispositif 1 du type décrit en relation avec la figure 3B, représentant diverses formes qu'est susceptible de prendre le motif de résine 31.
La figure 4A illustre un exemple correspondant à la figure 3B, dans lequel le motif de résine 31 a la forme d'un cadre entourant les billes 7, à une distance du bord extérieur de la couronne de billes 7 inférieure ou égale au demi-diamètre d'une bille.
La figure 4B illustre un exemple dans lequel le motif de résine 31 a la forme d'un cadre formé à l'intérieur de la couronne de billes 7, à une distance du bord intérieur de la couronne de billes 7 inférieure ou égale au demi-diamètre d'une bille.
La figure 4C illustre un exemple dans lequel le motif de résine 31 a la forme de coins parallèles aux coins extérieurs de la couronne de billes 7, à une distance des coins extérieurs de la couronne de billes 7 inférieure ou égale au demi-diamètre d'une bille.
B10831 - 10-GR2-1224
11 La figure 4D illustre un exemple dans lequel le motif de résine 31 a la forme de coins intérieurs parallèles aux coins intérieurs de la couronne de billes 7, à une distance de la couronne de billes 7 inférieure ou égale au demi-diamètre d'une bille. La figure 4E illustre un exemple dans lequel le motif de résine 31 a la forme de portions de bandes, parallèles à des bords extérieurs et intérieurs de la couronne de billes 7, à une distance des bords de la couronne de billes 7 inférieure ou égale au demi-diamètre d'une bille. La figure 4F illustre un exemple dans lequel le motif de résine 31 a la forme d'un cadre entourant les billes 7, ce cadre présentant, sur son bord intérieur, des crénelures pénétrant dans l'espace séparant des billes 7 du bord extérieur de la couronne de billes 7. Plus généralement, l'homme de l'art saura prévoir tout motif de résine adapté à garantir le bon alignement des billes 7' par rapport aux billes 7, ce motif étant voisin d'au moins certaines billes 7 d'une distance inférieure ou égale à la moitié du diamètre des billes. Le motif sera notamment choisi en fonction de la disposition des billes 7. On notera d'ailleurs que les billes 7 et 7' pourront être disposées autrement qu'en couronne. Les motifs de résine continus du type représenté aux figures 4A et 4F (cadre extérieur) et 4B (cadre intérieur), présentent l'avantage par rapport aux motifs discontinus (figures 4C, 4D et 4E) de ne nécessiter, pour leur réalisation, qu'une seule prise d'injection de résine lors du moulage. Par ailleurs, les motif de résine représentés sur les figures 4A et 4F (cadre extérieur en périphérie de la plaque 5), présentent l'avantage de rigidifier la plaque support 5, ce qui permet d'éviter un gauchissement de la structure lorsque l'ensemble est chauffé pour souder les billes 7 et 7'. Un avantage du procédé proposé est qu'il ne nécessite pas la prévision d'une étape coûteuse de réalisation d'ouver- B10831 - 10-GR2-1224
12 tures localisées dans une couche de résine dans laquelle sont noyées des billes conductrices. En outre, le procédé proposé garantit une bonne qualité du contact électrique entre les billes 7 et 7', aucun résidu de résine lié à une gravure n'étant susceptible de s'interposer entre des billes 7 et 7' correspondantes. Des modes de réalisation particuliers de la présente invention ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art.
En particulier, l'invention ne se restreint pas aux seuls dispositifs à composants semiconducteurs du type décrit ci-dessus à titre d'exemple. Les puces semiconductrices des dispositifs 1 et/ou 2 pourront par exemple être reliées à leurs boîtiers respectifs par une connexion de type flip-chip (sans fils conducteurs et éventuellement sans résine de protection). De plus, les dispositifs 1 et 2 pourront chacun comprendre une ou plusieurs puces semiconductrices superposées. Plus générale-ment, le procédé proposé pourra être utilisé pour assembler tous types de dispositifs à composants semiconducteurs comprenant des billes conductrices en regard. En outre, l'invention ne se restreint pas aux dimensions mentionnées dans la présente description à titre d'exemple. Un procédé du type décrit en relation avec les figures 3A à 3D et 4A à 4E pourra notamment être utilisé pour assembler des dispositifs de plus petites dimensions, par exemple deux puces semiconductrices superposées comprenant des billes conductrices en regard. De plus, l'homme de l'art saura bien entendu utiliser le procédé proposé pour empiler les uns sur les autres plus de 30 deux dispositifs à composants semiconducteurs.

Claims (9)

  1. REVENDICATIONS1. Procédé de réalisation d'un assemblage comprenant, empilés l'un sur l'autre, des premier (1) et second (2) dispositifs à composants semiconducteurs comprenant des billes conductrices (7, 7') en regard, ce procédé comportant les étapes suivantes : a) former, sur le premier dispositif (1), au moins un motif (31) en résine, voisin d'au moins certaines des billes conductrices (7) d'une distance inférieure ou égale à la moitié du diamètre des billes, et de hauteur supérieure à la hauteur des billes ; et b) reporter le second dispositif (2) sur le premier dispositif (1), en utilisant ledit au moins un motif (31) pour guider les billes (7') du second dispositif vers les billes (7) correspondantes du premier dispositif.
  2. 2. Procédé selon la revendication 1, dans lequel ledit au moins un motif (31) a la forme d'un cadre entourant l'ensemble des billes (7) du premier dispositif (1).
  3. 3. Procédé selon la revendication 2, dans lequel ledit cadre comporte, sur son bord intérieur, des crénelures 20 pénétrant, en vue de dessus, dans l'espace séparant des billes (7) voisines du premier dispositif.
  4. 4. Procédé selon l'une quelconque des revendications 1 à 3, dans lequel la hauteur dudit au moins un motif (31) est comprise entre 130 et 170 % de la hauteur des billes (7) du 25 premier dispositif.
  5. 5. Procédé selon l'une quelconque des revendications 1 à 4, dans lequel les billes (7) du premier dispositif (1) sont disposées en couronne sur une face de ce dispositif.
  6. 6. Procédé selon la revendication 5, dans lequel, sur 30 la face du premier dispositif (1) comportant les billes (7) en couronne, est formé un îlot contenant une puce semiconductrice (3), situé, en vue de dessus, à l'intérieur de la couronne.B10831 - 10-GR2-1224 14
  7. 7. Procédé selon la revendication 6, dans lequel l'épaisseur (Hr) dudit îlot est supérieure à la hauteur des billes (7) du premier dispositif.
  8. 8. Assemblage comprenant, empilés l'un sur l'autre, des premier (1) et second (2) dispositifs à composants semi-conducteurs comprenant des billes conductrices (7, 7') en regard, comportant, sur le premier dispositif (1), au moins un motif (31) en résine, voisin d'au moins certaines des billes conductrices (7) d'une distance inférieure ou égale à la moitié du diamètre des billes, et de hauteur supérieure à la hauteur des billes.
  9. 9. Assemblage selon la revendication 8, dans lequel ledit au moins un motif (31) a la forme d'un cadre entourant l'ensemble des billes (7) du premier dispositif (1).
FR1153274A 2011-04-14 2011-04-14 Assemblage de dispositifs a composants semiconducteurs empiles Withdrawn FR2974234A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR1153274A FR2974234A1 (fr) 2011-04-14 2011-04-14 Assemblage de dispositifs a composants semiconducteurs empiles
CN2012201486314U CN202633305U (zh) 2011-04-14 2012-04-06 具有半导体部件的层叠装置的组件
CN2012101048935A CN102738086A (zh) 2011-04-14 2012-04-06 具有半导体部件的层叠装置的组件
US13/444,672 US20120261820A1 (en) 2011-04-14 2012-04-11 Assembly of stacked devices with semiconductor components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1153274A FR2974234A1 (fr) 2011-04-14 2011-04-14 Assemblage de dispositifs a composants semiconducteurs empiles

Publications (1)

Publication Number Publication Date
FR2974234A1 true FR2974234A1 (fr) 2012-10-19

Family

ID=44279687

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1153274A Withdrawn FR2974234A1 (fr) 2011-04-14 2011-04-14 Assemblage de dispositifs a composants semiconducteurs empiles

Country Status (3)

Country Link
US (1) US20120261820A1 (fr)
CN (2) CN202633305U (fr)
FR (1) FR2974234A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109273368A (zh) * 2017-07-17 2019-01-25 三星电子株式会社 制造半导体封装件的方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8531040B1 (en) * 2012-03-14 2013-09-10 Honeywell International Inc. Controlled area solder bonding for dies
KR102283322B1 (ko) * 2014-11-14 2021-08-02 삼성전자주식회사 반도체 패키지 및 그 제조방법
US10522505B2 (en) 2017-04-06 2019-12-31 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239383B1 (en) * 1998-09-05 2001-05-29 Via Technologies, Inc. Ball-grid array IC packaging frame
US20060125096A1 (en) * 2003-02-05 2006-06-15 Masakuni Shiozawa Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device
EP1732127A2 (fr) * 2005-06-08 2006-12-13 Interuniversitair Microelektronica Centrum ( Imec) Procédé pour fixation et dispositif fabriqué par ledit procédé.
WO2007083351A1 (fr) * 2006-01-17 2007-07-26 Spansion Llc Dispositif semi-conducteur et son procédé de fabrication

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5504035A (en) * 1989-08-28 1996-04-02 Lsi Logic Corporation Process for solder ball interconnecting a semiconductor device to a substrate using a noble metal foil embedded interposer substrate
JP2005093780A (ja) * 2003-09-18 2005-04-07 Toppan Printing Co Ltd 半導体装置
JP4512545B2 (ja) * 2005-10-27 2010-07-28 パナソニック株式会社 積層型半導体モジュール
JP5074738B2 (ja) * 2006-10-24 2012-11-14 リンテック株式会社 複合型半導体装置用スペーサーシート、及び複合型半導体装置の製造方法
JP5211493B2 (ja) * 2007-01-30 2013-06-12 富士通セミコンダクター株式会社 配線基板及び半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239383B1 (en) * 1998-09-05 2001-05-29 Via Technologies, Inc. Ball-grid array IC packaging frame
US20060125096A1 (en) * 2003-02-05 2006-06-15 Masakuni Shiozawa Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device
EP1732127A2 (fr) * 2005-06-08 2006-12-13 Interuniversitair Microelektronica Centrum ( Imec) Procédé pour fixation et dispositif fabriqué par ledit procédé.
WO2007083351A1 (fr) * 2006-01-17 2007-07-26 Spansion Llc Dispositif semi-conducteur et son procédé de fabrication

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109273368A (zh) * 2017-07-17 2019-01-25 三星电子株式会社 制造半导体封装件的方法

Also Published As

Publication number Publication date
CN102738086A (zh) 2012-10-17
US20120261820A1 (en) 2012-10-18
CN202633305U (zh) 2012-12-26

Similar Documents

Publication Publication Date Title
EP2192612B1 (fr) Procédé pour empiler et interconnecter des circuits intégrés
FR2974234A1 (fr) Assemblage de dispositifs a composants semiconducteurs empiles
FR3053526A1 (fr) Procede de fabrication collective de dispositifs electroniques et dispositif electronique
EP3089211A1 (fr) Composant electronique resistant a l'humidite et procede d'encapsulation d'un circuit electronique pour former un tel composant
FR2720190A1 (fr) Procédé de raccordement des plages de sortie d'une puce à circuit intégré, et module multipuces ainsi obtenu.
FR3018953A1 (fr) Puce de circuit integre montee sur un interposeur
EP2367406A1 (fr) Composant électronique à montage en surface
FR2998710A1 (fr) Procede ameliore de realisation d'une structure pour l'assemblage de dispositifs microelectroniques
FR3030112A1 (fr) Assemblage d'une puce de circuits integres et d'une plaque
FR3085576A1 (fr) Couvercle pour boitier de circuit integre
FR3076659A1 (fr) Entretoise isolante de reprise de contacts
FR2939963A1 (fr) Procede de fabrication d'un support de composant semi-conducteur, support et dispositif semi-conducteur
FR2977076A1 (fr) Dispositif semi-conducteur a elements de connexion electrique encapsules et son procede de fabrication
EP3764756A1 (fr) Composant electronique resistant a l'humidite et procede de realisation d'un tel composant
FR2963849A1 (fr) Procede de fabrication d'un circuit electrique et circuit obtenu
FR3104315A1 (fr) Procédé de fabrication de puces électroniques
FR3104316A1 (fr) Procédé de fabrication de puces électroniques
EP2684434B1 (fr) Procédé d'interconnexion par retournement d'un composant électronique
FR2895567A1 (fr) Microcomposant comportant deux plaquettes interconnectees par des picots et procede d'interconnexion associe
EP2250670B1 (fr) Procédé de connexion électrique pour un composant muni d'inserts avec cales compensatrices
EP3031775B1 (fr) Procede de realisation d'une connexion electrique dans un via borgne
EP2246890B1 (fr) Mode de réalisation d'un module de capture d'images
EP3847694B1 (fr) Module electronique de puissance
FR3113775A1 (fr) Puce électronique
FR2990296A1 (fr) Connexion d'une puce munie de vias traversants avec d'autres elements

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20131231