FR3113775A1 - Puce électronique - Google Patents

Puce électronique Download PDF

Info

Publication number
FR3113775A1
FR3113775A1 FR2008948A FR2008948A FR3113775A1 FR 3113775 A1 FR3113775 A1 FR 3113775A1 FR 2008948 A FR2008948 A FR 2008948A FR 2008948 A FR2008948 A FR 2008948A FR 3113775 A1 FR3113775 A1 FR 3113775A1
Authority
FR
France
Prior art keywords
chip
pillars
electronic
layer
fixing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR2008948A
Other languages
English (en)
Other versions
FR3113775B1 (fr
Inventor
Olivier Ory
Christophe LEBRERE
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Tours SAS
Original Assignee
STMicroelectronics Tours SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Tours SAS filed Critical STMicroelectronics Tours SAS
Priority to FR2008948A priority Critical patent/FR3113775B1/fr
Priority to US17/458,070 priority patent/US11824028B2/en
Publication of FR3113775A1 publication Critical patent/FR3113775A1/fr
Application granted granted Critical
Publication of FR3113775B1 publication Critical patent/FR3113775B1/fr
Priority to US18/497,691 priority patent/US20240063162A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11916—Methods of manufacturing bump connectors involving a specific sequence of method steps a passivation layer being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H01L2224/17107—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area the bump connectors connecting two common bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8185—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92227—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Micromachines (AREA)

Abstract

Puce électronique La présente description concerne une puce électronique (11) comprenant au moins trois piliers (29) métalliques se prolongeant depuis une face de la puce, la hauteur (H) de chaque pilier étant supérieure à 20 µm, les piliers étant destinés à surélever la puce lors d'une fixation de la puce, par ladite face, au moyen d'un matériau de fixation (15) sur la paroi (13) d'un support. Figure pour l'abrégé : Fig. 1

Description

Puce électronique
La présente description concerne une puce électronique et son procédé de fabrication. Elle vise plus particulièrement les puces montées dans des boîtiers de circuits intégrés plats et sans broches (par exemple du type boitier QFN, de l'anglais Quad-Flat No-leads et boitier DFN, de l'anglais Dual-Flat No-leads) qui relient physiquement les puces à un circuit imprimé.
Une puce électronique est fixée à un boitier de circuit intégré plat et sans broches par une couche d'un matériau de fixation, par exemple une couche de colle ou de brasure. La puce est généralement mise en appui contre le boitier lors de fixation de la puce au boitier pour obtenir une adhésion convenable de la couche du matériau de fixation à la puce. Au cours de cette opération, du matériau de fixation peut remonter sur les bords de la puce. Pour certaines applications, il existe un besoin de puces montées dans des boîtiers de circuits intégrés plats et sans broches pour lesquelles le matériau de fixation ne remonte pas sur les bords de la puce.
Il existe un besoin d'amélioration des puces électroniques montées dans des boîtiers de circuits intégrés plats et sans broches.
Un mode de réalisation pallie tout ou partie des inconvénients des puces électroniques connues.
Un mode de réalisation prévoit une puce électronique comprenant au moins trois piliers métalliques se prolongeant depuis une face de la puce, la hauteur de chaque pilier étant supérieure à 20 µm, les piliers étant destinés à surélever la puce lors d'une fixation de la puce, par ladite face, au moyen d'un matériau de fixation sur la paroi d'un support.
Selon un mode de réalisation, chaque pilier s'étend à l'extérieur de la puce sur une hauteur comprise entre 20 µm et 150 µm, de préférence entre 50 µm et 100 µm.
Selon un mode de réalisation, les piliers recouvrent entre 30 % et 50 % de la face de la puce destinée à être en regard de ladite paroi du support.
Selon un mode de réalisation, les piliers comprennent du cuivre, de l'argent, de l'étain ou de l'or.
Selon un mode de réalisation, les piliers comprennent un alliage d'étain et d'argent.
Selon un mode de réalisation, le matériau de fixation est une colle époxy.
Selon un mode de réalisation, le matériau de fixation est une pâte à brasure.
Selon un mode de réalisation, la puce est bidirectionnelle.
Un autre mode de réalisation prévoit un dispositif électronique comprenant au moins une puce électronique telle que décrite et un boitier.
Selon un mode de réalisation, le dispositif comprend une unique puce montée sur le boitier.
Selon un mode de réalisation, le dispositif comprend un empilement d'au moins deux puces électroniques, l'empilement étant monté sur le boitier.
Un autre mode de réalisation prévoit un procédé de fabrication d'une puce électronique telle que décrite, comprenant les étapes successives suivantes :
former, du coté de la face supérieure d'un substrat semiconducteur, dans et sur lequel ont été préalablement formés une pluralité de circuits intégrés, une couche de résine organique photosensible ;
former, à partir de la face supérieure du substrat, des ouvertures s'étendant dans la couche de résine organique ;
former des piliers métalliques dans lesdites ouvertures ; et
retirer la couche de résine organique.
Selon un mode de réalisation, la formation des piliers métalliques est réalisée par croissance électrolytique.
Un autre mode de réalisation prévoir un procédé d'assemblage d'une puce électronique telle de décrite, sur la paroi du support comprenant les étapes successives suivantes :
dépôt du matériau de fixation sur la paroi du support ;
positionnement de la puce électronique, en regard du matériau de fixation de sorte que les piliers soient situés en face du matériau de fixation ; et
rapprochement de la puce et du support de sorte que les piliers écrasent le matériau de fixation.
Selon un mode de réalisation, le procédé comprend une étape de recuit du matériau de fixation à l'issue de l'étape de rapprochement de la puce et du support.
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
la figure 1 représente, par une vue en coupe, un mode de réalisation d'une puce électronique assemblée à un boîtier ;
la figure 2 représente, par une vue de dessous, la puce électronique illustrée en figure 1 ;
la figure 3 représente, par une vue en coupe, une étape d'un mode de réalisation d'un procédé de fabrication de la puce illustrée en figure 1 ;
la figure 4 illustre une autre étape du procédé ;
la figure 5 illustre une autre étape du procédé ;
la figure 6 illustre une autre étape du procédé ;
la figure 7 illustre une autre étape du procédé ;
la figure 8 illustre une autre étape du procédé ;
la figure 9 illustre une autre étape du procédé ;
la figure 10 illustre une autre étape du procédé ;
la figure 11 illustre une autre étape du procédé ;
la figure 12 illustre une autre étape du procédé ; et
la figure 13 représente, par une vue en coupe, un exemple d'assemblage de plusieurs puces électroniques.
De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques.
Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, les modes de réalisation ont été décrits en relation avec un exemple de puce. Toutefois, ils peuvent être aisément adaptables à des exemples de puces différents.
Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments.
Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures.
Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près.
Dans la suite de la description, on appelle "puce électronique" (en anglais "die"), un petit morceau résultant de la découpe d'une plaque semiconductrice et sur lequel au moins un composant électronique a été formé. Une puce électronique peut comprendre un seul composant électronique, par exemple une diode utilisée pour la protection contre les décharges électrostatiques, ou comprendre plusieurs composants électroniques formant un circuit intégré.
La figure 1 est une vue en coupe, partielle et schématique, d'un mode de réalisation d'un dispositif électronique 10 comprenant une puce électronique 11 assemblée à un boîtier de circuit intégré plat et sans broches. La figure 2 est une vue de dessous, partielle et schématique, de la puce électronique 11 de la figure 1.
Plus particulièrement, la puce électronique 11 est fixée à une paroi 13 du boitier de circuit intégré plat et sans broches, représenté seulement partiellement en figure 1, au moyen d'une couche 15 d'un matériau de fixation, par exemple une couche ou goutte de colle ou une couche ou goutte de brasure.
Le matériau de fixation est, par exemple, une colle époxy ou une pâte à braser.
La puce 11 comprend une face avant 11F et une face arrière 11R, opposée à la face avant 11F, et orientée du côté de la paroi 13.
La puce électronique 11 illustrée en figure 1 a, par exemple, en vue de dessus, la forme d'un carré ou d'un rectangle. A titre de variante, la puce électronique 11 a, en vue de dessus, une forme quelconque.
Selon le mode de réalisation illustré en figure 1, la puce 11 comprend un substrat semiconducteur 19. Le substrat 19 comprend deux régions 27 enterrées affleurant respectivement une face supérieure 19F et une face inférieure 19R du substrat 19. En dehors des régions 27, le substrat 19 est nommé coeur du substrat 19.
Selon le mode de réalisation illustré en figure 1, le coeur du substrat 19 est en un matériau d'un premier type de conductivité, par exemple de type n. Les régions 27 sont en un matériau d'un deuxième type de conductivité, par exemple de type p, différent du premier type de conductivité.
Les régions 27 sont, de préférence, situées respectivement au centre de la face supérieure 19F du substrat 19 et au centre de la face inférieure 19R du substrat 19.
Le substrat 19 comprend alors, par exemple, des couches alternativement dopées p, n et p, qui définissent deux diodes connectées à cathode commune.
Selon le mode de réalisation illustré en figure 1, la puce électronique 11 comprend, en outre, sur chacun des bords de ses faces avant 11F et arrière 11R, un empilement 17 positionné sur ou sous le substrat semiconducteur 19. Plus particulièrement, la puce 11 comprend un empilement 17 sur le ou les bords de sa face arrière 11R et un empilement 17 identique sur le ou les bords de sa face avant 11F.
Selon un mode de réalisation, la puce électronique 11 est une puce bidirectionnelle, c'est-à-dire que chacune de ses faces avant et arrière comprend une zone qui, en fonctionnement, est à un potentiel différent du potentiel du coeur du substrat 19.
L'empilement 17 situé du côté de la face supérieure 19F va maintenant être décrit, sachant que l'empilement 17 situé du côté de la face inférieure 19R a une structure analogue. L'empilement 17 comprend, selon le mode de réalisation illustré en figure 1 :
une couche 21 diélectrique, par exemple en oxyde, sur et en contact avec la face supérieure 19F du substrat 19 et s'étendant sur une partie de cette face, la couche 21 s'étendant sur une partie périphérique de la face supérieure 19F et ne s'étendant pas sur la partie centrale de la face supérieure 19F ;
une couche 23 conductrice, par exemple métallique, s'étendant sur la partie centrale de la face supérieure 19F exposée par la couche 21, au contact de la partie centrale de la face supérieure 19F, et s'étendant sur le bord intérieur de la couche 21 ; et
une couche 25 diélectrique recouvrant la périphérie de la couche 23 et la partie de la couche 21 non recouverte par la couche 23, et ne recouvrant pas la partie centrale de la couche 23.
Les régions 27 sont, par exemple, chacune recouverte, par la couche 23, de préférence au contact de la couche 23, et une partie de la couche 21.
Selon le mode de réalisation illustré en figure 1, la couche 23 est monobloc, c'est-à-dire qu'elle n'est pas divisée en plusieurs morceaux. Un potentiel homogène peut ainsi être appliqué en fonctionnement à l'ensemble de la couche 23.
En variante, la couche 23 est morcelée et les différents morceaux de la couche 23 peuvent être mis en fonctionnement à des potentiels différents.
La puce électronique 11 comprend, en outre, des piliers 29 métalliques situés, du côté de sa face arrière 11R, sur et en contact avec la couche 23 et en regard des régions 27. En figure 2, cinq piliers 29 ont été représentés. Toutefois, en pratique, le nombre de piliers peut être différent de cinq. Le nombre de piliers 29 est, de préférence, supérieur à trois. Le nombre de piliers est, de préférence, déterminé de sorte que 30 % à 50 % de la face arrière 11R de la puce électronique 11 soit recouverte par des piliers 29.
Si la couche 23 est morcelée, pour chaque morceau de la couche 23, au moins un pilier 29 est formé en regard et en contact avec le morceau de la couche 23.
Chaque pilier 29 a, par exemple, en vue de dessus, une forme carrée ou rectangulaire. A titre de variante, les piliers peuvent avoir d'autres formes, par exemple une forme circulaire ou une forme irrégulière.
A titre d'exemple, chaque pilier 29 a une largeur L mesurée dans un plan parallèle à la face arrière 11R de la puce 11. La largeur L correspond au diamètre du cercle inscrit dans la section droite du pilier. La largeur L correspond au diamètre de la section d'un pilier 29 dans le cas de piliers 29 de forme circulaire ou à la longueur d'un coté de la section d'un pilier 29 dans le cas de piliers 29 de section carrée. La largeur L est, de préférence, comprise entre 40 µm et 100 µm, de préférence, de l'ordre de 60 µm.
Chaque pilier 29 s'étend sur une hauteur H mesurée à partir de la face arrière 11R de la puce 11 et selon une direction perpendiculaire à la face arrière 11R de la puce 11. La hauteur H est supérieure à 20 µm. La hauteur H des piliers 29 est, par exemple, comprise entre environ 20 µm et 150 μm, de préférence entre 50 µm et 100 µm.
Les piliers 29 peuvent avoir une structure monocouche ou multicouche. Les piliers 29 peuvent être réalisés à base de cuivre, d'étain, d'argent ou d'or, par exemple à base d'un alliage d'étain et d'argent (SnAg). A titre d'exemple, chaque pilier 29 comprend une couche à base de cuivre recouverte d'une couche d'un alliage d'étain et d'argent.
Les piliers 29 sont, de préférence, localisés sur la face arrière 11R de la puce 11 de façon symétrique par rapport à un axe passant par le centre de la face arrière 11R et orthogonal à cette même face.
A titre d'exemple, si la face arrière 11R de la puce 11 est de forme polygonale, par exemple de forme carrée ou rectangulaire, et a plusieurs coins, il y a au moins un pilier 29 par coin de la face arrière 11R de la puce 11.
Au moins certains des piliers 29 sont en contact avec le matériau de fixation 15. De préférence, tous les piliers 29 sont en contact avec le matériau de fixation. Dans le mode de réalisation illustré sur les figures 1 et 2, un film du matériau de fixation est présent entre chaque pilier 29 et la paroi 13 de sorte que les piliers 29 ne sont pas au contact direct de la paroi 13. Selon un autre mode de réalisation, au moins certains des piliers sont au contact direct de la paroi 13.
Le montage de la puce 11 sur la paroi 13 du boitier peut être réalisé en disposant le matériau de fixation sur la paroi 13 à l'emplacement souhaité de la puce 11 et en appliquant la puce 11 contre la paroi 13 à cet emplacement, les piliers 29 de la puce 11 étant orientés vers la paroi 13.
Un avantage du présent mode de réalisation est qu'il permet de contenir le matériau de fixation en dessous de la puce électronique 11 lors de l'assemblage du boitier et ainsi monter la puce électronique 11 sur la paroi 13 du boitier sans que le matériau de fixation ne remonte sur les bords latéraux de la puce 11. Cela permet de diminuer les risques de court-circuit de la puce. La structure obtenue est ainsi une structure de type "pilotis".
Les figures 3 à 12 sont des vues en coupe, partielles et schématiques, de structures obtenues à des étapes successives d'un mode de réalisation d'un procédé de fabrication du dispositif électronique illustré en figure 1.
La figure 3 est une vue en coupe d'une structure de départ 31 comprenant une plaque semiconductrice 32 ou un morceau de plaque semiconductrice dans et sur lequel des circuits intégrés 33 ont été préalablement formés. Les circuits 33 sont par exemple tous identiques, aux dispersions de fabrication près.
La plaque 32 a, par exemple, une épaisseur comprise entre 300 µm et 900 μm, par exemple une épaisseur d'environ 725 μm.
La structure 31 de la figure 3 comprend en outre un empilement de couches isolantes et conductrices 35 revêtant les faces supérieure et inférieure de la plaque 32, appelé empilement d'interconnexion, dans lequel peuvent être formés des éléments d'interconnexion des composants de chaque circuit 33. L'empilement d'interconnexion comprend en particulier, pour chaque circuit intégré 33, un ou plusieurs plots de contact métalliques, non représentés, affleurant au niveau de la face supérieure du circuit intégré et destinés à être connectés à un dispositif extérieur. L'empilement 35 comprend, de préférence, pour chaque circuit 33, les couches 21, 23 et 25 illustrées en figure 1.
Chaque circuit intégré 33 comprend, par exemple, un ou plusieurs composants électroniques (transistors, diodes, thyristors, triacs, etc.).
En figure 3, trois circuits intégrés 33 ont été représentés, étant entendu que, en pratique, le nombre de circuits intégrés 33 formés dans et sur la plaque 32 peut être différent de trois.
A titre d'exemple, la structure 31 est portée par un film support non représenté permettant de manipuler la structure.
La figure 4 représente une structure 37 obtenue à l'issue de la formation de couches métalliques d'interface 39 à la surface de la structure 31 illustrée en figure 3. Chaque couche d'interface 39 forme par exemple un empilement de type UBM (Under Bump Metallization – métallisation sous bossage).
En figure 4, deux UBM 39 ont été représentés par circuit 33, étant entendu que, en pratique, le nombre de UBM 39 formées par circuit 33 peut être différent de deux.
Les figures 5 à 8 illustrent des étapes de formation des piliers métalliques de connexion 29 sur et en contact avec les UBM 39.
La figure 5 représente une structure 41 obtenue à l'issue du dépôt d'une couche de résine 43 photosensible, par exemple organique, sur la face supérieure de la structure 37 illustrée en figure 4.
La couche 43 est déposée, de préférence pleine plaque, c'est-à-dire qu'elle est déposée sur l'ensemble de la face supérieure de la structure 37 illustrée en figure 4. La couche 43 a une épaisseur, de préférence, supérieure ou égale à la hauteur souhaitée des piliers 29. De préférence, l'épaisseur de la couche 43 est comprise entre 20 µm et 150 µm, plus préférentiellement comprise entre 50 µm et 100 µm.
La figure 6 illustre une structure 45 obtenue à l'issue d'une étape de photolithographie de la couche 43 de la structure 41 illustrée en figure 5. La photolithographie comprend notamment l'exposition locale de la couche 43 à un rayonnement, par exemple des UV. Selon que la résine constituant la couche 43 est positive ou négative, les parties de la résine qui sont exposées au rayonnement ou les parties de la résine qui ne sont pas exposées au rayonnement sont retirées, par exemple, à l'aide d'une solution de développement.
A l'issue de l'étape de photolithographie, la structure 45 comprend des ouvertures 47 non traversantes. Les ouvertures 47 ont la même section droite, c'est-à-dire la section dans un plan parallèle à la face arrière 11R de la puce 11, que celle qui est souhaitée pour les piliers. En outre, chaque ouverture 47 expose une UBM 39.
La figure 7 illustre une structure 49 obtenue à l'issue de la formation des piliers 29 dans les ouvertures 47 de la structure 45 illustrée en figure 6.
On vient former un pilier 29 sur chaque UBM 39 et dans chaque ouverture 47. Chaque pilier 29 s'étend par exemple, en vue de dessus, sur toute la surface de l'UMB 39 sous-jacent. Les piliers 29 peuvent, par exemple, être formés par croissance électrolytique.
La figure 8 illustre une structure 51 obtenue à l'issue du retrait de la couche 43 de la structure 49 illustrée en figure 7. Le retrait de la couche 43 est, par exemple, réalisé par dissolution du matériau constitutif de la couche 43 dans une solution de développement.
La figure 9 illustre une structure 53 obtenue à l'issue d'une étape de découpe, par exemple par sciage, par exemple mécanique ou par une découpe à l'aide d'un plasma, de la structure 51, illustrée en figure 8, en puces individuelles comprenant chacune un unique circuit intégré 33.
Pour cela, des tranchées traversantes 55 sont réalisées dans la structure 51. Les tranchées 55 s'étendent, verticalement, de la face supérieure de la structure 53 à la face inférieure de la structure 53.
A l'issue de cette étape, la structure 53 obtenue correspond à une pluralité de puces électroniques, identiques à la puce électronique 11 illustrée en figure 1, reliées uniquement par le film de support, non représenté. En particulier, chaque morceau découpé de la plaque 32 correspond au substrat 19 décrit précédemment.
Les puces 11 peuvent ensuite être prélevées sur le film de support, non représenté, en vue de leur montage dans un dispositif extérieur.
Les figures 10 à 12 illustrent l'étape de montage de la puce 11 dans un dispositif extérieur et plus particulièrement sur la paroi 13 du boitier.
Plus particulièrement, la figure 10 illustre une structure obtenue au cours de l'étape de montage de la puce 11 illustrée en figure 9 sur la paroi 13 du boitier, et la figure 11 illustre une structure obtenue à l'issue de cette étape de montage.
On notera que dans l'exemple des figures 10 et 11, l'orientation de la puce est inversée par rapport aux vues en coupe des figures 3 à 9.
Selon un premier mode de réalisation, lors de l'étape de montage de la puce 11 sur la paroi 13 du boitier, la couche 15 du matériau de fixation, par exemple une goutte de colle ou de brasure, est déposée à la surface de la paroi 13 du boitier. La couche 15 a, par exemple, une hauteur de l'ordre de 30 µm. La couche 15 est, par exemple, déposée à l'aide d'une seringue.
A la suite du dépôt de la couche 15, la puce 11 est reportée sur la paroi 13 du boitier de sorte que les piliers 29 s'enfoncent dans la couche 15 en la repoussant, notamment sur les côtés. Dans le cas où le matériau de fixation est de la colle, l'ensemble de la structure illustrée en figure 11 subit par la suite un recuit afin de polymériser la colle et solidifier celle-ci. Le recuit est réalisé, par exemple, à une température de l'ordre de 200 °C.
Selon un deuxième mode de réalisation, lors de l'étape de montage de la puce 11 sur la paroi 13 du boitier, la couche 15 du matériau de fixation, par exemple une goutte de brasure est déposée à la surface de la paroi 13 du boitier préalablement chauffé. La couche 15 a, par exemple, une hauteur de l'ordre de 30 µm. La couche 15 est, par exemple, déposée à l'aide d'une source solide de matériau de brasure, dont une zone est mise au contact de la paroi 13 du boitier et qui fond au contact de celui-ci.
A la suite du dépôt de la couche 15, la puce 11 est reportée sur la paroi 13 du boitier de sorte que les piliers 29 s'enfoncent dans la couche 15 en la repoussant sur les côtés. Les piliers 29 jouent notamment le rôle d'entretoise entre la face arrière de la puce 11 et la paroi 13 du boitier, ce qui permet de monter la puce électronique 11 sur la paroi 13 d'un boitier sans que le matériau de fixation 15 ne remonte sur les bords latéraux de la puce 11. Cela permet de diminuer les risques de court-circuit de la puce.
La puce 11 est, après son report sur la paroi 13, reliée électriquement par un ou des fils électrique 56. Les fils 56 relient, par exemple, la face supérieure (dans l'orientation de la figure 12) de la puce 11 à des éléments de connexion (non représentés) situés, par exemple, sur la paroi 13.
La figure 13 représente, par une vue en coupe, partielle et schématique, un mode de réalisation d'un dispositif électronique 57 comprenant plusieurs puces électroniques 11.
Plus particulièrement, le dispositif électronique 57 peut permettre la réalisation de composants de haute puissance, dans lequel les puces individuelles 11 sont empilées.
Selon le mode de réalisation illustré en figure 13, le dispositif électronique 57 comprend un empilement de trois puces électroniques 11 référencées 11a, 11b et 11c, l'empilement étant monté sur un support 59.
Plus précisément, en figure 13, la puce électronique 11a est montée sur la face supérieure du support 59 et reliée à celle-ci par des piliers 29a fixés au support 59, la puce électronique 11b est montée sur la face avant de la puce 11a et reliée à celle-ci par des piliers 29b fixés à la puce 11a et la puce électronique 11c est montée sur la face avant de la puce 11b et reliée à celle-ci par des piliers 29c fixés à la puce 11b.
Selon un mode de réalisation, les fixations des piliers 29c, 29b et 29a respectivement aux puces 11b, 11a et au support 59 sont réalisées par la fonte d'une couche d'étain et argent présente à la surface des piliers. Le métal en fusion mis en contact avec les puces 11b, 11a ou le support 59 puis refroidi permet l'obtention d'une structure rigide.
En variante, chaque pilier est fixé à la couche sous-jacente par un matériau de fixation, par exemple, une colle époxy ou une pâte à braser métallique.
Un avantage de ce mode de réalisation est qu'il permet d'assembler plusieurs puces tout en limitant l'épaisseur du dispositif électronique final. En effet, l'utilisation de puces dotées de piliers permet de s'affranchir de l'utilisation d'interposeurs, dont l'épaisseur peut être supérieure à 400 µm, dans ce type d'assemblage.
Un autre avantage de ce mode de réalisation est qu'il permet d'augmenter la durée de vie du dispositif électronique car le matériau de fixation utilisé pour l'assemblage se dégrade moins vite dans le temps que les brasures habituellement utilisées.
Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier. En particulier, les divers modes de réalisation ont pris comme exemple une puce électronique comprenant deux diodes. Toutefois, ces modes de réalisation peuvent s'appliquer à des composants électroniques différents.
Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus.

Claims (15)

  1. Puce électronique (11) comprenant au moins trois piliers (29) métalliques se prolongeant depuis une face de la puce, la hauteur (H) de chaque pilier étant supérieure à 20 µm, les piliers étant destinés à surélever la puce lors d'une fixation de la puce, par ladite face, au moyen d'un matériau de fixation (15) sur la paroi (13) d'un support.
  2. Puce électronique selon la revendication 1, dans laquelle chaque pilier (29) s'étend à l'extérieur de la puce (11) sur une hauteur (H) comprise entre 20 µm et 150 µm, de préférence entre 50 µm et 100 µm.
  3. Puce électronique selon la revendication 1 ou 2, dans laquelle les piliers (29) recouvrent entre 30 % et 50 % de la face de la puce (11) destinée à être en regard de ladite paroi (13) du support.
  4. Puce électronique selon l'une quelconque des revendications 1 à 3, dans laquelle les piliers (29) comprennent du cuivre, de l'argent, de l'étain ou de l'or.
  5. Puce électronique selon l'une quelconque des revendications 1 à 4, dans laquelle les piliers (29) comprennent un alliage d'étain et d'argent.
  6. Puce électronique selon l'une quelconque des revendications 1 à 5, dans laquelle le matériau de fixation (15) est une colle époxy.
  7. Puce électronique selon l'une quelconque des revendications 1 à 5, dans laquelle le matériau de fixation (15) est une pâte à brasure.
  8. Puce électronique selon l'une quelconque des revendications 1 à 7, dans laquelle la puce (11) est bidirectionnelle.
  9. Dispositif électronique comprenant au moins une puce électronique (11) selon l'une quelconque des revendications 1 à 8, et un boitier.
  10. Dispositif électronique selon la revendication 9, comprenant une unique puce (11) montée sur le boitier.
  11. Dispositif électronique selon la revendication 9, comprenant un empilement d'au moins deux puces électroniques (11), l'empilement étant monté sur le boitier.
  12. Procédé de fabrication d'une puce électronique selon l'une quelconque des revendications 1 à 8, comprenant les étapes successives suivantes :
    1. former, du coté de la face supérieure d'un substrat semiconducteur (32), dans et sur lequel ont été préalablement formés une pluralité de circuits intégrés (33), une couche (43) de résine organique photosensible ;
    2. former, à partir de la face supérieure du substrat (32), des ouvertures (47) s'étendant dans la couche (43) de résine organique ;
    3. former des piliers métalliques (29) dans lesdites ouvertures (47) ; et
    4. retirer la couche (43) de résine organique.
  13. Procédé selon la revendication 12, dans lequel la formation des piliers métalliques (29) est réalisée par croissance électrolytique.
  14. Procédé d'assemblage d'une puce électronique (11) selon l'une quelconque des revendications 1 à 8, sur la paroi du support comprenant les étapes successives suivantes :
    dépôt du matériau de fixation (15) sur la paroi (13) du support ;
    positionnement de la puce électronique (11), en regard du matériau de fixation de sorte que les piliers (29) soient situés en face du matériau de fixation ; et
    rapprochement de la puce et du support de sorte que les piliers écrasent le matériau de fixation.
  15. Procédé d'assemblage selon la revendication 14, comprenant une étape de recuit du matériau de fixation (15) à l'issue de l'étape de rapprochement de la puce (11) et du support (13).
FR2008948A 2020-09-03 2020-09-03 Puce électronique Active FR3113775B1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR2008948A FR3113775B1 (fr) 2020-09-03 2020-09-03 Puce électronique
US17/458,070 US11824028B2 (en) 2020-09-03 2021-08-26 Die with metal pillars
US18/497,691 US20240063162A1 (en) 2020-09-03 2023-10-30 Die with metal pillars

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2008948A FR3113775B1 (fr) 2020-09-03 2020-09-03 Puce électronique
FR2008948 2020-09-03

Publications (2)

Publication Number Publication Date
FR3113775A1 true FR3113775A1 (fr) 2022-03-04
FR3113775B1 FR3113775B1 (fr) 2022-09-30

Family

ID=73401736

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2008948A Active FR3113775B1 (fr) 2020-09-03 2020-09-03 Puce électronique

Country Status (2)

Country Link
US (2) US11824028B2 (fr)
FR (1) FR3113775B1 (fr)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011131519A1 (fr) * 2010-04-19 2011-10-27 Robert Bosch Gmbh Composant composite comportant une couche intermédiaire pourvue d'interstices et procédé de fabrication d'un composant composite

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080136004A1 (en) * 2006-12-08 2008-06-12 Advanced Chip Engineering Technology Inc. Multi-chip package structure and method of forming the same
US9123763B2 (en) * 2011-10-12 2015-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) structure having at least one package comprising one die being disposed in a core material between first and second surfaces of the core material

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011131519A1 (fr) * 2010-04-19 2011-10-27 Robert Bosch Gmbh Composant composite comportant une couche intermédiaire pourvue d'interstices et procédé de fabrication d'un composant composite

Also Published As

Publication number Publication date
FR3113775B1 (fr) 2022-09-30
US11824028B2 (en) 2023-11-21
US20220068866A1 (en) 2022-03-03
US20240063162A1 (en) 2024-02-22

Similar Documents

Publication Publication Date Title
EP3401958B1 (fr) Procédé de fabrication d'un dispositif d'affichage émissif à led
EP3625822B1 (fr) Procédé de fabrication d'un dispositif d'affichage émissif à led
EP2192612B1 (fr) Procédé pour empiler et interconnecter des circuits intégrés
EP0584349B1 (fr) Procede d'interconnexion en trois dimensions de boitiers de composants electroniques, et dispositif obtenu par ce procede
FR2704690A1 (fr) Procédé d'encapsulation de pastilles semi-conductrices, dispositif obtenu par ce procédé et application à l'interconnexion de pastilles en trois dimensions.
EP3389091A1 (fr) Procédé de fabrication d'un dispositif d'affichage émissif à led et dispositif d'affichage en résultant
EP3261116B1 (fr) Procede de fabrication collective de modules electroniques 3d
WO2021099713A1 (fr) Procede de fabrication d'une puce fonctionnelle adaptee pour etre assemblee a des elements filaires
EP0593330B1 (fr) Procédé d'interconnexion 3D de boítiers de composants électroniques, et composant 3D en résultant
EP4092730A2 (fr) Fabrication de puces électroniques
FR3104315A1 (fr) Procédé de fabrication de puces électroniques
FR3104316A1 (fr) Procédé de fabrication de puces électroniques
FR3093230A1 (fr) Boîtier de puce électronique
FR2732509A1 (fr) Boitier de montage d'une puce de circuit integre
FR3113775A1 (fr) Puce électronique
EP4141915A1 (fr) Procédé de fabrication d'une puce électronique encapsulée à l'échelle de la puce ainsi que le dispositif correspondant
FR2974234A1 (fr) Assemblage de dispositifs a composants semiconducteurs empiles
EP2246890B1 (fr) Mode de réalisation d'un module de capture d'images
FR3110769A1 (fr) Procédé de traitement d'un circuit électronique pour un collage moléculaire hybride
FR3103315A1 (fr) Procédé de fabrication de puces électroniques
FR3104317A1 (fr) Procédé de fabrication de puces électroniques
FR3132977A1 (fr) Dispositif électronique
EP4152373A2 (fr) Procede de fabrication d'un circuit electronique pour auto-assemblage a un autre circuit electronique
FR3099887A1 (fr) Formation d'un polymère
EP4120332A1 (fr) Procédé de fabrication de puces électroniques

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20220304

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4