FR3085576A1 - Couvercle pour boitier de circuit integre - Google Patents

Couvercle pour boitier de circuit integre Download PDF

Info

Publication number
FR3085576A1
FR3085576A1 FR1857919A FR1857919A FR3085576A1 FR 3085576 A1 FR3085576 A1 FR 3085576A1 FR 1857919 A FR1857919 A FR 1857919A FR 1857919 A FR1857919 A FR 1857919A FR 3085576 A1 FR3085576 A1 FR 3085576A1
Authority
FR
France
Prior art keywords
cover
openings
substrate
chip
housing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1857919A
Other languages
English (en)
Other versions
FR3085576B1 (fr
Inventor
Olivier Franiatte
Richard Rembert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Grenoble 2 SAS
Original Assignee
STMicroelectronics Grenoble 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Grenoble 2 SAS filed Critical STMicroelectronics Grenoble 2 SAS
Priority to FR1857919A priority Critical patent/FR3085576B1/fr
Priority to US16/551,241 priority patent/US11101188B2/en
Publication of FR3085576A1 publication Critical patent/FR3085576A1/fr
Application granted granted Critical
Priority to US17/378,398 priority patent/US11923256B2/en
Publication of FR3085576B1 publication Critical patent/FR3085576B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L21/603—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the application of pressure, e.g. thermo-compression bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Casings For Electric Apparatus (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

La présente description concerne un couvercle pour boîtier de circuit intégré, comprenant des ouvertures (150) traversantes périphériques.

Description

DESCRIPTION
TITRE : Couvercle pour boîtier de circuit intégré.
Domaine technique [0001] La présente description concerne de façon générale le domaine des circuits électroniques, et, plus particulièrement la réalisation d'un couvercle pour boîtier de circuit intégré.
Technique antérieure [0002] Une puce électronique de circuit intégré comprend une portion de tranche semiconductrice, typiquement en silicium, dans et sur laquelle sont formés des circuits. Une telle puce est souvent logée dans un boîtier comprenant un substrat sur lequel la puce est fixée, et un couvercle recouvrant la puce.
Résumé de l'invention
[0003] Un mode de réalisation pallie tout ou partie des
inconvénients des couvercles connus pour boîtiers de circuit intégré.
[0004] Un mode de réalisation pallie tout ou partie des
inconvénients des boîtiers connus de circuit intégré.
0005] Un mode de réalisation prévoit un couvercle pour boîtier de circuit intégré, comprenant des ouvertures traversantes périphériques.
[0006] Selon un mode de réalisation, le couvercle est
métallique.
[0007] Selon un mode de réalisation, les ouvertures ont une
forme allongée parallèlement à des bords du couvercle.
[0008] Selon un mode de réalisation, au moins deux des
ouvertures sont séparées d'une distance inférieure à 5 fois la largeur des dites deux ouvertures, la largeur étant dans le sens orthogonal à la direction longitudinale desdites deux ouvertures.
B17351- 18-GR2-0059 [0009] Selon un mode de réalisation, le couvercle comprend un cadre périphérique ayant une face plane.
[0010] Selon un mode de réalisation, les ouvertures sont situées dans le cadre périphérique.
[0011] Selon un mode de réalisation, le couvercle comprend une plaque centrale parallèle à ladite face plane.
[0012] Selon un mode de réalisation, la plaque centrale est reliée au cadre par une portion inclinée.
[0013] Un mode de réalisation prévoit un boîtier pour circuit intégré comprenant un couvercle tel que défini ci-dessus.
[0014] Selon un mode de réalisation, le boîtier comprend un substrat collé au couvercle par une colle partiellement située dans les ouvertures.
[0015] Selon un mode de réalisation, le substrat, le couvercle et la colle définissent un espace hermétiquement clos.
[0016] Selon un mode de réalisation, le boîtier est de type BGA.
[0017] Un mode de réalisation prévoit un circuit électronique comprenant un boîtier tel que défini ci-dessus.
[0018] Selon un mode de réalisation, le circuit comprend une puce électronique reliée au couvercle par une pâte thermiquement conductrice.
[0019] Selon un mode de réalisation, la puce est soudée ou brasée à des contacts du substrat par des billes de soudage.
Brève description des dessins [0020] Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
B17351- 18-GR2-0059 [0021] [Fig. 1] la figure 1 représente une vue en coupe IA d'un mode de réalisation d'un boîtier et une vue de dessus IB d'un couvercle de ce boîtier.
Description des modes de réalisation [0022] De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques.
[0023] Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, les puces électroniques et leurs circuits ne sont pas décrits, les modes de réalisation décrits étant compatibles avec les puces électroniques usuelles.
[0024] Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés ou couplés entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés ou couplés par l'intermédiaire d'un ou plusieurs autres éléments.
[0025] Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes haut, bas, gauche, droite, etc., ou relative, tels que les termes dessus, dessous, supérieur, inférieur, etc., ou à des qualificatifs d'orientation, tels que les termes horizontal, vertical, etc., il est fait référence sauf précision contraire à l'orientation des figures.
B17351- 18-GR2-0059 [0026] Sauf précision contraire, les expressions environ, approximativement, sensiblement, et de l'ordre de signifient à 10 % près, de préférence à 5 % près.
[0027] La figure 1 représente une vue IA en coupe d'un mode de réalisation d'un boîtier 100, et une vue de dessus IB d'un couvercle 110 du boîtier 100.
[0028] Le boîtier 100 comprend un substrat 120 sur lequel le couvercle 110 est collé. De préférence, le substrat 120 comprend un matériau polymère tel qu'une résine, par exemple de type époxy. Le matériau polymère est par exemple mélangé à de la fibre de verre . Le substrat comprend par exemple des pistes de cuivre et des couches externes de protection. De préférence, le substrat a la forme d'une plaque, c'est-à-dire comprend deux faces principales opposées parallèles 122 et 124. Ces deux faces sont de préférence planes.
[0029] Le boîtier est destiné à recevoir une puce 130 située sur le substrat 120 du côté de sa face 122 (face supérieure). La puce comprend une portion de tranche de silicium. Des circuits non représentés, comprenant par exemple un microprocesseur, sont formés dans la puce du côté d'une face avant (face inférieure) de la puce 130. Les circuits sont connectés électriquement à des billes de soudage ou de brasage 134. Les billes 134 sont de préférence situées entre la face avant de la puce et la face 122 du substrat. A titre de variante, la face arrière est la face inférieure de la puce, et les billes 134 sont situées entre la face arrière et la face 122 du substrat 120.
[0030] Le substrat 120 comprend, sur sa face 122, des contacts non représentés sur lesquels les billes 134 sont soudées ou brasées. Des conducteurs électriques (non représentés) situés dans le substrat 120 relient ces contacts à des billes de soudage ou de brasage 126 situées sur la face 124 du substrat 120. Les billes 126 sont destinées à être
B17351- 18-GR2-0059 brasées ou soudées à un circuit électronique non représenté, extérieur au boîtier, par exemple un circuit de type PCB (Printed Circuit Board). Le boîtier est de préférence de type à matrice de billes BGA (Ball Grid Array), c'est-àdire que les billes 126 sont disposées en lignes et colonnes régulières sur une partie périphérique de la face 124 ou sur l'ensemble de la face 124.
[0031] Le couvercle 110 est collé sur la face 122 du substrat 120. De préférence, la périphérie du couvercle 110 est collée sur la périphérie de la face 122 par une colle 140, c'est-àdire par un matériau polymère adhérant aux éléments collés.
[0032] De préférence, le couvercle comprend un cadre périphérique 112 collé sur la face 122, et une plaque centrale 114. La plaque 114 est de préférence parallèle à la face 122 du substrat. En d'autres termes, le cadre 112 et la plaque 114 sont selon deux plans parallèles entre eux et au substrat. Le cadre périphérique 112 a de préférence une face plane du côté de la face 122. Le cadre périphérique s'étend à partir des bords du couvercle sur une distance dl comprise de préférence entre 1 et 4 mm.
[0033] De préférence, le cadre 112 et la plaque 114 ont une même épaisseur. Une partie oblique 116 relie le cadre situé à un niveau inférieur et la plaque centrale située à un niveau supérieur. La partie oblique a de préférence deux faces parallèles formant avec les faces du substrat et du cadre un angle de préférence compris entre 40 et 80 degrés.
[0034] Le substrat, la colle et le couvercle délimitent un espace 142 dans lequel se trouve la puce 130. La plaque centrale 114 recouvre la puce 130. De préférence, une pâte thermique 145, c'est-à-dire un matériau mou ayant par exemple une conductivité thermique supérieure à 0,5 W/m/K à 25°C, est disposée entre la puce et le couvercle, de préférence entre la puce et la plaque 114. Le couvercle est de préférence
B17351- 18-GR2-0059 métallique, par exemple en aluminium. Le couvercle permet de dissiper la puissance thermique produite par la puce lors de son fonctionnement. Le couvercle peut comprendre des dispositifs de dissipation thermique, non représentés, tels que des ailettes de refroidissement, ou être relié à un dispositif de dissipation thermique tel qu'un radiateur à ailettes. Le couvercle 110 est compatible avec les dispositifs de dissipation thermique usuels. Le couvercle a en vue de dessus une forme par exemple rectangulaire, de préférence carrée. De préférence, le couvercle a une longueur de côté comprise entre 10 et 70 mm.
[0035] Dans le présent mode de réalisation, le couvercle 110 comprend des ouvertures périphériques traversantes 150. Les ouvertures 150 sont de préférence réparties régulièrement le long des bords du couvercle 110, de préférence dans le cadre 112 .
[0036] Les ouvertures 150 sont destinées, entre autres, à absorber et/ou évacuer un surplus de colle. On évite ainsi les risques d'une surépaisseur de colle sous le cadre 112 et/ou des bavures de colle lors de l'assemblage. Les ouvertures 150 permettent en outre de déposer la colle et de recevoir la colle déposée.
[0037] Grâce aux ouvertures 150, on peut prévoir un excès de colle par rapport à la quantité juste nécessaire pour coller le couvercle 110 au substrat 120. Le dosage de la colle est donc plus facile qu'en l'absence d'ouvertures. De préférence, on prévoit que la colle soit en excès par rapport à la quantité nécessaire pour obtenir un collage homogène, uniforme sur toute la périphérie du couvercle 110. Un collage homogène permet d'obtenir une étanchéité entre le cadre 112 et le substrat 120. L'espace 142 est alors hermétiquement clos. Les ouvertures 150 contiennent, après assemblage, une partie de la colle en excès. La colle en excès peut être entièrement
B17351- 18-GR2-0059 comprise dans les ouvertures 150 ou peut dépasser le niveau supérieur des ouvertures 150.
[0038] La hauteur de la puce 130, la hauteur des billes 134 après soudage/brasage de la puce 130, l'éventuelle épaisseur de pâte thermique 145 et la différence de hauteur entre le cadre périphérique 112 et la plaque 114 du couvercle dépendent de tolérances de fabrication. Ainsi, la distance d2 entre le cadre 112 et la face 122 du substrat 120 dépend des tolérances de fabrication. On prévoit de préférence une quantité de colle supérieure à la quantité nécessaire pour obtenir un collage homogène dans la configuration où la distance d2 est maximale compte tenu des tolérances de fabrication. Cette quantité de colle correspond par exemple à la distance d2 maximale multipliée par la surface du cadre 112. Dans les cas où la distance d2 n'est pas maximale, une partie de la colle est en excès. Les ouvertures 150 permettent ainsi, sans risque de bavure ou de surépaisseur de colle, un collage étanche pour n'importe quelle distance d2 possible compte tenu des tolérances de fabrication.
[0039] De plus, lorsque le couvercle et le substrat se superposent, c'est-à-dire ont en vue de dessus leurs bords qui coïncident, on évite la présence de bavures de colle qui pourraient rendre les dimensions extérieures du boîtier supérieures aux dimensions prévues.
[0040] Dans la réalisation du boîtier, la puce 130 est de préférence soudée sur le substrat 120 avant collage du couvercle 110 sur le substrat. La puce 130 est ensuite de préférence recouverte de pâte thermique 145.
[0041] A titre d'exemple, pour coller le couvercle 110 sur le substrat 120, on dépose la colle 140 sur la périphérie du substrat puis on met le couvercle 110 en place. On appuie sur le couvercle 110. On réalise ainsi simultanément le contact thermique au travers de la pâte thermique 145 entre la puce
B17351- 18-GR2-0059
130 et le couvercle 110. Les ouvertures 150 permettent le collage avec une pression sur le couvercle moindre qu'en l'absence d'ouvertures. Cela évite de risquer de casser, fissurer ou fragiliser la puce électronique pendant le collage du couvercle.
[0042] A titre de variante, pour coller le couvercle 110 sur le substrat 120, on met le couvercle 110 en place, puis on dépose la colle 140 dans les ouvertures. La colle se répand ensuite sous le cadre 112. Selon un avantage, on peut ainsi coller le couvercle 110 sans appuyer. Les risques d'endommager la puce sont donc particulièrement limités.
[0043] On prévoit, entre chaque ouverture 150 et le bord du couvercle le plus proche de l'ouverture, une distance d3 par exemple commune pour les ouvertures proches d'un même bord, de préférence commune pour toutes les ouvertures. La distance d3 est par exemple comprise entre 0,1 mm et 1 mm, de préférence comprise entre 0,2 mm et 0,5 mm.
[0044] Chaque ouverture 150 a de préférence une forme allongée parallèlement au bord le plus proche de l'ouverture. De préférence, le bord est rectiligne et l'ouverture est allongée dans une direction parallèle au bord. De préférence, l'ouverture a une forme rectangulaire. En variante, au moins une partie du bord est incurvée, par exemple dans un arrondi d'un coin du couvercle, et l'ouverture 150 a alors une forme allongée incurvée, par exemple le bord de l'ouverture comprend deux arcs incurvés parallèlement au bord.
[0045] Chaque ouverture 150 a, dans la direction orthogonale au bord le plus proche, une largeur W. Les ouvertures ont de préférence la même largeur W. La largeur des ouvertures est par exemple inférieure à 3 fois la distance dl, et de préférence inférieure à la distance d3.
B17351- 18-GR2-0059 [0046] Chaque ouverture a, dans la direction parallèle au bord le plus proche, une longueur L. Les ouvertures ont de préférence la même longueur L. La longueur L est par exemple comprise entre 10% et la moitié de la longueur de côté du couvercle. Dans une variante, pour une forme de couvercle rectangulaire ou carrée, les huit ouvertures les plus proches des angles peuvent chacune avoir une longueur inférieure à une longueur commune aux autres ouvertures. Dans une autre variante, chaque ouverture a une longueur supérieure à environ 80 %, de préférence supérieure à 90 %, de la longueur de côté. Dans cette variante, il y a ainsi une seule ouverture pour chaque côté du couvercle.
[0047] De préférence, les ouvertures voisines sont séparées d'une distance d4 inférieure à environ 5 fois la largeur W, par exemple inférieure à 5 fois la largeur W, de préférence inférieure à 3 fois la largeur W. Ainsi, lorsque la colle est déposée avant mise en place du couvercle, les ouvertures sont suffisamment proches les unes des autres pour éviter des bavures de la colle située entre les ouvertures avant assemblage. De plus, lorsque la colle est déposée dans les ouvertures après mise en place du couvercle, les ouvertures sont suffisamment proches pour obtenir un collage homogène.
[0048] Divers modes de réalisation et variantes ont été décrits. L'homme de l'art comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d'autres variantes apparaîtront à l'homme de l'art.
[0049] Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de l'homme du métier à partir des indications fonctionnelles données cidessus .

Claims (15)

  1. REVENDICATIONS
    1. Couvercle (110) pour boîtier (100) de circuit intégré, comprenant des ouvertures (150) traversantes périphériques.
  2. 2. Couvercle métallique selon la revendication 1.
  3. 3. Couvercle selon la revendication 1 ou 2, dans lequel les ouvertures (150) ont une forme allongée parallèlement à des bords du couvercle (110) .
  4. 4. Couvercle selon la revendication 3, dans lequel au moins deux des ouvertures (150) sont séparées d'une distance inférieure à 5 fois la largeur desdites deux ouvertures, la largeur étant dans le sens orthogonal à la direction longitudinale desdites deux ouvertures.
  5. 5. Couvercle selon l'une quelconque des revendications 1 à 4, comprenant un cadre périphérique (112) ayant une face plane.
  6. 6. Couvercle selon la revendication 5, dans lequel les ouvertures (150) sont situées dans le cadre périphérique (112) .
  7. 7. Couvercle selon la revendication 5 ou 6, comprenant une plaque centrale (114) parallèle à ladite face plane.
  8. 8. Couvercle selon la revendication 6, dans laquelle la plaque centrale (114) est reliée au cadre (112) par une portion inclinée (116) .
  9. 9. Boîtier (100) pour circuit intégré comprenant un couvercle (110) selon l'une quelconque des revendications 1 à 8.
  10. 10. Boîtier selon la revendication 9, comprenant un substrat (120) collé au couvercle par une colle (140) partiellement située dans les ouvertures (150) .
    B17351- 18-GR2-0059
  11. 11. Boîtier selon la revendication 10, dans lequel le substrat (120), le couvercle (110) et la colle (140) définissent un espace hermétiquement clos (142) .
  12. 12. Boîtier selon la revendication l'une quelconque des revendications 9 à 11, de type BGA.
  13. 13. Circuit électronique comprenant un boîtier selon l'une quelconque des revendications 9 à 12.
  14. 14. Circuit selon la revendication 13, comprenant une puce électronique (130) reliée au couvercle par une pâte (145) thermiquement conductrice.
  15. 15. Circuit selon la revendication 14, dans lequel la puce (130) est soudée ou brasée à des contacts du substrat (120) par des billes de soudage (134) .
FR1857919A 2018-09-04 2018-09-04 Couvercle pour boitier de circuit integre Active FR3085576B1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR1857919A FR3085576B1 (fr) 2018-09-04 2018-09-04 Couvercle pour boitier de circuit integre
US16/551,241 US11101188B2 (en) 2018-09-04 2019-08-26 Cap for package of integrated circuit
US17/378,398 US11923256B2 (en) 2018-09-04 2021-07-16 Cap for package of integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1857919A FR3085576B1 (fr) 2018-09-04 2018-09-04 Couvercle pour boitier de circuit integre

Publications (2)

Publication Number Publication Date
FR3085576A1 true FR3085576A1 (fr) 2020-03-06
FR3085576B1 FR3085576B1 (fr) 2021-07-16

Family

ID=65201263

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1857919A Active FR3085576B1 (fr) 2018-09-04 2018-09-04 Couvercle pour boitier de circuit integre

Country Status (2)

Country Link
US (2) US11101188B2 (fr)
FR (1) FR3085576B1 (fr)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11682602B2 (en) 2021-02-04 2023-06-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
CN114156238A (zh) * 2021-12-22 2022-03-08 苏州科阳半导体有限公司 一种半导体芯片的封装结构及封装方法
CN115923309B (zh) * 2023-01-13 2024-06-04 江西省瑞烜新材料有限公司 一种环保型新材料覆铜板生产装置及其生产方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4166665A (en) * 1976-12-27 1979-09-04 Cutchaw John M Liquid cooled connector for large scale integrated circuit packages
CN105244314A (zh) * 2015-10-08 2016-01-13 上海和辉光电有限公司 一种显示器件及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5473512A (en) * 1993-12-16 1995-12-05 At&T Corp. Electronic device package having electronic device boonded, at a localized region thereof, to circuit board
US5739584A (en) * 1995-06-07 1998-04-14 Lsi Logic Corporation Multiple pin die package
US6000120A (en) * 1998-04-16 1999-12-14 Motorola, Inc. Method of making coaxial transmission lines on a printed circuit board
TWI397978B (zh) * 2007-12-12 2013-06-01 Ind Tech Res Inst 晶片結構及其製程與覆晶封裝結構及其製程
US8278746B2 (en) * 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4166665A (en) * 1976-12-27 1979-09-04 Cutchaw John M Liquid cooled connector for large scale integrated circuit packages
CN105244314A (zh) * 2015-10-08 2016-01-13 上海和辉光电有限公司 一种显示器件及其制备方法

Also Published As

Publication number Publication date
US11101188B2 (en) 2021-08-24
FR3085576B1 (fr) 2021-07-16
US20210343609A1 (en) 2021-11-04
US20200075436A1 (en) 2020-03-05
US11923256B2 (en) 2024-03-05

Similar Documents

Publication Publication Date Title
EP0321899B1 (fr) Procédé et dispositif de refroidissement d'un boîtier de circuit intégré
FR3085576A1 (fr) Couvercle pour boitier de circuit integre
FR2837022A1 (fr) Dispositif a semiconducteur de puissance
FR2762929A1 (fr) Boitier de semi-conducteur ayant un element semi-conducteur, une structure de fixation de boitier de semi-conducteur montee sur une plaquette de circuits imprimes, et procede d'assemblage de boitier de semi-conducteur
FR2893764A1 (fr) Boitier semi-conducteur empilable et procede pour sa fabrication
EP1041625A1 (fr) Composant électrique ou électronique encapsulé de maniere étanche et procédé pour sa réalisation
FR2535898A3 (fr) Module de transistor de puissance
EP0593330B1 (fr) Procédé d'interconnexion 3D de boítiers de composants électroniques, et composant 3D en résultant
FR2700416A1 (fr) Dispositif à semiconducteurs comportant un élément semiconducteur sur un élément de montage.
FR2754389A1 (fr) Module semiconducteur haute puissance a montage en surface ameliore et son procede de fabrication
FR2726940A1 (fr) Dispositif a semiconducteurs comportant un boitier et une embase isolante, et procede de fabrication de ce dispositif
FR2720190A1 (fr) Procédé de raccordement des plages de sortie d'une puce à circuit intégré, et module multipuces ainsi obtenu.
FR2851374A1 (fr) Boitier-semi-conducteur a puce de circuits integres portee par les pattes de connexion electrique
EP0749160A1 (fr) Procédé de refroidissement d'un circuit intégré monté dans un boîtier
FR2879021A1 (fr) Dispositif a semiconducteur de puissance
FR3093230A1 (fr) Boîtier de puce électronique
EP0044755A2 (fr) Boîtier d'encapsulation, résistant à de fortes pressions externes, pour circuit hybride
FR2537342A1 (fr) Boitier en metal et resine de fiabilite elevee pour dispositif a semi-conducteur
FR3094565A1 (fr) Refroidissement de dispositifs électroniques
FR2974234A1 (fr) Assemblage de dispositifs a composants semiconducteurs empiles
FR2795201A1 (fr) Dispositif et procede de fabrication de dispositifs electroniques comportant au moins une puce fixee sur un support
FR3050862A1 (fr) Dispositif electronique a puces electroniques et dissipateur de la chaleur
FR2783354A1 (fr) Procede collectif de conditionnement d'une pluralite de composants formes initialement dans un meme substrat
FR2920263B1 (fr) Ensemble de commutation pour un systeme d'allumage d'avion
FR2758935A1 (fr) Boitier micro-electronique multi-niveaux

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20200306

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7