FR2851374A1 - Boitier-semi-conducteur a puce de circuits integres portee par les pattes de connexion electrique - Google Patents

Boitier-semi-conducteur a puce de circuits integres portee par les pattes de connexion electrique Download PDF

Info

Publication number
FR2851374A1
FR2851374A1 FR0301964A FR0301964A FR2851374A1 FR 2851374 A1 FR2851374 A1 FR 2851374A1 FR 0301964 A FR0301964 A FR 0301964A FR 0301964 A FR0301964 A FR 0301964A FR 2851374 A1 FR2851374 A1 FR 2851374A1
Authority
FR
France
Prior art keywords
electrical connection
chip
housing according
tabs
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0301964A
Other languages
English (en)
Other versions
FR2851374B1 (fr
Inventor
Patrick Perillat
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Priority to FR0301964A priority Critical patent/FR2851374B1/fr
Priority to US10/781,557 priority patent/US7030471B2/en
Publication of FR2851374A1 publication Critical patent/FR2851374A1/fr
Application granted granted Critical
Publication of FR2851374B1 publication Critical patent/FR2851374B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02325—Optical elements or arrangements associated with the device the optical elements not being integrated nor being directly associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Boîtier semi-conducteur renfermant une puce de circuits intégrés, comprend une grille constituée de pattes espacées de connexion électrique (5) sur une surface avant desquelles ladite puce est fixée ou portée, des moyens de connexion électrique (16) de ladite puce auxdites pattes de connexion électrique et un bloc (20) en une matière d'encapsulation dans lequel au moins lesdites pattes de connexion électrique sont au moins en partie noyées.

Description

I
Boîtier semi-conducteur à puce de circuits intégrés portée par les pattes de connexion électrique La présente invention concerne le domaine des boîtiers semiconducteurs renfermant une puce de circuits intégrés.
Il est de pratique habituelle de fabriquer des boîtiers semiconducteurs qui comprennent une grille comprenant une plate-forme centrale sur laquelle est fixée la puce et, à distance de cette plate10 forme, des pattes rayonnantes de connexion électrique extérieure généralement reliées à la puce par des fils de connexion électrique.
La présente invention a pour but de proposer un boîtier semiconducteur à structure simplifiée.
Le boîtier semi-conducteur selon l'invention, renfermant une 15 puce de circuits intégrés, comprend une grille constituée de pattes espacées de connexion électrique sur une surface avant desquelles ladite puce est fixée ou portée, des moyens de connexion électrique de ladite puce auxdites pattes de connexion électrique et un bloc en une matière d'encapsulation dans lequel au moins lesdites 20 pattes sont au moins en partie noyées.
Selon l'invention, au moins certaines desdites pattes peuvent avantageusement présenter chacune au moins une surface arrière de connnexion électrique extérieure non recouverte par la matière d'encapsulation dudit bloc.
Selon l'invention, au moins une surface arrière desdites pattes de connexion électrique et au moins une surface arrière dudit bloc d'encapsulation constituent de préférence la face arrière dudit boîtier.
Selon l'invention, lesdites pattes de connexion électrique présentent de préférence des évidemments arrière recouverts par le 30 matériau d'encapsulation dudit bloc.
Selon l'invention, au moins certaines desdites pattes de connexion électrique peuvent avantageusement présenter chacune une partie d'extrémité qui s'étend le long d'une face arrière de ladite puce et sur une surface supérieure de laquelle cette puce est fixée.
Selon une variante de l'invention, ladite puce est fixée sur lesdites pattes de connexion électrique par l'intermédiaire d'un film collant.
Selon l'invention, lesdits moyens de connexion électrique peuvent comprendre des fils de connexion électrique reliant ladite puce à une surface avant desdites pattes de connexion électrique.
Selon l'invention, ladite puce et lesdits moyens de connexion électrique peuvent être noyés dans ledit bloc de matière d'encapsulation. 10 Selon une autre variante de l'invention, ladite puce est fixée sur lesdites pattes de connexion électrique par l'intermédiaire de billes de connexion électrique.
Selon l'invention, ledit bloc d'encapsulation peut avantageusement comprendre une partie annulaire périphérique s'étendant vers l'avant.
Selon une autre variante de l'invention, ladite puce est fixée sur une face arrière d'une plaque par l'intermédiaire de premières billes de connexion électrique, cette plaque est fixée sur ladite face avant desdites pattes par l'intermédiaire de secondes billes de connexion électrique et lesdites premières et secondes billes de connexion électrique sont reliées 20 par des pistes de connexion électrique formées sur la face arrière de ladite plaque.
Selon l'invention, ledit bloc d'encapsulation peut comprendre une partie annulaire périphérique s'étendant vers l'avant, autour et à distance de ladite plaque, un anneau en un matériau de remplissage remplissant 25 l'espace séparant la périphérie de la plaque et ladite partie annulaire périphérique.
Selon l'invention, ladite puce peut éventuellement comprendre un capteur optique dans sa face avant, ladite plaque étant transparente, Selon l'invention, le boîtier peut éventuellement porter un 30 dispositif optique comprenant une lentille placée au-dessus de ladite plaque en face dudit capteur optique.
Selon l'invention, le dispositif optique comprend de préférence un support annulaire fixé sur la partie périphérique avant du boîtier.
La présente invention sera mieux comprise à l'étude de boîtiers semiconducteurs décrits à titre d'exemples non limitatifs et illustrés par le dessin sur lequel: - la figure I représente une coupe transversale d'un boîtier semi- conducteur selon la présente invention; - la figure 2 représente une vue de dessus partiellement arrachée du boîtier semi-conducteur de la figure 1; - la figure 3 représente une vue de dessous du boîtier semiconducteur de la figure l; - la figure 4 représente une coupe partielle selon IV-IV du boîtier semi- conducteur de la figure i; - la figure 5 représente une coupe transversale d'un autre boîtier semi- conducteur selon la présente invention; - la figure 6 représente une vue de dessus du corps du boîtier 15 semi- conducteur de la figure 5.
- et la figure 7 représente une coupe transversale du boîtier semiconducteur de la figure 5 équipé d'un dispositif optique.
En se reportant aux figures 1 à 4, on voit qu'on a représenté un 20 boîtier semi-conducteur 1 de forme générale parallélipipédique à base carrée, qui présente une face arrière 2, une face avant 3 et des faces latérales 4.
Ce boîtier 2 comprend une grille métallique plate constituée d'une multiplicité de pattes rayonnantes de connexion électrique 5 25 espacées, qui présentent une surface arrière 6 située dans le plan de la face arrière 2.
Chaque patte de connexion électrique 5 présente une partie d'extrémité extérieure 7 qui s'étend à partir de la face latérale 4 correspondante et une partie d'extrémité intérieure 8 qui s'étend en30 dessous de la face arrière 9 d'une puce de circuits intégrés 10.
La puce 10 est portée par et fixée sur les pattes de connexion électrique 5 par l'intermédiaire d'un film collant il interposé entre la face arrière 9 de la puce 10 et la face avant 12 de la partie d'extrémité intérieure 8 des pattes de connexion électrique 5.
Le bord arrière d'extrémité de la partie d'extrémité 8 des pattes de connexion électrique 5 présente un évidemment 13 et les bords longitudinaux arrière des pattes de connexion électrique 5 présentent des évidements 14 et 15.
Les pattes de connexion électrique 5 sont reliées électriquement à la puce 10 par l'intermédiaire de fils de connexion électrique 16 dont respectivement une extrémité est soudée sur des plots 17 ménagés sur la périphérie de la face avant 18 de la puce 10 et dont respectivement l'autre extrémité est soudée sur la face avant 19 de la partie d'extrémité 10 extérieure 7 des pattes 5. Dans l'exemple représenté, les faces avant 12 et 19 des pattes de connexion électrique sont dans le prolongement les unes des autres.
Les pattes de connexion électrique 5, la puce 10 et les fils de connexion électrique 16 sont noyés dans un bloc 20 en une matière 15 d'encapsulation, par exemple en une résine thermodurcissable, dont le pourtour correspond aux faces précitées du boîtier 1.
Ainsi, la matière du bloc d'encapsulation 20 remplit les espaces entre les pattes de connexion électrique 5 et recouvre leurs évidements 13, 14 et 15, de telle sorte que ces pattes de connexion électrique 5 sont 20 convenablement ancrées. La face arrière 21 du bloc d'encapsulation 20 s'étend dans le même plan que les surfaces arrière 6 des pattes de connexion électrique 5 de telle sorte que ces surfaces arrière 6 ne sont pas recouvertes par la matière d'encapsulation et sont connectables extérieurement.
Pour fabriquer le boîtier semi-conducteur 1 qui vient d'être décrit, on peut procéder de la manière suivante.
On prend une plaque métallique plate, par exemple en cuivre, qui comprend une multiplicité de branches longitudinales et transversales délimitant une multiplicité d'emplacement dans lesquels la plaque 30 présente une multiplicité de pattes de connexion électrique 5.
On fixe, sur chacun des emplacements, une puce de circuits intégrés 10 sur la face avant des parties intérieures 8 des pattes de connexion électrique 5 correspondantes, en ayant préalablement muni les puces 10 d'un fim collant 9.
On procède à la mise en place des fils de connexion électrique 16 dans chacun des emplacements.
On place la plaque ainsi équipée dans la cavité d'un moule d'injection dans une position telle que les surfaces arrière 6 des pattes de 5 connexion électrique 5 soient en contact avec une paroi de cette cavité et on procède à l'injection de la matière d'encapsulation pour constituer le bloc 20.
Enfin, après démoulage, on découpe par sciage la pièce obtenue de façon à obtenir des boîtiers semi-conducteurs 1 à chaque emplacement 10 précité.
En se reportant aux figures 5 et 6, on peut voir qu'on a représenté un boîtier semi-conducteur 20 qui comprend un corps de boîtier 21 à base carrée, réalisé de la manière suivante.
Ce corps de boîtier 21 comprend une paroi arrière 22 qui présente 15 une face arrière 23 et une face avant 24 et une paroi périphérique 25 en saillie vers l'avant constituant un mur annulaire.
La paroi arrière 22 comprend une grille métallique plate constituée d'une multiplicité de pattes rayonnantes de connexion électrique 26 qui présentent respectivement une surface arrière 27 située 20 dans le plan de la face arrière 23 et une surface avant 28 qui s'étend dans le plan de la face avant 24.
Dans le bord arrière et dans le bord avant de leur partie d'extrémité extérieure 29 allant jusqu'à la face latérale du corps 21, les pattes de connexion électrique 26 présentent des évidements 30 et 31.
Dans leur partie d'extrémité intérieure 32, les pattes de connexion électrique 26 présentent, dans leur bord supérieur, des évidements 33.
Les pattes de connexion électrique 26 présentent également, dans leurs bords longitudinaux arrière, des évidements non représentés sur le 30 dessin, qui sont équivalents aux évidements 14 et 15 de l'exemple précédent.
Le corps de boîtier 2 comprend en outre un bloc 34 en une matière d'enrobage, par exemple en une résine thermodurcissable, qui remplit les espaces entre les pattes de connexion électrique 26 et les évidements précités de ces dernières et présentent une face arrière 35 située dans le plan de la face arrière 23 et une face avant 36 située dans le plan de la face avant 24.
Ainsi, les surfaces arrière 27 et les surfaces avant 28, opposées 5 les unes aux autres, des pattes de connexion électrique 26 ne sont pas recouvertes par la matière d'encapsulation, le bloc 34 présentant un évidemment avant central 37 dont le fond s'étend jusqu'au fond des évidements intérieurs avant 33 des pattes de connexion électrique 26.
Pour fabriquer le corps de boîtier 21 qui vient d'être décrit, on 10 peut avantageusement disposer d'une plaque présentant des branches longitudinales et transversales entre lesquelles sont formés des emplacements dans chacun desquels la plaque présente des pattes de connexion électrique 26.
On dispose cette plaque dans la cavité d'un moule d'injection 15 présentant des parois opposées venant en appui sur les surfaces arrière 27 et avant 28 des pattes de connexion électrique 26.
On procède à l'injection d'une matière d'encapsulation pour constituer le bloc 34.
Après quoi, on découpe par sciage la pièce obtenue de façon à 20 obtenir un corps de boîtier 21 sur chaque emplacement.
Ceci étant, le boîtier semi-conducteur 20 comprend une plaque transparente 38 disposée à plat dans le corps de boîtier 21, sa périphérie étant à distance de la paroi périphérique 25.
La plaque 38 présente, sur sa face arrière, des pistes de 25 connexion électrique 39 et est fixée et portée par les pattes de connexion électrique 26 grâce à des billes de connexion électrique 40 interposées et soudées d'une part sur les pistes de connexion électrique 39 et d'autre part sur la surface avant 28 des pattes de connexion électrique 26.
Le boîtier semi-conducteur 20 comprend en outre une puce de 30 circuits intégrés 41 placée en arrière de la plaque 38 et engagée librement dans l'évidemment 37 du corps de boîtier 21. La puce 41 est fixée et portée par la plaque 38 par l'intermédiaire de billes de connexion électrique 42 soudées d'une part sur les pistes 39 de la plaque 38 et d'autre part sur des plots de connexion électrique 43 prévus à la périphérie de la face avant 43 de la puce 41.
En outre, la face avant 43 de la puce 41 présente, dans sa partie centrale, un capteur optique 44 et l'espace entre la périphérie de la puce 5 41 et la face arrière de la plaque 38 est rempli par une matière de remplissage 45 dans laquelle les billes 42 sont noyées.
Il résulte de ce qui précède que la puce 41 est portée par les pattes de connexion électrique 21, par l'intermédiaire des billes 42 et de la matière de remplissage 45, de la plaque 38 et des billes 40, le capteur 10 optique étant dans un espace fermé et donc protégé.
Disposant du corps de boîtier 21 tel qu'il est décrit précédemment, on réalise à part l'ensemble constitué par la plaque transparente 38 et la puce 31 en fixant la puce 41 sur la plaque 32 comme décrit ci-dessus. Puis, on installe cet ensemble dans le corps de 15 boîtier 21 en le fixant par l'intermédiaire des billes de connexion électrique 40 comme décrit ci-dessus.
En se reportant à la figure 7, on voit que le boîtier semiconducteur 20 est équipé à l'avant d'un dispositif optique 46 qui comprend un corps annulaire 47 dont la face arrière 48 est en appui sur 20 la face avant 49 de la paroi périphérique 25 du corps de boîtier 21. Ce corps annulaire 47 est fixé à la partie périphérique avant du boîtier semiconducteur 20 grâce à un anneau 50 de matière de remplissage et de collage qui remplit l'espace entre la plaque 38 et la paroi périphérique 25 du corps du boîtier 21 et un évidemment annulaire arrière 51 du 25 support 47 adjacent à sa face arrière 48.
Le dispositif optique 46 comprend en outre une bague de réglage 52 vissée dans le support annulaire 47, cette bague annulaire 52 portant dans son passage une lentille optique 53 disposée ainsi en face du capteur optique 44 de la puce 41.
Il résulte de ce qui précède que la puce 41 est disposée dans un espace étanche délimité par le corps de boîtier 21, la plaque 38 et l'anneau de remplissage 50.
Dans une variante, on pourrait proposer un boîtier 20 uniquement muni de l'anneau de remplissage et de collage 50, utilisable directement sans être équipé du dispositif optique 46 La présente invention ne se limite pas aux exemples ci-dessus 5 décrits. Bien de variantes sont possibles sans sortir du cadre défini par
les revendications annexées.

Claims (17)

REVENDICATIONS
1. Boîtier semi-conducteur renfermant une puce de circuits intégrés, caractérisé par le fait qu'il comprend une grille constituée de pattes espacées de connexion électrique (5; 26) sur une surface avant desquelles ladite puce est fixée ou portée, des moyens de connexion 5 électrique (16; 39, 40, 43) de ladite puce auxdites pattes de connexion électrique et un bloc (20; 34, 50) en une matière d'encapsulation dans lequel au moins lesdites pattes de connexion électrique sont au moins en partie noyées.
2. Boîtier selon la revendication 1, caractérisé par le fait qu'au 10 moins certaines desdites pattes présentent chacune au moins une surface arrière de connnexion électrique extérieure (6; 27) non recouverte par la matière d'encapsulation dudit bloc (20).
3. Boîtier selon l'une des revendications 1 et 2, caractérisé par le fait qu'au moins une surface arrière (6; 27) desdites pattes de connexion 15 électrique et au moins une surface arrière (21; 35) dudit bloc d'encapsulation constituent la face arrière (2; 23) dudit boîtier.
4. Boîtier selon l'une quelconque des revendications précédentes, caractérisé par le fait que lesdites pattes de connexion électrique présentent des évidemments arrière (13, 14, 15; 30) recouverts par le 20 matériau d'encapsulation dudit bloc.
5. Boîtier selon l'une quelconque des revendications précédentes, caractérisé par le fait qu'au moins certaines desdites pattes de connexion électrique présentent chacune une partie d'extrémité (8) qui s'étend le long d'une face arrière (9) de ladite puce et sur une surface supérieure de 25 laquelle cette puce est fixée.
6. Boîtier selon la revendication 5, caractérisé par le fait que ladite puce est fixée sur lesdites pattes de connexion électrique par l'intermédiaire d'un film collant (11).
7. Boîtier selon l'une quelconque des revendications précédentes, 30 caractérisé par le fait que lesdits moyens de connexion électrique comprennent des fils de connexion électrique (16) reliant ladite puce à une surface avant (19) desdites pattes de connexion électrique.
8. Boîtier selon l'une quelconque des revendications précédentes, caractérisé par le fait que ladite puce (10) et lesdits moyens de connexion électrique (16) sont noyés dans ledit bloc (20) de matière d' encapsulation.
9. Boîtier selon l'une quelconque des revendications 1 à 6, caractérisé par le fait que ladite puce (41) est fixée sur lesdites pattes de connexion électrique (26) par l'intermédiaire de billes de connexion électrique (40, 43).
10. Boîtier selon l'une quelconque des revendications précédentes, 10 caractérisé par le fait que ledit bloc d'encapsulation comprend une partie annulaire périphérique (25) s'étendant vers l'avant.
11. Boîtier selon l'une quelconque des revendications 1 à 6, caractérisé par le fait que ladite puce est fixée sur une face arrière d'une plaque (38) par l'intermédiaire de premières billes de connexion 15 électrique (43), que cette plaque est fixée sur ladite face avant desdites pattes par l'intermédiaire de secondes billes de connexion électrique (40) et que lesdites premières et secondes billes de connexion électrique sont reliées par des pistes de connexion électrique (39) formées sur la face arrière de ladite plaque.
12. Boîtier selon la revendication 11, caractérisé par le fait que ledit bloc d'encapsulation comprend une partie annulaire périphérique (25) s'étendant vers l'avant, autour et à distance de ladite plaque et qu'un anneau (50) en un matériau de remplissage remplit l'espace séparant la périphérie de la plaque (38) et ladite partie annulaire 25 périphérique (25).
13. Boîtier selon l'une des revendications 11 et 12, caractérisé par le fait que ladite puce comprend un capteur optique (44) dans sa face avant et que ladite plaque (38) est transparente,
14. Boîtier selon la revendication 13, caractérisé par le fait qu'il 30 porte un dispositif optique comprenant une lentille (53) placée au-dessus de ladite plaque en face dudit capteur optique.
15. Boîtier selon la revendication 14, caractérisé par le fait que le dispositif optique comprend un support annulaire (47) fixé sur la partie périphérique avant du boîtier. il
16. Boîtier selon la revendication 15, caractérisé par le fait que ledit support annulaire est collé sur la partie périphérique du boîtier par l'intermédiaire dudit anneau (50) en un matériau de remplissage.
17. Boîtier selon l'une quelconque des revendications précédentes, 5 caractérisé par le fait qu'il comprend une paroi constituée par lesdites pattes de connexion électrique (26) et au moins en partie ledit bloc en une matière d'encapsulation (34), ce dernier remplissant les espaces entre les pattes de connexion élecrique et ces dernières présentant des surfaces arrière de connexion électrique extérieure (27) non recouvertes 10 par la matière d'encapsulation et des surfaces avant de connexion électrique (28) de ladite puce non recouvertes par la matière d'encapsulation.
FR0301964A 2003-02-18 2003-02-18 Boitier-semi-conducteur a puce de circuits integres portee par les pattes de connexion electrique Expired - Fee Related FR2851374B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR0301964A FR2851374B1 (fr) 2003-02-18 2003-02-18 Boitier-semi-conducteur a puce de circuits integres portee par les pattes de connexion electrique
US10/781,557 US7030471B2 (en) 2003-02-18 2004-02-18 Semiconductor package containing an integrated-circuit chip supported by electrical connection leads

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0301964A FR2851374B1 (fr) 2003-02-18 2003-02-18 Boitier-semi-conducteur a puce de circuits integres portee par les pattes de connexion electrique

Publications (2)

Publication Number Publication Date
FR2851374A1 true FR2851374A1 (fr) 2004-08-20
FR2851374B1 FR2851374B1 (fr) 2005-12-16

Family

ID=32749651

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0301964A Expired - Fee Related FR2851374B1 (fr) 2003-02-18 2003-02-18 Boitier-semi-conducteur a puce de circuits integres portee par les pattes de connexion electrique

Country Status (2)

Country Link
US (1) US7030471B2 (fr)
FR (1) FR2851374B1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2875055A1 (fr) * 2004-09-06 2006-03-10 Kingpak Tech Inc Structure de module de capteur d'image

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2819104B1 (fr) * 2000-12-29 2003-11-07 St Microelectronics Sa Boitier semi-conducteur optique a support transparent
US20080296572A1 (en) * 2000-12-29 2008-12-04 Stmicroelectronics Sa Optical semiconductor device with sealing spacer
FR2824953B1 (fr) * 2001-05-18 2004-07-16 St Microelectronics Sa Boitier semi-conducteur optique a lentille incorporee et blindage
JP4349232B2 (ja) * 2004-07-30 2009-10-21 ソニー株式会社 半導体モジュール及びｍｏｓ型固体撮像装置
TW200611350A (en) * 2004-09-21 2006-04-01 Advanced Semiconductor Eng Sensitive flip-chip bonding structure
US7880313B2 (en) * 2004-11-17 2011-02-01 Chippac, Inc. Semiconductor flip chip package having substantially non-collapsible spacer
JP2006178045A (ja) * 2004-12-21 2006-07-06 Konica Minolta Photo Imaging Inc 手振れ補正ユニットおよび撮像装置
KR100687069B1 (ko) * 2005-01-07 2007-02-27 삼성전자주식회사 보호판이 부착된 이미지 센서 칩과 그의 제조 방법
CN100429778C (zh) * 2005-03-31 2008-10-29 今湛光学科技股份有限公司 影像感测器模组
US7084391B1 (en) * 2005-04-05 2006-08-01 Wen Ching Chen Image sensing module
US7405456B2 (en) * 2005-09-14 2008-07-29 Sigurd Microelectronics Corp. Optical sensor chip package
US7498646B2 (en) * 2006-07-19 2009-03-03 Advanced Chip Engineering Technology Inc. Structure of image sensor module and a method for manufacturing of wafer level package
US7423335B2 (en) * 2006-12-29 2008-09-09 Advanced Chip Engineering Technology Inc. Sensor module package structure and method of the same
US8138027B2 (en) * 2008-03-07 2012-03-20 Stats Chippac, Ltd. Optical semiconductor device having pre-molded leadframe with window and method therefor
CN101419952B (zh) * 2008-12-03 2010-09-15 晶方半导体科技（苏州）有限公司 晶圆级芯片封装方法及封装结构
US20130175649A1 (en) * 2010-06-18 2013-07-11 Nokia Corporation Sensor
US8946875B2 (en) 2012-01-20 2015-02-03 Intersil Americas LLC Packaged semiconductor devices including pre-molded lead-frame structures, and related methods and systems
TWI492344B (zh) * 2013-04-09 2015-07-11 矽品精密工業股份有限公司 半導體封裝件及其製法
CN105280630B (zh) * 2014-06-10 2019-01-01 意法半导体(格勒诺布尔2)公司 包括光学传感器芯片的电子设备
US11742437B2 (en) * 2020-03-27 2023-08-29 Stmicroelectronics Ltd WLCSP with transparent substrate and method of manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471088A (en) * 1992-11-07 1995-11-28 Goldstar Electron Co., Ltd. Semiconductor package and method for manufacturing the same
US6130115A (en) * 1996-10-22 2000-10-10 Matsushita Electronics Corporation Plastic encapsulated semiconductor device and method of manufacturing the same
US6396116B1 (en) * 2000-02-25 2002-05-28 Agilent Technologies, Inc. Integrated circuit packaging for optical sensor devices
US20020093026A1 (en) * 2001-01-17 2002-07-18 Chien-Ping Huang Image sensor of a quad flat package
US20020093078A1 (en) * 2001-01-15 2002-07-18 Paek Jong Sik Optical device packages having improved conductor efficiency, optical coupling and thermal transfer

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6208020B1 (en) * 1999-02-24 2001-03-27 Matsushita Electronics Corporation Leadframe for use in manufacturing a resin-molded semiconductor device
US6828220B2 (en) * 2000-03-10 2004-12-07 Chippac, Inc. Flip chip-in-leadframe package and process

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471088A (en) * 1992-11-07 1995-11-28 Goldstar Electron Co., Ltd. Semiconductor package and method for manufacturing the same
US6130115A (en) * 1996-10-22 2000-10-10 Matsushita Electronics Corporation Plastic encapsulated semiconductor device and method of manufacturing the same
US6396116B1 (en) * 2000-02-25 2002-05-28 Agilent Technologies, Inc. Integrated circuit packaging for optical sensor devices
US20020093078A1 (en) * 2001-01-15 2002-07-18 Paek Jong Sik Optical device packages having improved conductor efficiency, optical coupling and thermal transfer
US20020093026A1 (en) * 2001-01-17 2002-07-18 Chien-Ping Huang Image sensor of a quad flat package

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CHA K-B ET AL: "ULTRA-THIN AND CRACK-FREE BOTTOM LEADED PLASTIC (BLP) PACKAGE DESIGN", PROCEEDINGS OF THE ELECTRONIC COMPONENTS AND TECHNOLOGY CONFERENCE. LAS VEGAS, MAY 21 - 24, 1995, NEW YORK, IEEE, US, vol. CONF. 45, 21 May 1995 (1995-05-21), pages 224 - 228, XP000624973, ISBN: 0-7803-2737-3 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2875055A1 (fr) * 2004-09-06 2006-03-10 Kingpak Tech Inc Structure de module de capteur d'image

Also Published As

Publication number Publication date
FR2851374B1 (fr) 2005-12-16
US7030471B2 (en) 2006-04-18
US20050006732A1 (en) 2005-01-13

Similar Documents

Publication Publication Date Title
FR2851374A1 (fr) Boitier-semi-conducteur a puce de circuits integres portee par les pattes de connexion electrique
FR2819634A1 (fr) Boitier semi-conducteur a capteur, muni d'un insert et son procede de fabrication
WO2002095796A2 (fr) Boitier semi-conducteur optique a lentille incorporee et bladage
EP1226609B1 (fr) Boitier semi-conducteur optique et procede de fabrication d'un tel boitier
FR2977715A1 (fr) Boitier electronique optique
FR2988519A1 (fr) Boitier electronique optique
FR2727542A1 (fr) Carte incorporant au moins un element electronique
EP1226611B1 (fr) Boitier semi-conducteur optique et procede de fabrication d'un tel boitier
FR2835653A1 (fr) Dispositif semi-conducteur optique
FR2764114A1 (fr) Dispositif semi-conducteur muni d'un dissipateur thermique
EP1454516B1 (fr) Module de puissance et ensemble de modules de puissance
EP1263042B1 (fr) Boîtier semi-conducteur à grille évidée et grille évidée
EP1234339B1 (fr) Boîtier semi-conducteur optique et procede de fabrication d'un tel boîtier
EP1410446A1 (fr) Boitier semi-conducteur optique a pastille transparente et son procede de fabrication
FR2657490A1 (fr) Procede de mise en boitier scelle d'un substrat muni d'un circuit imprime.
EP1317003B1 (fr) Boîtier semi-conducteur à capteur, muni d'un insert de fixation
EP1226610B1 (fr) Boitier semi-conducteur optique et procede de fabrication d'un tel boitier
FR2647958A1 (en) Plastic housing for integrated circuit with staggered grids on two levels and method of manufacture
FR2809229A1 (fr) Moule d'injection anti-bavure d'un materiau d'encapsulation d'une puce de circuits integres
FR3079068A1 (fr) Dispositifs electroniques et procedes de fabrication
WO2002058107A2 (fr) Procede de fabrication d'un boitier semi-conducteur optique et boitier semi-conducteur optique
EP1079439A1 (fr) Procédé de mise en boítier d'une puce à capteurs et dispositif semi-conducteur ou boítier
FR2836281A1 (fr) Grille conductrice plate pour boitier semi-conducteur
FR2809228A1 (fr) Moule d'injection pour la fabrication d'un boitier semi- conducteur optique et boitier semi-conducteur optique
FR2692427A1 (fr) Appareillage électrique incluant un circuit hybride et son procédé de fabrication.

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20091030