FR3094565A1 - Refroidissement de dispositifs électroniques - Google Patents

Refroidissement de dispositifs électroniques Download PDF

Info

Publication number
FR3094565A1
FR3094565A1 FR1903259A FR1903259A FR3094565A1 FR 3094565 A1 FR3094565 A1 FR 3094565A1 FR 1903259 A FR1903259 A FR 1903259A FR 1903259 A FR1903259 A FR 1903259A FR 3094565 A1 FR3094565 A1 FR 3094565A1
Authority
FR
France
Prior art keywords
cavity
substrate
chip
dissipator
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR1903259A
Other languages
English (en)
Inventor
Romain Coffy
Alexandre Coullomb
Olivier Franiatte
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Grenoble 2 SAS
Original Assignee
STMicroelectronics Grenoble 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Grenoble 2 SAS filed Critical STMicroelectronics Grenoble 2 SAS
Priority to FR1903259A priority Critical patent/FR3094565A1/fr
Priority to US16/829,210 priority patent/US20200312735A1/en
Publication of FR3094565A1 publication Critical patent/FR3094565A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Refroidissement de dispositifs électroniques La présente description concerne un dispositif électronique (1), comprenant un substrat (101) comprenant au moins une cavité (102), un dissipateur thermique (105) fermant une extrémité de la cavité (102), une puce (107), dans ladite cavité (102) et un ou plusieurs fils conducteurs (113) de reprise de contact entre une face de la puce (107) et le substrat (101). Figure pour l'abrégé : Fig. 1

Description

Refroidissement de dispositifs électroniques
La présente description concerne de façon générale les dispositifs électroniques et, plus particulièrement, le refroidissement de puces électroniques.
De nombreuses techniques de refroidissement de puces électroniques une fois montées en boîtier sont connues. Par exemple, on utilise des vias thermiques traversant le substrat recevant la puce pour contacter thermiquement un dissipateur disposé sous le substrat.
Il existe un besoin d'améliorer le refroidissement des puces électroniques, celles-ci étant de plus en plus petites et dissipant une énergie de plus en plus importante.
Un mode de réalisation pallie tout ou partie des inconvénients des dispositifs connus.
Un mode de réalisation prévoit un dispositif électronique, comprenant :
un substrat comprenant au moins une cavité ;
un dissipateur thermique fermant une extrémité de la cavité ;
une puce, dans ladite cavité ; et
un ou plusieurs fils conducteurs de reprise de contact entre une face de la puce et le substrat.
Un mode de réalisation prévoit un procédé de réalisation d'un dispositif électronique, comprenant au moins les étapes suivantes :
graver une cavité dans un substrat ;
disposer un dissipateur thermique de sorte à fermer une extrémité de la cavité ;
disposer une puce dans la cavité du substrat ; et
connecter la puce au substrat par des fils conducteurs.
Selon un mode de réalisation, le dispositif comprenant un matériau de fixation de la puce au substrat et/ou au dissipateur.
Selon un mode de réalisation, le matériau de fixation est de la colle thermique.
Selon un mode de réalisation, le matériau de fixation est de la pâte à braser.
Selon un mode de réalisation, au moins une partie du matériau de fixation comble un espace entre les parois de la cavité et la puce.
Selon un mode de réalisation, au moins une partie du matériau de fixation est entre la puce et le dissipateur thermique.
Selon un mode de réalisation, le dissipateur thermique est encastré dans le substrat de sorte que la surface du dispositif soit plane du côté de la cavité fermé par le dissipateur.
Selon un mode de réalisation, le dissipateur thermique est externe au substrat.
Selon un mode de réalisation, le dissipateur thermique est en cuivre, optionnellement revêtu d'une couche de protection en un alliage de nickel et d'or.
Selon un mode de réalisation, la cavité présente un épaulement.
Selon un mode de réalisation, l'épaulement reçoit le dissipateur.
Selon un mode de réalisation, l'épaulement est ouvert du côté opposé au dissipateur.
Selon un mode de réalisation, le procédé comprenant au moins les étapes successives suivantes :
dépôt d'un film sur une surface du substrat de sorte à recouvrir une extrémité de la cavité ;
dépôt de la puce dans la cavité sur le film ;
dépôt d'un matériau de fixation dans un espace entre les parois de la cavité et la puce ;
retrait du film ; et
fixer le dissipateur sous la puce.
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
la figure 1 est une vue en coupe transversale et schématique d'un mode de réalisation d'un dispositif électronique comprenant un dissipateur ;
la figure 2 est une vue en coupe transversale et schématique d'un autre mode de réalisation d'un dispositif électronique comprenant un dissipateur ;
la figure 3 représente, par des vues (a) à (d), des coupes transversales et schématiques illustrant des étapes de mise en œuvre d'un procédé de réalisation du dispositif électronique de la figure 1 ; et
la figure 4 représente, par des vues (a) à (e), des coupes transversales et schématiques illustrant des étapes de mise en œuvre d'un procédé de réalisation du dispositif électronique de la figure 2.
De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques.
Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés.
Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés ou couplés entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés ou couplés par l'intermédiaire d'un ou plusieurs autres éléments.
Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures.
Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près.
Une solution usuelle pour dissiper la chaleur d'une puce électronique connectée par des fils à un substrat consiste à propager directement la chaleur dans le substrat. Cette solution nécessite cependant d'augmenter la résistance thermique du substrat, donc son épaisseur. Toutefois, augmenter la résistance thermique fait que celui-ci conserve plus de chaleur, ce qui au final nuit à la capacité de dissipation thermique du dispositif entier. En outre, cela va à l'encontre de la volonté de réduire l'encombrement du dispositif. Une autre solution connue consiste à dissiper la chaleur par des vias thermiques intégrés au substrat. Cette solution est cependant complexe à mettre en œuvre car son efficacité, en termes de dissipation, est liée à la densité de vias dans le substrat.
La figure 1 est une vue en coupe transversale et schématique d'un mode de réalisation d'un dispositif électronique 1 comprenant un dissipateur.
Le dispositif 1 comprend un substrat ou support 101 comprenant une cavité 102. La cavité 102 traverse le substrat 101 de part en part. La cavité 102 comprend ainsi une ouverture en face supérieure, ou face avant du substrat 101, et une autre ouverture en face inférieure, ou face arrière. La cavité 102 comprend en outre un épaulement 103, de sorte que la surface de l'ouverture en face inférieure du substrat 101 est plus grande que celle de l'ouverture en face supérieure. L'épaulement 103 s'étend, à partir de la face inférieure du substrat, sur une partie de la hauteur de la cavité, par exemple sur moins de la moitié de la hauteur de la cavité.
Un dissipateur 105 est encastré dans la partie inférieure de la cavité 102. Le dissipateur 105 ferme ainsi l'extrémité inférieure de la cavité 102. La profondeur de la gorge périphérique en face arrière de la cavité, définie par l'épaulement 103, est choisie en fonction de l'épaisseur du dissipateur 105 ou inversement, afin que ce dernier soit intégralement logé dans la cavité 102 sans dépasser de la face arrière du substrat 101. La surface inférieure du dispositif 1 est ainsi plane du côté de la cavité 102 fermée par le dissipateur 105. Le dissipateur 105 est par exemple en métal, de préférence en cuivre, revêtu le cas échéant d'une couche de protection en un alliage de nickel et d'or (NiAu).
Le dispositif 1 comporte également une puce électronique 107 au-dessus du dissipateur 105. Au moins une partie de la puce 107 se trouve dans la cavité 102.
Un matériau de fixation 109 fixe la puce 107 au substrat 101 et au dissipateur 105. Le matériau est présent entre la puce 107 et le dissipateur 105. Le matériau comble aussi au moins une partie d'un espace 111, compris entre la puce 107 et les parois de la cavité 102.
Le matériau de fixation 109 est par exemple une pâte à braser ou préférentiellement une colle thermique. Dans le cas d'une pâte à braser, une fois celle-ci disposée dans la cavité 102, le dispositif est chauffé pour faire fondre la pâte et favoriser sa répartition homogène sous la puce 107 et dans l'espace 111. La fixation est ensuite obtenue une fois l'ensemble refroidi, sous l'effet du durcissement du matériau. Dans le cas d'une colle thermique, une fois celle-ci disposée dans la cavité 102, le dispositif est chauffé à une température inférieure à celle de fusion d'une pâte à souder ou braser. La fonction de fixation est obtenue après cuisson de la colle. Les colles thermiques sont avantageuses grâce à cette moindre température requise, réduisant ainsi le coût énergétique de la fabrication du dispositif. Les colles thermiques présentent en outre l'avantage d'offrir un plus large choix de coefficients thermiques que les pâtes à braser.
Des fils conducteurs 113 connectent la puce 107 au substrat 101. Les fils conducteurs 113 servent à reprendre des contacts ou plots de connexions 115 situés sur une face de la puce 107 pour les connecter à des métallisations 117 situées en face supérieure du substrat. Deux ensembles de fils conducteurs 113, plots de connexions 115 et métallisations 117 sont représentés en figure 1. En pratique, un plus grand nombre de fils est généralement utilisé.
En figure 1, un ensemble cavité 102, dissipateur 105 et puce électronique 107 est représenté. En variante, plusieurs cavités et/ou puces et/ou dissipateurs peuvent être prévus dans un même dispositif. En particulier, une même cavité peut contenir plusieurs puces.
La figure 2 est une vue en coupe transversale et schématique d'un autre mode de réalisation d'un dispositif électronique 2 comprenant un dissipateur.
Le dispositif 2 comprend un substrat ou support 201 comprenant une cavité 202. La cavité 202 traverse le substrat 201 de part en part. La cavité 202 comprend ainsi une ouverture en face supérieure, ou face avant substrat 201, et une autre ouverture en face inférieure, ou face arrière. La cavité 202 comprend un épaulement 203, de sorte que la surface de l'ouverture en face supérieure du substrat 201 est plus grande que celle de l'ouverture en face inférieure. L'épaulement 203 s'étend, à partir de la face supérieure du substrat, sur une partie de la hauteur de la cavité 202, par exemple sur plus de la moitié de la hauteur de la cavité.
Par rapport au dispositif 1, décrit en relation avec la figure 1, le dispositif 2 comprend un dissipateur 205 au-dessous du substrat 201. Le dissipateur 205 est ainsi externe au substrat 201. Les dimensions du dissipateur 205, en particulier les dimensions de sa face supérieure, sont choisies pour permettre au dissipateur de couvrir, ou fermer, l'extrémité inférieure de la cavité 202. La face supérieure du dissipateur a ainsi une surface supérieure à celle de l'ouverture en face inférieure du substrat. Le dissipateur 205 est par exemple en métal, de préférence en cuivre, revêtu le cas échéant d'une couche de protection en un alliage de nickel et d'or (NiAu).
Le dispositif 2 comporte également une puce électronique 207 sur le dissipateur 205. Au moins une partie de la puce 207 se trouve dans la cavité 202. A titre de variante, un matériau augmentant la conductivité thermique entre la surface inférieure de la puce électronique 207 et le dissipateur 205, par exemple de la pâte thermique ou de la colle thermique, est présent entre la puce 207 et le dissipateur 205.
Un matériau de fixation 109 fixe la puce 207 au substrat 201. Le matériau est par exemple une pâte à braser ou préférentiellement une colle thermique. Le matériau comble au moins une partie d'un espace 211, compris entre la puce 207 et les parois de la cavité 202.
La surface de l'ouverture de la cavité 202 étant plus grande en face supérieure du substrat 201 qu'en face inférieure, la distance entre la puce 207 et la paroi de la cavité 202 est plus importante au niveau de la partie supérieure de l'espace 211 que dans la partie inférieure de l'espace 211. La distance au niveau de la partie supérieure, définie par l'épaulement 203, est choisie pour faciliter le remplissage de l'espace 211 d'un matériau de fixation 109.
A titre de variante, la cavité 202 peut prendre toute autre forme, par exemple tronconique, permettant de recevoir la puce 207 et ayant une ouverture de surface plus importante en face supérieure du substrat 201 qu'en face inférieure. Cette variante s'applique également au mode de réalisation de la figure 1.
Similairement au mode de réalisation décrit en relation avec la figure 1, des fils conducteurs 113 connectent la puce 207 au substrat 201. Les fils conducteurs 113 servent à reprendre des contacts ou plots de connexions 115 situés sur une face de la puce 207 pour les connecter à des métallisations 117 situées sur la face supérieure du substrat 201. Comme pour la figure 1, un nombre quelconque de fils conducteurs 113, plots de connexion 115 et métallisations 117 peut être prévu.
En figure 2, un ensemble cavité 202, dissipateur 205 et puce électronique 207 est représenté. En variante, plusieurs cavités et/ou puces et/ou dissipateurs peuvent être prévus dans un même dispositif. En particulier, un même dissipateur peut fermer plusieurs cavités.
La figure 3 représente, par des vues (a) à (d), des coupes transversales et schématiques illustrant des étapes de mise en œuvre d'un procédé de réalisation du dispositif électronique de la figure 1.
La vue (a) de la figure 3 illustre un substrat 101, obtenu après une étape de gravure d'une cavité 102 comprenant un épaulement 103.
L'étape de gravure de la cavité 102 et de son épaulement 103 est composée de deux sous étapes de gravure.
Une première sous étape de gravure, réalisée en utilisant un premier masque, vient retirer de la matière sur toute l'épaisseur du substrat 101. Une deuxième sous étape de gravure vient retirer de la matière de la face inférieure du substrat sur une partie de l'épaisseur du substrat 101. Cette deuxième gravure utilise un deuxième masque comportant une ouverture plus grande que celle du premier masque. En d'autres termes, la première gravure réalise la cavité tandis que la deuxième gravure réalise l'épaulement 103. En variante, la deuxième gravure peut être réalisée avant la première.
Le substrat 101 utilisé comprend des métallisations 117 sur sa face supérieure.
Dans une deuxième étape, illustrée par la vue (b) de la figure 3, un dissipateur 105 est disposé dans la partie inférieure de la cavité 102. L'épaulement 103 reçoit le dissipateur 105. Une fois disposé, le dissipateur 105 est intégralement encastré dans le substrat 101. Le dissipateur 105 ferme ainsi l'extrémité inférieure de la cavité 102.
Dans une troisième étape, illustrée par la vue (c) de la figure 3, un matériau de fixation 109 est déposé dans le fond de la cavité 102, sur le dissipateur 105. Le matériau de fixation 109 est par exemple une pâte à braser ou préférentiellement une colle thermique.
Dans une quatrième étape, illustrée par la vue (d) de la figure 3, une puce 107 est déposée dans la cavité 102, sur le matériau de fixation 109. Une pression est, le cas échéant, appliquée sur la puce lors de sa mise en place afin de déplacer une partie du matériau de fixation 109. Le matériau 109 comble ainsi, au moins en partie, un espace 111 compris entre la puce 107 et les parois de la cavité 102. Dans le cas d'une colle thermique, la pression est ainsi appliquée avant une sous étape de cuisson de la colle. Dans le cas d'une pâte à braser, la pression est ainsi appliquée avant une sous étape de chauffe et donc avant que la pâte ne refroidisse et se durcisse.
Dans une cinquième étape, la puce 107 est connectée au substrat 101 par des fils conducteurs 113 (non représentés en figure 3). Les fils conducteurs 113 reprennent des contacts 115 situés sur une face de la puce 107 pour les connecter aux métallisations 117 du substrat. Le dispositif obtenu est celui illustré en figure 1.
La figure 4 représente, par des vues (a) à (e), des coupes transversales et schématiques illustrant des étapes de mise en œuvre d'un procédé de réalisation du dispositif électronique de la figure 2.
La vue (a) de la figure 4 illustre un substrat 201, obtenu après une étape de gravure d'une cavité 202 comprenant un épaulement 203.
L'étape de gravure de la cavité 202 et de son épaulement 203 est faite en deux fois comme pour le mode de réalisation de la figure 1. Le substrat 201 utilisé comprend des métallisations 117 sur sa face supérieure.
Dans une deuxième étape, illustrée par la vue (b) de la figure 4, un film 401 est déposé en face inférieure du substrat 201, côté ouverture réduite. Le film 401 recouvre au moins l'extrémité inférieure de la cavité 202 et, de préférence, toute la face inférieure du substrat 201.
Dans une troisième étape, illustrée par la vue (c) de la figure 4, une puce 207 est disposée dans la cavité 202, sur le film 401. La puce comprend des plots de contact 115 sur sa face supérieure. Le rôle du film 401 est d'assurer un maintien temporaire de la puce 207.
Dans une quatrième étape, un matériau de fixation 109 est déposé dans un espace 211, compris entre la puce 207 et les parois de la cavité 202. Le matériau de fixation 109 est par exemple une pâte à braser ou préférentiellement une colle thermique.Dans le cas d'une colle thermique, cette étape comprend une sous étape de cuisson de la colle. Dans le cas d'une pâte à braser, cette étape comprend une sous étape de chauffe de l'ensemble puce, substrat et dissipateur pour faire fondre la pâte suivit d'une étape de refroidissement pour permettre à la pâte à braser de se solidifier.
Une fois la colle sèche ou la pâte à braser solidifiée, le film 401 est retiré, la puce étant désormais fixée. Un dissipateur thermique 205 est ensuite disposé, par exemple collé, sous la puce 207 et le substrat 201. Dans l'exemple représenté, le dissipateur dépasse partiellement de l'extrémité inférieure de la cavité 202 vers l'extérieure de celle-ci, tel qu'illustré par la vue (e) de la figure 4.
La puce 207 est ensuite connectée au substrat 201 par des fils conducteurs 113 (non représentés en figures 4). Les fils conducteurs 113 reprennent des contacts 115 situés sur une face de la puce 207 pour les connecter aux métallisations 117 du substrat. Le dispositif obtenu est celui illustré en figure 2.
Un avantage des modes de réalisation décris est qu'ils dissipent efficacement la chaleur générée par la ou les puces, tout en conservant des dimensions réduites.
Le mode de réalisation décrit en relation avec les figures 2 et 4 présente l'avantage, par rapport au mode de réalisation décrit en relation avec les figures 1 et 3, de simplifier la mise en oeuvre de son procédé de réalisation. En effet, le dissipateur est déposé sur le substrat au lieu d'y être encastré. Ce gain en simplicité se fait au prix d'un encombrement légèrement accrus du dispositif entier.
Divers modes de réalisation et variantes ont été décrits. L’homme de l’art comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaitront à l’homme de l’art. En particulier, un même dissipateur pourrait combiner les caractéristiques des dissipateurs des modes de réalisation décrits et pouvoir ainsi fermer plusieurs cavités et pouvoir être partiellement encastré dans le substrat.
Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de l’homme du métier à partir des indications fonctionnelles données ci-dessus. En particulier, le choix du matériau de fixation pour obtenir les performances thermique et structurelles souhaitées dépend de l'application.

Claims (14)

  1. Dispositif électronique (1 ; 2), comprenant :
    un substrat (101 ; 201) comprenant au moins une cavité (102 ; 202) ;
    un dissipateur thermique (105 ; 205) fermant une extrémité de la cavité (102 ; 202) ;
    une puce (107 ; 207), dans ladite cavité (102 ; 202) ; et
    un ou plusieurs fils conducteurs (113) de reprise de contact entre une face de la puce (107 ; 207) et le substrat (101 ; 201).
  2. Procédé de réalisation d'un dispositif électronique (1 ; 2), comprenant au moins les étapes suivantes :
    graver une cavité (102 ; 202) dans un substrat (101 ; 201) ;
    disposer un dissipateur thermique (105 ; 205) de sorte à fermer une extrémité de la cavité (101 ; 201) ;
    disposer une puce (107 ; 207) dans la cavité (102 ; 202) du substrat ; et
    connecter la puce (107 ; 207) au substrat (101 ; 201) par des fils conducteurs (113).
  3. Dispositif selon la revendication 1 ou procédé selon la revendication 2, comprenant un matériau de fixation (109) de la puce (107 ; 207) au substrat (101 ; 201) et/ou au dissipateur (105 ; 205).
  4. Dispositif ou procédé selon la revendication 3, dans lequel le matériau de fixation (109) est de la colle thermique.
  5. Dispositif ou procédé selon la revendication 3, dans lequel le matériau de fixation (109) est de la pâte à braser.
  6. Dispositif ou procédé selon l'une quelconque des revendications 3 à 5 dans lequel au moins une partie du matériau de fixation (109) comble un espace (111 ; 211) entre les parois de la cavité (102 ; 202) et la puce (107 ; 207).
  7. Dispositif ou procédé selon l'une quelconque des revendications 3 à 6, dans lequel au moins une partie du matériau de fixation (109) est entre la puce (107 ; 207) et le dissipateur thermique (105 ; 205).
  8. Dispositif selon l'une quelconque des revendications 1, 3 à 7 ou procédé selon l'une quelconque des revendications 2 à 7, dans lequel le dissipateur thermique (105) est encastré dans le substrat (101) de sorte que la surface du dispositif (1) soit plane du côté de la cavité (102) fermé par le dissipateur (105).
  9. Dispositif selon l'une quelconque des revendications 1, 3 à 7 ou procédé selon l'une quelconque des revendications 2 à 7, dans lequel le dissipateur thermique (205) est externe au substrat (201).
  10. Dispositif selon l'une quelconque des revendications 1, 3 à 9 ou procédé selon l'une quelconque des revendications 2 à 9, dans le lequel le dissipateur thermique (105 ; 205) est en cuivre, optionnellement revêtu d'une couche de protection en un alliage de nickel et d'or.
  11. Dispositif selon l'une quelconque des revendications 1, 3 à 10 ou procédé selon l'une quelconque des revendications 2 à 10, dans lequel la cavité (102 ; 202) présente un épaulement (103 ; 203).
  12. Dispositif ou procédé selon la revendication 11, dans lequel l'épaulement (103) reçoit le dissipateur (105).
  13. Dispositif ou procédé selon la revendication 11, dans lequel l'épaulement (203) est ouvert du côté opposé au dissipateur (205).
  14. Procédé selon l'une quelconque des revendications 2 à 13, comprenant au moins les étapes successives suivantes :
    dépôt d'un film (401) sur une surface du substrat (201) de sorte à recouvrir une extrémité de la cavité ;
    dépôt de la puce (207) dans la cavité sur le film ;
    dépôt d'un matériau de fixation (109) dans un espace (211) entre les parois de la cavité (202) et la puce (207);
    retrait du film (401) ; et
    fixer le dissipateur (205) sous la puce (207).
FR1903259A 2019-03-28 2019-03-28 Refroidissement de dispositifs électroniques Withdrawn FR3094565A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1903259A FR3094565A1 (fr) 2019-03-28 2019-03-28 Refroidissement de dispositifs électroniques
US16/829,210 US20200312735A1 (en) 2019-03-28 2020-03-25 Cooling of electronic devices

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1903259A FR3094565A1 (fr) 2019-03-28 2019-03-28 Refroidissement de dispositifs électroniques
FR1903259 2019-03-28

Publications (1)

Publication Number Publication Date
FR3094565A1 true FR3094565A1 (fr) 2020-10-02

Family

ID=68342946

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1903259A Withdrawn FR3094565A1 (fr) 2019-03-28 2019-03-28 Refroidissement de dispositifs électroniques

Country Status (2)

Country Link
US (1) US20200312735A1 (fr)
FR (1) FR3094565A1 (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112216658A (zh) * 2019-07-10 2021-01-12 恩智浦美国有限公司 具有适应各种管芯尺寸的引线框架的半导体器件
CN114023709B (zh) * 2022-01-05 2022-03-22 中国电子科技集团公司第二十九研究所 一种适用于大功率裸芯片散热的复合式衬底结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242377A (ja) * 1997-02-25 1998-09-11 Hitachi Ltd 高周波電力増幅器モジュール
EP1256980A2 (fr) * 2001-05-07 2002-11-13 Broadcom Corporation Boítier à réseau de billes avec dissipateur de chaleur et methode de fabrication associée
US20080122068A1 (en) * 2006-11-08 2008-05-29 Kelly Michael G Thermally enhanced semiconductor package
US20180114739A1 (en) * 2016-10-25 2018-04-26 Subtron Technology Co., Ltd. Package carrier and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242377A (ja) * 1997-02-25 1998-09-11 Hitachi Ltd 高周波電力増幅器モジュール
EP1256980A2 (fr) * 2001-05-07 2002-11-13 Broadcom Corporation Boítier à réseau de billes avec dissipateur de chaleur et methode de fabrication associée
US20080122068A1 (en) * 2006-11-08 2008-05-29 Kelly Michael G Thermally enhanced semiconductor package
US20180114739A1 (en) * 2016-10-25 2018-04-26 Subtron Technology Co., Ltd. Package carrier and manufacturing method thereof

Also Published As

Publication number Publication date
US20200312735A1 (en) 2020-10-01

Similar Documents

Publication Publication Date Title
FR2837022A1 (fr) Dispositif a semiconducteur de puissance
EP2960937B1 (fr) Circuit integre comportant un dissipateur de chaleur
FR2779867A1 (fr) Structure de montage et procede de montage d'un dispositif a semi-conducteur
EP2741323B1 (fr) Composant électronique et procédé de fabrication de ce composant électronique
FR2646584A1 (fr) Methode de fabrication de circuits imprimes permettant le montage de composants electroniques
EP2625710A1 (fr) Dispositif pour la dissipation thermique destine a au moins un composant electronique et procede correspondant
FR2726940A1 (fr) Dispositif a semiconducteurs comportant un boitier et une embase isolante, et procede de fabrication de ce dispositif
FR3094565A1 (fr) Refroidissement de dispositifs électroniques
FR2707798A1 (fr) Procédé d'encapsulation d'un dispositif à semi-conducteurs de puissance et encapsulage fabriqué selon ce procédé.
EP0593330A1 (fr) Procédé d'interconnexion 3D de boîtiers de composants électroniques, et composant 3D en résultant
EP1168906B1 (fr) Module de puissance à composants électroniques de puissance et procédé de fabrication d'un tel module
FR2720190A1 (fr) Procédé de raccordement des plages de sortie d'une puce à circuit intégré, et module multipuces ainsi obtenu.
FR2725833A1 (fr) Structure d'etancheite pour un emballage porteur de bande et son procede de fabrication
EP0735582B1 (fr) Boítier de montage d'une puce de circuit intégré
FR2718319A1 (fr) Support de circuit.
EP3494594B1 (fr) Procédé de fabrication d'un module de puissance tridimensionnel
EP0638929B1 (fr) Dissipateur thermique pour boítier plastique
FR2769100A1 (fr) Boitier pour dispositif photosemi-conducteur
CA2374143C (fr) Substrat pour circuit electronique de puissance et module electronique de puissance utilisant un tel substrat
EP0109899B1 (fr) Module préadapté pour diode hyperfréquence à forte dissipation thermique
FR3085576A1 (fr) Couvercle pour boitier de circuit integre
FR2965139A1 (fr) Support de circuit et procede de fabrication d'un tel support de circuit
FR3079068A1 (fr) Dispositifs electroniques et procedes de fabrication
FR3096831A1 (fr) Dispositif électronique comprenant une puce électronique montée au-dessus d’un substrat de support
FR3132978A1 (fr) Dispositif électronique à dissipateur de chaleur

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20201002

PLFP Fee payment

Year of fee payment: 3

ST Notification of lapse

Effective date: 20221105