FR2893764A1 - Boitier semi-conducteur empilable et procede pour sa fabrication - Google Patents

Boitier semi-conducteur empilable et procede pour sa fabrication Download PDF

Info

Publication number
FR2893764A1
FR2893764A1 FR0511766A FR0511766A FR2893764A1 FR 2893764 A1 FR2893764 A1 FR 2893764A1 FR 0511766 A FR0511766 A FR 0511766A FR 0511766 A FR0511766 A FR 0511766A FR 2893764 A1 FR2893764 A1 FR 2893764A1
Authority
FR
France
Prior art keywords
plate
electrical connection
pads
housing
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0511766A
Other languages
English (en)
Other versions
FR2893764B1 (fr
Inventor
Romain Coffy
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Priority to FR0511766A priority Critical patent/FR2893764B1/fr
Priority to US11/601,569 priority patent/US7737565B2/en
Publication of FR2893764A1 publication Critical patent/FR2893764A1/fr
Application granted granted Critical
Publication of FR2893764B1 publication Critical patent/FR2893764B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1088—Arrangements to limit the height of the assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Boîtier semi-conducteur empilable et procédé pour sa fabrication, dans lesquels une plaque (2) présente des moyens de connexion électrique (3), une puce de circuits intégrés (4) est fixée sur une face avant de ladite plaque, des moyens de connexion électrique (7) relient ladite puce auxdits moyens de connexion électrique de ladite plaque et présentent, sur la face avant de cette plaque, des plots frontaux de contact électrique (8) disposés au-delà d'au moins un bord de ladite puce ; et dans lesquels un bloc d'encapsulation (10) en une matière d'enrobage est formé sur la face avant de ladite plaque et encapsule ladite puce, lesdits moyens de connexion de cette dernière et lesdits plots frontaux, ledit bloc présentant au moins une ouverture (11) découvrant lesdits plots frontaux (8) au moins partiellement en vue de recevoir des billes de connexion électrique d'un second boîtier empilé.

Description

Boîtier semi-conducteur empilable et procédé pour sa fabrication La
présente invention concerne le domaine des boîtiers semi-conducteurs et plus particulier celui des boîtiers semi-conducteurs empilables. Selon une première exécution, on connaît un boîtier empilable comprenant une plaque portant sur sa face avant une puce de circuits intégrés fixée par l'intermédiaire de billes de connexion électrique noyées dans un matériau d'enrobage entre la plaque et la puce. Autour et à distance de la périphérie de la puce, la plaque porte, sur sa face avant, des plots frontaux de contact électrique. Selon une seconde exécution, on connaît un boîtier empilable comprenant une plaque portant sur sa face avant une puce de circuits intégrés fixée par collage, des fils de connexion électrique de la puce à la plaque et un bloc d'encapsulation enrobant la puce et ces fils. La plaque porte sur sa face avant des plots frontaux de contact électrique qui sont disposés au-delà de la périphérie de ce bloc d'encapsulation de la puce. Sur chacun des boîtiers semi-conducteurs ci-dessus, il est connu d'empiler un second boîtier semi-conducteur, la liaison électrique entre ce second boîtier et le premier boîtier semi-conducteur étant réalisée par des billes de connexion électrique interposées entre des plots de la face arrière du second boîtier et les plots frontaux du premier boîtier. La présente invention a pour but de proposer un boîtier semi-conducteur d'une autre conception, pouvant avantageusement être empilé.
La présente invention a tout d'abord pour objet un boîtier semi-conducteur qui comprend une plaque présentant des moyens de connexion électrique, une puce de circuits intégrés fixée sur une face avant de ladite plaque, des moyens de connexion électrique de ladite puce auxdits moyens de connexion électrique de ladite plaque, lesdits moyens de connexion électrique de ladite plaque comprenant, sur la face avant de cette plaque, des plots frontaux de contact électrique disposés au-delà d'au moins un bord de ladite puce. Selon l'invention, le boîtier comprend un bloc d'encapsulation en une matière d'enrobage formé sur la face avant de ladite plaque et encapsulant ladite puce, lesdits moyens de connexion de cette dernière et lesdits plots frontaux, ledit bloc présentant au moins une ouverture découvrant lesdits plots frontaux au moins partiellement. Selon l'invention, au moins certains desdits plots frontaux sont de préférence alignés selon au moins une rangée, ladite ouverture étant constituée par une rainure rectiligne découvrant cette rangée de plots frontaux. Selon l'invention, les extrémités de ladite rainure de préférence débouchent sur deux côtés opposés dudit bloc d'encapsulation.
Selon l'invention, le boîtier comprend de préférence quatre rangées de plots frontaux encerclant ladite puce et quatre rainures rectilignes découvrant les plots frontaux de ces rangées de plots frontaux, ces rainures se croisant deux à deux. Selon l'invention, lesdits plots frontaux sont de préférence respectivement recouverts d'une couche en un matériau tendre conducteur de l'électricité. Selon l'invention, ledit matériau tendre est de préférence une pâte à souder. La présente invention a également pour objet un procédé de fabrication d'au moins un boîtier semi-conducteur, qui consiste à fixer une puce de circuits intégrés sur une face avant d'une plaque présentant des moyens de connexion électrique et à relier des moyens de connexion électrique de ladite puce auxdits moyens de connexion électrique de ladite plaque, lesdits moyens de connexion électrique de ladite plaque comprenant, sur la face avant de cette plaque, des plots frontaux de contact électrique disposés au-delà des bords de ladite puce. Selon l'invention, le procédé consiste à encapsuler ladite puce, lesdits moyens de connexion de cette dernière et lesdits plots dans un bloc d'encapsulation en une matière d'enrobage formé sur la face avant de ladite plaque, et à réaliser dans ledit bloc au moins une ouverture découvrant lesdits plots au moins partiellement. Selon le procédé de l'invention, au moins certains desdits plots sont de préférence alignés selon au moins une rangée et ladite ouverture est de préférence constituée par une rainure rectiligne découvrant cette rangée de plots frontaux. Selon l'invention, ladite rainure est obtenue de préférence à l'aide d'un outil tel qu'une scie déplacée au-delà des bords du bloc d'encapsulation. Selon l'invention, le procédé consiste, avant de réaliser ledit bloc d'encapsulation, à de préférence recouvrir respectivement lesdits plots d'une couche en un matériau tendre. Selon l'invention, ladite ouverture est obtenue de préférence à l'aide d'un outil atteignant ladite couche pâteuse conductrice de l'électricité. Le procédé selon l'invention peut avantageusement consister à fixer et connecter électriquement plusieurs puces sur une plaque unique en des emplacements alignés, de telle sorte qu'au moins certains des plots frontaux associés à ces puces soient alignés selon au moins une rangée, et consister à réaliser un bloc d'encapsulation commun audites puces, à réaliser au moins une rainure découvrant au moins partiellement les plots frontaux de ladite rangée, et à découper ladite plaque et ledit bloc d'encapsulation entre lesdits emplacements de façon à singulariser plusieurs boîtiers semi-conducteurs. La présente invention a également pour objet un empilage d'au moins deux boîtiers semi-conducteurs, dans lequel un premier boîtier semi-conducteur est constitué par le boîtier semi-conducteur selon l'invention et un second boîtier semi-conducteur est disposé au-dessus du bloc d'encapsulation dudit premier boîtier, la connexion électrique entre lesdits boîtiers étant réalisée par des billes de connexion électrique disposées dans ladite au moins une ouverture et en contact électrique avec lesdits plots frontaux.
La présente invention a également pour objet un procédé de fabrication d'un empilage d'au moins deux boîtiers semi-conducteurs. Ce procédé consiste à réaliser un premier boîtier selon la présente invention ; à réaliser un second boîtier semi- conducteur portant des billes de connexion électrique, disposées en correspondance avec lesdits plots frontaux du premier boîtier ; et à installer le second boîtier sur le premier boîtier en engageant lesdites billes dans ladite au moins une ouverture et en connectant ces billes aux plots frontaux du premier boîtier.
La présente invention sera mieux comprise à l'étude d'un boîtier semi-conducteur empilable et de son mode de fabrication, décrits à titre d'exemples non limitatifs et illustrés par les figures sur lesquelles : -La figure 1 représente une coupe transversale d'un boîtier semi-conducteur selon l'invention ; - La figure 2 représente une vue de dessus du boîtier semi-conducteur de la figure 1 - La figure 3 représente une coupe transversale d'un ensemble de boîtiers semi-conducteurs en cours de fabrication ; - La figure 4 représente une coupe transversale de l'ensemble de boîtiers semi-conducteurs de la figure 3 dans une étape ultérieure de fabrication ; - La figure 5 représente une coupe transversale agrandie de l'ensemble de la figure 4 - La figure 6 représente une vue de dessus réduite de l'ensemble de la figure 4 - La figure 7 représente une coupe transversale de deux boîtiers semi-conducteurs avant leur empilage ; - Et la figure 8 représente une coupe transversale des deux boîtiers semi-conducteurs empilés l'un sur l'autre. En se reportant notamment aux figures 1 et 2, on peut voir qu'on a représenté un boîtier semi-conducteur 1 qui comprend, de façon connue en soi, une plaque carrée 2 munie de moyens de connexion électrique sélective 3, une puce carrée 4 de circuits intégrés dont la face arrière est fixée sur la face avant 5 de la plaque 2 par l'intermédiaire d'une couche de colle 6 et des fils de connexion électrique 7 qui reliées des plots avant de la puce 4 à des plots avant des moyens de connexion électrique 3 de la plaque 2, ces plots avant étant situés à l'extérieur et à distance de la périphérie de la puce 4. La puce 4 est plus petite que la plaque 2 et est placée au milieu de cette dernière, leurs côtés étant parallèles. Sur la face avant 5 de la plaque 2 sont prévus des plots frontaux de contact électrique 8, en saillie, reliés sélectivement à ses moyens de connexion électrique 3. Ces plots frontaux 8 sont disposés selon quatre rangées 9 parallèles aux côtés de la puce 4, à l'extérieur et à distance des plots avant précités de connexion des fils 7 sur la plaque 2. La puce 4 et les fils de connexion électrique 7 sont encapsulés dans un bloc d'encapsulation 10 en une matière d'enrobage qui couvre la face avant 6 de la plaque 2 et qui est de forme parallélépipédique. Dans le bloc d'encapsulation 10 sont ménagées quatre rainures rectilignes 11 constituant des ouvertures, qui s'étendent parallèlement aux côtés de la puce 4, ou aux côtés de ce bloc, et débouchent sur les côtés de ce dernier et qui sont réalisées à une profondeur telle que les faces frontales des plots frontaux 8 sont partiellement découvertes, ces rainures se croisant deux à deux à proximité des coins du bloc 10. Comme le montre la figure 5, les faces frontales de plots frontaux 8 sont avantageusement recouvertes d'une couche 12 d'une matière pâteuse conductrice de l'électricité, les rainures 11 atteignant cette couche 12. Sur la face arrière 13 de la plaque 2 sont soudées des billes de connexion électrique extérieure 14 reliées sélectivement aux moyens de connexion 3, en vue par exemple d'un montage du boîtier 1 sur une plaque de circuits imprimés. Pour fabriquer le boîtier semi-conducteur 1, on peut procéder de la manière suivante. Comme le montre la figure 3, disposant d'une grande plaque 2a présentant, en des emplacements adjacents alignés 15, des moyens de connexion électrique 3 et des plots frontaux 8, on fixe des puces 4 sur ces emplacements 15, on installe les fils de connexion électrique 7 associés à chaque puce 4, on réalise un grand bloc d'encapsulation l0a de forme parallélépipédique dans lequel sont noyés les puces 4 et les fils de connexion électrique 7 et on dépose et soude les billes arrière 14. Les rangées 9 de plots frontaux 8 associés aux différentes puces 8 sont respectivement alignées selon des lignes longitudinales et transversales. Ensuite, comme le montrent les figures 4 et 5, on réalise les rainures rectilignes 11 en utilisant une scie 16 que l'on déplace rectilignement, longitudinalement et transversalement. Comme les rangées 9 de plots 8 sont respectivement alignées, les rainures correspondantes peuvent être réalisées en une seule opération. La scie 16 est réglée de façon que la profondeur des rainures 11 soit telle que la scie 16 traverse les couches 12 de matière pâteuse, sans atteindre la face frontale des plots frontaux 8. Après quoi, comme le montrent les figures 4 et 6, on procède à un sciage rectiligne, longitudinalement et transversalement, de la grande plaque 2a et du grand bloc 10a, entre les emplacements 13, selon les directions 17. On obtient alors autant de boîtiers 1 qu'étaient prévus d'emplacements 15. Comme le montrent les figures 7 et 8, un boîtier semi-conducteur 18 peut être empilé sur le boîtier semi-conducteur 1. Ce boîtier 18 comprend une plaque 19 qui est munie de moyens de connexion électrique 20 et qui porte sur sa face avant 21 une puce de circuits intégrés 22 reliée par des fils de connexion électrique 23 à ces moyens 17, cette puce 22 et ces fils 23 étant noyés dans un bloc d'encapsulation 24. La plaque 19 porte, sur sa face arrière 25, des billes de connexion électrique 26 reliées aux moyens de connexion électrique 20 et disposées conformément à la disposition des plots frontaux 8 du boîtier 2. Pour réaliser l'empilage précité, on rapproche le boîtier 2 et le boîtier 18 l'un vers l'autre en engageant les billes de connexion électrique 26 du boîtier 18 dans les rainures 11 du bloc d'encapsulation 10 du boîtier 2 et on procède au soudage des billes de connexion électrique 26 respectivement sur les faces frontales des plots frontaux 8, les couches 12 facilitant l'opération de soudage. Les boîtiers 2 et 18 sont alors fixés l'un sur l'autre et sélectivement reliés électriquement. Les dimensionnements étant tels que la face avant du bloc d'encapsulation 10 du boîtier 2 vienne sur ou à proximité de la face arrière du boîtier 18, on pourrait en outre, dans une variante, interposer une couche de colle entre ces face avant et arrière.
Dans une variante, le boîtier 18 pourrait présenter la structure du boîtier 1. Ainsi, on pourrait empiler sur un tel boîtier un troisième boîtier comme décrit ci-dessus, et ainsi de suite. La présente invention ne se limite pas aux exemples ci-dessus décrits. D'autres variantes de réalisation sont possibles sans sortir du cadre des revendications annexées.

Claims (14)

REVENDICATIONS
1. Boîtier semi-conducteur comprenant une plaque (2) présentant des moyens de connexion électrique (3), une puce de circuits intégrés (4) fixée sur une face avant de ladite plaque, des moyens de connexion électrique (7) de ladite puce auxdits moyens de connexion électrique de ladite plaque, lesdits moyens de connexion électrique de ladite plaque comprenant, sur la face avant de cette plaque, des plots frontaux de contact électrique (8) disposés au-delà d'au moins un bord de ladite puce ; caractérisé par le fait qu'il comprend un bloc d'encapsulation (10) en une matière d'enrobage formé sur la face avant de ladite plaque et encapsulant ladite puce, lesdits moyens de connexion de cette dernière et lesdits plots frontaux, ledit bloc présentant au moins une ouverture (11) découvrant lesdits plots frontaux (8) au moins partiellement.
2. Boîtier selon la revendication 1, caractérisé par le fait qu'au moins certains desdits plots frontaux (8) sont alignés selon au moins une rangée (9), ladite ouverture étant constituée par une rainure rectiligne (11) découvrant cette rangée de plots frontaux.
3. Boîtier selon la revendication 2, caractérisé par le fait que les extrémités de ladite rainure (11) débouchent sur deux côtés opposés dudit bloc d'encapsulation.
4. Boîtier selon l'une des revendications 2 et 3, caractérisé par le fait qu'il comprend quatre rangées de plots frontaux (8) encerclant ladite puce et quatre rainures rectilignes (11) découvrant les plots frontaux de ces rangées de plots frontaux, ces rainures se croisant deux à deux.
5. Boîtier selon l'une quelconque des revendications précédentes, caractérisé par le fait que lesdits plots frontaux (8) sont respectivement recouverts d'une couche (12) en un matériau tendre conducteur de l'électricité.
6. Boîtier selon la revendication 5, caractérisé par le fait que ledit matériau tendre est une pâte à souder.
7. Procédé de fabrication d'au moins un boîtier semi-conducteur, consistant : à fixer une puce de circuits intégrés sur uneface avant d'une plaque présentant des moyens de connexion électrique et à relier des moyens de connexion électrique de ladite puce auxdits moyens de connexion électrique de ladite plaque, lesdits moyens de connexion électrique de ladite plaque comprenant, sur la face avant de cette plaque, des plots frontaux de contact électrique disposés au-delà des bords de ladite puce, caractérisé par le fait qu'il consiste : à encapsuler ladite puce (4), lesdits moyens (7) de connexion de cette dernière et lesdits plots dans un bloc d'encapsulation (10) en une matière d'enrobage formé sur la face avant de ladite plaque (2) ; et à réaliser dans ledit bloc (10) au moins une ouverture (11) découvrant lesdits plots frontaux (8) au moins partiellement.
8. Procédé selon la revendication 7, caractérisé par le fait qu'au moins certains desdits plots frontaux (8) sont alignés selon au moins une rangée (9) et que ladite ouverture est constituée par une rainure rectiligne (11) découvrant cette rangée de plots frontaux.
9. Procédé selon la revendication 8, caractérisé par le fait que ladite rainure (11) est obtenue à l'aide d'un outil tel qu'une scie déplacée au-delà des bords du bloc d'encapsulation.
10. Procédé selon l'une quelconque des revendications 7 à 9, caractérisé par le fait que caractérisé par le fait qu'il consiste, avant de réaliser ledit bloc d'encapsulation, à recouvrir respectivement lesdits plots d'une couche (12) en un matériau tendre.
11. Procédé selon la revendication 10, caractérisé par le fait que ladite ouverture (11) est obtenue à l'aide d'un outil atteignant ladite couche pâteuse conductrice de l'électricité.
12 . Procédé selon l'une quelconque des revendications 7 à 11, caractérisé par le fait que caractérisé par le fait qu'il consiste à fixer et connecter électriquement plusieurs puces (4) sur une plaque unique (2a) en des emplacements alignés (15), de telle sorte qu'au moins certains des plots frontaux (8) associés à ces puces soient alignés selon au moins une rangée (9), et qu'il consiste : à réaliser un bloc d'encapsulation (l0a) commun audites puces ; à réaliser au moins une rainure (11) découvrant au moins partiellement les plots frontaux deladite rangée ; et à découper ladite plaque unique (2a) et ledit bloc d'encapsulation commun (l0a) entre lesdits emplacements de façon à singulariser plusieurs boîtiers semi-conducteurs (1).
13. Empilage d'au moins deux boîtiers semi-conducteurs, caractérisé par le fait qu'il comprend un premier boîtier semi-conducteur (1) constitué par le boîtier selon l'une quelconque des revendications 1 à 6 et un second boîtier semi-conducteur (18) disposé au-dessus du bloc d'encapsulation dudit premier boîtier, la connexion électrique entre lesdits boîtiers étant réalisée par des billes de connexion électrique (26) disposées dans ladite au moins une ouverture (11) et en contact électrique avec lesdits plots frontaux (8).
14. Procédé de fabrication d'un empilage d'au moins deux boîtiers semi-conducteurs, caractérisé par le fait qu'il consiste ; à réaliser un premier boîtier (1) selon l'une quelconque des revendications 1 à 6 ; à réaliser un second boîtier (18) portant des billes de connexion électrique (26), disposées en correspondance avec lesdits plots frontaux (8) du premier boîtier (1) ; et à installer le second boîtier sur le premier boîtier en engageant lesdites billes (26) du second boîtier (18) dans ladite au moins une ouverture (11) et en connectant ces billes aux plots frontaux (8) du premier boîtier (1).
FR0511766A 2005-11-21 2005-11-21 Boitier semi-conducteur empilable et procede pour sa fabrication Expired - Fee Related FR2893764B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR0511766A FR2893764B1 (fr) 2005-11-21 2005-11-21 Boitier semi-conducteur empilable et procede pour sa fabrication
US11/601,569 US7737565B2 (en) 2005-11-21 2006-11-17 Stackable semiconductor package and method for its fabrication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0511766A FR2893764B1 (fr) 2005-11-21 2005-11-21 Boitier semi-conducteur empilable et procede pour sa fabrication

Publications (2)

Publication Number Publication Date
FR2893764A1 true FR2893764A1 (fr) 2007-05-25
FR2893764B1 FR2893764B1 (fr) 2008-06-13

Family

ID=36693065

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0511766A Expired - Fee Related FR2893764B1 (fr) 2005-11-21 2005-11-21 Boitier semi-conducteur empilable et procede pour sa fabrication

Country Status (2)

Country Link
US (1) US7737565B2 (fr)
FR (1) FR2893764B1 (fr)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI335070B (en) 2007-03-23 2010-12-21 Advanced Semiconductor Eng Semiconductor package and the method of making the same
JP5081578B2 (ja) * 2007-10-25 2012-11-28 ローム株式会社 樹脂封止型半導体装置
JP2009302505A (ja) * 2008-05-15 2009-12-24 Panasonic Corp 半導体装置、および半導体装置の製造方法
TWI473553B (zh) * 2008-07-03 2015-02-11 Advanced Semiconductor Eng 晶片封裝結構
US20100072600A1 (en) * 2008-09-22 2010-03-25 Texas Instrument Incorporated Fine-pitch oblong solder connections for stacking multi-chip packages
US8183677B2 (en) * 2008-11-26 2012-05-22 Infineon Technologies Ag Device including a semiconductor chip
US8354304B2 (en) * 2008-12-05 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts embedded in photosensitive encapsulant
US9082806B2 (en) 2008-12-12 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US9293401B2 (en) 2008-12-12 2016-03-22 Stats Chippac, Ltd. Semiconductor device and method for forming a low profile embedded wafer level ball grid array molded laser package (EWLP-MLP)
US7642128B1 (en) 2008-12-12 2010-01-05 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US9064936B2 (en) 2008-12-12 2015-06-23 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US8592992B2 (en) 2011-12-14 2013-11-26 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure with conductive micro via array for 3-D Fo-WLCSP
TWI469283B (zh) * 2009-08-31 2015-01-11 Advanced Semiconductor Eng 封裝結構以及封裝製程
US8198131B2 (en) * 2009-11-18 2012-06-12 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages
TWI408785B (zh) * 2009-12-31 2013-09-11 Advanced Semiconductor Eng 半導體封裝結構
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI419283B (zh) 2010-02-10 2013-12-11 Advanced Semiconductor Eng 封裝結構
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8742603B2 (en) * 2010-05-20 2014-06-03 Qualcomm Incorporated Process for improving package warpage and connection reliability through use of a backside mold configuration (BSMC)
KR101071928B1 (ko) 2010-06-21 2011-10-11 삼성전기주식회사 패키지 온 패키지 제조방법
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
US9171792B2 (en) 2011-02-28 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor device packages having a side-by-side device arrangement and stacking functionality
US8461676B2 (en) 2011-09-09 2013-06-11 Qualcomm Incorporated Soldering relief method and semiconductor device employing same
CN102509722A (zh) * 2012-01-06 2012-06-20 日月光半导体制造股份有限公司 半导体封装件及其制造方法
JP6115505B2 (ja) * 2013-06-21 2017-04-19 株式会社デンソー 電子装置
CN106663674B (zh) * 2014-04-30 2019-09-17 英特尔公司 具有模制化合物的集成电路组件
US9806066B2 (en) 2015-01-23 2017-10-31 Samsung Electronics Co., Ltd. Semiconductor package including exposed connecting stubs
JP2017112325A (ja) * 2015-12-18 2017-06-22 Ｔｏｗａ株式会社 半導体装置及びその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5648683A (en) * 1993-08-13 1997-07-15 Kabushiki Kaisha Toshiba Semiconductor device in which a first resin-encapsulated package is mounted on a second resin-encapsulated package
US20020190396A1 (en) * 2000-08-16 2002-12-19 Brand Joseph M. Method and apparatus for removing encapsulating material from a packaged microelectronic device
US20030194834A1 (en) * 2000-02-21 2003-10-16 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for the fabrication thereof
US20040036164A1 (en) * 2001-07-31 2004-02-26 Toshihiko Koike Semiconductor device and its manufacturing method
US20040262728A1 (en) * 2003-06-30 2004-12-30 Sterrett Terry L. Modular device assemblies
US20050116321A1 (en) * 2002-12-10 2005-06-02 National Semiconductor Corporation, A Delaware Corp. Enhanced solder joint strength and ease of inspection of leadless leadframe package (LLP)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268101A (ja) * 1993-03-17 1994-09-22 Hitachi Ltd 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
US5973393A (en) * 1996-12-20 1999-10-26 Lsi Logic Corporation Apparatus and method for stackable molded lead frame ball grid array packaging of integrated circuits
US7009297B1 (en) * 2000-10-13 2006-03-07 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal particle
JP3798620B2 (ja) * 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
US7208825B2 (en) * 2003-01-22 2007-04-24 Siliconware Precision Industries Co., Ltd. Stacked semiconductor packages
US7345361B2 (en) * 2003-12-04 2008-03-18 Intel Corporation Stackable integrated circuit packaging
US7242081B1 (en) * 2006-04-24 2007-07-10 Advanced Semiconductor Engineering Inc. Stacked package structure

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5648683A (en) * 1993-08-13 1997-07-15 Kabushiki Kaisha Toshiba Semiconductor device in which a first resin-encapsulated package is mounted on a second resin-encapsulated package
US20030194834A1 (en) * 2000-02-21 2003-10-16 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for the fabrication thereof
US20020190396A1 (en) * 2000-08-16 2002-12-19 Brand Joseph M. Method and apparatus for removing encapsulating material from a packaged microelectronic device
US20040036164A1 (en) * 2001-07-31 2004-02-26 Toshihiko Koike Semiconductor device and its manufacturing method
US20050116321A1 (en) * 2002-12-10 2005-06-02 National Semiconductor Corporation, A Delaware Corp. Enhanced solder joint strength and ease of inspection of leadless leadframe package (LLP)
US20040262728A1 (en) * 2003-06-30 2004-12-30 Sterrett Terry L. Modular device assemblies

Also Published As

Publication number Publication date
FR2893764B1 (fr) 2008-06-13
US20070114654A1 (en) 2007-05-24
US7737565B2 (en) 2010-06-15

Similar Documents

Publication Publication Date Title
FR2893764A1 (fr) Boitier semi-conducteur empilable et procede pour sa fabrication
EP0239494B1 (fr) Boîtier de circuit intégré
FR2762929A1 (fr) Boitier de semi-conducteur ayant un element semi-conducteur, une structure de fixation de boitier de semi-conducteur montee sur une plaquette de circuits imprimes, et procede d'assemblage de boitier de semi-conducteur
FR2842352A1 (fr) Dispositif a semiconducteur de puissance
EP1715520A1 (fr) Dispositif de protection d'un circuit électronique
EP0883171A1 (fr) Procédé de fabrication de boítiers semi-conducteurs comprenant un circuit intégré
FR2720190A1 (fr) Procédé de raccordement des plages de sortie d'une puce à circuit intégré, et module multipuces ainsi obtenu.
EP0593330B1 (fr) Procédé d'interconnexion 3D de boítiers de composants électroniques, et composant 3D en résultant
FR2963478A1 (fr) Dispositif semi-conducteur comprenant un composant passif de condensateurs et procede pour sa fabrication.
FR2938976A1 (fr) Dispositif semi-conducteur a composants empiles
FR2659174A1 (fr) Connecteur electrique et assemblage de connecteur electrique pour puce a circuits integres.
FR2890469A1 (fr) Module de puce et carte a puce
WO1993018549A1 (fr) Procede d'interconnexion en trois dimensions de boitiers de composants electroniques, et dispositif obtenu par ce procede
WO2002009182A1 (fr) Procede de blindage et/ou de decouplage repartis pour un dispositif electronique a interconnexion en trois dimensions
FR2653601A1 (fr) Electronique portable connectable a puces.
FR2879021A1 (fr) Dispositif a semiconducteur de puissance
EP0883177A1 (fr) Dispositif semi-conducteur muni d'un dissipateur thermique.
EP0735582B1 (fr) Boítier de montage d'une puce de circuit intégré
FR2594603A1 (fr) Connecteur pour bus informatique
EP1263042B1 (fr) Boîtier semi-conducteur à grille évidée et grille évidée
JP2002064224A (ja) 発光ダイオード及びその製造方法
FR2963849A1 (fr) Procede de fabrication d'un circuit electrique et circuit obtenu
FR2693031A1 (fr) Dispositif à semiconducteurs, substrat et cadre de montage pour ce dispositif.
EP0083265B1 (fr) Support d'interconnexion d'un boîtier de circuit intégré sur un circuit imprimé, et système d'interconnexion utilisant un tel support
FR2547112A1 (fr) Procede de realisation d'un circuit hybride et circuit hybride logique ou analogique

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20090731