FR2754389A1 - Module semiconducteur haute puissance a montage en surface ameliore et son procede de fabrication - Google Patents

Module semiconducteur haute puissance a montage en surface ameliore et son procede de fabrication Download PDF

Info

Publication number
FR2754389A1
FR2754389A1 FR9710887A FR9710887A FR2754389A1 FR 2754389 A1 FR2754389 A1 FR 2754389A1 FR 9710887 A FR9710887 A FR 9710887A FR 9710887 A FR9710887 A FR 9710887A FR 2754389 A1 FR2754389 A1 FR 2754389A1
Authority
FR
France
Prior art keywords
housing
semiconductor device
metal stud
terminals
surface mount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR9710887A
Other languages
English (en)
Inventor
Peter R Ewer
Arthur Woodworth
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of FR2754389A1 publication Critical patent/FR2754389A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/26—Cleaning or polishing of the conductive pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Un module semi-conducteur à montage en surface inclut des gorges d'évacuation disposées sur une surface inférieure d'un boîtier en plastique. Le module utilise également des éléments de blocage pour bloquer le boîtier en plastique sur un plot métallique sur lequel un dispositif à semi-conducteur est monté, les éléments de blocage incluant une barre de liaison (70) entre les bornes, des fentes (71, 72) disposées sur le plot métallique qui incluent des barbes (73, 74) et des gorges en queue d'aronde disposées sur le plot métallique. Le plot métallique inclut une surface gaufrée pour un couplage amélioré sur un substrat. Le module inclut des bornes (32 à 36) comportant des parties décalées pour constituer des espaces que le matériau du boîtier en plastique remplit pour assurer un encapsulage amélioré des bornes.

Description

DOMAINE DE L'INVENTION
La présente invention concerne des modules de dispositif à semiconducteur ainsi que des grilles de connexion afférentes et plus spécifiquement, elle concerne un dispositif à semiconducteur haute puissance adapté pour un montage en surface.
ARRIERE-PLAN DE L'INVENTION
Les modules pour des dispositifs à semiconducteur haute puissance qui peuvent être montés en surface sur un substrat en métal isolé (IMS) ou sur toute autre surface de carte de support plane sont bien connus. Un tel module est présenté dans la demande de brevet des Etats-Unis n 08/583 219 déposée le 4 Janvier 1996 intitulée SURFACE-MOUNT SEMICONDUCTOR PACKAGE. Ces modules sont très bien adaptés pour un montage en surface sur les motifs semiconducteurs de cartes de support planes telles qu'une structure IMS (un substrat épais en cuivre ou en aluminium recouvert d'un film mince d'isolation qui comporte une surface supérieure mince en cuivre conformable ou toute autre surface supérieure soudable conductrice). La présente invention est une amélioration du dispositif de la demande de brevet des Etats-Unis n 08/583 219 qui le rend plus
efficace et davantage aisément fabriquable.
RESUME DE L'INVENTION
Selon l'invention, on propose une nouvelle grille de connexion qui peut recevoir une ou plusieurs puces semiconductrices telles qu'une puce MOSFET de puissance, une puce de transistor à grille isolée (IGBT), une puce de diode à temps de transition court, une puce de diode Schottky et des combinaisons afférentes sur une section de plot plat central. Les puces sont interconnectées par le plot au niveau de leurs surfaces inférieures et au niveau de leurs surfaces supérieures, par des fils de connexion appropriés. La grille de connexion comporte deux bornes d'alimentation qui peuvent être interconnectées au niveau de deux coins adjacents d'un module rectangulaire. Les bornes d'alimentation sont accessibles pour une connexion de façon externe d'un boîtier moulé en plastique plat qui renferme la partie supérieure et les côtés du plot de grille de connexion central. Une pluralité de broches ou bornes de commande qui sont initialement une partie de la grille de connexion mais qui sont isolées du plot de dissipation thermique après moulage du boîtier s'étendent depuis le côté du boîtier qui est opposé au côté contenant
la borne d'alimentation.
Il y a au moins deux bornes ou broches de commande faiblement espacées qui peuvent être liées par fil aux bornes de grille
et de cathode ou de détection de courant de la puce dans le boîtier.
Une troisième borne éloignée (par rapport aux première et seconde bornes de commande faiblement espacées) est également disponible pour une connexion à une quelconque autre borne, par exemple la borne de grille d'une puce de thyristor si une telle puce est contenue
dans le boîtier.
La grille de connexion est de préférence une feuille conductrice d'épaisseur constante. Les bornes s'étendant au travers des frontières du boîtier moulé peuvent être partiellement décalées verticalement afin d'assurer un blocage (ou agrippage) de plastique amélioré pour la grille de connexion. Les surfaces inférieures des bornes et du plot de grille de connexion sont dans un plan commun. Le plot de dissipation thermique principal peut comporter des fentes parallèles le traversant sur des côtés opposés de la puce sur le plot afin de constituer un blocage de plastique supplémentaire pour le boitier moulé. Des gorges en queue d'aronde peu profondes peuvent s'étendre depuis un bord intérieur de ces fentes en direction de l'une des deux extrémités du
plot pour également constituer un blocage de plastique amélioré.
La surface du plot peut comporter une surface gaufrée ou ondulée afin d'améliorer le soudage des électrodes de surface inférieure de puce sur le plot. Selon une caractéristique de l'invention, la surface inférieure du plot à monter en surface sur un dissipateur thermique ou un motif conducteur d'une carte IMS peut également être gaufrée afin d'améliorer la possibilité de soudage du plot sur le
dissipateur thermique et afin d'éviter la formation de vides de soudure.
La surface inférieure du boîtier d'isolation est également munie de gorges d'évacuation qui s'étendent sur la totalité de la largeur du boîtier, qui sont parallèles aux côtés contenant des bornes d'entrée et de sortie et qui sont situées entre les bornes et le plot. Ces gorges augmentent la distance de cheminement en surface entre les bornes et le plot et permettent une évacuation du flux de soudure pendant
l'application et le soudage.
Selon une autre caractéristique de l'invention, des rainures peu profondes et courtes s'étendent depuis les extrémités inférieures des gorges et sur la largeur de la surface inférieure du boîtier afin
d'améliorer la fonction d'évacuation du flux.
Comme décrit préalablement, les diverses broches de borne sont partiellement cisaillées ou décalées verticalement afin d'améliorer le blocage du plastique. Selon une autre caractéristique de l'invention, le bord partiellement arrondi de la région décalée est muni d'une petite encoche carrée ou d'un petit coin étagé afin d'assurer un bord net afin d'empêcher l'écoulement du plastique au-dessus des surfaces
inférieures de la borne pendant le moulage.
En tant qu'autre caractéristique de l'invention, les bornes sont formées à l'aide de perles écrasables allongées au niveau de leurs surfaces latérales de façon adjacente aux parties des bornes juste à l'extérieur du boîtier en plastique. Ces perles sont écrasées vers l'intérieur par l'outil de moulage lorsqu'il se ferme afin de constituer une étanchéité qui empêche le plastique de moulage de s'écouler à l'extérieur et sur les côtés des bornes qui s'étendent au-delà du boîtier, lequel écoulement pourrait sinon interférer avec une
connexion de soudure sur les bornes.
En tant qu'encore une autre caractéristique de l'invention, une barre de liaison de grille de connexion d'un seul tenant connecte les bornes d'entrée d'alimentation au niveau des deux coins du boîtier et à l'intérieur du boîtier. Des fils de liaison qui partent de la puce à l'intérieur du boîtier sont constitués sur cette unique barre de liaison qui est contenue dans le boîtier. La barre de liaison améliore la connexion de liaison par fil et opère également en tant que blocage de plastique pour le boîtier. D'autres caractéristiques et avantages de la présente invention
apparaîtront au vu de la description qui suit de l'invention qui se
reporte aux dessins annexés.
BREVE DESCRIPTION DES DESSINS
La figure 1 est une vue de dessus du module du mode de réalisation préféré de l'invention; la figure 2 est une vue de dessous du module du mode de réalisation préféré de l'invention; la figure 3 est une vue de côté du module du mode de réalisation préféré de l'invention; la figure 4 est une vue d'extrémité de l'extrémité de borne d'alimentation principale du module du mode de réalisation préféré de l'invention; la figure 5 est une vue en coupe d'une carte de support IMS sur laquelle le module des figures 1 à 4 peut être monté; la figure 6 est une vue de dessus de la grille de connexion utilisée dans le module des figures 1 à 4; la figure 7 est une vue en coupe de la figure 6 prise selon une ligne de coupe 7-7 de la figure 6; la figure 8 est une vue de dessous de la grille de connexion de la figure 6; la figure 9 est un agrandissement d'une zone encerclée "A" de la figure 7; la figure 10 est un détail agrandi d'une région encerclée "B" de la figure 3 qui représente le blocage d'une borne de commande dans le boîtier en plastique ainsi que la nouvelle structure de gorges d'évacuation; la figure 11 représente une partie de la grille de connexion plane à épaisseur constante du mode de réalisation préféré de l'invention sans décalage des connexions de borne; la figure 12 représente la grille de connexion de la figure 11 après décalage des connexions de borne; la figure 13 représente la formation d'un coin étagé au niveau d'une région de coin "C" de la figure 12 afin d'empêcher un écoulement de plastique sur la surface inférieure de la borne pendant le moulage; la figure 14 est un agrandissement d'une région encerclée "D" de la figure 6 et elle représente une gorge de blocage de plastique s'étendant depuis l'extrémité de la fente de blocage de plastique dans la grille de connexion; la figure 15 est une vue en coupe de la figure 14 prise selon une ligne de coupe 15-15 de la figure 14; la figure 16 est une vue de dessus d'une borne de grille de connexion détachée et elle représente des bombements ou perles écrasables verticales sacrificielles sur les côtés de la borne qui assurent l'étanchéité de l'outil de moule afin d'empêcher l'écoulement du plastique sur la surface soudable mise à nu de la borne; la figure 17 est une vue de côté de la figure 16; la figure 18 représente la grille de connexion de la figure 6, une puce semiconductrice étant soudée sur le plot et un fil de liaison connectant la puce à des bornes externes, et elle représente la manière selon laquelle la grille de connexion est rognée après que le boîtier moulé (non représenté) est formé; la figure 19 représente un schéma de circuit de la figure 18; et la figure 20 représente une vue en coupe du module représenté sur la figure 1, vue prise selon la ligne 20-20 et incluant également un dissipateur thermique en forme de U.
DESCRIPTION DETAILLEE DES DESSINS
Par report maintenant aux figures 1 à 4, l'extérieur du module à montage en surface du mode de réalisation préféré de l'invention est représenté et il est constitué par un boîtier en plastique d'isolation moulé 30 qui est un rectangle allongé et qui incorpore les surfaces supérieures et les parties des bords d'une grille de connexion plane d'épaisseur constante qui peut être en un alliage de cuivre classique d'une épaisseur d'environ 1,27 mm. Selon un mode de réalisation préféré, le boîtier 30 est d'une longueur d'environ 29 mm, d'une largeur d'environ 14,2 mm et d'une hauteur d'environ 4,27 mm. La grille de connexion est décrite de manière davantage détaillée ci-après par report aux figures 6, 7 et 8. Les éléments de grille de connexion représentés sur les figures 1 à 4 sont un plot de dissipateur thermique de grille de connexion 31, des bornes d'alimentation 32 et 33 au niveau des coins d'un bord du boîtier rectangulaire 30 et des bornes ou broches de commande 34, 35 et 36 le long du côté opposé du boîtier. Les bornes 32 à 36 s'étendent sur environ 1 mm au-delà des extrémités du boîtier. Les bornes 34 et 35 sont de préférence faiblement espacées, par exemple d'environ 2,5 mm centre à centre, tandis que les bornes 35 et 36 sont de préférence plus largement
espacées, par exemple d'environ 6,0 mm centre à centre.
Comme représenté sur la figure 3, les surfaces inférieures du plot 31 et des bornes 32 à 36 sont dans le même plan et permettent d'assurer une connexion sur la surface conformée d'un support de dissipateur thermique tel qu'une carte IMS. La figure 5 représente une section en coupe d'une carte IMS typique qui est constituée par un substrat thermiquement conducteur (alliage de cuivre ou d'aluminium) épais 40 qui est recouvert d'un polymère d'isolation très mince 41. Une couche mince soudable conductrice conformable 42 est disposée sur la surface supérieure de l'isolant 41. Un quelconque motif souhaité peut être formé dans la couche 42 mais sur la figure 5, la couche 42 est séparée selon une partie 42a et selon une pluralité de segments alignés avec les bornes 32 à 36. Seulement les segments 42b et 42c qui sont respectivement alignés par exemple avec les bornes 32 et 34 sont représentés sur la figure 5. Il devient alors commode d'appliquer et de souder la surface inférieure du module des figures 1 à 4 sur la carte IMS de la figure 5 en utilisant des techniques de
soudage standards.
Comme représenté sur les figures 1 et 20, le plot 31 s'étend au-
delà du boîtier 30 tel que vu depuis le dessus et depuis le côté. Plus spécifiquement, des parties de plot 3 la et 3 lb s'étendent latéralement au-delà des surfaces latérales du boîtier 30. Ces parties de plot s'étendant latéralement 31a, 3 lb constituent une zone de contact de dissipateur thermique agrandie et permettent le couplage du plot 31 à par exemple un dissipateur thermique en forme de U 31c pour une dissipation thermique supérieure du module pris dans sa globalité. De préférence, le dissipateur thermique en forme de U 3 lc est soudé sur
les parties de plot 31a, 31b.
Afin de contribuer à l'opération d'application et de soudage et afin de l'améliorer, des gorges d'évacuation de flux 50 et 51 (figures 2 et 3) sont formées sur toute la surface inférieure du boîtier en plastique 30 entre respectivement les bords opposés du plot 31 et les lignes de bornes 32-33 et 34-36 et parallèlement à ces bords et à ces lignes. Les gorges 50 et 51 présentent de préférence une section en coupe incurvée et un rayon d'environ 0,4 mm. Ces gorges sont très utiles pour contribuer à l'évacuation du flux de soudure après l'opération d'application et de soudage et en outre elles augmentent la distance de cheminement sur la surface en plastique entre le plot 31
et les bornes 32 à 36.
Afin d'améliorer la fonction d'évacuation du flux, il a été trouvé utile de prévoir des rainures courtes peu profondes représentées en tant que rainures 60 et 61 sur la figure 10. Les rainures 60 et 61 présentent une profondeur d'environ 0,1 mm et assurent que leurs
gorges d'évacuation respectives 50 et 51 sont espacées et ouvertes au-
dessus du substrat sur lequel le module est soudé.
La grille de connexion elle-même, avant de recevoir une puce ou un boîtier, est représentée sur les figures 6, 7 et 8. Le plot 31 et les bornes 32 à 36 sont des parties d'un seul tenant de la grille de connexion et ces parties sont jointes par des segments qui sont
découpés après le surmoulage pour isoler les contacts 34 à 36 vis-à-
vis des contacts 32, 33 et vis-à-vis du plot 31 ainsi que les uns vis-à-
vis des autres. La grille de connexion contient également une barre de liaison large 70 (figures 6 à 8 et 18) qui connecte les bornes d'alimentation 32 et 33 ensemble et qui joue en outre le rôle de blocage de plastique afin de contribuer à l'ancrage de la grille de connexion dans le boîtier en plastique 30. La barre de liaison 70 sert également de surface de liaison pour des liaisons par fil, comme il sera
décrit en connexion avec les figures 18 et 19.
La région de plot 31 comporte deux fentes minces parallèles 71 et 72 (figures 6 à 8, 14 et 15) qui se remplissent de plastique pendant l'opération de moulage, ce qui crée également un blocage de plastique, pour contribuer au blocage du plot 31 sur le boîtier 30. Des barbes courtes intentionnelles 73 et 74 s'étendent respectivement depuis les parois internes des fentes 71 et 72, ce qui crée encore un autre blocage de plastique, afin d'ancrer davantage le plot de grille de
connexion 31 sur le boîtier en plastique.
Afin d'encore contribuer davantage à la fonction de blocage de plastique, des gorges en queue d'aronde 80 à 83 (figures 6, 14 et 15) s'étendent depuis les extrémités des fentes 71 et 72 sur la surface supérieure du plot 31 en direction de ses extrémités. Ces gorges se remplissent de plastique pendant l'opération de moulage afin de
bloquer davantage le plot 31 sur le boîtier.
Il est à noter que la surface centrale supérieure du plot 31 comporte une surface "gaufrée" 85. La surface supérieure du plot 31 peut être plaquée au nickel et elle présente un motif constitué par des indentations espacées peu profondes (de préférence d'environ 0,05 mm), de préférence des indentations en forme de point d'un diamètre d'environ 0,25 mm espacées centre à centre d'environ 0,6 mm. Il est connu que ce motif de gaufrage améliore l'application et le soudage de la puce sur la surface gaufrée. Selon un autre aspect du mode de réalisation préféré de l'invention, le côté opposé du plot 31 est également muni d'un motif de gaufrage 86 (figure 8). Cette surface est ordinairement plane et lisse mais il a été trouvé que si la surface est légèrement concave, des vides de soudure non souhaitables peuvent être formés pendant le processus d'application et de soudage. Selon l'invention, un motif de gaufrage sur la partie inférieure de la surface de grille de connexion concave améliore sa capacité à être soudée sur une surface de dissipateur thermique plane en augmentant le
mouillage et l'écoulement de la soudure entre.
La figure 11 représente une coupe transversale d'une partie de la grille de connexion contenant le plot 31 et le contact 36. Cette grille est originellement une grille parfaitement plane munie de surfaces supérieure et inférieure planes. Il a été trouvé que, en déplaçant légèrement les sections de borne de la grille de connexion au moyen d'une opération de matriçage partiel comme représenté sur la figure 12, les bornes sont mieux bloquées dans le boîtier en plastique 30. Le déplacement habituel utilisé est d'environ 0,5 mm pour une grille de connexion d'une épaisseur de 1,27 mm. Il a été trouvé que pendant l'opération de moulage (après ce processus de décalage), le plastique tendait à s'écouler au-delà du bord légèrement arrondi à l'emplacement "C" sur la figure 12, sur la surface inférieure de la borne 36 et sur les autres bornes décalées 32 à 35. Il a été trouvé que le matriçage d'une encoche carrée 95 (figures 9 et 13) au niveau du coin "C" dans chaque borne empêchait cet écoulement non souhaité du plastique. L'encoche 95 est de préférence formée en cisaillant le matériau (par opposition à un cintrage) du fait qu'un tel procédé ne
nécessite pas d'espace latéral supplémentaire.
L'encoche 95 présente une profondeur d'environ 0,2 mm et une longueur d'environ 0,3 mm. L'encoche 95 est représentée sur les
figures 6 et 7 pour chacune des bornes décalées 32 à 36.
En tant qu'encore une autre caractéristique du nouveau module, chacune des broches ou bornes s'étendant au travers du boîtier en plastique 30 comporte une ou plusieurs petites perles s'étendant depuis l'épaisseur de la borne. L'épaisseur des perles (ou renflements) 100, 101 peut varier en fonction de l'épaisseur de la grille de connexion. En général, les perles 100, 101 sont d'une épaisseur comprise entre 0,05 mm et 0,5 mm. Par conséquent, comme représenté sur les figures 16 et 17, deux perles écrasables 100 et 101 présentant des rayons par exemple d'environ 0,2 mm (pour une grille de connexion de 1,2 mm) peuvent être écrasées ou partiellement aplanies par un outil de moulage afin d'empêcher l'écoulement de plastique au-delà de la frontière définie par les perles 100 et 101. Les perles écrasables sont représentées sur les figures 6 et 7 au niveau de
tous les emplacements nécessaires sur la grille de connexion.
La figure 18 représente le plot de grille de connexion 31 après que deux puces de dispositif à semiconducteur 110 et 111 ont été appliquées et soudées sur le plot 31, ce qui est appelé un encapsulage groupé. Les puces 110 et 111 de l'encapsulage groupé peuvent être de n'importe quel type mais elles sont représentées sur les figures 18 et 19 en tant respectivement que transistor à grille isolée (IGBT) de
puissance et que diode à temps de transition court (FRED).
Il est à noter que sur la figure 19, l'électrode de collecteur de 1'IGBT 110 est connectée à la cathode de la diode FRED 111 du fait que ces électrodes sont soudées sur le plot conducteur 31 et sont connectées par celui-ci. Par conséquent, le plot conducteur 31 constitue un moyen permettant d'interconnecter électriquement l'encapsulage groupé à un circuit externe. L'électrode d'émetteur supérieure de l'IGBT 110 est liée par fil tel qu'au moyen de fils 112 sur l'électrode d'anode de la diode FRED 111. Le montage est poursuivi par des liaisons par fil 113 qui sont connectées à la barre de liaison 70
ainsi qu'aux bornes 32, 33.
En outre, une liaison par fil 115 est réalisée depuis le plot de grille de l'IGBT 110 sur la borne de grille 35 et une connexion Kelvin d'émetteur 116 peut également être obtenue au niveau de la borne 34,
comme représenté sur la figure 18.
La description qui précède du mode de réalisation préféré de
l'invention a été présentée à des fins d'illustration et de description.
Elle n'est destinée ni à être exhaustive, ni à limiter l'invention à la forme précise décrite. De nombreuses modifications et variantes sont possibles à la lumière de l'enseignement présenté ci-avant. Il est bien entendu que le cadre de l'invention est limité non pas par cette
description détaillée mais par les revendications qui lui sont annexées.

Claims (10)

REVENDICATIONS
1. Module à semiconducteur à montage en surface caractérisé en ce qu'il comprend: un dispositif à semiconducteur; un plot métallique (31) sur lequel le dispositif à semiconducteur est monté; et un boîtier (30) formé en un matériau fluable qui est lié au plot métallique et qui encapsule le dispositif à semiconducteur lorsqu'il durcit, le boîtier incluant au moins une gorge d'évacuation (50, 51) formées au travers de la surface inférieure et s'étendant entre des côtés opposés du boîtier, la gorge d'évacuation comportant des parties de rainure (60, 61) disposées le long d'au moins un bord du boîtier, la partie de rainure présentant une profondeur moins importante que
celle de la gorge d'évacuation.
2. Module à semiconducteur à montage en surface selon la revendication 1, caractérisé en ce que le module comprend en outre une ou plusieurs bornes (32 à 36) dans le même plan que le plot métallique (31) et espacées de celui-ci, la gorge d'évacuation passant
entre le plot métallique et les bornes.
3. Module à semiconducteur à montage en surface caractérisé en ce qu'il comprend: un dispositif à semiconducteur; un plot métallique (31) sur lequel le dispositif à semiconducteur est monté; un boîtier (30) formé en un matériau fluable qui est lié au plot métallique et qui encapsule le dispositif à semiconducteur lorsqu'il durcit; une barre de liaison (70); et au moins des première et seconde bornes (32, 33), les première et seconde bornes étant dans le même plan que le plot métallique (31) et étant espacées de celui-ci, les première et seconde bornes étant espacées l'une de l'autre et étant couplées ensemble par la barre de liaison (70), la barre de liaison bloquant le plot métallique, les première et seconde bornes et le boîtier ensemble lorsque le matériau
fluable du boîtier durcit.
4. Module à semiconducteur à montage en surface selon la revendication 3, caractérisé en ce que le plot métallique inclut au moins une fente (71, 72) disposée le long d'un bord du plot, la fente acceptant le matériau fluable du boîtier et bloquant le plot métallique
sur le boîtier lorsque le boîtier durcit.
5. Module à semiconducteur à montage en surface selon la revendication 4, caractérisé en ce que la fente inclut une barbe (73, 74) s'étendant depuis une paroi interne de la fente, la barbe coopérant
avec le matériau de boîtier et bloquant le plot métallique sur le boîtier.
6. Module à semiconducteur à montage en surface selon la revendication 3, caractérisé en ce que le plot métallique inclut une gorge en queue d'aronde (80) disposée le long d'au moins une partie d'au moins un bord du plot métallique, la gorge acceptant le matériau fluable du boîtier et bloquant le plot métallique sur le boîtier lorsque le
boîtier durcit.
7. Module de dispositif à semiconducteur à montage en surface caractérisé en ce qu'il comprend un dispositif à semiconducteur; un plot métallique (31) sur lequel le dispositif à semiconducteur est monté; un boîtier (30) formé en un matériau fluable qui est lié au plot métallique et qui encapsule le dispositif à semiconducteur lorsqu'il durcit; et au moins une borne (32 à 36) qui est espacée du plot métallique et qui comporte une partie qui est dans le même plan que le plot métallique et une partie décalée, la borne incluant une encoche (95) disposée le long d'un bord inférieur de la partie dans le même plan pour empêcher que le matériau fluable du boîtier ne s'écoule sur une surface inférieure de la partie dans le même plan tandis que le boîtier durcit.
8. Module de dispositif à semiconducteur à montage en surface caractérisé en ce qu'il comprend: un dispositif à semiconducteur; un plot métallique (31) sur lequel le dispositif à semiconducteur est monté; un boîtier (30) qui est lié au plot métallique et qui encapsule le dispositif à semiconducteur, le plot métallique incluant des parties s'étendant latéralement qui s'étendent au-delà de bords latéraux du boîtier pour assurer une dissipation de chaleur augmentée du module et pour constituer une surface supérieure sur laquelle un dissipateur thermique (40) peut être monté sur le module, le plot métallique incluant en outre une surface inférieure adaptée pour être montée sur
un substrat.
9. Module de dispositif à semiconducteur à montage en surface selon la revendication 8, caractérisé en ce que le plot métallique inclut des première et seconde parties s'étendant
latéralement, la première partie s'étendant latéralement s'étendant au-
delà d'un bord latéral du boîtier (30), la seconde partie s'étendant latéralement s'étendant au-delà d'un bord latéral opposé du boîtier et le dissipateur thermique (40) étant couplé aux première et seconde
parties s'étendant latéralement.
10. Module de dispositif à semiconducteur à montage en surface selon la revendication 9, caractérisé en ce que le dissipateur thermique (40) est en forme de U.
FR9710887A 1996-09-05 1997-09-02 Module semiconducteur haute puissance a montage en surface ameliore et son procede de fabrication Pending FR2754389A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US2583296P 1996-09-05 1996-09-05

Publications (1)

Publication Number Publication Date
FR2754389A1 true FR2754389A1 (fr) 1998-04-10

Family

ID=21828295

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9710887A Pending FR2754389A1 (fr) 1996-09-05 1997-09-02 Module semiconducteur haute puissance a montage en surface ameliore et son procede de fabrication

Country Status (9)

Country Link
US (2) US5902959A (fr)
JP (1) JP2966379B2 (fr)
KR (1) KR19980024345A (fr)
DE (1) DE19736896A1 (fr)
FR (1) FR2754389A1 (fr)
GB (1) GB2318683B (fr)
IT (1) IT1294758B1 (fr)
SG (1) SG63744A1 (fr)
TW (1) TW396468B (fr)

Families Citing this family (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307713A (ja) * 1998-04-24 1999-11-05 Sony Corp 半導体装置用リードフレーム
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
JP3169919B2 (ja) * 1998-12-21 2001-05-28 九州日本電気株式会社 ボールグリッドアレイ型半導体装置及びその製造方法
US6137165A (en) * 1999-06-25 2000-10-24 International Rectifier Corp. Hybrid package including a power MOSFET die and a control and protection circuit die with a smaller sense MOSFET
JP3062192B1 (ja) * 1999-09-01 2000-07-10 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
KR100403142B1 (ko) * 1999-10-15 2003-10-30 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR20010037247A (ko) * 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
KR100421774B1 (ko) * 1999-12-16 2004-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
JP2002118222A (ja) * 2000-10-10 2002-04-19 Rohm Co Ltd 半導体装置
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
KR100393448B1 (ko) * 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR100369393B1 (ko) * 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US6597059B1 (en) 2001-04-04 2003-07-22 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package
US6437429B1 (en) * 2001-05-11 2002-08-20 Walsin Advanced Electronics Ltd Semiconductor package with metal pads
JP3470111B2 (ja) * 2001-06-28 2003-11-25 松下電器産業株式会社 樹脂封止型半導体装置の製造方法
US6534857B1 (en) * 2001-11-02 2003-03-18 Northrop Grumman Corporation Thermally balanced power transistor
JP3627738B2 (ja) * 2001-12-27 2005-03-09 株式会社デンソー 半導体装置
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
US6784102B2 (en) 2002-10-09 2004-08-31 Lsi Logic Corporation Laterally interconnecting structures
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US7224047B2 (en) * 2004-12-18 2007-05-29 Lsi Corporation Semiconductor device package with reduced leakage
US7557432B2 (en) * 2005-03-30 2009-07-07 Stats Chippac Ltd. Thermally enhanced power semiconductor package system
US7598600B2 (en) * 2005-03-30 2009-10-06 Stats Chippac Ltd. Stackable power semiconductor package system
US7446411B2 (en) * 2005-10-24 2008-11-04 Freescale Semiconductor, Inc. Semiconductor structure and method of assembly
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US20080237814A1 (en) * 2007-03-26 2008-10-02 National Semiconductor Corporation Isolated solder pads
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
JP4827808B2 (ja) * 2007-08-15 2011-11-30 パナソニック株式会社 半導体デバイス
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7705476B2 (en) * 2007-11-06 2010-04-27 National Semiconductor Corporation Integrated circuit package
US20090160039A1 (en) * 2007-12-20 2009-06-25 National Semiconductor Corporation Method and leadframe for packaging integrated circuits
US7619303B2 (en) * 2007-12-20 2009-11-17 National Semiconductor Corporation Integrated circuit package
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR102089922B1 (ko) * 2013-08-16 2020-03-17 현대모비스 주식회사 Led 모듈
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
DE102015101674B4 (de) * 2015-02-05 2021-04-29 Infineon Technologies Austria Ag Halbleiterchipgehäuse mit Kontaktstiften an kurzen Seitenrändern
US11222790B2 (en) 2019-12-26 2022-01-11 Nxp Usa, Inc. Tie bar removal for semiconductor device packaging
JP7337733B2 (ja) * 2020-03-05 2023-09-04 株式会社東芝 半導体パッケージ
JP7484770B2 (ja) * 2021-02-26 2024-05-16 三菱電機株式会社 半導体パッケージ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5075759A (en) * 1989-07-21 1991-12-24 Motorola, Inc. Surface mounting semiconductor device and method
EP0472766A1 (fr) * 1990-08-30 1992-03-04 Siemens Aktiengesellschaft Procédé d'encapsulation d'une puce semi-conductrice contactée
US5336931A (en) * 1993-09-03 1994-08-09 Motorola, Inc. Anchoring method for flow formed integrated circuit covers
US5430331A (en) * 1993-06-23 1995-07-04 Vlsi Technology, Inc. Plastic encapsulated integrated circuit package having an embedded thermal dissipator

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3786317A (en) * 1972-11-09 1974-01-15 Bell Telephone Labor Inc Microelectronic circuit package
JPS5571558U (fr) * 1978-11-08 1980-05-16
JPS59130449A (ja) * 1983-01-17 1984-07-27 Nec Corp 絶縁型半導体素子用リードフレーム
US4585291A (en) * 1983-09-14 1986-04-29 Burndy Corporation Dual-in-line connector assembly
US5637925A (en) * 1988-02-05 1997-06-10 Raychem Ltd Uses of uniaxially electrically conductive articles
JPH0691174B2 (ja) * 1988-08-15 1994-11-14 株式会社日立製作所 半導体装置
US5317194A (en) * 1989-10-17 1994-05-31 Kabushiki Kaisha Toshiba Resin-sealed semiconductor device having intermediate silicon thermal dissipation means and embedded heat sink
JPH04249348A (ja) * 1991-02-05 1992-09-04 Toshiba Corp 樹脂封止型半導体装置およびその製造方法
EP0503769B1 (fr) * 1991-02-12 1998-12-23 Matsushita Electronics Corporation Cadre conducteur et dispositif semi-conducteur scellé par une résine utilisant celui-ci
US5214307A (en) * 1991-07-08 1993-05-25 Micron Technology, Inc. Lead frame for semiconductor devices having improved adhesive bond line control
KR930006868A (ko) * 1991-09-11 1993-04-22 문정환 반도체 패키지
JP2917607B2 (ja) * 1991-10-02 1999-07-12 セイコーエプソン株式会社 半導体装置用リードフレーム
US5255157A (en) * 1992-01-24 1993-10-19 National Semiconductor Corporation Plastic pin grid array package with locking pillars
US5434750A (en) * 1992-02-07 1995-07-18 Lsi Logic Corporation Partially-molded, PCB chip carrier package for certain non-square die shapes
US5557150A (en) * 1992-02-07 1996-09-17 Lsi Logic Corporation Overmolded semiconductor package
WO1993019488A1 (fr) * 1992-03-23 1993-09-30 National Semiconductor Corporation Boitier de circuit integre pouvant etre monte en surface
EP0566872A3 (en) * 1992-04-21 1994-05-11 Motorola Inc A thermally enhanced semiconductor device and method for making the same
US5278446A (en) * 1992-07-06 1994-01-11 Motorola, Inc. Reduced stress plastic package
US5408128A (en) * 1993-09-15 1995-04-18 International Rectifier Corporation High power semiconductor device module with low thermal resistance and simplified manufacturing
US5521429A (en) * 1993-11-25 1996-05-28 Sanyo Electric Co., Ltd. Surface-mount flat package semiconductor device
US5625226A (en) * 1994-09-19 1997-04-29 International Rectifier Corporation Surface mount package with improved heat transfer
US5594234A (en) * 1994-11-14 1997-01-14 Texas Instruments Incorporated Downset exposed die mount pad leadframe and package
JPH09129811A (ja) * 1995-10-30 1997-05-16 Mitsubishi Electric Corp 樹脂封止型半導体装置
US5977630A (en) * 1997-08-15 1999-11-02 International Rectifier Corp. Plural semiconductor die housed in common package with split heat sink

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5075759A (en) * 1989-07-21 1991-12-24 Motorola, Inc. Surface mounting semiconductor device and method
EP0472766A1 (fr) * 1990-08-30 1992-03-04 Siemens Aktiengesellschaft Procédé d'encapsulation d'une puce semi-conductrice contactée
US5430331A (en) * 1993-06-23 1995-07-04 Vlsi Technology, Inc. Plastic encapsulated integrated circuit package having an embedded thermal dissipator
US5336931A (en) * 1993-09-03 1994-08-09 Motorola, Inc. Anchoring method for flow formed integrated circuit covers

Also Published As

Publication number Publication date
TW396468B (en) 2000-07-01
US5902959A (en) 1999-05-11
JPH10116938A (ja) 1998-05-06
GB9718853D0 (en) 1997-11-12
GB2318683B (en) 2001-08-22
ITMI972001A1 (it) 1999-03-03
US6204554B1 (en) 2001-03-20
JP2966379B2 (ja) 1999-10-25
SG63744A1 (en) 1999-03-30
DE19736896A1 (de) 1998-03-12
KR19980024345A (ko) 1998-07-06
GB2318683A (en) 1998-04-29
IT1294758B1 (it) 1999-04-12

Similar Documents

Publication Publication Date Title
FR2754389A1 (fr) Module semiconducteur haute puissance a montage en surface ameliore et son procede de fabrication
US5886397A (en) Crushable bead on lead finger side surface to improve moldability
FR2842352A1 (fr) Dispositif a semiconducteur de puissance
CN100481425C (zh) 带有铝电极和金属化电极的半导体器件
FR2535898A3 (fr) Module de transistor de puissance
EP0221616A1 (fr) Composant opto-électronique pour montage en surface et son procédé de fabrication
EP1005083B1 (fr) Composant électronique de puissance comportant des moyens de refroidissement
FR2879021A1 (fr) Dispositif a semiconducteur de puissance
EP0593330A1 (fr) Procédé d'interconnexion 3D de boîtiers de composants électroniques, et composant 3D en résultant
FR2883416A1 (fr) Dispositif a semiconducteur.
FR2754388A1 (fr) Module de dispositif a semiconducteur muni de perles ecrasables sur des connexions afin de faciliter le moulage
FR2537342A1 (fr) Boitier en metal et resine de fiabilite elevee pour dispositif a semi-conducteur
EP0079265B1 (fr) Procédé de réalisation d'un socle pour le montage d'une pastille semiconductrice sur l'embase d'un boîtier d'encapsulation
US6958536B2 (en) Microelectronic packages having rail along portion of lid periphery
EP0166633A1 (fr) Structure de métallisation de reprise de contacts d'un dispositif semiconducteur, et dispositif doté d'une telle structure
FR2790905A1 (fr) Composant electrique de puissance a montage par brasage sur un support et procede de montage correspondant
FR2659494A1 (fr) Composant semiconducteur de puissance, dont la puce est montee a l'envers.
FR2500215A1 (fr) Dispositif de refroidissement d'un composant electronique de puissance, et composant encapsule dans un boitier muni d'un tel dispositif
FR2920263B1 (fr) Ensemble de commutation pour un systeme d'allumage d'avion
FR2980952A1 (fr) Procede d'assemblage de deux dispositifs electroniques et structure comprenant ces dispositifs
EP0734066A1 (fr) Module électronique de puissance
FR2495376A1 (fr) Boitiers pour composants semiconducteurs de puissance a cosses de type faston
FR2793924A1 (fr) Module support de puce
FR3145834A1 (fr) Composant de liaison de signaux de boîtier de semi-conducteur de puissance et module à semi-conducteur
EP4114158A1 (fr) Module electronique avec surmoulage, dispositifs comportant un tel module electronique et procede de fabrication d'un tel module electronique