JPH10116938A - 表面実装半導体パッケージ - Google Patents
表面実装半導体パッケージInfo
- Publication number
- JPH10116938A JPH10116938A JP23918597A JP23918597A JPH10116938A JP H10116938 A JPH10116938 A JP H10116938A JP 23918597 A JP23918597 A JP 23918597A JP 23918597 A JP23918597 A JP 23918597A JP H10116938 A JPH10116938 A JP H10116938A
- Authority
- JP
- Japan
- Prior art keywords
- housing
- metal pad
- semiconductor device
- semiconductor package
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 38
- 229910052751 metal Inorganic materials 0.000 claims abstract description 26
- 239000002184 metal Substances 0.000 claims abstract description 26
- 239000000463 material Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 5
- 238000005406 washing Methods 0.000 claims description 3
- 230000017525 heat dissipation Effects 0.000 claims description 2
- 230000009969 flowable effect Effects 0.000 claims 8
- 238000005476 soldering Methods 0.000 abstract description 14
- 230000004907 flux Effects 0.000 abstract description 8
- 229910000679 solder Inorganic materials 0.000 abstract description 5
- 239000011505 plaster Substances 0.000 abstract 1
- 239000004033 plastic Substances 0.000 description 29
- 239000011324 bead Substances 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 238000000465 moulding Methods 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 235000012773 waffles Nutrition 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004873 anchoring Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002991 molded plastic Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01032—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01043—Technetium [Tc]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09036—Recesses or grooves in insulating substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/26—Cleaning or polishing of the conductive pattern
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 一層効率よく容易に製造できる半導体パッケ
ージを提供する。 【解決手段】 表面実装半導体パッケージはプラスチッ
クハウジング(30)の底部表面に形成した洗い出し溝
(50,51)を含む。このパッケージは、半導体デバ
イスが装着される金属パッドにプラスチックハウジング
をロックするロッキング素子を用い、この位置において
ロッキング素子は端子間にクロスバー(70)を含み、
金属パッド(31)に形成した段差部およびZ形溝を含
むスロットを金属パッドに形成する。この金属パッドは
基板への結合を改良するためのワッフル状の表面を含
む。パッケージは、オフセットした部分を有する端子を
含み、プラスチックのハウジング材料を充填して端子の
封止を改善するための空間を形成する。金属パッドはプ
ラスチックハウジングの横方向縁部を越えて延在し、放
熱を改善すると共にヒートシンクへ結合するための表面
を形成する。
ージを提供する。 【解決手段】 表面実装半導体パッケージはプラスチッ
クハウジング(30)の底部表面に形成した洗い出し溝
(50,51)を含む。このパッケージは、半導体デバ
イスが装着される金属パッドにプラスチックハウジング
をロックするロッキング素子を用い、この位置において
ロッキング素子は端子間にクロスバー(70)を含み、
金属パッド(31)に形成した段差部およびZ形溝を含
むスロットを金属パッドに形成する。この金属パッドは
基板への結合を改良するためのワッフル状の表面を含
む。パッケージは、オフセットした部分を有する端子を
含み、プラスチックのハウジング材料を充填して端子の
封止を改善するための空間を形成する。金属パッドはプ
ラスチックハウジングの横方向縁部を越えて延在し、放
熱を改善すると共にヒートシンクへ結合するための表面
を形成する。
Description
【0001】
【発明の属する技術分野】本発明は、半導体デバイスパ
ッケージおよびそのリードフレームに関するものであ
り、特に表面実装に適した高電力半導体デバイスに関す
るものである。
ッケージおよびそのリードフレームに関するものであ
り、特に表面実装に適した高電力半導体デバイスに関す
るものである。
【0002】
【従来の技術】絶縁された金属基板(IMS)または平
坦な支持ボード上に表面実装できる高電力半導体デバイ
ス用のパッケージは周知である。このようなパッケージ
は1996年1月5日に出願された特願平8−0003
08号、名称「表面実装半導体パッケージ」に記載され
ており、これを参照することにより本明細書の一部分と
する。これらのデバイスは、IMS構造体(薄いパター
ン化可能な銅または他の導電性のハンダ付け可能な上側
表面を有する絶縁性薄膜により被覆されている厚い銅ま
たはアルミニウム基板)のような平坦な支持ボードの導
電性パターンに表面実装するのに極めて好適である。
坦な支持ボード上に表面実装できる高電力半導体デバイ
ス用のパッケージは周知である。このようなパッケージ
は1996年1月5日に出願された特願平8−0003
08号、名称「表面実装半導体パッケージ」に記載され
ており、これを参照することにより本明細書の一部分と
する。これらのデバイスは、IMS構造体(薄いパター
ン化可能な銅または他の導電性のハンダ付け可能な上側
表面を有する絶縁性薄膜により被覆されている厚い銅ま
たはアルミニウム基板)のような平坦な支持ボードの導
電性パターンに表面実装するのに極めて好適である。
【0003】
【発明が解決しようとする課題】本発明は、上記特願平
8−000308号のデバイスを改良し、上記デバイス
を効率良くかつ一層容易に製造できるようにすることで
ある。
8−000308号のデバイスを改良し、上記デバイス
を効率良くかつ一層容易に製造できるようにすることで
ある。
【0004】
【課題を解決するための手段】本発明によれば、電力I
GBTダイ、IGBTダイ、ショットキーダイオードダ
イ、およびこれらの混合体のような1個またはそれ以上
の半導体ダイを中央の平坦なパッド部分に収納できる新
規リードフレームを提供する。これらのダイはその底部
表面においてパッドにより相互接続され、その上部にお
いて適当なワイヤボンドィングにより相互接続される。
リードフレームは2個の電力端子を有し、これらの端子
は矩形パッケージの2個の隣接するコーナにおいて相互
接続することができる。これらの電力端子は、中央リー
ドフレームパッドの上部および側部を包囲する平坦なプ
ラスチック成形されたハウジンクの外部接続部に接続す
ることができる。複数のピンまたは端子は最初リードフ
レームの一部であるが、ハウジングの成形後はヒートシ
ンクから分離され、ハウジングの電力端子を含む側部と
対抗する側部から延在する。
GBTダイ、IGBTダイ、ショットキーダイオードダ
イ、およびこれらの混合体のような1個またはそれ以上
の半導体ダイを中央の平坦なパッド部分に収納できる新
規リードフレームを提供する。これらのダイはその底部
表面においてパッドにより相互接続され、その上部にお
いて適当なワイヤボンドィングにより相互接続される。
リードフレームは2個の電力端子を有し、これらの端子
は矩形パッケージの2個の隣接するコーナにおいて相互
接続することができる。これらの電力端子は、中央リー
ドフレームパッドの上部および側部を包囲する平坦なプ
ラスチック成形されたハウジンクの外部接続部に接続す
ることができる。複数のピンまたは端子は最初リードフ
レームの一部であるが、ハウジングの成形後はヒートシ
ンクから分離され、ハウジングの電力端子を含む側部と
対抗する側部から延在する。
【0005】少なくとも2個の接近配置した制御端子ま
たはピンが存在し、これらのピンはハウジング内のダイ
のゲートおよびカソードまたは電流センスにワイヤボン
ドすることができる。例えばサイリスタのダイがハウジ
ング内に含まれている場合、離れた(接近配置した第1
および第2の制御端子から)第3の端子を利用してサイ
リスタのダイのゲート端子のような別の端子に接続する
こともできる。
たはピンが存在し、これらのピンはハウジング内のダイ
のゲートおよびカソードまたは電流センスにワイヤボン
ドすることができる。例えばサイリスタのダイがハウジ
ング内に含まれている場合、離れた(接近配置した第1
および第2の制御端子から)第3の端子を利用してサイ
リスタのダイのゲート端子のような別の端子に接続する
こともできる。
【0006】リードフレームは、好ましくは単一の標準
の導電性シートとする。成形されたハウジングの縁部を
経て延在する端子は、垂直方向に部分的にオフセットし
てリードフレームに対する改良したプラスチックのロッ
クを形成することができる。端子の底部表面およびリー
ドフレームのパッドは共通の面内にある。主要なヒート
シンクパッドは、パッド上のダイの反対側まで延在する
平行なスロットを有して成形されたハウジングに対して
別のプラスチックロックを形成することができる。これ
らスロットの内側端部から浅いZ形溝を延在させて改良
されたプラスチックロックを形成することもできる。
の導電性シートとする。成形されたハウジングの縁部を
経て延在する端子は、垂直方向に部分的にオフセットし
てリードフレームに対する改良したプラスチックのロッ
クを形成することができる。端子の底部表面およびリー
ドフレームのパッドは共通の面内にある。主要なヒート
シンクパッドは、パッド上のダイの反対側まで延在する
平行なスロットを有して成形されたハウジングに対して
別のプラスチックロックを形成することができる。これ
らスロットの内側端部から浅いZ形溝を延在させて改良
されたプラスチックロックを形成することもできる。
【0007】パッドの表面は、ダイの底部表面電極のパ
ッドに対する半田付けを改良するためワッフル状のまた
は凹凸状の面を有することができる。本発明の構成によ
れば、ヒートシンクまたはIMSボードの導電性パター
ンに表面実装されるパッドの底部表面もワッフル状にし
てパッドのヒートシンクへの半田付け性能を改良し半田
付け欠陥の発生を防止することができる。
ッドに対する半田付けを改良するためワッフル状のまた
は凹凸状の面を有することができる。本発明の構成によ
れば、ヒートシンクまたはIMSボードの導電性パター
ンに表面実装されるパッドの底部表面もワッフル状にし
てパッドのヒートシンクへの半田付け性能を改良し半田
付け欠陥の発生を防止することができる。
【0008】絶縁性ハウジングの底部にも、端子とパッ
ドとの間に位置し入力側および出力側の端子を含む側部
に平行にパッケージの全幅にわたって延在する洗い出し
溝を設ける。これらの溝は端子とパッドとの間の表面ト
ラッキング距離が増大し、半田付け中に半田のフラック
スを洗い出すことができる。
ドとの間に位置し入力側および出力側の端子を含む側部
に平行にパッケージの全幅にわたって延在する洗い出し
溝を設ける。これらの溝は端子とパッドとの間の表面ト
ラッキング距離が増大し、半田付け中に半田のフラック
スを洗い出すことができる。
【0009】本発明の別の構成によれば、短く浅い複数
の段差部ないし棚部(シェルフ)が溝の底部端からハウ
ジングの底部の幅にわたって延在してフラックスの洗い
出し機能を改善する。
の段差部ないし棚部(シェルフ)が溝の底部端からハウ
ジングの底部の幅にわたって延在してフラックスの洗い
出し機能を改善する。
【0010】前述したように、種々の端子ピンは垂直方
向に部分的に切り欠きまたはオフセットさせてプラスチ
ックロックを改良する。本発明の別の構成では、オフセ
ットした区域の部分的に丸みをつけた端部に小さな四角
形のノッチまたは階段状のコーナを設け、成形中に端子
の下側表面からプラスチックが流出するのを防止する。
向に部分的に切り欠きまたはオフセットさせてプラスチ
ックロックを改良する。本発明の別の構成では、オフセ
ットした区域の部分的に丸みをつけた端部に小さな四角
形のノッチまたは階段状のコーナを設け、成形中に端子
の下側表面からプラスチックが流出するのを防止する。
【0011】本発明の別の構成として、端子に、端子の
プラスチックハウジングの丁度外側の部分と隣接する側
部の表面に細長い押しつぶし可能なビード部を形成す
る。このビード部は、成形用具(molding tool)と接近し
た際に成形用具により内向きに押しつぶされ、成形プラ
スチックが端子の側部上に流出しハウジングを越えて延
在して端子の半田付け接続の妨げとなるのを防止するシ
ールを形成する。
プラスチックハウジングの丁度外側の部分と隣接する側
部の表面に細長い押しつぶし可能なビード部を形成す
る。このビード部は、成形用具(molding tool)と接近し
た際に成形用具により内向きに押しつぶされ、成形プラ
スチックが端子の側部上に流出しハウジングを越えて延
在して端子の半田付け接続の妨げとなるのを防止するシ
ールを形成する。
【0012】本発明のさらに別の構成として、一体的に
形成したリードフレームのバーが、ハウジングの2個の
コーナにハウジングと一体化した電力入力端子を接続す
る。このハウジング内に含まれる単一のバーにハウジン
グ内のダイからワイヤボンドする。このバーはワイヤボ
ンド接続を改良すると共にハウジングに対するプラスチ
ックロックとしても作用する。
形成したリードフレームのバーが、ハウジングの2個の
コーナにハウジングと一体化した電力入力端子を接続す
る。このハウジング内に含まれる単一のバーにハウジン
グ内のダイからワイヤボンドする。このバーはワイヤボ
ンド接続を改良すると共にハウジングに対するプラスチ
ックロックとしても作用する。
【0013】以下、図面に基づいて本発明を詳細に説明
する。
する。
【0014】
【発明の実施の形態】まず、図1〜図4を参照するに、
本発明の好適実施例の表面実装パッケージの外形を図示
し、この表面実装パッケージの外形は成形された絶縁性
プラスチックのハウジング30で構成され、このハウジ
ングは細長い矩形をなすと共に上側表面および平坦な単
一の標準リードフレームの端部部分を含み、このリード
フレームは厚さが約1.27mmの通常の銅合金とする
ことができる。好適実施例として、ハウジング30は長
さ約29mm、幅14.2mm、および高さ4.27m
mとする。リードフレームは図6、図7および図8に基
づき以下において詳細に説明する。図1〜図4に示すリ
ードフレームの素子は、リードフレームヒートシンクパ
ッド31、矩形ハウジング30の端部のコーナに位置す
る電力端子32および33、およびハウジングの反対側
に沿って配置した制御端子すなわちピン34、35およ
び36とする。端子32〜36はハウジングの縁部から
約1mm越えて延在する。端子34および35は好まし
くは例えば中心から中心までが約2.5mmのように接
近配置し、端子35および36は好ましくは例えば中心
間距離が6.0mmのようにより広く離間させる図3に
示すように、パッド31および端子32〜36の底部表
面は共通の面とし、IMSボードのようなヒートシンク
支持部材のパターン化された表面に接続することができ
る。図5は、極めて薄い絶縁性ポリマ41で覆われてい
る厚い熱伝導性(銅またはアルミニウム合金)の基板4
1で構成される典型的なIMSボードの断面を示す。パ
ターン化可能な薄い導電性の半田付け可能な層42を絶
縁体41上に形成する。いかなる所望のパターンを層4
2に形成できるが、図5において層42は部分42aと
端子32〜36に対して整列した複数のセグメントとに
分離する。図5においては、例えば端子32および34
とそれぞれ整列したセグメント42bおよび42cだけ
を示す。この場合、標準の半田付け技術を利用して図1
〜図4のパッケージの底部を図5のIMSボードにハン
ダ付けするのが便利である。
本発明の好適実施例の表面実装パッケージの外形を図示
し、この表面実装パッケージの外形は成形された絶縁性
プラスチックのハウジング30で構成され、このハウジ
ングは細長い矩形をなすと共に上側表面および平坦な単
一の標準リードフレームの端部部分を含み、このリード
フレームは厚さが約1.27mmの通常の銅合金とする
ことができる。好適実施例として、ハウジング30は長
さ約29mm、幅14.2mm、および高さ4.27m
mとする。リードフレームは図6、図7および図8に基
づき以下において詳細に説明する。図1〜図4に示すリ
ードフレームの素子は、リードフレームヒートシンクパ
ッド31、矩形ハウジング30の端部のコーナに位置す
る電力端子32および33、およびハウジングの反対側
に沿って配置した制御端子すなわちピン34、35およ
び36とする。端子32〜36はハウジングの縁部から
約1mm越えて延在する。端子34および35は好まし
くは例えば中心から中心までが約2.5mmのように接
近配置し、端子35および36は好ましくは例えば中心
間距離が6.0mmのようにより広く離間させる図3に
示すように、パッド31および端子32〜36の底部表
面は共通の面とし、IMSボードのようなヒートシンク
支持部材のパターン化された表面に接続することができ
る。図5は、極めて薄い絶縁性ポリマ41で覆われてい
る厚い熱伝導性(銅またはアルミニウム合金)の基板4
1で構成される典型的なIMSボードの断面を示す。パ
ターン化可能な薄い導電性の半田付け可能な層42を絶
縁体41上に形成する。いかなる所望のパターンを層4
2に形成できるが、図5において層42は部分42aと
端子32〜36に対して整列した複数のセグメントとに
分離する。図5においては、例えば端子32および34
とそれぞれ整列したセグメント42bおよび42cだけ
を示す。この場合、標準の半田付け技術を利用して図1
〜図4のパッケージの底部を図5のIMSボードにハン
ダ付けするのが便利である。
【0015】図1および図20に示すように、上方から
見た場合および側方から見た場合、パッド31はハウジ
ング30を越えて延在する。特に、パッド部分31aお
よび31bはハウジング30の側面を越えて横方向に延
在する。これらの横方向に延在するパッド部分31a,
31bは拡大されたヒートシンク接点区域を構成し、パ
ッド31を例えばU字形状のヒートシンク31cに結合
してパッケージ全体の優れた放熱を行うことができる。
好ましくは、U字形状のヒートシンク31cはパッド部
分31a,31bにハンダ付けする。
見た場合および側方から見た場合、パッド31はハウジ
ング30を越えて延在する。特に、パッド部分31aお
よび31bはハウジング30の側面を越えて横方向に延
在する。これらの横方向に延在するパッド部分31a,
31bは拡大されたヒートシンク接点区域を構成し、パ
ッド31を例えばU字形状のヒートシンク31cに結合
してパッケージ全体の優れた放熱を行うことができる。
好ましくは、U字形状のヒートシンク31cはパッド部
分31a,31bにハンダ付けする。
【0016】半田付け処理を支援し改良するため、フラ
ックス洗い出し溝50および51(図2および図3)を
パッド31の対向する縁部に平行に並びにこれら縁部と
端子32〜33のラインとの間および34〜36のライ
ンとの間にそれぞれプラスチックハウジング30の底部
を横切るように形成する。溝50および51は、好まし
くは半径が約0.4mmの湾曲した断面を有する。これ
らの溝は、半田付け処理の後に半田フラックスの洗い出
しを支援するのに有用であり、さらにパッド31と端子
32〜36との間のプラスチック表面のトラッキング距
離を増大する。
ックス洗い出し溝50および51(図2および図3)を
パッド31の対向する縁部に平行に並びにこれら縁部と
端子32〜33のラインとの間および34〜36のライ
ンとの間にそれぞれプラスチックハウジング30の底部
を横切るように形成する。溝50および51は、好まし
くは半径が約0.4mmの湾曲した断面を有する。これ
らの溝は、半田付け処理の後に半田フラックスの洗い出
しを支援するのに有用であり、さらにパッド31と端子
32〜36との間のプラスチック表面のトラッキング距
離を増大する。
【0017】フラックス洗い出し機能を改良するため、
図10の段差部60および61として示す浅く短い段差
部を形成することが有用であることが判明した。段差部
60および61は約0.1mmの深さを有し、各洗い出
し溝50および51に幅を持たせると共にパッケージが
半田付けされる基板の上方に開放させる。
図10の段差部60および61として示す浅く短い段差
部を形成することが有用であることが判明した。段差部
60および61は約0.1mmの深さを有し、各洗い出
し溝50および51に幅を持たせると共にパッケージが
半田付けされる基板の上方に開放させる。
【0018】ダイまたはハウジングを受容する前のリー
ドフレーム自身を図6、図7および図8に示す。パッド
31および端子32〜36はリードフレームの一体化さ
れた部品であり複数のセグメントにより結合され、これ
らセグメントはコンタクト34〜36をコンタクト3
2,33およびパッド31から並びに互いに分離するた
め成形の終了後に切断される。リードフレームは重いク
ロスバー70も含み、このクロスバーは電力端子32お
よび33を接続し、さらにプラスチックロックとして作
用してリードフレームをプラスチックのハウジング30
にアンカ結合する補助を行う。バー70は、図18およ
び図19と関連して説明するように、ワイヤボンドのた
めのボンディング表面としても作用する。
ドフレーム自身を図6、図7および図8に示す。パッド
31および端子32〜36はリードフレームの一体化さ
れた部品であり複数のセグメントにより結合され、これ
らセグメントはコンタクト34〜36をコンタクト3
2,33およびパッド31から並びに互いに分離するた
め成形の終了後に切断される。リードフレームは重いク
ロスバー70も含み、このクロスバーは電力端子32お
よび33を接続し、さらにプラスチックロックとして作
用してリードフレームをプラスチックのハウジング30
にアンカ結合する補助を行う。バー70は、図18およ
び図19と関連して説明するように、ワイヤボンドのた
めのボンディング表面としても作用する。
【0019】パッド領域31は2本の平行な細いスロッ
ト71および72を有し(図6〜図8、図14および図
15)、これらのスロットは成形処理中にプラスチック
が充填されてパッド31をハウジング30にロックする
ための補助となるプラスチックロックを構成する。意図
的に短い係止部ないしあご部(barb)73および74がス
ロット71および72の内壁からそれぞれ延在し、別の
プラスチックロックを構成してリードフレームパッド3
1をプラスチックハウジング30にさらにアンカ結合す
る。
ト71および72を有し(図6〜図8、図14および図
15)、これらのスロットは成形処理中にプラスチック
が充填されてパッド31をハウジング30にロックする
ための補助となるプラスチックロックを構成する。意図
的に短い係止部ないしあご部(barb)73および74がス
ロット71および72の内壁からそれぞれ延在し、別の
プラスチックロックを構成してリードフレームパッド3
1をプラスチックハウジング30にさらにアンカ結合す
る。
【0020】プラスチックロックをさらに補強するた
め、Z形溝ないしばち形溝(dovetailgroove) 80〜8
3(図6、図14および図15)がパッド31の上側表
面上のスロット上71および72の端部からその端部に
向けて延在する。これらの溝は成形処理中にプラスチッ
クが充填されてパッド31をハウジングにさらにロック
する。
め、Z形溝ないしばち形溝(dovetailgroove) 80〜8
3(図6、図14および図15)がパッド31の上側表
面上のスロット上71および72の端部からその端部に
向けて延在する。これらの溝は成形処理中にプラスチッ
クが充填されてパッド31をハウジングにさらにロック
する。
【0021】ここで、パッド31の上側の中央の表面は
ワッフル状の表面85を有する。このパッド31の上側
表面はニッケルメッキされ、浅い(好ましくは約0.0
5mm)離間した凹凸のパターン、好ましくは直径が約
0.25mmで中心間距離が約0.6mmのドット状の
凹凸を有する。このワッフルパターンがダイをワッフル
状の表面に半田付けするのを改善することは既知であ
る。本発明の好適実施例の別の概念によれば、パッド3
1の反対側にもワッフル状パターン86を形成する(図
8)。この表面は平坦で且つ平滑であるが、この表面が
僅かに凹状になっている場合、半田付け処理中に不所望
な半田付け欠陥が形成されるおそれがあることが判明し
ている。本発明では、凹状のリードフレーム表面の底部
のワッフルパターンにより、この底部表面と平坦なヒー
トシンク表面との間における半田のぬれ性および流れを
増大させることにより平坦なヒートシンク表面への半田
付けの性能を改善する。
ワッフル状の表面85を有する。このパッド31の上側
表面はニッケルメッキされ、浅い(好ましくは約0.0
5mm)離間した凹凸のパターン、好ましくは直径が約
0.25mmで中心間距離が約0.6mmのドット状の
凹凸を有する。このワッフルパターンがダイをワッフル
状の表面に半田付けするのを改善することは既知であ
る。本発明の好適実施例の別の概念によれば、パッド3
1の反対側にもワッフル状パターン86を形成する(図
8)。この表面は平坦で且つ平滑であるが、この表面が
僅かに凹状になっている場合、半田付け処理中に不所望
な半田付け欠陥が形成されるおそれがあることが判明し
ている。本発明では、凹状のリードフレーム表面の底部
のワッフルパターンにより、この底部表面と平坦なヒー
トシンク表面との間における半田のぬれ性および流れを
増大させることにより平坦なヒートシンク表面への半田
付けの性能を改善する。
【0022】図11はパッド31およびコンタクト36
を含むリードフレームの一部の断面を示す。このフレー
ムは、最初平坦な平面状の底部および上側表面を有する
完全に平坦なフレームとする。図12に示す部分的なス
タンピング処理によりリードフレームの端子部分を僅か
に変位させることにより、端子がプラスチックハウジン
グ30に良好にロックされることが判明した。用いる実
際の変位量は、1.27mmの厚さのリードフレームに
対して約0.5mmとする。成形処理中(このオフセッ
トの後)、プラスチックは、図12の位置Cの僅かに丸
みをつけた縁部から端子36の底部表面上および他のオ
フセットした端子32〜35上に流出するおそれがある
ことが判明した。各端子のコーナCに四角形のノッチ9
5(図9および図13)をスタンピング形成することに
より、この不所望なプラスチックの流出を防止すること
が判明した。ノッチ95は、好ましくは材料を切り欠く
(曲げるのではなく)ことにより形成する。この理由
は、この方法は付加的な横方向の空間を必要としないか
らである。
を含むリードフレームの一部の断面を示す。このフレー
ムは、最初平坦な平面状の底部および上側表面を有する
完全に平坦なフレームとする。図12に示す部分的なス
タンピング処理によりリードフレームの端子部分を僅か
に変位させることにより、端子がプラスチックハウジン
グ30に良好にロックされることが判明した。用いる実
際の変位量は、1.27mmの厚さのリードフレームに
対して約0.5mmとする。成形処理中(このオフセッ
トの後)、プラスチックは、図12の位置Cの僅かに丸
みをつけた縁部から端子36の底部表面上および他のオ
フセットした端子32〜35上に流出するおそれがある
ことが判明した。各端子のコーナCに四角形のノッチ9
5(図9および図13)をスタンピング形成することに
より、この不所望なプラスチックの流出を防止すること
が判明した。ノッチ95は、好ましくは材料を切り欠く
(曲げるのではなく)ことにより形成する。この理由
は、この方法は付加的な横方向の空間を必要としないか
らである。
【0023】ノッチ95は約0.2mmの深さおよび
0.3mmの長さとする。オフセットした端子32〜3
6のノッチ95を図6および図7に示す。
0.3mmの長さとする。オフセットした端子32〜3
6のノッチ95を図6および図7に示す。
【0024】本発明の新規なパッケージの別の構成とし
て、プラスチックハウジング30から延在するピンすな
わち端子の各々が端子の厚さに相当する1個またはそれ
以上のビード部を有することである。ビード部100,
101の厚さはリードフレームの厚さに応じて変化す
る。一般的に、ビード部100,101は0.05〜
0.5mmの厚さである。従って、図16および図17
に示すように、例えば約0.2mmの半径(1.2mm
のリードフレームの場合)を有する押しつぶし可能な2
個のビード部100および101は成形用具により押し
つぶされまたは部分的に平坦化されるにように作用し、
ビード部100および101により規定される境界を越
えてプラスチックが流出するのが防止される。押しつぶ
し可能なビード部を、図6および図7においてリードフ
レームの全ての必要な位置に示す。
て、プラスチックハウジング30から延在するピンすな
わち端子の各々が端子の厚さに相当する1個またはそれ
以上のビード部を有することである。ビード部100,
101の厚さはリードフレームの厚さに応じて変化す
る。一般的に、ビード部100,101は0.05〜
0.5mmの厚さである。従って、図16および図17
に示すように、例えば約0.2mmの半径(1.2mm
のリードフレームの場合)を有する押しつぶし可能な2
個のビード部100および101は成形用具により押し
つぶされまたは部分的に平坦化されるにように作用し、
ビード部100および101により規定される境界を越
えてプラスチックが流出するのが防止される。押しつぶ
し可能なビード部を、図6および図7においてリードフ
レームの全ての必要な位置に示す。
【0025】図18は、コーパック(copack;共通パッ
ケージ)と称される、2個の半導体デバイスのダイ11
0および111がパッド31にハンダ付けされた後のリ
ードフレームパッド31を示す。このコーパックのダイ
110および111はいかなる形式のものともすること
ができるが、図18および図19においてはそれぞれ電
力IGBTおよび高速復帰ダイオード(FRED)とし
て示す。
ケージ)と称される、2個の半導体デバイスのダイ11
0および111がパッド31にハンダ付けされた後のリ
ードフレームパッド31を示す。このコーパックのダイ
110および111はいかなる形式のものともすること
ができるが、図18および図19においてはそれぞれ電
力IGBTおよび高速復帰ダイオード(FRED)とし
て示す。
【0026】ここで、図19においてIGBT100の
コレクタ電極はFREDダイオードのカソードに接続さ
れている点に注意されたい。この理由は、これらの電極
を導電性パッド31に半田付けして接続するためであ
る。従って、導電性パッド31はコーパックを外部回路
に電気的に相互接続する手段を構成する。IGBT10
0の上側のエミッタ電極は、ワイヤ112によりFRE
Dダイオード111のアノード電極へワイヤボンドす
る。ボンディングワイヤ113はクロスバー70及端子
32および33に接続する。
コレクタ電極はFREDダイオードのカソードに接続さ
れている点に注意されたい。この理由は、これらの電極
を導電性パッド31に半田付けして接続するためであ
る。従って、導電性パッド31はコーパックを外部回路
に電気的に相互接続する手段を構成する。IGBT10
0の上側のエミッタ電極は、ワイヤ112によりFRE
Dダイオード111のアノード電極へワイヤボンドす
る。ボンディングワイヤ113はクロスバー70及端子
32および33に接続する。
【0027】さらに、IGBT110のゲートパッドか
らゲート端子35にワイヤボンドし、図18に示すよう
にエミッタ・ケルビィン(Kelvin)接続部116も端子3
4に設けることができる。
らゲート端子35にワイヤボンドし、図18に示すよう
にエミッタ・ケルビィン(Kelvin)接続部116も端子3
4に設けることができる。
【0028】本発明の好適実施例の上述した記載は図示
及び説明のためのものである。本発明は上述した形態だ
けに限定されるものではない。上記開示内容に照らして
種々の変更や変形が可能である。本発明の範囲は上述し
た説明に限定されず、添付した請求の範囲により規定さ
れるべきである。
及び説明のためのものである。本発明は上述した形態だ
けに限定されるものではない。上記開示内容に照らして
種々の変更や変形が可能である。本発明の範囲は上述し
た説明に限定されず、添付した請求の範囲により規定さ
れるべきである。
【図1】本発明の好適実施例のパッケージの上面図であ
る。
る。
【図2】本発明の好適実施例のパッケージの底面図であ
る。
る。
【図3】本発明の好適実施例のパッケージの側面図であ
る。
る。
【図4】本発明の好適実施例のパッケージの主電力端子
端の端面図である。
端の端面図である。
【図5】図1〜4のパッケージを実装できるIMS支持
ボードの断面図である。
ボードの断面図である。
【図6】図1〜4のパッケージに用いるリードフレーム
の上面図である。
の上面図である。
【図7】図6の7−7線で切った図6の断面図である。
【図8】図6のリードフレームの底面図である。
【図9】図7のAの円形区域の拡大図である。
【図10】制御端子のプラスチックハウジングへのロッ
キングおよび新規な洗い出し溝の構造を示す図3の円形
区域Bの細部の拡大図である。
キングおよび新規な洗い出し溝の構造を示す図3の円形
区域Bの細部の拡大図である。
【図11】本発明の好適実施例の端子リードがオフセッ
トしていない平坦な単一標準リードフレームの一部を示
す図である。
トしていない平坦な単一標準リードフレームの一部を示
す図である。
【図12】端子リードをオフセットさせた後の図11の
リードフレームを示す図である。
リードフレームを示す図である。
【図13】成形中にプラスチックが端子の底部表面に流
出するのを防止するため図12のコーナ区域Cへの段差
コーナの形成を示す図である。
出するのを防止するため図12のコーナ区域Cへの段差
コーナの形成を示す図である。
【図14】図6の円形区域Dの拡大図でありリードフレ
ームのプラスチックロックの端部から延在するプラスチ
ックロック溝を示す図である。
ームのプラスチックロックの端部から延在するプラスチ
ックロック溝を示す図である。
【図15】図14の15−15線断面図である。
【図16】切断されたリードフレーム端子の上面図であ
り、プラスチックが端子の露出した半田付け可能な表面
に流出するのを防止するため成形用具をシールする端子
側の垂直方向に形成した押しつぶし可能な犠牲バンプす
なわちビード部を示す図である。
り、プラスチックが端子の露出した半田付け可能な表面
に流出するのを防止するため成形用具をシールする端子
側の垂直方向に形成した押しつぶし可能な犠牲バンプす
なわちビード部を示す図である。
【図17】図16の側面図である。
【図18】パッドに半田付けされた半導体ダイおよびダ
イを外部端子に接続するボンディングワイヤを示すと共
に成形されたハウジング(図示せず)が形成された後に
リードフレームを整備する方法を示す図である。
イを外部端子に接続するボンディングワイヤを示すと共
に成形されたハウジング(図示せず)が形成された後に
リードフレームを整備する方法を示す図である。
【図19】図18の回路図である。
【図20】U字形状のヒートシンクを含む図1に示すパ
ッケージの20−20線断面図である。
ッケージの20−20線断面図である。
【符号の説明】 30 ハウジング 31 パッド 32,33 電力端子 34,35,36 端子 50,51 洗い出し溝 60,61 段差部 70 クロスバー 100,101 ビード部 141 チャネル
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アーサー ウッドワース 英国 シーアール3 5エスエヌ サーリ ー ケイターハム オン ザ ヒル フォ クソン レーン ガーデンズ 23
Claims (10)
- 【請求項1】 半導体デバイスと、 前記半導体デバイスが装着される金属パッドと、 硬化したとき前記金属パッドに結合されると共に前記半
導体デバイスを封止する流動可能な材料で構成したハウ
ジングとを具え、前記ハウジングは、ハウジングの底部
を横切るように形成され、かつ底部の互いに対向する側
の間に延在する少なくとも1個の洗い出し溝を含み、こ
の洗い出し溝は少なくとも一方の縁部に沿って配置され
た段差部分を有し、この段差部分は前記洗い出し溝より
も浅い深さを有することを特徴とする表面実装半導体パ
ッケージ。 - 【請求項2】 請求項1に記載の表面実装半導体パッケ
ージにおいて、前記金属パッドと共通の面内で金属パッ
ドから離間した1個またはそれ以上の端子をさらに具
え、前記洗い出し溝が前記金属パッドと端子との間に延
在することを特徴とする表面実装半導体パッケージ。 - 【請求項3】 半導体デバイスと、 前記半導体デバイスが装着される金属パッドと、 硬化したとき前記金属パッドに結合されると共に前記半
導体デバイスを封止する流動可能な材料で構成したハウ
ジングと、 クロスバーと、 少なくとも第1および第2の端子とを具え、前記第1お
よび第2の端子が前記金属パッドと共通の面内で金属パ
ッドから離間し、これら第1および第2の端子が互いに
離間すると共に前記クロスバーにより互いに結合され、
ハウジング流動可能な材料が硬化したとき、前記クロス
バーが、前記金属パッド、前記第1および第2の端子お
よびハウジングを共にロックすることを特徴とする表面
実装半導体パッケージ。 - 【請求項4】 請求項3に記載の表面実装半導体パッケ
ージにおいて、前記金属パッドは、その縁部に沿って配
置された少なくとも1個のスロットを含み、このスロッ
トがハウジングの流動可能な材料を受容し、ハウジング
が硬化したとき前記金属パッドをハウジングにロックす
ることを特徴とする表面実装半導体パッケージ。 - 【請求項5】 請求項4に記載の表面実装半導体パッケ
ージにおいて、前記スロットは、その内側壁から延在す
る係止部を含み、この係止部がハウジング材料と係合し
て前記金属パッドをハウジングにロックすることを特徴
とする表面実装半導体パッケージ。 - 【請求項6】 請求項3に記載の表面実装半導体パッケ
ージにおいて、前記金属パッドは、その少なくとも一方
の縁部の少なくとも一部分に沿って配置されたZ形溝を
含み、この溝がハウジングの流動可能な材料を受容し、
ハウジングが硬化したとき金属パッドをハウジングにロ
ックすることを特徴とする表面実装半導体パッケージ。 - 【請求項7】 半導体デバイスと、 前記半導体デバイスが装着される金属パッドと、 硬化したとき前記金属パッドに結合されると共に前記半
導体デバイスを封止する流動可能な材料で構成したハウ
ジングと、 前記金属パッドから離間すると共に、前記金属パッドと
共通の面にある部分およびオフセットした部分を有する
少なくとも1個の端子とを具え、前記端子が前記共通の
面内の部分の底部縁部に沿って配置されたノッチを含
み、ハウジングが硬化した際ハウジングの流動可能な材
料が前記共通の面内の部分の下側表面上に流出するのを
防止することを特徴とする表面実装半導体パッケージ。 - 【請求項8】 半導体デバイスと、 前記半導体デバイスが装着される金属パッドと、 硬化したとき前記金属パッドに結合されると共に前記半
導体デバイスを封止する流動可能な材料で構成したハウ
ジングとを具え、前記金属パッドが、前記ハウジングの
横方向の縁部を越えて延在し、パッケージの放熱量を増
大させると共にパッケージにヒートシンクを装着できる
上側表面を形成する横方向延在部分を含み、前記金属パ
ッドは基板に装着されるように構成した下側表面をさら
に含むことを特徴とする表面実装半導体パッケージ。 - 【請求項9】 請求項8に記載の表面実装半導体パッケ
ージにおいて、前記金属パッドは、第1および第2の横
方向に延在する部分を含み、第1の横方向に延在する部
分はハウジングの一方の横方向縁部を越えて延在し、第
2の横方向に延在する部分はハウジングの反対側の縁部
を越えて延在し、前記ヒートシンクが第1および第2の
横方向に延在する部分に結合されていることを特徴とす
る表面実装半導体パッケージ。 - 【請求項10】 請求項9に記載の表面実装半導体パッ
ケージにおいて、前記ヒートシンクをU字形状としたこ
とを特徴とする表面実装半導体パッケージ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US2583296P | 1996-09-05 | 1996-09-05 | |
US60/025,832 | 1996-09-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10116938A true JPH10116938A (ja) | 1998-05-06 |
JP2966379B2 JP2966379B2 (ja) | 1999-10-25 |
Family
ID=21828295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9239185A Expired - Lifetime JP2966379B2 (ja) | 1996-09-05 | 1997-09-04 | 表面実装半導体パッケージ |
Country Status (9)
Country | Link |
---|---|
US (2) | US5902959A (ja) |
JP (1) | JP2966379B2 (ja) |
KR (1) | KR19980024345A (ja) |
DE (1) | DE19736896A1 (ja) |
FR (1) | FR2754389A1 (ja) |
GB (1) | GB2318683B (ja) |
IT (1) | IT1294758B1 (ja) |
SG (1) | SG63744A1 (ja) |
TW (1) | TW396468B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150019783A (ko) * | 2013-08-16 | 2015-02-25 | 현대모비스 주식회사 | Led 모듈 |
JP2021141209A (ja) * | 2020-03-05 | 2021-09-16 | 株式会社東芝 | 半導体パッケージ |
Families Citing this family (89)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11307713A (ja) * | 1998-04-24 | 1999-11-05 | Sony Corp | 半導体装置用リードフレーム |
US6143981A (en) | 1998-06-24 | 2000-11-07 | Amkor Technology, Inc. | Plastic integrated circuit package and method and leadframe for making the package |
JP3169919B2 (ja) * | 1998-12-21 | 2001-05-28 | 九州日本電気株式会社 | ボールグリッドアレイ型半導体装置及びその製造方法 |
US6137165A (en) * | 1999-06-25 | 2000-10-24 | International Rectifier Corp. | Hybrid package including a power MOSFET die and a control and protection circuit die with a smaller sense MOSFET |
JP3062192B1 (ja) * | 1999-09-01 | 2000-07-10 | 松下電子工業株式会社 | リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法 |
KR100403142B1 (ko) * | 1999-10-15 | 2003-10-30 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
KR20010037247A (ko) * | 1999-10-15 | 2001-05-07 | 마이클 디. 오브라이언 | 반도체패키지 |
KR100421774B1 (ko) * | 1999-12-16 | 2004-03-10 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조 방법 |
US7042068B2 (en) | 2000-04-27 | 2006-05-09 | Amkor Technology, Inc. | Leadframe and semiconductor package made using the leadframe |
JP2002118222A (ja) * | 2000-10-10 | 2002-04-19 | Rohm Co Ltd | 半導体装置 |
US6545345B1 (en) | 2001-03-20 | 2003-04-08 | Amkor Technology, Inc. | Mounting for a package containing a chip |
KR100393448B1 (ko) * | 2001-03-27 | 2003-08-02 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 그 제조 방법 |
KR100369393B1 (ko) * | 2001-03-27 | 2003-02-05 | 앰코 테크놀로지 코리아 주식회사 | 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법 |
US6597059B1 (en) | 2001-04-04 | 2003-07-22 | Amkor Technology, Inc. | Thermally enhanced chip scale lead on chip semiconductor package |
US6437429B1 (en) * | 2001-05-11 | 2002-08-20 | Walsin Advanced Electronics Ltd | Semiconductor package with metal pads |
JP3470111B2 (ja) * | 2001-06-28 | 2003-11-25 | 松下電器産業株式会社 | 樹脂封止型半導体装置の製造方法 |
US6534857B1 (en) * | 2001-11-02 | 2003-03-18 | Northrop Grumman Corporation | Thermally balanced power transistor |
JP3627738B2 (ja) * | 2001-12-27 | 2005-03-09 | 株式会社デンソー | 半導体装置 |
US6608366B1 (en) | 2002-04-15 | 2003-08-19 | Harry J. Fogelson | Lead frame with plated end leads |
US6784102B2 (en) | 2002-10-09 | 2004-08-31 | Lsi Logic Corporation | Laterally interconnecting structures |
US7723210B2 (en) | 2002-11-08 | 2010-05-25 | Amkor Technology, Inc. | Direct-write wafer level chip scale package |
US6905914B1 (en) | 2002-11-08 | 2005-06-14 | Amkor Technology, Inc. | Wafer level package and fabrication method |
US6798047B1 (en) | 2002-12-26 | 2004-09-28 | Amkor Technology, Inc. | Pre-molded leadframe |
US6750545B1 (en) | 2003-02-28 | 2004-06-15 | Amkor Technology, Inc. | Semiconductor package capable of die stacking |
US6794740B1 (en) | 2003-03-13 | 2004-09-21 | Amkor Technology, Inc. | Leadframe package for semiconductor devices |
US7224047B2 (en) * | 2004-12-18 | 2007-05-29 | Lsi Corporation | Semiconductor device package with reduced leakage |
US7598600B2 (en) * | 2005-03-30 | 2009-10-06 | Stats Chippac Ltd. | Stackable power semiconductor package system |
US7557432B2 (en) * | 2005-03-30 | 2009-07-07 | Stats Chippac Ltd. | Thermally enhanced power semiconductor package system |
US7446411B2 (en) * | 2005-10-24 | 2008-11-04 | Freescale Semiconductor, Inc. | Semiconductor structure and method of assembly |
US7507603B1 (en) | 2005-12-02 | 2009-03-24 | Amkor Technology, Inc. | Etch singulated semiconductor package |
US7572681B1 (en) | 2005-12-08 | 2009-08-11 | Amkor Technology, Inc. | Embedded electronic component package |
US7902660B1 (en) | 2006-05-24 | 2011-03-08 | Amkor Technology, Inc. | Substrate for semiconductor device and manufacturing method thereof |
US7968998B1 (en) | 2006-06-21 | 2011-06-28 | Amkor Technology, Inc. | Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package |
US7687893B2 (en) | 2006-12-27 | 2010-03-30 | Amkor Technology, Inc. | Semiconductor package having leadframe with exposed anchor pads |
US7829990B1 (en) | 2007-01-18 | 2010-11-09 | Amkor Technology, Inc. | Stackable semiconductor package including laminate interposer |
US7982297B1 (en) | 2007-03-06 | 2011-07-19 | Amkor Technology, Inc. | Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same |
US20080237814A1 (en) * | 2007-03-26 | 2008-10-02 | National Semiconductor Corporation | Isolated solder pads |
US7977774B2 (en) | 2007-07-10 | 2011-07-12 | Amkor Technology, Inc. | Fusion quad flat semiconductor package |
US7687899B1 (en) | 2007-08-07 | 2010-03-30 | Amkor Technology, Inc. | Dual laminate package structure with embedded elements |
JP4827808B2 (ja) * | 2007-08-15 | 2011-11-30 | パナソニック株式会社 | 半導体デバイス |
US7777351B1 (en) | 2007-10-01 | 2010-08-17 | Amkor Technology, Inc. | Thin stacked interposer package |
US8089159B1 (en) | 2007-10-03 | 2012-01-03 | Amkor Technology, Inc. | Semiconductor package with increased I/O density and method of making the same |
US7847386B1 (en) | 2007-11-05 | 2010-12-07 | Amkor Technology, Inc. | Reduced size stacked semiconductor package and method of making the same |
US7705476B2 (en) * | 2007-11-06 | 2010-04-27 | National Semiconductor Corporation | Integrated circuit package |
US7619303B2 (en) * | 2007-12-20 | 2009-11-17 | National Semiconductor Corporation | Integrated circuit package |
US20090160039A1 (en) * | 2007-12-20 | 2009-06-25 | National Semiconductor Corporation | Method and leadframe for packaging integrated circuits |
US7956453B1 (en) | 2008-01-16 | 2011-06-07 | Amkor Technology, Inc. | Semiconductor package with patterning layer and method of making same |
US7723852B1 (en) | 2008-01-21 | 2010-05-25 | Amkor Technology, Inc. | Stacked semiconductor package and method of making same |
US8067821B1 (en) | 2008-04-10 | 2011-11-29 | Amkor Technology, Inc. | Flat semiconductor package with half package molding |
US7768135B1 (en) | 2008-04-17 | 2010-08-03 | Amkor Technology, Inc. | Semiconductor package with fast power-up cycle and method of making same |
US7808084B1 (en) | 2008-05-06 | 2010-10-05 | Amkor Technology, Inc. | Semiconductor package with half-etched locking features |
US8125064B1 (en) | 2008-07-28 | 2012-02-28 | Amkor Technology, Inc. | Increased I/O semiconductor package and method of making same |
US8184453B1 (en) | 2008-07-31 | 2012-05-22 | Amkor Technology, Inc. | Increased capacity semiconductor package |
US7847392B1 (en) | 2008-09-30 | 2010-12-07 | Amkor Technology, Inc. | Semiconductor device including leadframe with increased I/O |
US7989933B1 (en) | 2008-10-06 | 2011-08-02 | Amkor Technology, Inc. | Increased I/O leadframe and semiconductor device including same |
US8008758B1 (en) | 2008-10-27 | 2011-08-30 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe |
US8089145B1 (en) | 2008-11-17 | 2012-01-03 | Amkor Technology, Inc. | Semiconductor device including increased capacity leadframe |
US8072050B1 (en) | 2008-11-18 | 2011-12-06 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe including passive device |
US7875963B1 (en) | 2008-11-21 | 2011-01-25 | Amkor Technology, Inc. | Semiconductor device including leadframe having power bars and increased I/O |
US7982298B1 (en) | 2008-12-03 | 2011-07-19 | Amkor Technology, Inc. | Package in package semiconductor device |
US8487420B1 (en) | 2008-12-08 | 2013-07-16 | Amkor Technology, Inc. | Package in package semiconductor device with film over wire |
US20170117214A1 (en) | 2009-01-05 | 2017-04-27 | Amkor Technology, Inc. | Semiconductor device with through-mold via |
US8680656B1 (en) | 2009-01-05 | 2014-03-25 | Amkor Technology, Inc. | Leadframe structure for concentrated photovoltaic receiver package |
US8058715B1 (en) | 2009-01-09 | 2011-11-15 | Amkor Technology, Inc. | Package in package device for RF transceiver module |
US8026589B1 (en) | 2009-02-23 | 2011-09-27 | Amkor Technology, Inc. | Reduced profile stackable semiconductor package |
US7960818B1 (en) | 2009-03-04 | 2011-06-14 | Amkor Technology, Inc. | Conformal shield on punch QFN semiconductor package |
US8575742B1 (en) | 2009-04-06 | 2013-11-05 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe including power bars |
US8796561B1 (en) | 2009-10-05 | 2014-08-05 | Amkor Technology, Inc. | Fan out build up substrate stackable package and method |
US8937381B1 (en) | 2009-12-03 | 2015-01-20 | Amkor Technology, Inc. | Thin stackable package and method |
US9691734B1 (en) | 2009-12-07 | 2017-06-27 | Amkor Technology, Inc. | Method of forming a plurality of electronic component packages |
US8324511B1 (en) | 2010-04-06 | 2012-12-04 | Amkor Technology, Inc. | Through via nub reveal method and structure |
US8294276B1 (en) | 2010-05-27 | 2012-10-23 | Amkor Technology, Inc. | Semiconductor device and fabricating method thereof |
US8440554B1 (en) | 2010-08-02 | 2013-05-14 | Amkor Technology, Inc. | Through via connected backside embedded circuit features structure and method |
US8487445B1 (en) | 2010-10-05 | 2013-07-16 | Amkor Technology, Inc. | Semiconductor device having through electrodes protruding from dielectric layer |
US8791501B1 (en) | 2010-12-03 | 2014-07-29 | Amkor Technology, Inc. | Integrated passive device structure and method |
US8674485B1 (en) | 2010-12-08 | 2014-03-18 | Amkor Technology, Inc. | Semiconductor device including leadframe with downsets |
US8390130B1 (en) | 2011-01-06 | 2013-03-05 | Amkor Technology, Inc. | Through via recessed reveal structure and method |
TWI557183B (zh) | 2015-12-16 | 2016-11-11 | 財團法人工業技術研究院 | 矽氧烷組成物、以及包含其之光電裝置 |
US8648450B1 (en) | 2011-01-27 | 2014-02-11 | Amkor Technology, Inc. | Semiconductor device including leadframe with a combination of leads and lands |
US8552548B1 (en) | 2011-11-29 | 2013-10-08 | Amkor Technology, Inc. | Conductive pad on protruding through electrode semiconductor device |
US9704725B1 (en) | 2012-03-06 | 2017-07-11 | Amkor Technology, Inc. | Semiconductor device with leadframe configured to facilitate reduced burr formation |
US9048298B1 (en) | 2012-03-29 | 2015-06-02 | Amkor Technology, Inc. | Backside warpage control structure and fabrication method |
US9129943B1 (en) | 2012-03-29 | 2015-09-08 | Amkor Technology, Inc. | Embedded component package and fabrication method |
KR101486790B1 (ko) | 2013-05-02 | 2015-01-28 | 앰코 테크놀로지 코리아 주식회사 | 강성보강부를 갖는 마이크로 리드프레임 |
KR101563911B1 (ko) | 2013-10-24 | 2015-10-28 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 |
US9673122B2 (en) | 2014-05-02 | 2017-06-06 | Amkor Technology, Inc. | Micro lead frame structure having reinforcing portions and method |
DE102015101674B4 (de) * | 2015-02-05 | 2021-04-29 | Infineon Technologies Austria Ag | Halbleiterchipgehäuse mit Kontaktstiften an kurzen Seitenrändern |
US11222790B2 (en) * | 2019-12-26 | 2022-01-11 | Nxp Usa, Inc. | Tie bar removal for semiconductor device packaging |
JP7484770B2 (ja) * | 2021-02-26 | 2024-05-16 | 三菱電機株式会社 | 半導体パッケージ |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3786317A (en) * | 1972-11-09 | 1974-01-15 | Bell Telephone Labor Inc | Microelectronic circuit package |
JPS5571558U (ja) * | 1978-11-08 | 1980-05-16 | ||
JPS59130449A (ja) * | 1983-01-17 | 1984-07-27 | Nec Corp | 絶縁型半導体素子用リードフレーム |
US4585291A (en) * | 1983-09-14 | 1986-04-29 | Burndy Corporation | Dual-in-line connector assembly |
US5637925A (en) * | 1988-02-05 | 1997-06-10 | Raychem Ltd | Uses of uniaxially electrically conductive articles |
JPH0691174B2 (ja) * | 1988-08-15 | 1994-11-14 | 株式会社日立製作所 | 半導体装置 |
US5075759A (en) * | 1989-07-21 | 1991-12-24 | Motorola, Inc. | Surface mounting semiconductor device and method |
US5317194A (en) * | 1989-10-17 | 1994-05-31 | Kabushiki Kaisha Toshiba | Resin-sealed semiconductor device having intermediate silicon thermal dissipation means and embedded heat sink |
EP0472766A1 (de) * | 1990-08-30 | 1992-03-04 | Siemens Aktiengesellschaft | Verfahren zum Abdecken eines kontaktierten Halbleiterchips |
JPH04249348A (ja) * | 1991-02-05 | 1992-09-04 | Toshiba Corp | 樹脂封止型半導体装置およびその製造方法 |
DE69227937T2 (de) * | 1991-02-12 | 1999-05-12 | Matsushita Electronics Corp | Leiterrahmen und in Harz versiegelte Halbleitervorrichtung dafür |
US5214307A (en) * | 1991-07-08 | 1993-05-25 | Micron Technology, Inc. | Lead frame for semiconductor devices having improved adhesive bond line control |
KR930006868A (ko) * | 1991-09-11 | 1993-04-22 | 문정환 | 반도체 패키지 |
JP2917607B2 (ja) * | 1991-10-02 | 1999-07-12 | セイコーエプソン株式会社 | 半導体装置用リードフレーム |
US5255157A (en) * | 1992-01-24 | 1993-10-19 | National Semiconductor Corporation | Plastic pin grid array package with locking pillars |
US5557150A (en) * | 1992-02-07 | 1996-09-17 | Lsi Logic Corporation | Overmolded semiconductor package |
US5434750A (en) * | 1992-02-07 | 1995-07-18 | Lsi Logic Corporation | Partially-molded, PCB chip carrier package for certain non-square die shapes |
WO1993019488A1 (en) * | 1992-03-23 | 1993-09-30 | National Semiconductor Corporation | Surface mountable integrated circuit package |
EP0566872A3 (en) * | 1992-04-21 | 1994-05-11 | Motorola Inc | A thermally enhanced semiconductor device and method for making the same |
US5278446A (en) * | 1992-07-06 | 1994-01-11 | Motorola, Inc. | Reduced stress plastic package |
US5430331A (en) * | 1993-06-23 | 1995-07-04 | Vlsi Technology, Inc. | Plastic encapsulated integrated circuit package having an embedded thermal dissipator |
US5336931A (en) * | 1993-09-03 | 1994-08-09 | Motorola, Inc. | Anchoring method for flow formed integrated circuit covers |
US5408128A (en) * | 1993-09-15 | 1995-04-18 | International Rectifier Corporation | High power semiconductor device module with low thermal resistance and simplified manufacturing |
US5521429A (en) * | 1993-11-25 | 1996-05-28 | Sanyo Electric Co., Ltd. | Surface-mount flat package semiconductor device |
US5625226A (en) * | 1994-09-19 | 1997-04-29 | International Rectifier Corporation | Surface mount package with improved heat transfer |
US5594234A (en) * | 1994-11-14 | 1997-01-14 | Texas Instruments Incorporated | Downset exposed die mount pad leadframe and package |
JPH09129811A (ja) * | 1995-10-30 | 1997-05-16 | Mitsubishi Electric Corp | 樹脂封止型半導体装置 |
US5977630A (en) * | 1997-08-15 | 1999-11-02 | International Rectifier Corp. | Plural semiconductor die housed in common package with split heat sink |
-
1997
- 1997-06-11 US US08/872,819 patent/US5902959A/en not_active Expired - Fee Related
- 1997-07-15 US US08/892,750 patent/US6204554B1/en not_active Expired - Fee Related
- 1997-08-25 DE DE1997136896 patent/DE19736896A1/de not_active Withdrawn
- 1997-08-29 SG SG1997003168A patent/SG63744A1/en unknown
- 1997-09-02 FR FR9710887A patent/FR2754389A1/fr active Pending
- 1997-09-03 IT IT97MI002001 patent/IT1294758B1/it active IP Right Grant
- 1997-09-04 JP JP9239185A patent/JP2966379B2/ja not_active Expired - Lifetime
- 1997-09-04 GB GB9718853A patent/GB2318683B/en not_active Expired - Fee Related
- 1997-09-04 KR KR1019970045796A patent/KR19980024345A/ko not_active Application Discontinuation
- 1997-09-05 TW TW86112825A patent/TW396468B/zh not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150019783A (ko) * | 2013-08-16 | 2015-02-25 | 현대모비스 주식회사 | Led 모듈 |
JP2021141209A (ja) * | 2020-03-05 | 2021-09-16 | 株式会社東芝 | 半導体パッケージ |
Also Published As
Publication number | Publication date |
---|---|
FR2754389A1 (fr) | 1998-04-10 |
TW396468B (en) | 2000-07-01 |
DE19736896A1 (de) | 1998-03-12 |
IT1294758B1 (it) | 1999-04-12 |
ITMI972001A1 (it) | 1999-03-03 |
US6204554B1 (en) | 2001-03-20 |
SG63744A1 (en) | 1999-03-30 |
US5902959A (en) | 1999-05-11 |
KR19980024345A (ko) | 1998-07-06 |
GB2318683A (en) | 1998-04-29 |
JP2966379B2 (ja) | 1999-10-25 |
GB2318683B (en) | 2001-08-22 |
GB9718853D0 (en) | 1997-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2966379B2 (ja) | 表面実装半導体パッケージ | |
US5886397A (en) | Crushable bead on lead finger side surface to improve moldability | |
JP4195380B2 (ja) | 冷却を改善した半導体デバイスのパッケージ | |
KR101297645B1 (ko) | 반도체 다이 패키지 및 그의 제조 방법 | |
JP4343158B2 (ja) | 半導体デバイスのパッケージ製造方法 | |
US9240371B2 (en) | Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module | |
US6256200B1 (en) | Symmetrical package for semiconductor die | |
JP2005506691A5 (ja) | ||
JP2011223016A (ja) | リードフレーム及びクリップを使用する半導体ダイ・パッケージ、並びに製造方法 | |
US7851897B1 (en) | IC package structures for high power dissipation and low RDSon | |
KR20140073241A (ko) | 반도체 패키지 및 그 제조방법 | |
KR100253376B1 (ko) | 칩 사이즈 반도체 패키지 및 그의 제조 방법 | |
JPH10154776A (ja) | 表面実装半導体デバイスパッケージ | |
CN114695289A (zh) | 双面冷却半导体封装件 | |
JP3097842B2 (ja) | 樹脂封止型半導体装置用リードフレーム | |
KR19980024344A (ko) | 성형가능성을 향상시키는 리드핑거 측면상의 압입가능비드 | |
TWI278076B (en) | Surface mounted package with die bottom spaced from support board | |
JPS58223353A (ja) | 半導体装置 | |
JPS6057654A (ja) | 樹脂封止形半導体装置 | |
JP2006502568A (ja) | 半導体デバイス及びそれを製造する方法 | |
JPH05206192A (ja) | 半導体装置 |