CN114695289A - 双面冷却半导体封装件 - Google Patents

双面冷却半导体封装件 Download PDF

Info

Publication number
CN114695289A
CN114695289A CN202111595993.8A CN202111595993A CN114695289A CN 114695289 A CN114695289 A CN 114695289A CN 202111595993 A CN202111595993 A CN 202111595993A CN 114695289 A CN114695289 A CN 114695289A
Authority
CN
China
Prior art keywords
metal layer
lead
metal
coupled
mim
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111595993.8A
Other languages
English (en)
Inventor
刘勇
杨清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN114695289A publication Critical patent/CN114695289A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4922—Bases or plates or solder therefor having a heterogeneous or anisotropic structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034—Bonding areas specifically adapted for strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32258—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种双面冷却(DSC)半导体封装件，其包括具有第一绝缘层、第一金属层和第二金属层的第一金属‑绝缘体‑金属(MIM)衬底。第二MIM衬底包括第二绝缘层、第三金属层和第四金属层。第三金属层包括具有第一接触区域的第一部分和与第一部分电绝缘隔离、具有第二接触区域的第二部分。半导体管芯与第二金属层耦接并且通过一个或多个焊料、烧结层、导电胶带、可焊接顶部金属(STM)层和/或凸块下金属(UBM)层与第三金属层直接耦接。所述第一接触区域与所述管芯的第一电触点电耦接，并且所述第二接触区域与所述管芯的第二电触点电耦接。第一金属层和第四金属层暴露于包封剂。

Description

双面冷却半导体封装件
技术领域
本文件的各方面整体涉及半导体封装件。更具体的实施方式涉及用于形成半导体封装件的衬底。更具体的实施方式涉及双面冷却(DSC)半导体封装件。
背景技术
光半导体封装件可用于将半导体管芯的电触点与电引线电互连，该电引线将半导体封装件与印刷电路板(PCB)或其他元件电耦接。各种半导体封装件可附接到散热器以将热量从半导体管芯吸走。散热器可包括金属-绝缘体-金属衬底，诸如直接键合铜(DBC)衬底。焊线和其他电连接器可以电耦接半导体封装件内的元件。双面冷却(DSC)半导体封装件包括用于冷却的至少两个侧面/表面。
发明内容
一双面冷却(DSC)半导体封装件的实施方式可包括：第一金属-绝缘体-金属(MIM)衬底，所述第一MIM衬底包括具有彼此相对的两个最大平坦表面(第一表面和第二表面)的第一绝缘层、与所述第一表面耦接的第一金属层以及与所述第二表面耦接的第二金属层，其中所述第一金属层和所述第二金属层至少部分地由所述第一绝缘层彼此电绝缘隔离；第二MIM衬底，所述第二MIM衬底包括具有彼此相对的两个最大平坦表面(第三表面和第四表面)的第二绝缘层、与所述第三表面耦接的第三金属层和与所述第四表面耦接的第四金属层，其中：所述第三金属层和所述第四金属层至少部分地由所述第二绝缘层彼此电绝缘隔离；并且所述第三金属层具有第一部分和第二部分，所述第一部分包括一个或多个第一接触区域，所述第二部分与所述第一部分电绝缘隔离并且包括一个或多个第二接触区域；半导体管芯，所述半导体管芯与所述第二金属层和所述第三金属层耦接，使得所述一个或多个第一接触区域与所述半导体管芯的一个或多个第一电触点电耦接，并且所述一个或多个第二接触区域与所述半导体管芯的一个或多个第二电触点电耦接，其中所述半导体管芯通过一个或多个焊料、一个或多个烧结层、一个或多个导电胶带、一个或多个可焊接顶部金属(STM)层和/或一个或多个凸块下金属(UBM)层与所述第三金属层直接耦接；第一引线，所述第一引线与所述第一MIM衬底电耦接；第二引线，所述第二引线与所述第二MIM衬底电耦接；和包封剂，所述包封剂至少部分地包封所述第一MIM衬底、所述第二MIM衬底、所述半导体管芯、所述第一引线和所述第二引线以形成半导体封装件，其中所述第一金属层、所述第四金属层、所述第一引线和所述第二引线各自至少部分地暴露于所述包封剂。
DSC半导体封装件的实施方式可包括以下各项中的一项、全部或任一项：
第一MIM衬底可为第一直接键合铜(DBC)衬底。第二MIM衬底可为第二DBC衬底。
从半导体封装件外部到半导体管芯的所有电路径可被引导通过第二金属层和/或第三金属层。
第二部分可以至少部分地外接第一部分。
一个或多个第一电触点可以包括一个或多个源极触点。一个或多个第二电触点可以包括一个或多个栅极触点。半导体管芯可包括一个或多个漏极触点。第一引线可以是漏极引线。第二引线可以是源极引线。半导体封装件可以进一步包括与第三金属层电耦接的栅极引线。
一个或多个漏极触点可以通过第二金属层与漏极引线电耦接。一个或多个源极触点可以通过第三金属层与源极引线电耦接。一个或多个栅极触点可以通过第三金属层与栅极引线电耦接。
一个或多个第一接触区域可以具有比半导体管芯的最大平坦表面小的最大平坦表面。
一个或多个第一接触区域可以由第三金属层形成，并且可以在第一部分的平坦表面上方凸起。一个或多个第二接触区域可以由第三金属层形成，并且可以在第二部分的平坦表面上方凸起。
半导体管芯可以通过一个或多个焊料、一个或多个烧结层、一个或多个导电胶带、一个或多个可焊接顶部金属(STM)层和/或一个或多个凸块下金属(UBM)层与第二金属层直接耦接。
双面冷却(DSC)半导体封装件的实施方式可包括：第一金属-绝缘体-金属(MIM)衬底，所述第一MIM衬底包括具有彼此相对的两个最大平坦表面(第一表面和第二表面)的第一绝缘层、与所述第一表面耦接的第一金属层以及与所述第二表面耦接的第二金属层，其中所述第一金属层和所述第二金属层至少部分地由所述第一绝缘层彼此电绝缘隔离；第二MIM衬底，所述第二MIM衬底包括：具有彼此相对的两个最大平坦表面(第三表面和第四表面)的第二绝缘层、与所述第三表面耦接的第三金属层和与所述第四表面耦接的第四金属层，其中所述第三金属层和所述第四金属层至少部分地由所述第二绝缘层彼此电绝缘隔离，并且其中一个或多个接触区域由所述第三金属层形成；半导体管芯，所述半导体管芯与所述第二金属层和所述第三金属层耦接，使得所述一个或多个接触区域与所述半导体管芯的一个或多个第一电触点电耦接，其中所述半导体管芯通过一个或多个焊料、一个或多个烧结层、一个或多个导电胶带、一个或多个可焊接顶部金属(STM)层和/或一个或多个凸块下金属(UBM)层与所述第三金属层直接耦接；第一引线，所述第一引线与所述第一MIM衬底电耦接；第二引线，所述第二引线与所述第二MIM衬底电耦接；第三引线，所述第三引线通过一个或多个焊线与所述半导体管芯的一个或多个第二电触点电耦接；和包封剂，所述包封剂至少部分地包封所述第一MIM衬底、所述第二MIM衬底、所述半导体管芯、所述第一引线、所述第二引线和所述第三引线以形成半导体封装件，其中所述第一金属层、所述第四金属层、所述第一引线、所述第二引线和所述第三引线各自至少部分地暴露于所述包封剂。
DSC半导体封装件的实施方式可包括以下各项中的一项、全部或任一项：
一个或多个第一电触点可以包括一个或多个源极触点。一个或多个第二电触点可以包括一个或多个栅极触点。半导体管芯可以包括一个或多个第三电触点，所述第三电触点包括一个或多个漏极触点。第一引线可以是漏极引线，并且可以与一个或多个漏极触点电耦接。第二引线可以是源极引线，并且可以与一个或多个源极触点电耦接。第三引线可以是栅极引线并且可以与一个或多个栅极触点电耦接。
一个或多个接触区域可以具有小于半导体管芯的最大平坦表面的最大平坦表面。
一个或多个接触区域可以由第三金属层形成，并且可以在第三金属层的平坦表面上方凸起。
半导体管芯可以通过一个或多个焊料、一个或多个烧结层、一个或多个导电胶带、一个或多个可焊接顶部金属(STM)层和/或一个或多个凸块下金属(UBM)层与第二金属层直接耦接。
DSC半导体封装件的实施方式可以包括：第一金属-绝缘体-金属(MIM)衬底，所述第一MIM衬底包括具有彼此相对的两个最大平坦表面(第一表面和第二表面)的第一绝缘层、与所述第一表面耦接的第一金属层和与所述第二表面耦接的第二金属层，其中所述第一金属层和所述第二金属层至少部分地由所述第一绝缘层彼此电绝缘隔离；第二MIM衬底，所述第二MIM衬底包括具有彼此相对的两个最大平坦表面(第三表面和第四表面)的第二绝缘层、与所述第三表面耦接的第三金属层和与所述第四表面耦接的第四金属层，其中：所述第三金属层和所述第四金属层至少部分地由所述第二绝缘层彼此电绝缘隔离；并且所述第三金属层包括：第一部分，所述第一部分包括由所述第三金属层形成并且在所述第一部分的平坦表面上方凸起的一个或多个第一接触区域；和第二部分，所述第二部分与所述第一部分电绝缘隔离并且包括由所述第三金属层形成并且在所述第二部分的平坦表面上方凸起的一个或多个第二接触区域；半导体管芯，所述半导体管芯与所述第二金属层和所述第三金属层耦接，使得所述一个或多个第一接触区域与所述半导体管芯的一个或多个第一电触点电耦接，并且所述一个或多个第二接触区域与所述半导体管芯的一个或多个第二电触点电耦接；第一引线，所述第一引线与所述第一MIM衬底电耦接；第二引线，所述第二引线与所述第二MIM衬底电耦接；第三引线，所述第三引线与所述第二MIM衬底电耦接；和包封剂，所述包封剂至少部分地包封所述第一MIM衬底、所述第二MIM衬底、所述半导体管芯、所述第一引线、所述第二引线和所述第三引线，其中所述第一金属层、所述第四金属层、所述第一引线、所述第二引线和所述第三引线各自至少部分地暴露于所述包封剂。
DSC半导体封装件的实施方式可包括以下各项中的一项、全部或任一项：
半导体管芯可以通过一个或多个焊料、一个或多个烧结层、一个或多个导电胶带、一个或多个可焊接顶部金属(STM)层和/或一个或多个凸块下金属(UBM)层与第二金属层直接耦接。半导体管芯可以通过一个或多个焊料、一个或多个烧结层、一个或多个导电胶带、一个或多个可焊接顶部金属(STM)层和/或一个或多个凸块下金属(UBM)层与第三金属层直接耦接。
从半导体封装件外部到半导体管芯的所有电路径可被引导通过第一MIM衬底和/或第二MIM衬底。
第二部分可以至少部分地外接第一部分。
半导体管芯的漏极触点可以通过第二金属层与第一引线电耦接。一个或多个第一电触点可以包括一个或多个源极触点，并且可以通过第三金属层与第二引线电耦接。一个或多个第二电触点可以包括一个或多个栅极触点，并且可以通过所述第三金属层与所述第三引线电耦接。
一个或多个第一接触区域可以具有比半导体管芯的最大平坦表面小的最大平坦表面。
对于本领域的普通技术人员而言，通过具体实施方式以及附图并通过权利要求书，上述以及其他方面、特征和优点将会显而易见。
附图说明
将在下文中结合附图来描述实施方式，在附图中类似标号表示类似元件，并且：
图1包括金属-绝缘体-金属(MIM)衬底的实施方式的侧视图和其中有一层未示出的MIM衬底的顶部透视图；
图2是其中有一层未示出的MIM衬底的实施方式的顶部透视图；
图3是双面冷却(DSC)半导体封装件的实施方式的顶部部分透视图；
图4是其中有一层未示出的MIM衬底的实施方式的顶部透视图；
图5包括DSC半导体封装件的实施方式的立体部分透视图和其中一些元件未示出的DSC半导体封装件的侧面部分透视图；
图6包括DSC半导体封装件的立体部分透视图和实施方式，以及其中一些元件未示出的DSC半导体封装件的侧面部分透视图；
图7包括DSC半导体封装件的实施方式的元件的两个立体图和近距离视图；
图8包括DSC半导体封装件的实施方式的元件的两个立体图和近距离视图；
图9包括图7和图8的DSC半导体封装件的三个侧面部分透视图；并且
图10包括半导体管芯的俯视图和仰视图。
具体实施方式
本本公开、其各方面以及实施方式并不限于本文所公开的具体部件、组装工序或方法要素。本领域已知的符合预期双面冷却半导体封装件和相关方法的许多另外部件、组装工序和/或方法元素将显而易见与本公开的特定实施方式一起使用。因此，例如，尽管公开了特定实施方式，但此类实施方式和实施部件可包括符合预期操作和方法的针对此类双面冷却半导体封装件的本领域已知的任何形状、尺寸、样式、类型、型号、版本、量度、浓度、材料、数量、方法元素、步骤等和相关方法，以及实施部件和方法。
如本文所用，术语“金属-绝缘体-金属衬底”和“MIM衬底”是指包括具有彼此相对的两个最大表面(第一表面和第二表面)的绝缘层、与第一表面耦接的第一金属层和与第二表面耦接的第二金属层的衬底，其中绝缘层使第一金属层和第二金属层彼此电绝缘。如本文所用，术语“间隔件”不包括焊接层、烧结层、焊料凸块、导电胶带层、可焊接顶部金属(STM)层、凸块下金属(UBM)层、包封剂、衬底或其任何部分，以及半导体管芯或其任何部分。如本文所用，术语“电路径”是指被配置成承载或提供电信号、电流或电压的路径。
本公开讨论了双面冷却(DSC)半导体封装件，其各自包括两个金属-绝缘体-金属(MIM)衬底。每个MIM衬底包括夹置在两个金属层之间的绝缘层。为了将层以可理解的方式引用，从最底部层开始并在各个图中向上移动，它们被标记为“第一”、“第二”等。因此，此名称是任意的(实际上，附图中任何给定半导体封装件的旋转是任意的，使得任何给定封装件的“底部”或“顶部”是任意的)，但其可用于跟踪不同的层。例如，参考图6，底部图像示出了具有底部MIM衬底104和顶部MIM衬底112的半导体封装件102。每个MIM衬底包括绝缘层。底部绝缘层被指定为第一绝缘层108，并且顶部绝缘层被指定为第二绝缘层124。每个MIM衬底包括两个金属层。最底部被指定为第一金属层110，往上下一个被指定为第二金属层106，往上下一个被指定为第三金属层114，并且最顶部被指定为第四金属层126。
本文中使用此表示，使得在讨论半导体封装件时，始终存在包括第一绝缘层、第一金属层和第二金属层的一个MIM衬底，并且始终存在包括第二绝缘层、第三金属层和第四金属层的一个MIM衬底。最顶部MIM衬底被陈述为具有“第二绝缘层”的事实自然并不意味着其具有另一个“第一”绝缘层—在实施方式中仅具有一个绝缘层，但是其被称为第二绝缘层，以将其与最底部MIM衬底的绝缘体区分开。类似地，最顶部MIM衬底被陈述为具有“第三金属层”和“第四金属层”的事实并不意味着其具有四个金属层—在实施方式中仅具有两个金属层，但是它们被称为第三金属层和第四金属层，以将它们与最底部衬底的金属层区分开。类似地，最顶部MIM衬底的绝缘层具有分别被称为第三表面和第四表面的两个表面，仅用于将它们与最底部MIM衬底的绝缘层的分别被称为第一表面和第二表面的表面区分开。
现在参见图1，其示出了金属-绝缘体-金属(MIM)衬底2的实施方式。图1的顶部示出了MIM衬底的侧面图像，并且图1的底部示出了MIM衬底的顶部透视图。此MIM衬底包括绝缘层和两个金属层。因为此MIM衬底根据其他图中所示的半导体封装件的旋转/位置将定位在半导体封装件中的最顶部位置中，因此这些层被称为第二绝缘层13、第三金属层4和第四金属层16。绝缘层具有两个最大平坦表面—第三表面14和第四表面15。第三金属层与第三表面耦接，并且第四金属层与第四表面耦接。图1的顶部部分示出了两个金属层。图1的底部部分不包括第四金属层，以便于观察其他元件，并且第二绝缘层和第三金属层透视地示出，其中第二绝缘层面向页面外并且第三金属层面向页面内。
第三金属层包括接触区域(衬垫)6。接触区域相对于第三金属层的平坦表面凸起(在图1的底部部分中，接触区域凸起到页面中，因为平坦表面面向页面)。接触区域也可以称为衬垫、螺柱，或在这个实施方式中称为源极衬垫(因为其被配置成接触半导体管芯的源极触点)。所述第三金属层包括用于与半导体封装件的电引线电耦接的其他接触区域，所述其他接触区域包括被配置成与源极引线电耦接的源极引线触点8，以及被配置成与传感器引线电耦接的传感器引线触点10。包括分隔部12，其将源极引线触点与传感器引线触点分开。与本文公开的所有其他电耦接一样，源极引线触点和传感器引线触点可以使用焊料、导电胶带或任何其他导电耦接物与其他封装元件电耦接。
图3示出了包括MIM衬底2的双面冷却(DSC)半导体封装件(封装件)44。封装件44还包括两个半导体管芯(管芯)46，其在图10中代表性地示出。图10的左侧部分示出了管芯46的顶部(其包括源极触点49和栅极触点51)，并且图10的右侧部分示出了管芯的底部(其包括漏极触点47)。返回参考图3，MIM衬底2以与图1的底部部分的位置/定向相同的位置/定向描绘，除了包括所有层并且MIM衬底没有透视地示出。因此，第四金属层16和第二绝缘层是可见的，但是第三金属层不可见。第三金属层的源极引线触点与源极引线(引线)66电耦接，并且第三金属层的传感器引线触点与传感器引线70电耦接。接触区域6与两个半导体管芯46的两个源极触点49电耦接。在图3中源极触点不易看见，但是每个栅极触点51可见(每个栅极触点具有电耦接到其上的焊线63)。
半导体管芯耦接到MIM衬底48顶部。MIM衬底48包括第一绝缘层61、第一金属层62和第二金属层50。第一金属层62在图3中不可见，但是MIM衬底也在图5中在另一DSC半导体封装件中示出，并且第一金属层62在那里可见。图5还示出了第一绝缘层61的两个最大平坦表面，即第一表面65和第二表面67。第一金属层耦接到第一表面65，并且第二金属层耦接到第二表面67。在图3中看到第二金属层包括第一部分52和第二部分56，所述第一部分包括漏极引线触点54，第二部分包括栅极触点58。分隔部60分隔这些部分，使得它们彼此电绝缘隔离。第一焊线63将管芯中的一个的栅极触点51与第二部分56的栅极触点58电耦接。第二焊线63将另一管芯的栅极触点51与第二部分的另一栅极触点58电耦接，并且还将第二部分与栅极引线68电耦接。漏极引线64在漏极引线触点54处电耦接到第一部分52。管芯的漏极触点47与第一部分电耦接，从而电耦接到漏极引线。引线64、66、68和70暴露于包封剂。第一金属层和第四金属层也暴露于包封剂，从而允许双面冷却。
图1和图3相应地示出了半导体封装件的元件，所述半导体封装件使用焊线用于电耦接中的一些。图2示出了MIM衬底18的版本，其消除了对焊线的需要。MIM衬底18包括第二绝缘层42。绝缘层具有两个最大平坦表面—第三表面和第四表面。第三金属层20与第三表面耦接，并且第四金属层与第四表面耦接。图2未示出第四金属层，以便于观察其他元件，并且第二绝缘层和第三金属层透视地示出，其中第二绝缘层面向页面外并且第三金属层面向页面内。
第三金属层20包括第一部分22和第二部分34，其使用分隔部40彼此电绝缘隔离。与本文讨论的其他分隔部一样，此分隔部可以通过材料去除技术形成，诸如通过非限制性示例，蚀刻、铣削、激光烧蚀等。第一部分包括多个第一接触区域24。这些也可以称为衬垫、源极衬垫和/或螺柱。在图2中，看到它们被组织成行和列的网格/图案。看到第一接触区域各自具有正方形形状，但在实施方式中，它们也可以具有圆形形状、六边形形状和任何其他多边形、规则或不规则形状。另外，多个第一接触区域的总周边可以具有任何形状。例如，在图2中，将紧密包围所有第一接触区域的周边将具有正方形形状，使得第一接触区域被组织成总体正方形形状/图案，但在实施方式中，第一接触区域可以(无论单独的第一接触区域的形状如何)被组织成圆形形状/图案、或六边形形状/图案，或任何其他多边形、规则或不规则形状/图案。简而言之，第一接触区域24可以具有任何形状、配置、大小和数量，并且多个第一接触区域可以在实施方式中组织成任何总体形状或图案。例如，在MIM衬底18将与四个半导体管芯耦接的实施方式中，可以存在四个第一接触区域24。然而，每个半导体管芯可能存在多于一个第一接触区域。
每个第一接触区域从第三金属层的平坦表面凸起(在图2中，每个第一接触区域将朝向到页面中的方向凸起)。在实施方式中，使用凸起的第一接触区域可以改善每个第一接触区域24与半导体管芯之间的机电耦接。当使用焊料将第一接触区域24与半导体管芯的一个或多个源极触点耦接时，例如焊料可以接触每个第一接触区域/衬垫的面和其侧壁(并且在包括由沟槽分开的多个第一接触区域的实施方式中填充在沟槽中)，从而允许在接触区域与焊料(或其他机电耦接物)之间更大的表面/接触区域、更大的粘附力、改进的电特性和改进的机械特性(例如，降低分离/故障的可能性)。因此，用户可以通过包括更多的第一接触区域24(例如每个管芯两个，或每个管芯三个，等等)来增加第一接触区域的表面积。列和行的图案或任何其他图案可以通过任何材料去除技术形成。图2中所示的图案包括第一接触区域24之间的沟槽26，每个沟槽使用材料去除技术形成。第一接触区域(和第二接触区域)可以通过第三金属层的半深度蚀刻形成，作为非限制性示例，所述蚀刻可以分别使第一接触区域和第二接触区域在第一部分和第二部分的平坦表面上方凸起，并且还可以在包括那些接触区域的实施方式中形成沟槽26。
第一部分22还包括由分隔部32分开的源极引线触点28和传感器引线触点30，类似于MIM 2的类似命名元件。第二部分34包括两个凸起的第二接触区域36。这些接触区域也可以称为衬垫、栅极衬垫或螺柱。在图2中，这些接触区域朝向页面的方向凸起。所述第二接触区域被配置成接触所述半导体管芯的所述栅极触点，并且所述第二部分还包括栅极引线触点38，所述栅极引线触点被配置成与DSC半导体封装件的所述栅极引线耦接。再次参考图3，可以使用MIM衬底18代替MIM衬底2，并且第二部分将两个栅极触点与栅极引线电耦接(第二接触区域各自与栅极触点中的一个电耦接，并且栅极引线触点与栅极引线68电耦接)。将不需要焊线，因此将不包括焊线，并且这种实施方式中的MIM 48可以不包括第二部分56。在此类实施方式中，从DSC封装件外部到一个或多个半导体管芯的所有电路径将穿过MIM衬底，特别是穿过第三金属层和第四金属层。
图4-5示出了MIM衬底74，其还消除了对焊线的需求。MIM衬底74包括第二绝缘层96。绝缘层具有两个最大平坦表面—第三表面97和第四表面99。第三金属层76与第三表面耦接，并且第四金属层与第四服务耦接。在图4中未示出第四金属层98，以便于观察其他元件，并且第二绝缘层和第三金属层透视地示出，其中第二绝缘层面向页面外并且第三金属层面向页面内。然而，在图5中可见第四金属层98。第三金属层76包括第一部分78，所述第一部分包括单个第一接触区域80，所述第一接触区域也可以称为衬垫、源极衬垫或螺柱。第一部分还包括源极引线触点82和传感器引线触点84，其间具有分隔部86。第三金属层76包括第二部分88，所述第二部分使用分隔部94与第一部分电绝缘隔离。第二部分包括两个凸起的第二接触区域90。这些接触区域也可以称为衬垫、栅极衬垫或螺柱。这些接触区域被配置成接触半导体管芯的栅极触点。第二接触区域90朝向图4中的页面中的方向凸起。第二部分88还包括栅极引线触点92。除了使用单个第一接触区域80而不是多个第一接触区域的网格或阵列之外，MIM衬底74与MIM衬底18相同。本文公开的任何MIM衬底的第一接触区域和/或第二接触区域可以具有正方形形状、矩形形状、圆形形状、六边形形状、多边形形状、非多边形形状、任何规则形状或任何不规则形状—简而言之，将具有期望的热、电和/或机械特性的任何形状和/或配置。看到第二部分至少部分地外接第一部分。
图5示出了DSC半导体封装件(封装件)100，其包括半导体管芯46、MIM衬底48和MIM衬底76。第一金属层62和第四金属层98各自至少部分地暴露于包封剂72，从而提供双面冷却。引线68和70未在图5的下部部分中示出。引线中的每一个可使用机电耦接物101与MIM衬底的一部分机电耦接。通过非限制性示例，这可以包括焊料、导电胶带、烧结层以及用于机电耦接的任何其他材料/机构。因此，漏极引线64被示出为使用机电耦接物101与第二金属层50机电耦接，并且源极引线66被示出为通过机电耦接物101与第三金属层88机电耦接。引线68和70可类似地使用机电耦接物101与第三金属层机电耦接。可以看到管芯使用机电耦接物101与第二金属层耦接。针对所有这些机电耦接物使用元件编号101并不意味着它们都将使用相同的材料。
图5的立体图和侧视图均以透视形式显示包封剂，使得可以更容易地看到其他元件。可以看到第二接触区域90中的一个从第二部分88的平坦表面延伸以接触管芯46中的一个的栅极触点。还可以看到第一接触区域80从第一部分78的平坦表面延伸以接触管芯46中的一个的源极触点。与本文公开的其他封装件一样，封装件100包括两个半导体管芯。其他DSC半导体封装件可以包括其他数量的半导体管芯，并且可以包括额外或更少的第一接触区域和第二接触区域以与管芯的电触点电耦接。
尽管附图中所示的第一接触区域和第二接触区域分别从第一部分和第二部分的平坦表面凸起，但是在其他实施方式中，它们可以与相应的平坦表面齐平。
图6示出了DSC半导体封装件(封装件)102，其类似于封装件100，不同之处在于更紧凑。在一些实施方式中，较小的封装件是期望的和/或可行的。图6的顶部示出了封装件的立体图并且图6的底部示出了封装件的侧视图—在两种情况下，包封剂均以透视形式示出，以便容易地看到其他元件。侧视图未示出栅极引线132和传感器引线134。封装件102包括MIM衬底104(其可以称为漏极MIM衬底)，其包括具有彼此相对的两个最大表面(第一表面109和第二表面111)的第一绝缘层108。MIM衬底104包括与第一表面耦接的第一金属层110和与第二表面耦接的第二金属层106。半导体管芯46使用机电耦接物101与第二金属层106耦接。第二金属层也使用机电耦接物101与漏极引线128机电耦接。
封装件102包括MIM衬底112，所述MIM衬底包括具有两个最大平坦表面(第三表面125和第四表面127)的第二绝缘层124。MIM衬底112包括与第三表面耦接的第三金属层114和与第四表面耦接的第四金属层126。第三金属层包括具有凸起的第一接触区域118(也可以称为衬垫、源极衬垫或螺柱)的第一部分116和具有两个凸起的第二接触区域122(其也可以称为衬垫、栅极衬垫或螺柱)的第二部分120。封装件102包括两个半导体管芯，使得第一接触区域118与两个管芯的源极触点电耦接以将源极触点与源极引线130电耦接，并且两个第二接触区域122与两个管芯的栅极触点电耦接以将栅极触点与栅极引线132电耦接。第二金属层106与两个管芯的漏极触点电耦接，以将漏极触点与漏极引线128电耦接。
MIM衬底112类似于MIM衬底74，仅沿至少一个维度的大小减小，以容纳较小的封装件尺寸。MIM衬底74的第三金属层包括栅极引线触点、源极引线触点、传感器引线触点和其间的分隔部。源极引线130、栅极引线132和传感器引线134使用机电耦接物101分别与源极引线触点、栅极引线触点和传感器引线触点机电耦接。如上所述，每个机电耦接物101可以包括不同的材料。第一金属层110和第四金属层126各自至少部分地暴露于包封剂136以提供双面冷却。引线128、130、132和134也各自至少部分地暴露于包封剂136，以将半导体管芯的栅极触点、源极触点和漏极触点分别与栅极电气节点、源极电气节点和漏极电气节点电耦接。
在图6的底部部分中，可以看到第二接触区域122中的一个从第二部分120的平坦表面延伸以接触管芯46中的一个的栅极触点。第一接触区域118还可以从第一部分116的平坦表面延伸以接触管芯46中的一个的源极触点。
图7和图9示出了DSC半导体封装件138的另一实施方式的元件。未在图7中示出整个封装件—包封剂被排除以使得可以看到其他元件，但是包封剂在图9的右上方的图像中以透视形式示出。图7的左上方示出了两个半导体管芯140，每个半导体管芯具有栅极触点141。每个半导体管芯还具有靠近栅极触点的源极触点，但是源极触点在图7中不可见，因为在左上方的图像中，它们覆盖有机电耦接物162。每个半导体还具有使用机电耦接物164与MIM衬底142的第二金属层144机电耦接的漏极触点。在此实施方式中，MIM衬底142可以被称为漏极MIM衬底，因为其将半导体管芯的漏极触点与漏极引线168电耦接(使用第二金属层)。
MIM衬底142包括具有两个最大平坦表面的第一绝缘层146：第一表面147和第二表面149。第一金属层148与第一表面耦接，并且第二金属层144与第二表面耦接。与本文公开的其他MIM衬底一样，绝缘层使与其耦接的两个金属层电绝缘。
图7的左上方图像相应地示出了MIM衬底142以及漏极引线168、源极引线170、栅极引线172、传感器引线174和机电耦接物162。图7的右上方图像示出了MIM衬底150以及漏极引线168、源极引线170、传感器引线174和机电耦接物162。右上方图像的引线168、170、172、174和机电耦接物162与左上方图像中所示的那些相同—仅在每个图像中重复它们，使得可以更容易地看到其相对于每个MIM衬底的位置。
MIM衬底150包括具有彼此相对的两个最大平坦表面的第二绝缘层158：第三表面159和第四表面161。第三金属层152与第三表面耦接，并且第四金属层160与第四表面耦接。第三金属层包括具有多个第一接触区域154的第一部分153。第一接触区域也可以称为衬垫、源极衬垫和/或螺柱。第一接触区域154在第一部分的平坦表面157上方凸起。第三金属层还包括具有多个第二接触区域156的第二部分155。第二接触区域也可以称为衬垫、栅极衬垫和/或螺柱。第二接触区域156在第二部分的平坦表面165上方凸起。第一部分和第二部分至少部分地通过分隔部166彼此电绝缘隔离，所述分隔部可以使用任何材料去除技术形成在第三层中。在DSC封装件的组装期间，使用机电耦接物162将第一接触区域与管芯的源极触点机电耦接，使用机电耦接物163将第二接触区域与栅极触点141机电耦接，并且包封剂176用于至少部分地封装MIM衬底142和150以及引线168、170、172、174(并且完全封装其他元件，诸如管芯)。
当封装件完全组装时，第二金属层和第四金属层至少部分地暴露于包封剂以进行双面冷却，并且引线中的每一个也至少部分地暴露于包封剂，以将管芯的栅极触点、源极触点和漏极触点与封装件外部的电气节点(包括与传感器引线174耦接的传感器节点)电耦接。封装件的各种元件在封装件内形成不同的电气节点，包括：源极节点，所述源极节点包括源极引线、第一部分和半导体管芯的源极触点；栅极节点，所述栅极节点包括栅极引线、第二部分和半导体管芯的栅极触点；和漏极节点，所述漏极节点包括漏极引线、第二金属层和半导体管芯的漏极触点。每个节点还包括机电耦接物。传感器节点可以是与源极节点相同的节点，并且可以包括第一部分和传感器引线。
图9的右上方的侧面部分透视图示出了与半导体管芯140中的一个的源极触点机电耦接的第一部分153的第一接触区域154，并且还示出了与半导体管芯中的一个的栅极触点141机电耦接的第二部分155的第二接触区域156。引线中的每一个可以使用机电耦接物与其相应金属层耦接。
图8和图9示出了DSC半导体封装件178的另一实施方式的元件。未在图8中示出整个封装件—包封剂被排除以使得可以看到其他元件，但是包封剂在图9的左上方图像中以透视形式示出。图8的左上方示出了两个半导体管芯140，每个半导体管芯具有栅极触点141。每个半导体管芯还具有靠近栅极触点的源极触点，但是源极触点在图8中不可见，因为在左上方的图像中，它们覆盖有机电耦接物162。每个半导体还具有使用机电耦接物164与MIM衬底180的第二金属层182机电耦接的漏极触点。在此实施方式中，MIM衬底180可以被称为漏极MIM衬底，因为其将半导体管芯的漏极触点与漏极引线168电耦接(使用第二金属层)。
MIM衬底180包括具有两个最大平坦表面的第一绝缘层184：第一表面185和第二表面187。第一金属层186与第一表面耦接，并且第二金属层182与第二表面耦接。与本文公开的其他MIM衬底一样，绝缘层使与其耦接的两个金属层电绝缘。
图8的左上方图像相应地示出了MIM衬底180以及漏极引线168、源极引线170、栅极引线172、传感器引线174和机电耦接物162。图8的右上方图像示出了MIM衬底188以及漏极引线168、源极引线170、传感器引线174和机电耦接物162。右上方图像的引线168、170、172、174和机电耦接物162与左上方图像中所示的那些相同—仅在每个图像中重复它们，使得可以更容易地看到其相对于每个MIM衬底的位置。
MIM衬底188包括具有彼此相对的两个最大平坦表面的第二绝缘层196：第三表面197和第四表面199。第三金属层190与第三表面耦接，并且第四金属层198与第四表面耦接。第三金属层包括具有多个第一接触区域154的第一部分192。第一接触区域也可以称为衬垫、源极衬垫和/或螺柱。第一接触区域154在第一部分的平坦表面193上方凸起。第三金属层还包括具有多个第二接触区域156的第二部分194。第二接触区域也可以称为衬垫、栅极衬垫和/或螺柱。第二接触区域156在第二部分的平坦表面195上方凸起。第一部分和第二部分至少部分地通过分隔部200彼此电绝缘隔离，所述分隔部可以使用任何材料去除技术形成在第三层中。在DSC封装件的组装期间，使用机电耦接物162将第一接触区域与管芯的源极触点机电耦接，使用机电耦接物163将第二接触区域与栅极触点141机电耦接，并且包封剂176用于至少部分地封装MIM衬底180和188以及引线168、170、172、174(并且完全封装其他元件，诸如管芯)。
当封装件完全组装时，第二金属层和第四金属层至少部分地暴露于包封剂以进行双面冷却，并且引线中的每一个也至少部分地暴露于包封剂，以将管芯的栅极触点、源极触点和漏极触点与封装件外部的电气节点(包括与传感器引线174耦接的传感器节点)电耦接。封装件的各种元件在封装件内形成不同的电气节点，包括：源极节点，所述源极节点包括源极引线、第一部分和半导体管芯的源极触点；栅极节点，所述栅极节点包括栅极引线、第二部分和半导体管芯的栅极触点；和漏极节点，所述漏极节点包括漏极引线、第二金属层和半导体管芯的漏极触点。每个节点还包括机电耦接物。传感器节点可以是与源极节点相同的节点，并且可以包括第一部分和传感器引线。
图9的左上方的侧面部分透视图示出了与半导体管芯140中的一个的源极触点机电耦接的第一部分192的第一接触区域154，并且还示出了与半导体管芯中的一个的栅极触点141机电耦接的第二部分194的第二接触区域156。引线中的每一个可以使用机电耦接物与其相应金属层耦接。
将任何元件机电耦接在一起可以包括施加导电胶带和加热步骤、施加焊料或焊膏以及施加加热或回流步骤、施加金属粉末或膏以及烧结等。看到图7至图9的管芯(如同其他图)使用机电耦接物与第二金属层和第三金属层两者直接耦接，但在一些实施方式中可以包括其他薄层，诸如一个或多个焊接顶部金属(STM)层和/或一个或多个凸块下金属(UBM)层。因此，管芯可以使用以下中的一者或多者与第二金属层和/或第三金属层直接耦接：一个或多个UBM层、一个或多个焊料(其可包括焊膏)、一个或多个导电胶带、一个或多个STM层和/或一个或多个烧结层。在图中可以看出，在所示的实施方式中，管芯与第二金属层之间没有间隔件，管芯与第三金属层之间也没有间隔件。这允许半导体封装件的更紧凑的配置。如果管芯与第二金属层或第三金属层之间包括间隔件，则管芯不会使用一个或多个焊料层、导电胶带、UBM层、STM层、烧结层等与第二金属层或第三金属层直接耦接，但是将与第二金属层或第三金属层间接耦接。
然而，一些实施方式可以包括管芯与第二金属层或第三金属层之间的金属间隔件。在此类实施方式中，可以存在将管芯与间隔件耦接的焊料、Ag烧结或一些其他机电耦接物，并且还可以存在将间隔件与对应的MIM衬底(第二金属层或第三金属层)耦接的焊料、Ag烧结或一些其他机电耦接物。在一些实施方式中，间隔件可以是多层或复合间隔件。非限制性示例包括由多个金属层形成的间隔件，诸如金属/焊料/金属/焊料/金属间隔件，或金属/(Ag烧结)/金属间隔件，等等。可以选择间隔件的金属层和间隔件之间的机电耦接物以用于期望的机械性能、热性能或一些其他标准。然而，当间隔件被排除时，如同附图中所示的示例，半导体封装件可以更薄、更简单且更可靠。在各种实施方式中，不具有间隔件的版本可以例如具有更好的热特性(换句话说，更好地从管芯耗散热量)。
在图中还可以看出，在实施方式中，本文公开的DSC半导体封装件不包括用于电耦接的焊线或夹具，而是芯片/管芯与MIM衬底直接耦接，并且MIM衬底然后与引线直接耦接(通过一个或多个焊料、一个或多个导电胶带、一个或多个烧结层、一个或多个UBM层、一个或多个STM层等)。
在实施方式中，半导体管芯的源极触点可以被称为第一电触点，半导体管芯的栅极触点可以被称为第二电触点，并且半导体管芯的漏极触点可以被称为第三电触点。
在实施方式中，MIM衬底中的任一者可为使用与Al2O3绝缘层耦接的铜层的直接键合铜(DBC)衬底，尽管除铜之外的材料可用于金属层，并且除Al2O3之外的绝缘体材料可用于绝缘层。在实施方式中，金属层可为例如铝、铜或不锈钢。作为非限制性示例，在各种实施方式中，绝缘层可以是(或包括)Al2O3、Zr掺杂的Al2O3、AlN、BeO、Si3N4、环氧树脂基层和/或其他陶瓷、复合材料或有机绝缘体材料。MIM衬底中的一个或多个MIM衬底可为包括铝层、绝缘层和铜层的绝缘金属衬底(IMS)。
实施方式中的DSC封装件可以用于任何电功能。在实施方式中，例如，本文公开的DSC封装件可以是用于电动车和/或混合动力电动车辆(EV/HEV)逆变器的智能功率模块(IPM)。在这种实施方式中使用双面冷却可以允许功率密度增加、高操作温度和增加的频率。双面冷却还可以改善半导体封装件的热性能、电性能和机械性能。
作为非限制性示例，在实施方式中，DSC封装件100可以具有以下特征。MIM衬底可以是具有Si3N4作为绝缘层的直接键合铜(DBC)衬底。铜层可以各自为0.8mm厚，并且绝缘层可以是0.32mm厚。漏极DBC衬底的尺寸可以为17mm×20.5mm×1.47mm。源极DBC衬底的尺寸可以为17mm×20.3mm×1.53mm。每个半导体管芯(或组合的半导体管芯)的尺寸可以为5.08mm×4.38mm×0.2mm。DSC封装件的尺寸可以为18.8mm×28mm×3.3mm。这些仅是示例，并且封装件/层可以具有其他特征和/或由其他材料形成。
作为非限制性示例，在实施方式中，DSC封装件102可以具有以下特征。MIM衬底可以是具有Si3N4作为绝缘层的直接键合铜(DBC)衬底。铜层可以各自为0.8mm厚，并且绝缘层可以是0.32mm厚。漏极DBC衬底的尺寸可以为17mm×9.3mm×1.47mm。源极DBC衬底的尺寸可以为17mm×9.4mm×1.53mm。每个半导体管芯(或组合的半导体管芯)的尺寸可以为5.08mm×4.38mm×0.2mm。DSC封装件的尺寸可以为18.8mm×17.075mm×3.3mm。除了在一个维度上较短之外，DSC封装件102(及其对应部件)可以相应地具有与DSC封装件102(及其对应部件)相似的尺寸。这些仅是示例，并且封装件/层可以具有其他特征和/或由其他材料形成。
图9的底部示出了存在于DSC封装件138和DSC封装件178两者中的层的近距离视图。作为非限制性示例，在实施方式中，层可以具有以下特征。MIM衬底142/180和150/188两者都可以是DBC衬底。第一金属层(最底层)148/186可以是0.35mm厚的铜层。第一绝缘层146/184可以是0.32mm的Si3N4陶瓷层。第二金属层144/182可以是0.8mm厚的铜层。机电耦接半导体管芯140与第二金属层144/182的机电耦接物164可以是0.05mm的Ag烧结层。半导体管芯可以具有0.2mm的厚度。机电耦接第一接触区域154与半导体管芯的源极触点的机电耦接物162和机电耦接第二接触区域156与半导体管芯的栅极触点的机电耦接物163可以是0.05mm的SAC305无铅焊料层。第一接触区域154和第二接触区域156可以具有0.18mm的厚度(换句话说，它们可以各自分别从平坦表面157/193和平坦表面165/195凸起0.18mm)。第三金属层152/190可以具有从最上表面到平坦表面157/193/165/195的0.62mm的厚度。第三金属层152/190可以具有从最上表面到每个第一接触区域154和第二接触区域156的底部的0.8mm的总厚度。第二绝缘层158/196可以是0.32mm的Si3N4陶瓷层。第四金属层160/198可以是0.41mm的铜层。DSC封装件138/178在实施方式中可以分别具有与上文针对DSC封装件100/102描述的那些相同的总体尺寸。半导体管芯可以是SiC管芯和/或金属氧化物半导体场效应晶体管(MOSFET)。引线中的任何引线最初可以与引线框架(在行/列或装置阵列中)耦接，并且每个装置可以在包封之后通过从引线框架切断封装件诸如通过冲压或任何其他切单技术来进行切单处理。这些仅是示例，并且封装件/层/元件可以具有其他特征和/或由其他材料形成。可以使用除MOSFET之外的管芯，诸如绝缘栅双极型晶体管(IGBT)或其他类型的管芯。
图9的近距离底部图像还示出第一接触区域比管芯的顶表面窄(水平地)5-10％。在实施方式中，与具有与管芯的顶表面相同宽度或更宽的第一接触区域相比，这导致更好的机械性能。例如，在比较IPM DSC封装件138、IPM DSC封装件178和现有技术非DSC IPM封装件(仅在漏侧上具有单个MIM衬底)的机械测试中，观察到下表1中给出的结果。所述结果反映降低18％-20％的管芯拉伸应力、降低14％-15％的环氧模塑封装材料(EMC)拉伸应力以及增加49％-53％的管芯顶部焊点可靠性(导致疲劳寿命更长或换句话说，降低疲劳断裂/故障的可能性)。所有测试使用了SiC半导体管芯。
Figure BDA0003431147160000201
表1
IPM DSC封装件138的测试具有0.086摄氏度/W(下文C/W)的结和管壳之间的热阻(RthJC)，并且IPM DSC封装件178具有0.091C/W的RthJC，而现有技术的非DSC IPM封装件(仅在漏极侧具有单个MIM衬底)具有0.144C/W的RthJC，这反映了分别约40％和37％的提高。IPM DSC封装件138的测试具有0.181C/W的结和焊点之间的热阻(RthJS)，并且IPM DSC封装件178具有0.222C/W的RthJS，而现有技术的非DSC IPM封装件(仅在漏极侧具有单个MIM衬底)具有0.266C/W的RthJS，这反映了分别约32％和17％的提高。所有测试使用了SiC半导体管芯。
由于相对于现有技术的非DSC IPM封装件(仅在漏极侧具有单个MIM衬底)的较大接触区域和较短路径，IPM DSC封装件138和178的测试还在漏源通态电阻(R Ds(on))和电感上具有更好的电气性能。所有测试使用了SiC半导体管芯。
形成本文公开的DSC封装件的方法的实施方式可以包括以下步骤。可以形成顶部源极MIM衬底。一个或多个蚀刻步骤可用于形成路由图案，将第三金属层分成第一部分和第二部分，并且形成第一接触区域和第二接触区域，包括分别相对于第一部分和第二部分的平坦表面使第一接触区域和第二接触区域凸起。管芯可以面向上附接在底部MIM衬底上。引线框架(LF)的漏极引线可以使用较高熔融温度焊料或Ag烧结材料与底部MIM衬底的第二金属层机电耦接(其可以包括260摄氏度第一焊料回流或烧结步骤)。对于包括栅极焊线的设计，可以包括栅极焊线结合工艺。然后，顶部源极MIM衬底使用较低熔融温度焊料或Ag烧结材料与管芯源极(和排除焊线的版本中的管芯栅极)以及引线框架的栅极引线、源极引线和传感器引线机电耦接(其可以包括235摄氏度第二焊料回流或烧结步骤)。然后可以以这样的方式完成模制/封装：第一金属层和第四金属层至少部分地暴露于包封剂以用于双面冷却，并且使得所有引线至少部分地暴露于包封剂。从附图中可以看出，在实施方式中，第一金属层和第四金属层中的每一个的最大平坦表面完全暴露于包封剂。然后可以通过冲压或切割或其他切单技术从引线框架对DSC封装件进行切单处理。
本文公开的传感器引线可以用于感测源极节点或源极触点处的温度和/或电流。
在实施方式中，具有凸起的第一接触区域和第二接触区域除了具有本文所述的其他益处之外，还可以减小顶部MIM衬底接触底部DBC衬底并引起短路(如果半导体管芯薄的话更可能发生)的可能性。
如本文所公开的半导体封装件的实施方式可以包括其中第一MIM衬底包括第一直接键合铜(DBC)衬底，并且其中第二MIM衬底包括第二DBC衬底。
如本文所公开的半导体封装件的实施方式可以包括其中一个或多个漏极触点通过第二金属层与漏极引线电耦接，其中一个或多个源极触点通过第三金属层与源极引线电耦接，并且其中一个或多个栅极触点通过第三金属层与栅极引线电耦接。
如本文所公开的半导体封装件的实施方式可以包括其中一个或多个第一接触区域包括比半导体管芯的最大平坦表面小的最大平坦表面。
如本文所公开的半导体封装件的实施方式可以包括其中一个或多个第一接触区域由第三金属层形成，并且在所述第一部分的平坦表面上方凸起，并且其中所述一个或多个第二接触区域由所述第三金属层形成并且在所述第二部分的平坦表面上方凸起。
如本文所公开的半导体封装件的实施方式可以包括其中一个或多个接触区域由第三金属层形成并且在第三金属层的平坦表面上方凸起。
如本文所公开的半导体封装件的实施方式可以包括其中半导体管芯通过一个或多个焊料、一个或多个烧结层、一个或多个导电胶带、一个或多个可焊接顶部金属层以及一个或多个凸块下金属层与第二金属层直接耦接。
如本文所公开的半导体封装件的实施方式可以包括其中半导体管芯通过一个或多个焊料、一个或多个烧结层、一个或多个导电胶带、一个或多个可焊接顶部金属层或一个或多个凸块下金属层中的一者与第二金属层直接耦接，并且其中半导体管芯通过一个或多个焊料、一个或多个烧结层、一个或多个导电胶带、一个或多个可焊接顶部金属层或一个或多个凸块下金属层中的一者与第三金属层直接耦接。
如本文所公开的半导体封装件的实施方式可以包括其中第二部分至少部分地外接第一部分。
在以上描述提到双面冷却半导体封装件和相关方法的特定实施方式以及实施部件、子部件、方法和子方法的地方，应当显而易见的是，可在不脱离其实质的情况下作出多种修改，并且这些实施方式、实施部件、子部件、方法和子方法可应用于其他双面冷却半导体封装件和相关方法。

Claims (10)

1.一种双面冷却DSC半导体封装件，其特征在于，所述DSC半导体封装件包括：
第一金属-绝缘体-金属MIM衬底，所述第一MIM衬底包括：包括彼此相对的两个最大平坦表面，即第一表面和第二表面，的第一绝缘层、与所述第一表面耦接的第一金属层以及与所述第二表面耦接的第二金属层，其中所述第一金属层和所述第二金属层至少部分地由所述第一绝缘层彼此电绝缘隔离；
第二MIM衬底，所述第二MIM衬底包括：包括彼此相对的两个最大平坦表面，即第三表面和第四表面，的第二绝缘层、与所述第三表面耦接的第三金属层和与所述第四表面耦接的第四金属层，其中：
所述第三金属层和所述第四金属层至少部分地由所述第二绝缘层彼此电绝缘隔离；并且
所述第三金属层包括第一部分和第二部分，所述第一部分包括一个或多个第一接触区域，所述第二部分与所述第一部分电绝缘隔离并且包括一个或多个第二接触区域；
半导体管芯，所述半导体管芯与所述第二金属层和所述第三金属层耦接，使得所述一个或多个第一接触区域与所述半导体管芯的一个或多个第一电触点电耦接，并且所述一个或多个第二接触区域与所述半导体管芯的一个或多个第二电触点电耦接，其中所述半导体管芯通过一个或多个焊料、一个或多个烧结层、一个或多个导电胶带、一个或多个可焊接顶部金属STM层或一个或多个凸块下金属UBM层中的一者与所述第三金属层直接耦接；
第一引线，所述第一引线与所述第一MIM衬底电耦接；
第二引线，所述第二引线与所述第二MIM衬底电耦接；和
包封剂，所述包封剂至少部分地包封所述第一MIM衬底、所述第二MIM衬底、所述半导体管芯、所述第一引线和所述第二引线以形成半导体封装件，其中所述第一金属层、所述第四金属层、所述第一引线和所述第二引线各自至少部分地暴露于所述包封剂。
2.根据权利要求1所述的DSC半导体封装件，其中，从所述半导体封装件外部到所述半导体管芯的所有电路径包括所述第二金属层和所述第三金属层中的一者。
3.根据权利要求1所述的DSC半导体封装件，其中，所述第二部分至少部分地外接所述第一部分。
4.根据权利要求1所述的DSC半导体封装件，其中，所述一个或多个第一电触点包括一个或多个源极触点，其中所述一个或多个第二电触点包括一个或多个栅极触点，其中所述半导体管芯包括一个或多个漏极触点，其中所述第一引线包括漏极引线，其中所述第二引线包括源极引线，并且其中所述半导体封装件进一步包括与所述第三金属层电耦接的栅极引线。
5.一种双面冷却DSC半导体封装件，其特征在于，所述DSC半导体封装件包括：
第一金属-绝缘体-金属MIM衬底，所述第一MIM衬底包括：包括彼此相对的两个最大平坦表面，即第一表面和第二表面，的第一绝缘层、与所述第一表面耦接的第一金属层以及与所述第二表面耦接的第二金属层，其中所述第一金属层和所述第二金属层至少部分地由所述第一绝缘层彼此电绝缘隔离；
第二MIM衬底，所述第二MIM衬底包括：包括彼此相对的两个最大平坦表面，即第三表面和第四表面，的第二绝缘层、与所述第三表面耦接的第三金属层和与所述第四表面耦接的第四金属层，其中所述第三金属层和所述第四金属层至少部分地由所述第二绝缘层彼此电绝缘隔离，并且其中一个或多个接触区域由所述第三金属层形成；
半导体管芯，所述半导体管芯与所述第二金属层和所述第三金属层耦接，使得所述一个或多个接触区域与所述半导体管芯的一个或多个第一电触点电耦接，其中所述半导体管芯通过一个或多个焊料、一个或多个烧结层、一个或多个导电胶带、一个或多个可焊接顶部金属STM层或一个或多个凸块下金属UBM层中的一者与所述第三金属层直接耦接；
第一引线，所述第一引线与所述第一MIM衬底电耦接；
第二引线，所述第二引线与所述第二MIM衬底电耦接；
第三引线，所述第三引线通过一个或多个焊线与所述半导体管芯的一个或多个第二电触点电耦接；和
包封剂，所述包封剂至少部分地包封所述第一MIM衬底、所述第二MIM衬底、所述半导体管芯、所述第一引线、所述第二引线和所述第三引线以形成半导体封装件，其中所述第一金属层、所述第四金属层、所述第一引线、所述第二引线和所述第三引线各自至少部分地暴露于所述包封剂。
6.根据权利要求5所述的DSC半导体封装件，其中，所述一个或多个第一电触点包括一个或多个源极触点，其中所述一个或多个第二电触点包括一个或多个栅极触点，其中所述半导体管芯包括一个或多个第三电触点，所述一个或多个第三电触点包括一个或多个漏极触点，其中所述第一引线包括漏极引线并且与所述一个或多个漏极触点电耦接，其中所述第二引线包括源极引线并且与所述一个或多个源极触点电耦接，并且其中所述第三引线包括栅极引线并且与所述一个或多个栅极触点电耦接。
7.根据权利要求5所述的DSC半导体封装件，其中，所述一个或多个接触区域由所述第三金属层形成并且在所述第三金属层的平坦表面上方凸起。
8.一种双面冷却DSC半导体封装件，其特征在于，所述DSC半导体封装件包括：
第一金属-绝缘体-金属MIM衬底，所述第一MIM衬底包括：包括彼此相对的两个最大平坦表面，即第一表面和第二表面，的第一绝缘层、与所述第一表面耦接的第一金属层以及与所述第二表面耦接的第二金属层，其中所述第一金属层和所述第二金属层至少部分地由所述第一绝缘层彼此电绝缘隔离；
第二MIM衬底，所述第二MIM衬底包括：包括彼此相对的两个最大平坦表面，即第三表面和第四表面，的第二绝缘层、与所述第三表面耦接的第三金属层和与所述第四表面耦接的第四金属层，其中：
所述第三金属层和所述第四金属层至少部分地由所述第二绝缘层彼此电绝缘隔离；并且
所述第三金属层包括：第一部分，所述第一部分包括由所述第三金属层形成并且在所述第一部分的平坦表面上方凸起的一个或多个第一接触区域；和第二部分，所述第二部分与所述第一部分电绝缘隔离并且包括由所述第三金属层形成并且在所述第二部分的平坦表面上方凸起的一个或多个第二接触区域；
半导体管芯，所述半导体管芯与所述第二金属层和所述第三金属层耦接，使得所述一个或多个第一接触区域与所述半导体管芯的一个或多个第一电触点电耦接，并且所述一个或多个第二接触区域与所述半导体管芯的一个或多个第二电触点电耦接；
第一引线，所述第一引线与所述第一MIM衬底电耦接；
第二引线，所述第二引线与所述第二MIM衬底电耦接；
第三引线，所述第三引线与所述第二MIM衬底电耦接；和
包封剂，所述包封剂至少部分地包封所述第一MIM衬底、所述第二MIM衬底、所述半导体管芯、所述第一引线、所述第二引线和所述第三引线，其中所述第一金属层、所述第四金属层、所述第一引线、所述第二引线和所述第三引线各自至少部分地暴露于所述包封剂。
9.根据权利要求8所述的DSC半导体封装件，其中，从所述半导体封装件外部到所述半导体管芯的所有电路径被引导穿过所述第一MIM衬底和所述第二MIM衬底中的一者。
10.根据权利要求8所述的DSC半导体封装件，其中，所述半导体管芯的漏极触点通过所述第二金属层与所述第一引线电耦接，其中所述一个或多个第一电触点包括一个或多个源极触点并且通过所述第三金属层与所述第二引线电耦接，并且其中所述一个或多个第二电触点包括一个或多个栅极触点并且通过所述第三金属层与所述第三引线电耦接。
CN202111595993.8A 2020-12-29 2021-12-24 双面冷却半导体封装件 Pending CN114695289A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/136,299 US11646249B2 (en) 2020-12-29 2020-12-29 Dual-side cooling semiconductor packages and related methods
US17/136,299 2020-12-29

Publications (1)

Publication Number Publication Date
CN114695289A true CN114695289A (zh) 2022-07-01

Family

ID=81972493

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111595993.8A Pending CN114695289A (zh) 2020-12-29 2021-12-24 双面冷却半导体封装件

Country Status (3)

Country Link
US (2) US11646249B2 (zh)
CN (1) CN114695289A (zh)
DE (1) DE102021006247A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10231091A1 (de) 2002-07-10 2004-01-22 Robert Bosch Gmbh Aktivgleichrichter-Modul für Drehstromgeneratoren von Fahrzeugen
JP4450230B2 (ja) 2005-12-26 2010-04-14 株式会社デンソー 半導体装置
JP2007251076A (ja) 2006-03-20 2007-09-27 Hitachi Ltd パワー半導体モジュール
US9275926B2 (en) 2013-05-03 2016-03-01 Infineon Technologies Ag Power module with cooling structure on bonding substrate for cooling an attached semiconductor chip
KR101755769B1 (ko) 2014-10-29 2017-07-07 현대자동차주식회사 양면 냉각 파워 모듈 및 이의 제조 방법
KR102552077B1 (ko) * 2018-04-23 2023-07-06 현대자동차주식회사 적층형 파워 모듈 및 이의 제조 방법
DE102019108988B3 (de) * 2019-04-05 2020-08-13 Infineon Technologies Ag Leistungshalbleitermodul und verfahren zur herstellung desselben
DE102019115857A1 (de) * 2019-06-11 2020-12-17 Infineon Technologies Ag Halbleitergehäuse und verfahren zur herstellung eines halbleitergehäuses
US11380646B2 (en) * 2020-05-14 2022-07-05 Life-On Semiconductor Corporation Multi-sided cooling semiconductor package and method of manufacturing the same

Also Published As

Publication number Publication date
DE102021006247A1 (de) 2022-06-30
US11646249B2 (en) 2023-05-09
US20230238307A1 (en) 2023-07-27
US20220208653A1 (en) 2022-06-30

Similar Documents

Publication Publication Date Title
KR102585450B1 (ko) 브레이징된 전기 전도성 층을 포함하는 칩 캐리어를 구비한 몰딩된 패키지
US7679197B2 (en) Power semiconductor device and method for producing it
US7569920B2 (en) Electronic component having at least one vertical semiconductor power transistor
US7948069B2 (en) Surface mountable hermetically sealed package
US7880283B2 (en) High reliability power module
US20060151868A1 (en) Package for gallium nitride semiconductor devices
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
KR102172689B1 (ko) 반도체 패키지 및 그 제조방법
CN217719586U (zh) 电子器件
CN113228265A (zh) 半导体组件的电路构造
US20220084915A1 (en) Semiconductor Package, Semiconductor Module and Methods for Manufacturing a Semiconductor Package and a Semiconductor Module
US10937767B2 (en) Chip packaging method and device with packaged chips
JP7118205B1 (ja) 半導体装置及びそれを用いた半導体モジュール
CN114695289A (zh) 双面冷却半导体封装件
KR101626534B1 (ko) 반도체 패키지 및 그 제조 방법
CN114203659A (zh) 多层互连带
CN217983321U (zh) 一种双面散热的半导体芯片封装结构
JP7118204B1 (ja) 半導体装置
CN113410185B (zh) 功率半导体器件封装结构及其制造方法
CN216902916U (zh) 经封装的高压hv mosfet器件以及电子设备
US11848257B2 (en) Bending semiconductor chip for connection at different vertical levels
US20240136260A1 (en) Packaged high voltage mosfet device with connection clip and manufacturing process thereof
CN210403714U (zh) 一种功率模块
JP7294403B2 (ja) 半導体装置
JP2024505028A (ja) 熱伝導性接着層を備えた基板を有するパッケージ化された電子デバイス

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination