KR102552077B1 - 적층형 파워 모듈 및 이의 제조 방법 - Google Patents

적층형 파워 모듈 및 이의 제조 방법 Download PDF

Info

Publication number
KR102552077B1
KR102552077B1 KR1020180046840A KR20180046840A KR102552077B1 KR 102552077 B1 KR102552077 B1 KR 102552077B1 KR 1020180046840 A KR1020180046840 A KR 1020180046840A KR 20180046840 A KR20180046840 A KR 20180046840A KR 102552077 B1 KR102552077 B1 KR 102552077B1
Authority
KR
South Korea
Prior art keywords
substrate layer
power semiconductor
power module
gate
insulating resin
Prior art date
Application number
KR1020180046840A
Other languages
English (en)
Other versions
KR20190123099A (ko
Inventor
한광준
Original Assignee
현대자동차주식회사
기아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대자동차주식회사, 기아 주식회사 filed Critical 현대자동차주식회사
Priority to KR1020180046840A priority Critical patent/KR102552077B1/ko
Priority to US16/179,264 priority patent/US10748834B2/en
Priority to DE102018219377.0A priority patent/DE102018219377A1/de
Priority to CN201811381206.8A priority patent/CN110391205A/zh
Publication of KR20190123099A publication Critical patent/KR20190123099A/ko
Application granted granted Critical
Publication of KR102552077B1 publication Critical patent/KR102552077B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H01L2224/32503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/75822—Rotational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81091—Under pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81091—Under pressure
    • H01L2224/81092—Atmospheric pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8181—Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83091—Under pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83091—Under pressure
    • H01L2224/83092—Atmospheric pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8381—Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 적층형 파워 모듈 및 이의 제조 방법에 관한 것으로, 본 발명의 실시예에 따른 적층형 파워 모듈은, 일면에 서로 인접하여 형성된 패드 형태의 게이트 및 에미터, 타면에 형성된 패드 형태의 콜렉터를 구비하는 전력반도체; 상기 전력반도체 상부에 적층되고, 상기 콜렉터가 하부면에 형성되어 있는 금속층에 전기적으로 연결되는 상부 기판층; 및 상기 전력반도체 하부에 적층되고, 상기 게이트 및 상기 에미터 각각이 상부면에 형성되어 있는 금속층에 전기적으로 연결되는 하부 기판층;을 포함하고, 언더필(underfill) 공정을 통해 절연성 수지가 채워지는 것일 수 있다.

Description

적층형 파워 모듈 및 이의 제조 방법{POWER MODULE WITH STACKED AND FABRICATING METHOD THEREOF}
본 발명은 적층형 파워 모듈 및 이의 제조 방법에 관한 것으로서, 보다 상세하게는 전력반도체와 리드프레임을 와이어 본딩을 통해 상호 연결하지 않고 기판을 통해 직접 연결하기 때문에 스페이서를 제거함으로써 경박단소의 고밀도화 및 고집접화, 원가 경쟁력을 가질 수 있는 구조를 확보하기 위한, 적층형 파워 모듈 및 이의 제조 방법에 관한 것이다.
최근 들어, 전자기기의 고속도화, 대용량화 및 고집적화가 진행되면서 전력 소자(power device) 역시 저비용으로 소형화 및 경량화에 대한 요구가 증대되고 있다. 이를 위해, 하나의 반도체 패키지에 다수 개의 반도체 칩을 탑재하는 적층형 파워 모듈을 구성하는 방식이 활용되고 있다.
한편, 차량용 모터에서도 전력소자에 대한 소형화 및 경량화에 대한 요구가 증대되고 있는 실정이다. 즉, 차량용 모터는 교류 전류가 필요하고, 배터리는 직류 전원이므로, 배터리의 직류 전류를 교류 전류로 변환할 수 있는 인버터가 필요하다. 이때, 인버터는 전류의 극성을 만들어주는 파워모듈을 구비한다.
도 1은 일반적인 적층형 파워 모듈을 나타낸 도면이다.
도 1을 참조하면, 적층형 파워 모듈(1)은 상부 기판(10)과 하부 기판(20) 사이에 배치되어 있는 전력반도체(30)와 리드프레임(40) 간을 와이어 본딩(wire bonding)(50)을 통해 서로 연결하고 있다.
이처럼, 와이어 본딩(50)은 저렴하고 간단한 연결 방식으로 주로 사용되고 있으나, 와이어의 루프 높이로 인해 모듈 내부에 추가 공간을 확보할 필요가 있다.
이에 따라, 적층형 파워 모듈(1)은 내부에 추가 공간을 확보하기 위한 스페이서(spacer)(60)를 구비해야 하는데, 이는 파워 모듈(1)의 두께를 줄이기 어려울 뿐만 아니라 원가를 상승시키는 한계가 있다.
따라서, 적층형 파워 모듈(1)은 내열성 내지 방열성을 확보할 뿐만 아니라, 경박단소의 고밀도화 및 고집접화, 원가 경쟁력을 가질 수 있는 구조를 확보할 필요가 있다.
대한민국 등록특허공보 제10-1321282호 (2013.10.16 등록)
본 발명의 목적은 전력반도체와 리드프레임을 와이어 본딩을 통해 상호 연결하지 않고 기판을 통해 직접 연결하기 때문에 스페이서(spacer)를 제거함으로써 경박단소의 고밀도화 및 고집접화, 원가 경쟁력을 가질 수 있는 구조를 확보하기 위한, 적층형 파워 모듈 및 이의 제조 방법을 제공하는데 있다.
본 발명의 실시예에 따른 적층형 파워 모듈은, 일면에 서로 인접하여 형성된 패드 형태의 게이트 및 에미터, 타면에 형성된 패드 형태의 콜렉터를 구비하는 전력반도체; 상기 전력반도체 상부에 적층되고, 상기 콜렉터가 하부면에 형성되어 있는 금속층에 전기적으로 연결되는 상부 기판층; 및 상기 전력반도체 하부에 적층되고, 상기 게이트 및 상기 에미터 각각이 상부면에 형성되어 있는 금속층에 전기적으로 연결되는 하부 기판층;을 포함하고, 언더필(underfill) 공정을 통해 절연성 수지가 채워지는 것일 수 있다.
상기 상부 기판층 및 상기 하부 기판층 각각은, 상기 전력반도체에서 발생된 열을 외부로 방출시키는 경로로서 상부 금속층, 세라믹층 및 하부 금속층의 적층 구조가 형성되는 것일 수 있다.
상기 상부 기판층의 하부 금속층과 상기 하부 기판층의 상부 기판층 중 적어도 어느 하나는, 상기 전력반도체와 전기적으로 연결되는 것일 수 있다.
상기 전력반도체는, 플립칩(flipchip) 공정을 통해 180° 회전되어 거꾸로 적층되는 것일 수 있다.
상기 전력반도체는, 상기 게이트를 통해 온/오프 스위칭 제어가 수행되고, 싱기 콜렉터로부터 입력된 직류 전류를 교류 전류로 변환하여 상기 에미터로 출력하는 것일 수 있다.
상기 절연성 수지는, 상기 게이트의 복수 개의 단자 패드간 공간, 상기 게이트와 상기 에미터 사이의 단자 패드간 공간에 채워지는 것일 수 있다.
상기 절연성 수지는, 실리카(silica) 또는 이산화 규소(silicon dioxide)(SiO2) 필러가 포함된 열경화성 에폭시 수지일 수 있다.
상기 절연성 수지는, 상기 필러의 형상이 구상형이고, 상기 필러의 크기가 채워질 공간의 가장 좁은 폭의 절반 이하로 최대 직경이 조절되는 것일 수 있다.
상기 절연성 수지는, 상기 필러의 함량이 50% 이상으로 조성되어 열팽창계수가 20(ppm/℃) 이하로 조정되는 것일 수 있다.
일실시예에 의하면, 상기 하부 기판층의 상부면에 형성된 금속층에 각각 연결되는 제1 리드프레임 및 제2 리드프레임;을 더 포함하고, 상기 제1 리드프레임은, 상기 게이트로 전달하는 제어신호를 외부로부터 전송받고, 상기 제2 리드프레임은, 외부로 전달하는 교류 전류를 상기 에메터로부터 전송받는 것일 수 있다.
상기 전력반도체, 상기 상부 기판층, 상기 하부 기판층, 상기 제1 리드프레임 및 상기 제2 리드프레임에 대한 EMC(Epoxy Molding Compound) 몰딩을 형성하는 몰딩부;를 더 포함할 수 있다.
또한, 본 발명의 실시예에 따른 적층형 파워 모듈의 제조 방법은, 하부 기판층의 상부면에 전력반도체와 접합을 위한 회로 패턴을 인쇄하는 단계; 상기 전력반도체에 대한 플립칩 공정을 통해 상기 전력반도체의 일면에 이격 형성된 패드 형태의 게이트와 에미터를 상기 하부 기판층의 상부면에 형성된 금속층에 접합하는 단계; 상기 게이트 및 상기 에미터의 주변 공간에 언더필 공정을 통해 절연성 수지를 채우는 단계; 상기 하부 기판층의 상부면에 형성된 금속층에 제1 리드프레임 및 제2 리드프레임을 각각 연결하는 단계; 및 상기 전력반도체의 타면에 형성된 패드 형태의 콜렉터에 상부 기판층의 하부면에 형성된 금속층에 접합하는 단계;를 포함할 수 있다.
일실시예에 의하면, 상기 전력반도체와 상기 상부 기판층의 접합 단계 이후에, EMC 몰딩을 수행하는 단계;를 더 포함할 수 있다.
상기 절연성 수지를 채우는 단계는, 상기 게이트의 복수 개의 단자 패드간 공간, 상기 게이트와 상기 에미터 사이의 단자 패드간 공간에 채워지는 것일 수 있다.
상기 절연성 수지를 채우는 단계는, 상기 절연성 수지를 주사기(syringe)를 이용한 토출(dispensing) 방식으로 채운 다음 고온 챔버에서 경화하는 단계를 포함할 수 있다.
본 발명은 전력반도체와 리드프레임을 와이어 본딩을 통해 상호 연결하지 않고 기판을 통해 직접 연결하기 때문에 스페이서(spacer)를 제거함으로써 경박단소의 고밀도화 및 고집접화, 원가 경쟁력을 가질 수 있는 구조를 확보할 수 있다.
또한, 본 발명은 스페이서를 삭제하여 전체 제조공정의 단계와 부품수를 줄여 원가 경쟁력을 향상할 수 있다.
또한, 본 발명은 스페이서를 삭제하여 Z축 높이를 축소하여 전체 사이즈를 축소시켜 고밀도화를 도모할 수 있다.
또한, 본 발명은 전력반도체, 상부 기판층 및 하부 기판층의 직접 접촉을 통해 방열 성능을 향상할 수 있다.
도 1은 일반적인 적층형 파워 모듈을 나타낸 도면,
도 2는 본 발명의 실시예에 따른 적층형 파워 모듈을 나타낸 도면,
도 3은 전력반도체의 패드를 나타낸 도면,
도 4는 본 발명의 실시예에 따른 적층형 파워 모듈의 제조 방법을 나타낸 도면,
도 5는 상기 도 4에서 플립칩 공정을 설명하는 도면,
도 6은 상기 도 4에서 언더필 공정을 설명하는 도면이다.
이하 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 다만, 하기의 설명 및 첨부된 도면에서 본 발명의 요지를 흐릴 수 있는 공지 기능 또는 구성에 대한 상세한 설명은 생략한다. 또한, 도면 전체에 걸쳐 동일한 구성 요소들은 가능한 한 동일한 도면 부호로 나타내고 있음에 유의하여야 한다.
이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위한 용어로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
따라서 본 명세서에 기재된 실시 예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시 예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.
첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다. 본 발명은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되어지지 않는다.
명세서 전체에서 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다. 또한, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
또한, 명세서에서 사용되는 "부"라는 용어는 소프트웨어, FPGA 또는 ASIC과 같은 하드웨어 구성요소를 의미하며, "부"는 어떤 역할들을 수행한다. 그렇지만 "부"는 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. "부"는 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 "부"는 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로 코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들 및 변수들을 포함한다. 구성요소들과 "부"들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 "부"들로 결합되거나 추가적인 구성요소들과 "부"들로 더 분리될 수 있다.
아래에서는 첨부한 도면을 참고하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 2는 본 발명의 실시예에 따른 적층형 파워 모듈을 나타낸 도면이고, 도 3은 전력반도체의 패드를 나타낸 도면이다.
도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 적층형 파워 모듈(100)은, 전력반도체와 리드프레임을 와이어 본딩을 통해 상호 연결하지 않고 기판을 통해 직접 연결하기 때문에 스페이서(spacer)를 제거함으로써 경박단소의 고밀도화 및 고집접화, 원가 경쟁력을 가질 수 있는 구조를 확보할 수 있다.
이를 위해, 적층형 파워 모듈(100)은 플립칩(flipchip) 공정을 통해 전력반도체를 기판에 거꾸로 직접 접합함으로써 와이어 본딩 없이 전력반도체의 단자 패드와 리드프레임을 기판을 통해 연결한다.
그런데, 적층형 파워 모듈(100)은 전력반도체의 단자 패드를 기판에 직접 접합함에 따라 전력반도체의 단자 패드에 대한 절연성이 확보될 필요가 있다.
따라서, 적층형 파워 모듈(100)은 전력반도체의 단자 패드를 기판에 접합할 때 전력반도체의 단자 패드에 대한 절연성 확보를 위해 언더필(underfill) 공정을 통해 절연성 수지가 채워진다.
여기서는 적층형 파워 모듈(100)은 양면 냉각(Double Side Cooling, DSC) 구조로 구현된 경우에 대하여 설명하나, 이에 한정되지 않고 단면 냉각(One Side Cooling) 구조로 구현된 경우에도 가능하다.
한편, 적층형 파워 모듈(100)은 상부 기판층(110), 하부 기판층(120), 전력반도체(130), 절연성 수지(140), 제1 및 제2 리드프레임(150a, 150b), 몰딩부(160)을 포함한다.
상부 기판층(110) 및 하부 기판층(120)은 세라믹층(ceramic layer)의 양면에 금속층(metal layer)이 인쇄된 기판으로서 고방열, 고절연 특성을 나타낸다. 즉, 상부 기판층(110)은 제1 상부 금속층(111), 제1 세라믹층(112), 제1 하부 금속층(112)으로 적층되고, 하부 기판층(120)은 제2 상부 금속층(121), 제2 세라믹층(122), 제2 하부 금속층(122)으로 적층된다.
이와 같이, 상부 기판층(110) 및 하부 기판층(120) 각각은 양면에 금속층을 형성하여 양면 냉각 구조를 형성하게 된다. 즉, 상부 기판층(110) 및 하부 기판층(120) 사이에는 전력반도체(130)가 배치된다. 이는 기존의 스페이서가 제외되어 전력반도체(130)가 상부 기판층(110)과 하부 기판층(120)에 직접 접촉함에 따라 방열 성능을 향상시킬 수 있다. 이로써, 전력반도체(130)에서 발생된 열은 상부 기판층(110)의 제1 하부 금속층(113), 제1 세라믹층(112) 및 제1 상부 금속층(111)으로 이어지는 경로를 통해 외부로 방출되고, 하부 기판층(120)의 제2 상부 금속층(121), 제2 세라믹층(122) 및 제1 하부 금속층(123)으로 이어지는 경로를 통해 외부로 방출될 수 있다.
특히, 상부 기판층(110)의 제1 하부 금속층(113)과 하부 기판층(120)의 제2 상부 금속층(121) 중 적어도 어느 하나에는 전력반도체(130)과 전기적 연결을 위한 회로 패턴을 인쇄함으로써 전력반도체(130)의 플립칩 공정을 통한 전력반도체(130)의 접합용 매개 기판으로 이용할 수 있다.
여기서, 제1 및 제2 세라믹층(112, 122)은 산화알루미늄(aluminium oxide)(Al2O3), 질화규소(silicon nitride)(Si3N4) 등의 절연 재질이고, 제1 상부 금속층(111), 제1 하부 금속층(113), 제2 상부 금속층(121) 및 제2 하부 금속층(123)은 구리(Cu), 알루미늄(Al) 등의 재질일 수 있다.
한편, 상부 기판층(110) 및 하부 기판층(120)은 TFC(Thick Film Copper), PCB, FPCB(Flexible PCB), IMS(Insulate Metal Substrate), Pre-molded Subs, DBC(Direct Bonded Copper), 세라믹 등 다양한 재질 및 구조로 형성할 수 있다.
전력반도체(130)는 직류를 교류로 변환하는 대전력 및 고속 스위칭소자로서, 예를 들어 IGBT(Insulated Gate Bipolar mode Transistor) 등일 수 있다.
이때, 전력반도체(130)는 도 1과 달리 플립칩 공정을 통해 180° 회전되어 거꾸로 접합된다. 예를 들면, 도 1에서는 전력반도체(130)의 일면이 상부 기판층(110)에 접합된다면, 도 2에서는 전력반도체(130)의 동일면이 하부 기판층(120)에 접합된다. 이로 인해, 도 1에서 와이어 본딩을 통한 전기적 연결 관계는 도 2에서 하부 기판층(120)을 통한 전기적 연결 관계로 형성된다.
이러한 전력반도체(130)는 스위칭소자로 기능하기 위한 단자로서, 게이트(gate)(131), 에미터(132)(emitter) 및 콜렉터(collector)(133)를 포함하며, 이들 단자들은 상부 기판층(110) 및 하부 기판층(120)의 전기적 접합을 위해 외부에 노출된 패드 형태로 양면에 형성된다.
도 3을 참조하면, 전력반도체(130)의 일면에는 복수 개의 패드 형태의 게이트(131), 게이트(131)와 동일 평면상에 단일 패드 형태의 에미터(132), 타면에 단일 패드 형태의 콜렉터(133)를 형성한다.
구체적으로, 게이트(131)와 에미터(132)는 하부 기판층(120)의 상부면에 형성되어 있는 금속층에 접합되어 전기적으로 연결되며, 콜렉터(133)는 상부 기판층의 하부면에 형성되어 있는 금속층에 접합되어 전기적으로 연결된다. 여기서, 하부 기판층(120)의 상부면과 상부 기판층(110)의 하부면은 모두 전력반도체(130)를 향하는 면이 된다. 이로써, 전력반도체(130)는 게이트(131)를 통해 온(on)/오프(off) 스위칭 제어가 수행되고, 콜렉터(133)로부터 입력된 직류 전류를 교류 전류로 변환하여 에미터(132)로 출력한다.
그런데, 도 3과 같이 게이트(131)는 복수 개의 인접한 패드가 형성되어 있고, 에미터(132)는 게이트(131)와 동일 평면상에 인접하여 패드가 형성되어 있다.
이와 같이, 게이트(131)와 에미터(132)는 전력반도체(130)의 동일 평면상에 서로 인접하여 형성되어 있고, 하부 기판층(120)의 상부면에 형성된 금속층에 전기적으로 연결되어 있기 때문에, 절연성 확보를 위한 언더필 공정이 수행된다. 즉, 게이트(131)와 에미터(132)의 단자 패드간 공간에는 언더필 공정을 통해 전기적인 절연성 확보를 위해 절연성 수지(140)가 채워진다.
그리고, 절연성 수지(140)는 '게이트(131)에서 복수 개의 단자 패드간 공간'과 '게이트(131)와 에미터 사이의 단자 패드간 공간'에 채워진다.
이러한 절연성 수지(140)는 실리카(silica) 또는 이산화 규소(silicon dioxide)(SiO2) 필러가 포함된 열경화성 에폭시 수지이다. 이때, 절연성 수지(140)는 사출 방식이 아니라 주사기(syringe)를 이용한 토출(dispensing) 방식으로 채워진 다음, 고온 챔버에서 경화된다.
여기서, 절연성 수지(140)에 포함된 필러는 미세한 공간(간극)을 채우기 위해 형상과 크기가 조절될 수 있다.
구체적으로, 필러의 형상은 판상형 또는 구상형일 수 있으나, 바람직하게는 미세한 공간 침투에 용이하도록 구상형이 사용된다. 또한, 필러의 크기는 구상형 필러가 사용될 때, 채워질 공간의 가장 좁은 폭의 절반 이하로 최대 직경이 조절된다. 그리고, 필러의 함량은 50% 이상으로 조성되어 열팽창계수가 20(ppm/℃) 이하가 되도록 조정된다.
제1 및 제2 리드프레임(lead frame)(150a, 150b)은 하부 기판층(120)의 상부 금속층에 접합된다.
이러한 제1 및 제2 리드프레임(150a, 150b)은 전력반도체(130)와 외부 회로를 연결하여 전기신호를 전달한다. 즉, 제1 리드프레임(150a)은 하부 기판층(120)의 상부면에 형성된 금속층에 연결되어, 전력반도체(130)의 게이트(131)로 전달하는 제어신호를 외부로부터 전송받는다. 마찬가지로, 제2 리드프레임(150b)은 하부 기판층(120)의 상부면에 형성된 금속층에 연결되어, 외부로 전달하는 교류 전류를 전력반도체(130)의 에미터(132)로부터 전송받는다.
몰딩부(160)는 전술한 바와 같이 전력반도체(130)의 패키징이 완료된 이후에 EMC(Epoxy Molding Compound) 몰딩을 통해 형성된다. 이러한 몰딩부(160)는 전력반도체(130)의 패키징 구조를 외부의 습기 또는 충격으로부터 보호하기 위해 전력반도체(130)의 패키징 구조를 밀봉한다.
한편, 전력반도체(130), 제1 및 제2 리드프레임(150a, 150b)은 상부 기판층(110) 또는 하부 기판층(120)과 접합 공정을 통해 적층된다. 여기서, 접합 공정은 예를 들어, 솔더(solder)/솔더링(soldering), 신터 페이스트(sinter paste)/신터링(sintering), TLP(Transient Liquid Phase) 등이 사용될 수 있다.
구체적으로, 솔더/솔더링의 경우에는 주석(Sn) 기반의 화학 조성물을 이용하는데, 접합면에 금속간 화합물이 생성되어 접합된다.
신터 페이스트/신터링의 경우에는 은(Ag) 기반 신터 페이스트/신터링과 구리(Cu) 기반 신터링일 수 있다. 구체적으로, 은 기반 신터 페이스트/신터링은 은 분말입자를 페이스트 형태로 제조하여 고온에서 소결하여 접합한다. 압력은 상압 또는 고압 가능하다. 그리고, 구리 기반 신터 페이스트/신터링은 구리 분말입자를 페이스트 형태로 제조하여 고온/고압에서 소결하여 접합한다. 여기서, 필러는 구리(Cu), 산화구리(CuO2), 구리-주석(Cu-Sn) 등일 수 있다.
TLP는 액상 천이 확산 접합 공정으로서, 구리(Cu)와 주석(Sn)을 100%의 금속간 화합물로 형성하는 방식이다. TLP는 솔더링과 유사하나 공정시간이 1시간 이상으로 길다.
도 4는 본 발명의 실시예에 따른 적층형 파워 모듈의 제조 방법을 나타낸 도면이고, 도 5는 상기 도 4에서 플립칩 공정을 설명하는 도면이며, 도 6은 상기 도 4에서 언더필 공정을 설명하는 도면이다.
도 4를 참조하면, S1 단계에서는 하부 기판층(120)이 마련된다. 여기서, 하부 기판층(120)의 상부면에는 전력반도체(130)와 접합을 위한 회로 패턴이 인쇄된다.
이후, S2 및 S3 단계에서는 솔더 프린팅(solder printing)을 통해 전력반도체(130)가 하부 기판층(120) 상에 적층된다. 여기서, 전력반도체(130)는 플립칩 공정을 통해 180° 회전하여 거꾸로 하부 기판층(120)에 접합된다. 이때, 하부 기판층(120)에는 전력반도체(130)의 게이트(131)와 에미터(132)가 접합된다. 반면에, 기존에는 전력반도체(130)의 콜렉터(133)가 하부 기판층(120) 상에 접합된다.
여기서, 플립칩 공정은 전력반도체(130)의 입고시 뒤집힌 상태로 입고가 가능하다면, 특별한 장비 없이 마운트 장비로 칩 마운트가 가능하다. 만약, 전력반도체(130)를 180° 회전할 필요가 있는 경우에는 도 5와 같이 2개의 헤드(헤드A, 헤드B)를 이용하여 칩 마운트를 시행한다. 즉, 링프레임상에 배치된 전력반도체(130)는 헤드A(HA)에 의해 180° 회전하고, 180° 회전된 전력반도체(130)는 헤드A(HA)에서 헤드B(HB)로 이동한 후 하부 기판층(120)에 실장된다.
이후, S4 단계에서는 전력반도체(130)가 플립칩 공정을 통해 하부 기판층(120)에 접합함에 따라 전력반도체(130)의 게이트(131)와 에미터(132)에 대한 단자 패드에 대한 절연성 확보를 위해 언더필 공정이 수행된다. 즉, 게이트(131)와 에미터(132)의 단자 패드에 형성된 공간에 절연성 수지(140)가 채워진다.
여기서, 언더필 공정은 도 6과 같이 주사기(SG)를 이용하여 절연성 수지(140)가 토출되어 단자 패드에 형성된 공간에 채워진다.
그런 다음, S5 및 S6 단계에서는 솔더 프린팅을 통해 제1 및 제2 리드프레임(150a, 150b)이 하부 기판층(120) 상에 적층된다.
제1 리드프레임(150a)은 와이어 본딩을 통해 전력반도체(130)의 게이트(131)와 연결되는 것이 아니라, 하부 기판층(120)의 상부면에 인쇄된 회로 패턴을 통해 전력반도체(130)의 게이트(131)와 연결된다. 제1 리드프레임(150a)이 와이어 본딩을 통해 전력반도체(130)의 게이트(131)와 연결되는 경우에는 스페이서가 필요하지만, 여기서는 스페이서가 제외되므로 Z축 방향의 높이를 줄일 수 있다.
이후, S7 및 S8 단계에서는 솔더 프린팅을 통해 상부 기판층(110)이 전력반도체(130)의 콜렉터(133) 상에 적층된다.
그런데, 제1 리드프레임(150a)이 와이어 본딩을 통해 전력반도체(130)의 게이트(131)와 연결되는 경우에는 상부 기판층(110)에 스페이서를 접합시키는 단계가 추가적으로 필요하게 된다. 즉, 스페이서가 제외됨에 따라 상부 기판층(110)은 스페이서를 접합시키는 상부 패키지 단계가 불필요하다.
그런 후, S9 단계에서는 EMC 몰딩을 통해 최종 모듈로 패키징이 완료된다.
이와 같이, 본 발명의 실시예에 따른 적층형 파워 모듈의 제조 방법은 기존과 같이 와이어 본딩에 의해 전력반도체(130)와 제1 리드프레임(150a)을 연결하지 않아 스페이서를 삽입하는 단계가 제외되므로, 전체적인 제조공정에서 일부 단계를 제외시킬 수 있다. 이는 제조공정의 단계를 줄이고 부품수를 줄일 수 있기 때문에 원가 경쟁력 향상에 기여할 수 있을 뿐만 아니라, 스페이서 제외에 의해 Z축 방향의 높이를 축소하여 사이즈 축소에 따른 고밀도화를 기대할 수 있다.
일부 실시 예에 의한 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CDROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다.
비록 상기 설명이 다양한 실시예들에 적용되는 본 발명의 신규한 특징들에 초점을 맞추어 설명되었지만, 본 기술 분야에 숙달된 기술을 가진 사람은 본 발명의 범위를 벗어나지 않으면서도 상기 설명된 장치 및 방법의 형태 및 세부 사항에서 다양한 삭제, 대체, 및 변경이 가능함을 이해할 것이다. 따라서, 본 발명의 범위는 상기 설명에서보다는 첨부된 특허청구범위에 의해 정의된다. 특허청구범위의 균등 범위 안의 모든 변형은 본 발명의 범위에 포섭된다.
110 : 상부 기판층 120 : 하부 기판층
130 : 전력반도체 131 : 게이트
132 : 에미터 133 : 콜렉터
140 : 절연성 수지 150a, 150b : 제1 및 제2 리드프레임
160 : 몰딩부

Claims (18)

  1. 일면에 서로 인접하여 형성된 패드 형태의 게이트 및 에미터, 타면에 형성된 패드 형태의 콜렉터를 구비하는 전력반도체;
    상기 전력반도체 상부에 적층되고, 상기 콜렉터가 하부면에 형성되어 있는 금속층에 전기적으로 연결되는 상부 기판층; 및
    상기 전력반도체 하부에 적층되고, 상기 게이트 및 상기 에미터 각각이 상부면에 형성되어 있는 금속층에 전기적으로 연결되는 하부 기판층;을 포함하고,
    언더필(underfill) 공정을 통해 절연성 수지가 채워지고,
    상기 전력반도체는, 플립칩(flipchip) 공정을 통해 180° 회전되어 거꾸로 적층되는 것인 적층형 파워 모듈.
  2. 제 1 항에 있어서,
    상기 상부 기판층 및 상기 하부 기판층 각각은,
    상기 전력반도체에서 발생된 열을 외부로 방출시키는 경로로서 상부 금속층, 세라믹층 및 하부 금속층의 적층 구조가 형성되는 것인 적층형 파워 모듈.
  3. 제 2 항에 있어서,
    상기 상부 기판층의 하부 금속층과 상기 하부 기판층의 상부 기판층 중 적어도 어느 하나는,
    상기 전력반도체와 전기적으로 연결되는 것인 적층형 파워 모듈.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 전력반도체는,
    상기 게이트를 통해 온/오프 스위칭 제어가 수행되고, 싱기 콜렉터로부터 입력된 직류 전류를 교류 전류로 변환하여 상기 에미터로 출력하는 것인 적층형 파워 모듈.
  6. 제 1 항에 있어서,
    상기 절연성 수지는,
    상기 게이트의 복수 개의 단자 패드간 공간, 상기 게이트와 상기 에미터 사이의 단자 패드간 공간에 채워지는 것인 적층형 파워 모듈.
  7. 제 1 항에 있어서,
    상기 절연성 수지는,
    실리카(silica) 또는 이산화 규소(silicon dioxide)(SiO2) 필러가 포함된 열경화성 에폭시 수지인 적층형 파워 모듈.
  8. 제 7 항에 있어서,
    상기 절연성 수지는,
    상기 필러의 형상이 구상형이고, 상기 필러의 크기가 채워질 공간의 가장 좁은 폭의 절반 이하로 최대 직경이 조절되는 것인 적층형 파워 모듈.
  9. 제 8 항에 있어서,
    상기 절연성 수지는,
    상기 필러의 함량이 50% 이상으로 조성되어 열팽창계수가 20(ppm/℃) 이하로 조정되는 것인 적층형 파워 모듈.
  10. 제 1 항에 있어서,
    상기 하부 기판층의 상부면에 형성된 금속층에 각각 연결되는 제1 리드프레임 및 제2 리드프레임;을 더 포함하고,
    상기 제1 리드프레임은, 상기 게이트로 전달하는 제어신호를 외부로부터 전송받고, 상기 제2 리드프레임은, 외부로 전달하는 교류 전류를 상기 에미터로부터 전송받는 것인 적층형 파워 모듈.
  11. 제 10 항에 있어서,
    상기 전력반도체, 상기 상부 기판층, 상기 하부 기판층, 상기 제1 리드프레임 및 상기 제2 리드프레임에 대한 EMC(Epoxy Molding Compound) 몰딩을 형성하는 몰딩부;
    를 더 포함하는 적층형 파워 모듈.
  12. 하부 기판층의 상부면에 전력반도체와 접합을 위한 회로 패턴을 인쇄하는 단계;
    상기 전력반도체에 대한 플립칩 공정을 통해 상기 전력반도체의 일면에 이격 형성된 패드 형태의 게이트와 에미터를 상기 하부 기판층의 상부면에 형성된 금속층에 접합하는 단계;
    상기 게이트 및 상기 에미터의 주변 공간에 언더필 공정을 통해 절연성 수지를 채우는 단계;
    상기 하부 기판층의 상부면에 형성된 금속층에 제1 리드프레임 및 제2 리드프레임을 각각 연결하는 단계; 및
    상기 전력반도체의 타면에 형성된 패드 형태의 콜렉터에 상부 기판층의 하부면에 형성된 금속층에 접합하는 단계;
    를 포함하는 적층형 파워 모듈의 제조 방법.
  13. 제 12 항에 있어서,
    상기 전력반도체와 상기 상부 기판층의 접합 단계 이후에, EMC 몰딩을 수행하는 단계;
    를 더 포함하는 적층형 파워 모듈의 제조 방법.
  14. 제 13 항에 있어서,
    상기 절연성 수지를 채우는 단계는,
    상기 게이트의 복수 개의 단자 패드간 공간, 상기 게이트와 상기 에미터 사이의 단자 패드간 공간에 채워지는 것인 적층형 파워 모듈의 제조 방법.
  15. 제 12 항에 있어서,
    상기 절연성 수지를 채우는 단계는,
    상기 절연성 수지를 주사기(syringe)를 이용한 토출(dispensing) 방식으로 채운 다음 고온 챔버에서 경화하는 단계를 포함하는 적층형 파워 모듈의 제조 방법.
  16. 제 12 항에 있어서,
    상기 절연성 수지는,
    실리카(silica) 또는 이산화 규소(silicon dioxide)(SiO2) 필러가 포함된 열경화성 에폭시 수지인 적층형 파워 모듈의 제조 방법.
  17. 제 16 항에 있어서,
    상기 절연성 수지는,
    상기 필러의 형상이 구상형이고, 상기 필러의 크기가 채워질 공간의 가장 좁은 폭의 절반 이하로 최대 직경이 조절되는 것인 적층형 파워 모듈의 제조 방법.
  18. 제 17 항에 있어서,
    상기 절연성 수지는,
    상기 필러의 함량이 50% 이상으로 조성되어 열팽창계수가 20(ppm/℃) 이하로 조정되는 것인 적층형 파워 모듈의 제조 방법.
KR1020180046840A 2018-04-23 2018-04-23 적층형 파워 모듈 및 이의 제조 방법 KR102552077B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180046840A KR102552077B1 (ko) 2018-04-23 2018-04-23 적층형 파워 모듈 및 이의 제조 방법
US16/179,264 US10748834B2 (en) 2018-04-23 2018-11-02 Stack type power module and method of manufacturing the same
DE102018219377.0A DE102018219377A1 (de) 2018-04-23 2018-11-13 Stapeltyp-leistungsmodul und verfahren zum herstellen desselben
CN201811381206.8A CN110391205A (zh) 2018-04-23 2018-11-20 堆叠型功率模块及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180046840A KR102552077B1 (ko) 2018-04-23 2018-04-23 적층형 파워 모듈 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20190123099A KR20190123099A (ko) 2019-10-31
KR102552077B1 true KR102552077B1 (ko) 2023-07-06

Family

ID=68105328

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180046840A KR102552077B1 (ko) 2018-04-23 2018-04-23 적층형 파워 모듈 및 이의 제조 방법

Country Status (4)

Country Link
US (1) US10748834B2 (ko)
KR (1) KR102552077B1 (ko)
CN (1) CN110391205A (ko)
DE (1) DE102018219377A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210043466A1 (en) * 2019-08-06 2021-02-11 Texas Instruments Incorporated Universal semiconductor package molds
KR102296270B1 (ko) * 2019-12-10 2021-09-01 현대모비스 주식회사 양면 냉각 파워 모듈 및 이의 제조방법
US11610861B2 (en) * 2020-09-14 2023-03-21 Infineon Technologies Austria Ag Diffusion soldering with contaminant protection
KR102459361B1 (ko) * 2020-12-14 2022-10-28 파워마스터반도체 주식회사 파워 모듈 패키지
US11646249B2 (en) * 2020-12-29 2023-05-09 Semiconductor Components Industries, Llc Dual-side cooling semiconductor packages and related methods
KR102442951B1 (ko) 2022-02-04 2022-09-15 (주)아이에이파워트론 파워모듈 내 터미널의 전기적 연결 및 일체화 고정 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080054425A1 (en) * 2006-08-29 2008-03-06 Denso Corporation Power electronic package having two substrates with multiple electronic components

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007131967A1 (en) * 2006-05-15 2007-11-22 Koninklijke Philips Electronics N.V. Integrated low-loss capacitor-arrray structure
KR101489325B1 (ko) 2007-03-12 2015-02-06 페어차일드코리아반도체 주식회사 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
JP5749468B2 (ja) * 2010-09-24 2015-07-15 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
KR101321282B1 (ko) 2011-06-17 2013-10-28 삼성전기주식회사 전력 모듈 패키지 및 이를 구비한 시스템 모듈
KR101388737B1 (ko) * 2012-04-12 2014-04-25 삼성전기주식회사 반도체 패키지, 반도체 모듈, 및 그 실장 구조
KR20150039155A (ko) * 2015-02-24 2015-04-09 페어차일드코리아반도체 주식회사 3상 인버터 패키지
US10249552B2 (en) * 2017-02-22 2019-04-02 Jmj Korea Co., Ltd. Semiconductor package having double-sided heat dissipation structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080054425A1 (en) * 2006-08-29 2008-03-06 Denso Corporation Power electronic package having two substrates with multiple electronic components

Also Published As

Publication number Publication date
US10748834B2 (en) 2020-08-18
US20190326195A1 (en) 2019-10-24
KR20190123099A (ko) 2019-10-31
CN110391205A (zh) 2019-10-29
DE102018219377A1 (de) 2019-10-24

Similar Documents

Publication Publication Date Title
KR102552077B1 (ko) 적층형 파워 모듈 및 이의 제조 방법
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
US8125077B2 (en) Package with heat transfer
JP6149932B2 (ja) 半導体装置
US11862542B2 (en) Dual side cooling power module and manufacturing method of the same
JP2000031309A (ja) チップスタックパッケ―ジ
JP3935381B2 (ja) 両面電極半導体素子を有する電子回路装置及び該電子回路装置の製造方法
JP2009049118A (ja) 半導体素子とそれを用いた半導体パッケージ
US20150091152A1 (en) External connection terminal, semiconductor package having external connection terminal and method of manufacturing the same
JP2017028174A (ja) 半導体装置
JP4861200B2 (ja) パワーモジュール
JP5763467B2 (ja) 電子装置の製造方法及び電子装置
US20200203259A1 (en) Integrated circuit package
JP2006073554A (ja) 回路装置およびその製造方法
JP2004048084A (ja) 半導体パワーモジュール
KR102371636B1 (ko) 양면 기판 반도체 제조 방법
KR102464477B1 (ko) 양면 냉각 파워 모듈 및 이의 제조방법
JP2001102409A (ja) 半導体装置およびその製造方法
JP2019531600A (ja) パワーモジュール
JP6887476B2 (ja) 半導体パワーモジュール
JP2018182131A (ja) 半導体装置および半導体装置の製造方法
US20240006267A1 (en) Hermetic Package Cooling Using Silver Tubes with Getter Absorption Material
JP4349728B2 (ja) 半導体装置
JP4544724B2 (ja) 半導体装置
JP2003197825A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant