KR101755769B1 - 양면 냉각 파워 모듈 및 이의 제조 방법 - Google Patents
양면 냉각 파워 모듈 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR101755769B1 KR101755769B1 KR1020140148115A KR20140148115A KR101755769B1 KR 101755769 B1 KR101755769 B1 KR 101755769B1 KR 1020140148115 A KR1020140148115 A KR 1020140148115A KR 20140148115 A KR20140148115 A KR 20140148115A KR 101755769 B1 KR101755769 B1 KR 101755769B1
- Authority
- KR
- South Korea
- Prior art keywords
- pair
- spacers
- terminal
- power semiconductor
- semiconductor chips
- Prior art date
Links
- 238000001816 cooling Methods 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 230000009977 dual effect Effects 0.000 title 1
- 125000006850 spacer group Chemical group 0.000 claims abstract description 153
- 239000004065 semiconductor Substances 0.000 claims abstract description 87
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 32
- 229910052802 copper Inorganic materials 0.000 claims description 32
- 239000010949 copper Substances 0.000 claims description 32
- 239000000919 ceramic Substances 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 9
- 238000000465 moulding Methods 0.000 claims description 7
- 238000005476 soldering Methods 0.000 claims description 6
- 229910000679 solder Inorganic materials 0.000 description 13
- 239000010410 layer Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/20—Modifications to facilitate cooling, ventilating, or heating
- H05K7/20845—Modifications to facilitate cooling, ventilating, or heating for automotive electronic casings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3731—Ceramic materials or glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3736—Metallic materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
- H01L23/4924—Bases or plates or solder therefor characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/165—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/20—Modifications to facilitate cooling, ventilating, or heating
- H05K7/2089—Modifications to facilitate cooling, ventilating, or heating for power electronics, e.g. for inverters for controlling motor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/83447—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/83486—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2224/83487—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15158—Shape the die mounting substrate being other than a cuboid
- H01L2924/15159—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Abstract
본 발명의 일실시예에 따른 양면 냉각 파워 모듈은, 하단 터미널; 상기 하단 터미널 상에 마운팅되는 적어도 한 쌍의 전력 반도체 칩; 상기 적어도 한 쌍의 전력 반도체 칩 상에 마운팅되는 적어도 한 쌍의 가로 스페이서; 상기 적어도 한 쌍의 가로 스페이서 상에 마운팅되는 상단 터미널; 및 상기 상단 터미널과 하단 터미널 사이에 배치되는 적어도 한 쌍의 세로 스페이서;를 포함하는 것을 특징으로 한다.
Description
본 발명은 차량용 인버터의 파워 모듈에 관한 것으로서, 더 상세하게는 파워모듈의 전기적 절연을 위하여 양면의 냉각기와 만나는 면은 세라믹기판을 적용해 절연을 도모하는 전기적 연결 및/또는 기계적인 지지를 하는 스페이서 구조 및/또는 형상을 갖는 양면 냉각 파워 모듈 및 이의 제조 방법에 대한 것이다.
일반적으로 환경차에는 구동수단으로 모터가 적용된다. 모터는 제어기의 PWM(Pulse Width Modulation)신호에 의해 직류전압을 3상 전압으로 변환시키는 인버터로부터 전력 케이블을 통해 전달되는 상전류에 의해 구동된다.
그리고, 상기 인버터에는 배터리로부터 DC(Direct Current) 전원을 공급받아 모터 구동용 전원을 공급하는 파워 모듈이 조립된다.
보통 파워모듈은 6개 또는 3개의 상을 하나의 패키지로 통합한 형태로 이루어진다. 이러한 파워모듈은 전원공급으로 인해 발열이 발생하므로, 안정적인 작동을 위해 발열을 냉각시켜주는 다양한 방식들이 적용된다.
도 1은 일반적인 양면 냉각 방식의 파워 모듈을 나타내는 단면도이다. 도 1을 참조하면, 끝단에 파워 터미널(110)이 형성되는 구리 플레이트(120)가 상하에 놓이고, 칩(130)이 시그널 터미널(160)과 와이어(140)를 통해 연결된다. 칩(130)과 구리 플레이트(120) 사이에 스페이서(150)가 구성된다.
도 1과 같은 구성에 의할 경우, 내부 회로 구성이 어려워 인버터 회로의 6개 스위치 중 1개 이상의 스위치 구현이 어렵다는 문제점이 있다.
또한, 외부의 절연처리가 안되어 있어 별도의 열전도도가 낮은 절연 시트(약 5~10W/mK) 등의 적용이 요구되어 열적 특성이 저하되는 문제점이 있다.
또한, 칩과 시그널 터미널간 연결을 위해 통상적으로 와이어 본딩이 사용되므로 이러한 높이를 위해 폭이 넓은 스페이서 구조가 요구된다는 문제점이 있다.
본 발명은 위 배경기술에 따른 문제점을 해소하기 위해 제안된 것으로서, 양방향 열 방출을 도모하여 열성능을 개선하고 신뢰성을 향상하는 양면 냉각 파워 모듈 및 이의 제조 방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 제조 공정을 개선하여 공정의 단순화 및 제조 비용을 절감할 수 있는 양면 냉각 파워 모듈 및 이의 제조 방법을 제공하는데 다른 목적이 있다.
본 발명의 일측면은 위 배경기술에 따른 문제점을 해소하기 위해, 양방향 열 방출을 도모하여 열성능을 개선하고 신뢰성을 향상하는 양면 냉각 파워 모듈을 제공한다.
상기 양면 냉각 파워 모듈은,
하단 터미널;
상기 하단 터미널상에 마운팅되는 적어도 한 쌍의 전력 반도체 칩;
상기 적어도 한 쌍의 전력 반도체 칩 상에 마운팅되는 적어도 한 쌍의 가로 스페이서;
상기 적어도 한 쌍의 가로 스페이서 상에 마운팅되는 상단 터미널; 및
상기 상단 터미널과 하단 터미널 사이에 배치되는 적어도 한 쌍의 세로 스페이서;를 포함하는 것을 특징으로 할 수 있다.
이때, 상기 적어도 한 쌍의 세로 스페이서는 상기 상단 터미널과 하단 터미널 사이의 높이를 조절하는 것을 특징으로 할 수 있다.
또한, 상기 적어도 한 쌍의 세로 스페이서는 상기 상단 터미널과 하단 터미널을 전기적으로 연결하는 것을 특징으로 할 수 있다.
또한, 상기 적어도 한 쌍의 세로 스페이서 및 가로 스페이서의 재질은 전도성 세라믹인 것을 특징으로 할 수 있다.
또한, 상기 적어도 한 쌍의 가로 스페이서는 상기 상단 터미널에 접하는 면적이 상기 적어도 한 상의 전력 반도체 칩에 접하는 면적보다 크도록 구배를 갖는 형상인 것을 특징으로 할 수 있다.
또한, 상기 상단 터미널은, 출력단과 하나의 전극단이 형성되는 제 1 구리 플레이트; 외부 부품과 접촉을 위한 제 2 구리 플레이트; 및 상기 제 1 구리 플레이트와 제 2 구리 플레이트 사이에 배치되는 전도성 세라믹 플레이트;를 포함하는 것을 특징으로 할 수 있다.
또한, 상기 하단 터미널은, 출력단과 상기 출력단을 사이에 두고 2개의 전극단이 형성되는 제 1 구리 플레이트; 외부 부품과 접촉을 위한 제 2 구리 플레이트; 상기 제 1 구리 플레이트와 제 2 구리 플레이트 사이에 배치되는 전도성 세라믹 플레이트;를 포함하는 것을 특징으로 할 수 있다.
또한, 상기 상단 터미널 또는 하단 터미널은 DBC(Direct Bonded copper)인 것을 특징으로 할 수 있다.
또한, 상기 적어도 하나의 전력 반도체 칩은 반도체 칩 부분과 다이오드 칩 부분으로 구성되며, 상기 적어도 하나의 가로 스페이서는 상기 반도체 칩 부분과 다이오드 칩 부분을 각각 대면하는 한 쌍의 스페이서인 것을 특징으로 할 수 있다.
이와 달리, 상기 적어도 하나의 전력 반도체 칩은 반도체 칩 부분과 다이오드 칩 부분으로 구성되며, 상기 적어도 하나의 가로 스페이서는 상기 반도체 칩 부분과 다이오드 칩 부분을 하나로 대면하도록 통합된 형상의 스페이서인 것을 특징으로 할 수 있다.
또한, 상기 적어도 하나의 세로 스페이서는 동일한 전기 극성을 갖는 전극단 또는 출력단을 서로 연결하는 것을 특징으로 할 수 있다.
또한, 상기 적어도 하나의 전력 반도체 칩과 상기 하단 터미널, 상기 적어도 하나의 가로 스페이서와 상기 적어도 하나의 전력 반도체 칩, 및 상기 적어도 하나의 가로 스페이서와 상기 상단 터미널은 솔더링 방식을 이용하여 접착되는 것을 특징으로 할 수 있다.
또한, 상기 양면 냉각 파워 모듈은, 상기 하단 터미널, 적어도 한 쌍의 전력 반도체 칩, 적어도 한 쌍의 가로 스페이서, 상단 터미널, 및 적어도 한 쌍의 세로 스페이서가 조립된 상태에서 몰딩에 의해 형성되는 하우징;를 더 포함하는 것을 특징으로 할 수 있다.
다른 한편으로, 본 발명의 다른 일측면은, 하단 터미널을 준비하는 단계; 상기 하단 터미널 상에 적어도 한 쌍의 전력 반도체 칩을 마운팅하는 단계; 상기 적어도 한 쌍의 전력 반도체 칩 상에 적어도 한 쌍의 가로 스페이서를 마운팅하는 단계; 상기 적어도 한 쌍의 가로 스페이서와 일정 간격으로 적어도 한 쌍의 세로 스페이서를 마운팅하는 단계; 및 상기 적어도 한 쌍의 가로 스페이서와 상기 적어도 한 쌍의 세로 스페이서 상에 상단 터미널을 마운팅하는 단계;를 포함하는 것을 특징으로 하는 양면 냉각 파워 모듈의 제조 방법을 제공한다.
이때, 상기 제조 방법은, 상기 적어도 하나의 전력 반도체 칩과 상기 하단 터미널, 상기 적어도 하나의 가로 스페이서와 상기 적어도 하나의 전력 반도체 칩, 및 상기 적어도 하나의 가로 스페이서와 상기 상단 터미널을 솔더링 방식을 이용하여 접착하는 단계;를 포함하는 것을 특징으로 할 수 있다.
또한, 상기 제조 방법은, 상기 하단 터미널, 적어도 한 쌍의 전력 반도체 칩, 적어도 한 쌍의 가로 스페이서, 상단 터미널, 및 적어도 한 쌍의 세로 스페이서가 조립된 상태에서 몰딩에 의해 하우징을 형성하는 단계;를 더 포함하는 것을 특징으로 할 수 있다.
본 발명에 따르면, 스페이서에서 열확산을 도모하므로 열성능을 개선할 수 있다.
또한, 본 발명의 다른 효과로서는 스페이서를 세라믹 재료로 사용함으로써 신뢰성을 개선할 수 있다는 점을 들 수 있다.
또한, 본 발명의 또 다른 효과로서는 스페이서를 통합하므로 공정 측면이 단순화되고 비용 절감이 가능하다는 점을 들 수 있다.
도 1은 일반적인 양면 냉각 방식의 파워 모듈을 나타내는 단면도이다.
도 2는 본 발명의 일실시예에 따른 양면 냉각 파워 모듈(200)의 단면도이다.
도 3은 도 2에 도시된 양면 냉각 파워 모듈의 등가 회로도이다.
도 4는 도 3에 도시된 양면 냉각 파워 모듈(200)의 내부 레이아웃에 대한 평면도이다.
도 5는 도 2에 도시된 양면 냉각 파워 모듈(200)의 내부 레이아웃에 대한 일례의 평면도이다.
도 6a는 도 2에 도시된 양면 냉각 파워 모듈(200)의 내부 레이아웃에 대한 은 다른 일례의 평면도이다.
도 6b는 도 6a에서 A-A'축으로 절개한 단면도이다.
도 7은 본 발명의 일실시예에 따른 스페이서의 재질들에 따른 열팽창 계수 대 솔더 변형량의 관계를 보여주는 그래프이다.
도 8은 도 6a에 도시된 스페이서의 적용 형상에 대한 제 1 실시예이다.
도 9는 도 6a에 도시된 스페이서의 적용 형상에 대한 제 2 실시예이다.
도 10은 도 6a에 도시된 스페이서의 적용 형상에 대한 제 3 실시예이다.
도 11은 본 발명의 다른 일실시예에 따른 양면 냉각 파워 모듈을 제조하는 과정을 보여주는 공정도이다.
도 2는 본 발명의 일실시예에 따른 양면 냉각 파워 모듈(200)의 단면도이다.
도 3은 도 2에 도시된 양면 냉각 파워 모듈의 등가 회로도이다.
도 4는 도 3에 도시된 양면 냉각 파워 모듈(200)의 내부 레이아웃에 대한 평면도이다.
도 5는 도 2에 도시된 양면 냉각 파워 모듈(200)의 내부 레이아웃에 대한 일례의 평면도이다.
도 6a는 도 2에 도시된 양면 냉각 파워 모듈(200)의 내부 레이아웃에 대한 은 다른 일례의 평면도이다.
도 6b는 도 6a에서 A-A'축으로 절개한 단면도이다.
도 7은 본 발명의 일실시예에 따른 스페이서의 재질들에 따른 열팽창 계수 대 솔더 변형량의 관계를 보여주는 그래프이다.
도 8은 도 6a에 도시된 스페이서의 적용 형상에 대한 제 1 실시예이다.
도 9는 도 6a에 도시된 스페이서의 적용 형상에 대한 제 2 실시예이다.
도 10은 도 6a에 도시된 스페이서의 적용 형상에 대한 제 3 실시예이다.
도 11은 본 발명의 다른 일실시예에 따른 양면 냉각 파워 모듈을 제조하는 과정을 보여주는 공정도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 "전체적"으로 형성되어 있다고 할 때에는 다른 부분의 전체 면(또는 전면)에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.
이하 첨부된 도면을 참조하여 본 발명의 일실시예에 따른 양면 냉각 파워 모듈 및 이의 제조 방법을 상세하게 설명하기로 한다.
도 2는 본 발명의 일실시예에 따른 양면 냉각 파워 모듈(200)의 단면도이다. 도 2를 참조하면, 상기 양면 냉각 파워 모듈(200)은, 하단 터미널(210), 상기 하단 터미널(210) 상에 마운팅되는 제 1 및 제 2 전력 반도체 칩(231,232), 상기 제 1 및 제 2 전력 반도체 칩(231,232) 상에 마운팅되는 제 1 및 제 2 가로 스페이서(251-1,251-2), 상기 제 1 및 제 2 가로 스페이서 상에 마운팅되는 상단 터미널(260), 및 상기 상단 터미널(210)과 하단 터미널(260) 사이에 배치되는 제 1 및 제 2 스페이서(252-1,252-2) 등을 포함하여 구성된다.
하단 터미널(210)은 제 2 출력단(213-2)과 상기 제 2 출력단(213-2)을 사이에 두고 양(+) 전극단(213-1), 제 1 음(-) 전극단(213-3)이 형성되는 제 1 구리 플레이트(213), 외부 부품(예를 들면 냉각기)과 접촉을 위한 제 2 구리 플레이트(211), 상기 제 1 구리 플레이트(213)와 제 2 구리 플레이트(211) 사이에 배치되는 전도성 세라믹 플레이트(212) 등으로 구성된다.
물론, 하단 터미널(210)은 위 구조와 유사한 DBC(Direct Bonded copper)가 사용될 수 있다. 또한, 하단 터미널(210)은 세라믹 기판에 회로 패터닝을 하여 손쉽게 절연이 가능하며, 도 2에 도시된 바와 같이 각 영역별로 구분이 가능하다.
또한, 상단 터미널(260)은, 제 1 출력단(263-1)과 제 2 음(-) 전극단(263-2)이 형성되는 제 1 구리 플레이트(263), 외부 부품(예를 들면 냉각기)과 접촉을 위한 제 2 구리 플레이트(261), 상기 제 1 구리 플레이트(263)와 제 2 구리 플레이트(261) 사이에 배치되는 전도성 세라믹 플레이트(262) 등으로 구성된다.
상단 터미널(260)도 DBC가 사용될 수 있다.
하단 터미널(210)의 상면에 제 1 전력 반도체 칩(231)이 마운팅된다. 이 경우, 하단 터미널(210)의 양(+) 전극단(213-1)과 제 1 전력 반도체 칩(231)은 솔더 방식에 의해 접합된다. 즉, 제 1-1 솔더층(221-1)에 의해 양(+) 전극단(213-1)과 제 1 전력 반도체 칩(231)이 접합된다.
제 1 전력 반도체 칩(231)의 상면에는 제 1 가로 스페이서(251-1)가 마운팅된다. 물론, 제 1 전력 반도체 칩(231)과 제 1 가로 스페이서(251-1)도 제 1-2 솔더층(222-1)에 의해 접합된다.
이 제 1 가로 스페이서(251-1)의 상면에 상단 터미널(260)의 제 1 출력단(263-1)이 마운팅된다. 물론, 제 1 출력단(263-1)과 제 1 가로 스페이서(251-1)도 제 1-3 솔더층(223-1)에 의해 접합된다.
이와 유사하게, 하단 터미널(210)의 상면에 제 2 전력 반도체 칩(232)이 마운팅된다. 이 경우, 하단 터미널(210)의 제 2 출력단(213-2)과 제 2 전력 반도체 칩(232)은 솔더 방식에 의해 접합된다. 즉, 제 2-1 솔더층(222-1)에 의해 제 2 출력단(213-2)과 제 2 전력 반도체 칩(232)이 접합된다.
제 2 전력 반도체 칩(232)의 상면에는 제 2 가로 스페이서(251-2)가 마운팅된다. 물론, 제 2 전력 반도체 칩(232)과 제 2 가로 스페이서(251-2)도 제 2-2 솔더층(222-2)에 의해 접합된다.
이 제 2 가로 스페이서(251-2)의 상면에 상단 터미널(260)의 제 2 음(-) 전극단(263-2)이 마운팅된다. 물론, 제 2 음(-) 전극단(263-2)과 제 2 가로 스페이서(251-2)도 제 2-3 솔더층(223-2)에 의해 접합된다. 즉 전기적 영역이 구분된 상태에서 전기 흐름은 양(+) 전극단(213-1)에서 제 1 전력 반도체 칩(231)과 제 1 가로 스페이서(251-1)를 통해 상단 터미널(260)의 제 1 출력단(263-1)으로 전류가 흐른다. 이는 다시 출력부(263-1), 제 1 세로 스페이서(252-1), 하단 터미널(260)의 제 2 출력단(213-2)으로 전류가 흐른다.
또한, 이러한 전류는, 제 2 음(-) 전극단(263-2), 제 2 세로 스페이서(252-2)를 통해서 하단 터미널(210)의 제 1 음(-) 전극단(213-3)으로 전류가 흐른다.
본 발명의 일실시예에서는 솔더층(221-1,222-1,223-1,221-2,222-2,223-2)에 의해 접합되는 것으로 설명하였으나, 이에 한정되는 것은 아니며 전기 전도성 접착제도 가능하다.
제 1 세로 스페이서(252-1)는 제 1 전력 반도체 칩(231)과 제 2 전력 반도체 칩(232) 사이에 설치되며, 하단 터미널(210)의 츨력단(213-2)과 상단 터미널(260)의 제 1 출력단(263-1)을 연결한다.
또한, 제 2 세로 스페이서(252-2)는 제 2 전력 반도체 칩(232)의 우측에 설치되며, 하단 터미널(210)의 제 1 음(-) 전극단(213-3)과 상단 터미널(260)의 제 2 음(-) 전극단(263-2)을 연결한다.
세로 스페이서(252-1,252-2) 및/또는 가로 스페이서(251-1,251-2)의 재질은 전도성 세라믹인 것을 특징으로 할 수 있다. 제 1 및 제 2 가로 스페이서(251-1,251-2)는 상단 터미널(260)과 하단 터미널(210) 사이의 높이를 조절하는 역할을 한다. 또한, 제 1 및 제 2 가로 스페이서(251-1,251-2)는 전기적 연결을 수행한다.
부연하면, 세로 스페이서(252-1,252-2)는 동일한 전기 극성을 갖는 전극단 및/또는 출력단을 서로 연결한다.
세로 스페이서(252-1,252-2) 및/또는 가로 스페이서(251-1,251-2)는 전기적 및/또는 열적인 통로 역할을 한다. 따라서, 세로 스페이서(252-1,252-2) 및/또는 가로 스페이서(251-1,251-2)는 전기적 및/또는 열적 전도도가 좋아야 하며 패키지의 신뢰성을 확보하기 위해서는 전력 반도체 칩(231,232), 상단 터미널(260), 하단 터미널(210) 등과 유사한 열팽창 계수를 가지는 재료가 된다.
따라서, 본 발명의 일실시예에서는 구리, 알루미늄 등의 금속계열을 사용하지 않고 전도성 세라믹이 사용된다.
전력 반도체 칩(231,232)으로는 FET(Field Effect Transistor), MOSFET(Metal Oxide Semiconductor FET), IGBT(Insulated Gate Bipolar Mode Transistor), 파워 정류 다이오드 등과 같은 반도체 스위칭 소자, 사이리스터, GTO(Gate Turn-Off) 사이리스터, TRIAC, SCR(Silicon Controlled Rectifier), I.C(Integrated Ciruit) 회로 등이 사용될 수 있다. 특히, 반도체 소자의 경우 바이폴라, 전력 MOSFET(Metal Oxide Silicon Field Effect Transistor) 소자 등이 사용될 수 있다. 전력 MOSFET 소자는 고전압 고전류 동작으로 일반 MOSFET와 달리 DMOS(Double-Diffused Metal Oxide Semiconductor) 구조를 갖는다.
또한, 상기 양면 냉각 파워 모듈(200)은, 몰딩에 의해 형성되는 하우징(270)을 포함한다. 몰딩의 재료로는 에폭시 몰드 컴파운드 등이 사용된다.
도 3은 도 2에 도시된 양면 냉각 파워 모듈의 등가 회로도이다. 도 3을 참조하면, 제 1 스위치로서 제 1 전력 반도체 칩(231)과 제 2 스위치로서 제 2 전력 반도체 칩(232)이 구성된다. 제 1 전력 반도체 칩(231-1)은 반도체(231-1)와 다이오드(231-2)로 구성된다. 물론, 제 2 전력 반도체 칩(232)도 이와 동일한 구조를 갖는다.
도 4는 도 3에 도시된 양면 냉각 파워 모듈(200)의 내부 레이아웃에 대한 평면도이다. 도 4를 참조하면, 제 1 스위치인 제 1 전력 반도체 칩(231)은 제 1 반도체 칩(411)과 제 1 다이오드 칩(412)으로 구성되고, 제 2 스위치인 제 2 전력 반도체 칩(232)은 제 2 반도체 칩(421)과 제 2 다이오드 칩(422)으로 구성된다.
도 5는 도 2에 도시된 양면 냉각 파워 모듈(200)의 내부 레이아웃에 대한 평면도이다. 도 5를 참조하면, 2개 스위치를 구성하는 양면 냉각 파워 모듈(200)에서 제 1 스위치(510)에서 양 전극단(+)과 출력단을 연결하기 위한 제 1-1 가로 스페이서(511) 및 제 1-2 가로 스페이서(512), 제 2 스위치(520)에서 출력단과 음 전극단(-)을 연결하기 위한 제 2-1 가로 스페이서(521) 및 제 2-2 가로 스페이서(522), 동일한 출력단과 출력단을 연결하는 제 1 세로 스페이서(252-1)와, 동일한 음 전극단을 연결하기 위한 제 2 세로 스페이서(252-1)로 구성된다. 즉, 총 6개의 스페이서가 요구된다.
도 6a는 도 2에 도시된 양면 냉각 파워 모듈(200)의 내부 레이아웃에 대한 은 다른 일례의 평면도이다. 도 6a를 참조하면, 도 5에 도시된 2개의 가로 스페이서(511,512)를 하나의 가로 스페이서(610)로 대체하고, 2개의 가로 스페이서(521,522)를 하나의 가로 스페이서(620)로 대체한 것이다. 부연하면, 동일한 전기 극성을 갖는 스페이서들을 하나의 스페이서로 각각 통합하여 열확산 효과를 증대시키는 구조를 취하고 있다. 이것은 열성능을 개선할 뿐만 아니라 스페이서의 통합되는 효과를 가져가므로 제조 공정에서 스페이서를 칩 위에 놓는 공정이 6번에서 4번으로 축소됨으로써 공정 개선이 가능하다.
도 6b는 도 6a에서 A-A'축으로 절개한 단면도이다. 도 6b를 참조하면, 제 2 가로 스페이서(620)는 상단 터미널(도 2의 260)에 접하는 면적이 제 2 전력 반도체 칩(232)에 접하는 면적보다 크도록 구배(601)를 갖는 형상이 된다.
부연하면, 제 2 가로 스페이서(620)가 전력 반도체 칩(232)과 접촉하는 면적 에 대비하여 상단 터미널(도 2의 260)의 전도성 세라믹 플레이트(262)와 접촉하는 면적을 크게함으로써 열성능을 개선할 수 있다. 즉, 가로 스페이서가 구배를 가지는 형상을 가져감으로써 열성능을 더 개선할 수 있다. 도 6b에서는 제 2 가로 스페이서(620)에 대해서 설명하였으나, 제 1 가로 스페이서(610)에도 동일하게 적용된다.
도 7은 본 발명의 일실시예에 따른 스페이서의 재질들에 따른 열팽창 계수 대 솔더 변형량의 관계를 보여주는 그래프이다. 스페이서의 재질로서는 전기적 및/또는 열적 전도도가 좋아야 하며 패키지의 신뢰성을 확보하기 위해서는 전력 반도체 칩, 전도성 세라믹 플레이트와 유사한 열팽창 계수를 가지는 재료가 사용된다.
도 7을 참조하면, 스페이서의 재질로서 구리, 알루미늄 등과 같은 금속계열을 적용할 경우 열성능 향상을 꾀할 있다. 그러나 열팽창 계수 차이가 심해져 솔더에 응력이 집중되면서 신뢰성에 심각한 문제를 가져오는 단점이 있다.
도 8 내지 도 10은 6a에 도시된 가로 스페이서의 적용 형상에 대한 실시예들이다. 부연하면, 도 8은 도 2에 도시된 스페이서의 적용 형상에 대한 제 1 실시예이다. 도 8을 참조하면, 가로 스페이서는 반도체 칩의 상단면에 대면하는 칩용 가로 스페이서(811)와 다이오드용 가로 스페이서(812)로 구성된다. 부연하면, 칩용 가로 스페이서(811)가 단면으로 보면 이등변 사각형 형상이 되고, 다이오드용 가로 스페이서(812)는 단면이 직사각형 형상이 된다.
도 9는 도 6b에 도시된 스페이서의 적용 형상에 대한 제 2 실시예이다. 도 9를 참조하면, 칩용 가로 스페이서(911) 및 다이오드용 가로 스페이서(912) 모두 단면이 이등변 사각형 형상이 되나, 다이오드용 가로 스페이서(812)의 길이가 칩용 가로 스페이서(912)보다 큰 형태이다.
도 10은 도 2에 도시된 스페이서의 적용 형상에 대한 제 3 실시예이다. 도 10을 참조하면, 칩용 가로 스페이서(1011)는 단면이 단차가 있는 형상이고, 다이오드용 가로 스페이서(1012)는 단면이 직사각형 형상이 된다.
도 11은 본 발명의 다른 일실시예에 따른 양면 냉각 파워 모듈을 제조하는 과정을 보여주는 공정도이다. 도 11을 참조하면, 하단 터미널(도 2의 210)을 준비한다(단계 S1110).
상기 하단 터미널(210) 상에 전력 반도체 칩(도 2의 231,232)들을 마운팅하고 솔더링한다(단계 S1120,S1130).
솔더링 이후, 전력 반도체 칩(231,232) 상에 가로 스페이서(251-1,251-2)들을 설치하고 솔더링한다(단계 S1140,S1150).
솔더링 이후, 가로 스페이서(251-1,251-2)들과 일정 간격으로 세로 스페이서(도 2의 252-1,252-2)들을 설치한다(단계 S1160).
세로 스페이서들의 설치이후, 상단 터미널(도 2의 260)을 마운팅하고 솔더링을 한다(단계 S1170,S1180).
마지막으로, 이들 가로 스페이서, 세로 스페이서, 상단 터미널 등이 조립된 상태에서 몰딩을 수행하여 하우징을 형성한다(단계 S1190).
200: 양면 냉각 파워 모듈
210: 하단 터미널
211,261: 제 1 구리 플레이트 212,262: 전도성 세라믹 플레이트
213,263: 제 2 구리 플레이트 213-1: 양 전극단
213-2: 제 2 출력단 213-3: 제 1 음 전극단
231: 제 1 전력 반도체 칩 232: 제 2 전력 반도체 칩
251-1: 제 1 가로 스페이서 251-2: 제 2 가로 스페이서
252-1: 제 1 세로 스페이서 252-2: 제 2 세로 스페이서
260: 상단 터미널 263-1: 제 1 출력단
263-2: 제 2 음 전극단
270: 하우징
210: 하단 터미널
211,261: 제 1 구리 플레이트 212,262: 전도성 세라믹 플레이트
213,263: 제 2 구리 플레이트 213-1: 양 전극단
213-2: 제 2 출력단 213-3: 제 1 음 전극단
231: 제 1 전력 반도체 칩 232: 제 2 전력 반도체 칩
251-1: 제 1 가로 스페이서 251-2: 제 2 가로 스페이서
252-1: 제 1 세로 스페이서 252-2: 제 2 세로 스페이서
260: 상단 터미널 263-1: 제 1 출력단
263-2: 제 2 음 전극단
270: 하우징
Claims (21)
- 하단 터미널;
상기 하단 터미널 상에 마운팅되는 적어도 한 쌍의 전력 반도체 칩;
상기 적어도 한 쌍의 전력 반도체 칩 상에 마운팅되는 적어도 한 쌍의 가로 스페이서;
상기 적어도 한 쌍의 가로 스페이서 상에 마운팅되는 상단 터미널; 및
상기 상단 터미널과 하단 터미널 사이에 배치되는 적어도 한 쌍의 세로 스페이서;를 포함하며,
상기 적어도 한쌍의 전력 반도체 칩은 반도체 칩 부분과 다이오드 칩 부분으로 구성되며, 상기 적어도 한 쌍의 가로 스페이서는 상기 반도체 칩 부분과 다이오드 칩 부분을 각각 대면하는 한 쌍의 스페이서인 것을 특징으로 하는 양면 냉각 파워 모듈.
- 하단 터미널;
상기 하단 터미널 상에 마운팅되는 적어도 한 쌍의 전력 반도체 칩;
상기 적어도 한 쌍의 전력 반도체 칩 상에 마운팅되는 적어도 한 쌍의 가로 스페이서;
상기 적어도 한 쌍의 가로 스페이서 상에 마운팅되는 상단 터미널; 및
상기 상단 터미널과 하단 터미널 사이에 배치되는 적어도 한 쌍의 세로 스페이서;를 포함하며,
상기 적어도 한 쌍의 전력 반도체 칩은 반도체 칩 부분과 다이오드 칩 부분으로 구성되며, 상기 적어도 한 쌍의 가로 스페이서는 상기 반도체 칩 부분과 다이오드 칩 부분을 하나로 대면하도록 통합된 형상의 스페이서인 것을 특징으로 하는 양면 냉각 파워 모듈.
- 제 1 항 또는 제 2 항에 있어서,
상기 적어도 한 쌍의 세로 스페이서는 상기 상단 터미널과 하단 터미널 사이의 높이를 조절하는 것을 특징으로 하는 양면 냉각 파워 모듈.
- 제 1 항 또는 제 2 항에 있어서,
상기 적어도 한 쌍의 세로 스페이서는 상기 상단 터미널과 하단 터미널을 전기적으로 연결하는 것을 특징으로 하는 양면 냉각 파워 모듈.
- 제 1 항 또는 제 2 항에 있어서,
상기 적어도 한 쌍의 세로 스페이서 및 가로 스페이서의 재질은 전도성 세라믹인 것을 특징으로 하는 양면 냉각 파워 모듈.
- 제 1 항 또는 제 2 항에 있어서,
상기 적어도 한 쌍의 가로 스페이서는 상기 상단 터미널에 접하는 면적이 상기 적어도 한 상의 전력 반도체 칩에 접하는 면적보다 크도록 구배를 갖는 형상인 것을 특징으로 하는 양면 냉각 파워 모듈.
- 제 1 항 또는 제 2 항에 있어서,
상기 상단 터미널은,
출력단과 하나의 전극단이 형성되는 제 1 구리 플레이트;
외부 부품과 접촉을 위한 제 2 구리 플레이트; 및
상기 제 1 구리 플레이트와 제 2 구리 플레이트 사이에 배치되는 전도성 세라믹 플레이트;를 포함하는 것을 특징으로 하는 양면 냉각 파워 모듈.
- 제 1 항 또는 제 2 항에 있어서,
상기 하단 터미널은,
출력단과 상기 출력단을 사이에 두고 2개의 전극단이 형성되는 제 1 구리 플레이트;
외부 부품과 접촉을 위한 제 2 구리 플레이트;
상기 제 1 구리 플레이트와 제 2 구리 플레이트 사이에 배치되는 전도성 세라믹 플레이트;를 포함하는 것을 특징으로 하는 양면 냉각 파워 모듈.
- 제 1 항 또는 제 2 항에 있어서,
상기 상단 터미널 또는 하단 터미널은 DBC(Direct Bonded copper)인 것을 특징으로 하는 양면 냉각 파워 모듈.
- 제 1 항 또는 제 2 항에 있어서,
상기 적어도 한 쌍의 세로 스페이서는 동일한 전기 극성을 갖는 전극단 또는 출력단을 서로 연결하는 것을 특징으로 하는 양면 냉각 파워 모듈.
- 제 1 항 또는 제 2 항에 있어서,
상기 적어도 한쌍의 전력 반도체 칩과 상기 하단 터미널, 상기 적어도 한 쌍의 가로 스페이서와 상기 적어도 한 쌍의 전력 반도체 칩, 및 상기 적어도 한 쌍의 가로 스페이서와 상기 상단 터미널은 솔더링 방식을 이용하여 접착되는 것을 특징으로 하는 양면 냉각 파워 모듈.
- 제 1 항 또는 제 2 항에 있어서,
상기 하단 터미널, 적어도 한 쌍의 전력 반도체 칩, 적어도 한 쌍의 가로 스페이서, 상단 터미널, 및 적어도 한 쌍의 세로 스페이서가 조립된 상태에서 몰딩에 의해 형성되는 하우징;를 더 포함하는 것을 특징으로 하는 양면 냉각 파워 모듈.
- 하단 터미널을 준비하는 단계;
상기 하단 터미널 상에 적어도 한 쌍의 전력 반도체 칩을 마운팅하는 단계;
상기 적어도 한 쌍의 전력 반도체 칩 상에 적어도 한 쌍의 가로 스페이서를 마운팅하는 단계;
상기 적어도 한 쌍의 가로 스페이서와 일정 간격으로 적어도 한 쌍의 세로 스페이서를 마운팅하는 단계; 및
상기 적어도 한 쌍의 가로 스페이서와 상기 적어도 한 쌍의 세로 스페이서 상에 상단 터미널을 마운팅하는 단계;를 포함하며,
상기 적어도 한 쌍의 전력 반도체 칩은 반도체 칩 부분과 다이오드 칩 부분으로 구성되며, 상기 적어도 한 쌍의 가로 스페이서는 상기 반도체 칩 부분과 다이오드 칩 부분을 각각 대면하는 한 쌍의 스페이서인 것을 특징으로 하는 양면 냉각 파워 모듈의 제조 방법.
- 하단 터미널을 준비하는 단계;
상기 하단 터미널 상에 적어도 한 쌍의 전력 반도체 칩을 마운팅하는 단계;
상기 적어도 한 쌍의 전력 반도체 칩 상에 적어도 한 쌍의 가로 스페이서를 마운팅하는 단계;
상기 적어도 한 쌍의 가로 스페이서와 일정 간격으로 적어도 한 쌍의 세로 스페이서를 마운팅하는 단계; 및
상기 적어도 한 쌍의 가로 스페이서와 상기 적어도 한 쌍의 세로 스페이서 상에 상단 터미널을 마운팅하는 단계;를 포함하며,
상기 적어도 한 쌍의 전력 반도체 칩은 반도체 칩 부분과 다이오드 칩 부분으로 구성되며, 상기 적어도 한 쌍의 가로 스페이서는 상기 반도체 칩 부분과 다이오드 칩 부분을 하나로 대면하도록 통합된 형상의 스페이서인 것을 특징으로 하는 양면 냉각 파워 모듈의 제조 방법.
- 제 13 항 또는 14 항에 있어서,
상기 적어도 한 쌍의 세로 스페이서는 상기 상단 터미널과 하단 터미널 사이의 높이를 조절하는 것을 특징으로 하는 양면 냉각 파워 모듈의 제조 방법.
- 제 13 항 또는 14 항에 있어서,
상기 적어도 한 쌍의 세로 스페이서는 상기 상단 터미널과 하단 터미널을 전기적으로 연결하는 것을 특징으로 하는 양면 냉각 파워 모듈의 제조 방법.
- 제 13 항 또는 14 항에 있어서,
상기 적어도 한 쌍의 세로 스페이서 및 가로 스페이서의 재질은 전도성 세라믹인 것을 특징으로 하는 양면 냉각 파워 모듈의 제조 방법.
- 제 13 항 또는 14 항에 있어서,
상기 적어도 한 쌍의 가로 스페이서는 상기 상단 터미널에 접하는 면적이 상기 적어도 한 쌍의 전력 반도체 칩에 접하는 면적보다 크도록 구배를 갖는 형상인 것을 특징으로 하는 양면 냉각 파워 모듈의 제조 방법.
- 제 13 항 또는 14 항에 있어서,
상기 적어도 한 쌍의 전력 반도체 칩과 상기 하단 터미널, 상기 적어도 한 쌍의 가로 스페이서와 상기 적어도 한 쌍의 전력 반도체 칩, 및 상기 적어도 한 쌍의 가로 스페이서와 상기 상단 터미널은 솔더링 방식을 이용하여 접착되는 것을 특징으로 하는 양면 냉각 파워 모듈의 제조 방법.
- 제 13 항 또는 14 항에 있어서,
상기 상단 터미널 또는 하단 터미널은 DBC(Direct Bonded copper)인 것을 특징으로 하는 양면 냉각 파워 모듈의 제조 방법.
- 제 13 항 또는 제 14 항에 있어서,
상기 상단 터미널을 마운팅하는 단계이후,
상기 하단 터미널, 적어도 한 쌍의 전력 반도체 칩, 적어도 한 쌍의 가로 스페이서, 상단 터미널, 및 적어도 한 쌍의 세로 스페이서가 조립된 상태에서 몰딩에 의해 하우징을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 양면 냉각 파워 모듈의 제조 방법.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140148115A KR101755769B1 (ko) | 2014-10-29 | 2014-10-29 | 양면 냉각 파워 모듈 및 이의 제조 방법 |
US14/865,578 US9390996B2 (en) | 2014-10-29 | 2015-09-25 | Double-sided cooling power module and method for manufacturing the same |
DE102015219852.9A DE102015219852A1 (de) | 2014-10-29 | 2015-10-13 | Leistungsmodul mit zweiseitiger Kühlung und Verfahren zur Herstellung desselben |
CN201510690551.XA CN105575920A (zh) | 2014-10-29 | 2015-10-22 | 双面冷却功率模块及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140148115A KR101755769B1 (ko) | 2014-10-29 | 2014-10-29 | 양면 냉각 파워 모듈 및 이의 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20160050282A KR20160050282A (ko) | 2016-05-11 |
KR101755769B1 true KR101755769B1 (ko) | 2017-07-07 |
Family
ID=55753945
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140148115A KR101755769B1 (ko) | 2014-10-29 | 2014-10-29 | 양면 냉각 파워 모듈 및 이의 제조 방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9390996B2 (ko) |
KR (1) | KR101755769B1 (ko) |
CN (1) | CN105575920A (ko) |
DE (1) | DE102015219852A1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220082655A (ko) * | 2020-12-10 | 2022-06-17 | 현대모비스 주식회사 | 양면 냉각 파워 모듈 및 이의 제조방법 |
KR20230131572A (ko) | 2022-03-07 | 2023-09-14 | 주식회사 세미파워렉스 | 양면 냉각형 전력모듈 및 이의 제조 방법 |
Families Citing this family (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10403601B2 (en) * | 2016-06-17 | 2019-09-03 | Fairchild Semiconductor Corporation | Semiconductor package and related methods |
US10137789B2 (en) * | 2016-07-20 | 2018-11-27 | Ford Global Technologies, Llc | Signal pin arrangement for multi-device power module |
KR20180038597A (ko) * | 2016-10-06 | 2018-04-17 | 현대자동차주식회사 | 양면냉각형 파워모듈 및 그 제조방법 |
KR101905995B1 (ko) * | 2016-11-09 | 2018-10-10 | 현대자동차주식회사 | 양면냉각형 파워모듈 |
KR101897641B1 (ko) * | 2016-11-29 | 2018-10-04 | 현대오트론 주식회사 | 파워 모듈 패키지의 제조방법 및 이를 이용한 파워 모듈 패키지 |
KR20180069943A (ko) | 2016-12-15 | 2018-06-26 | 현대자동차주식회사 | 양면냉각 파워모듈 및 그 제조방법 |
KR101956996B1 (ko) | 2016-12-15 | 2019-06-24 | 현대자동차주식회사 | 양면냉각형 파워모듈 |
KR102603062B1 (ko) | 2016-12-15 | 2023-11-16 | 현대자동차주식회사 | 양면냉각형 파워모듈 입력단 |
US10249552B2 (en) * | 2017-02-22 | 2019-04-02 | Jmj Korea Co., Ltd. | Semiconductor package having double-sided heat dissipation structure |
US10002821B1 (en) | 2017-09-29 | 2018-06-19 | Infineon Technologies Ag | Semiconductor chip package comprising semiconductor chip and leadframe disposed between two substrates |
FR3073978B1 (fr) * | 2017-11-17 | 2022-10-28 | Inst Vedecom | Module electronique de puissance et systeme electronique comprenant un tel module electronique |
KR102030825B1 (ko) | 2017-11-20 | 2019-10-10 | 현대오트론 주식회사 | 양면 냉각 파워 모듈 제조 방법 |
JP2019125721A (ja) * | 2018-01-17 | 2019-07-25 | トヨタ自動車株式会社 | 半導体装置 |
CN110071097A (zh) * | 2018-01-24 | 2019-07-30 | 株洲中车时代电气股份有限公司 | 半导体模块及集成式双面冷却型半导体装置 |
CN110246808B (zh) * | 2018-03-09 | 2021-08-10 | 南京银茂微电子制造有限公司 | 具有降低的结温的功率模块及其制造方法 |
US11075137B2 (en) | 2018-05-02 | 2021-07-27 | Semiconductor Components Industries, Llc | High power module package structures |
KR102574378B1 (ko) | 2018-10-04 | 2023-09-04 | 현대자동차주식회사 | 파워모듈 |
US11270983B2 (en) | 2018-10-15 | 2022-03-08 | Semtech Corporation | System and method for providing mechanical isolation of assembled diodes |
JP7141316B2 (ja) * | 2018-11-21 | 2022-09-22 | 日立Astemo株式会社 | パワー半導体装置 |
KR102579440B1 (ko) * | 2019-01-04 | 2023-09-18 | 현대모비스 주식회사 | 양면 냉각형 파워 모듈 |
FR3095778B1 (fr) | 2019-05-06 | 2022-06-03 | Safran | Procede de fabrication d’un module electronique de puissance |
KR102564459B1 (ko) * | 2019-05-09 | 2023-08-07 | 현대자동차주식회사 | 양면 냉각 파워모듈의 스페이서 구조 및 그 제조 방법 |
KR102335531B1 (ko) * | 2019-05-17 | 2021-12-07 | 주식회사 아모센스 | 세라믹 기판 제조 방법 |
US11908840B2 (en) * | 2019-08-02 | 2024-02-20 | Semiconductor Components Industries, Llc | Low stress asymmetric dual side module |
KR102260662B1 (ko) * | 2019-12-12 | 2021-06-04 | 한국전자기술연구원 | 체결형 스페이서를 이용한 양면냉각모듈패키지 및 그의 제조방법 |
WO2021125722A1 (ko) * | 2019-12-16 | 2021-06-24 | 주식회사 아모센스 | 파워모듈용 세라믹 기판 및 이를 포함하는 파워모듈 |
US11121055B2 (en) | 2020-01-10 | 2021-09-14 | Semiconductor Components Industries, Llc | Leadframe spacer for double-sided power module |
US11282764B2 (en) * | 2020-02-07 | 2022-03-22 | Semiconductor Components Industries, Llc | Structure and method related to a power module using a hybrid spacer |
KR20210129483A (ko) * | 2020-04-20 | 2021-10-28 | 현대자동차주식회사 | 솔더링 구조, 이를 갖는 파워 모듈 및 파워 모듈의 제조 방법 |
US20210391244A1 (en) * | 2020-06-10 | 2021-12-16 | Intel Corporation | Thermally enhanced silicon back end layers for improved thermal performance |
JP7395452B2 (ja) * | 2020-09-23 | 2023-12-11 | 株式会社東芝 | 半導体装置 |
KR102459361B1 (ko) | 2020-12-14 | 2022-10-28 | 파워마스터반도체 주식회사 | 파워 모듈 패키지 |
US11776871B2 (en) | 2020-12-15 | 2023-10-03 | Semiconductor Components Industries, Llc | Module with substrate recess for conductive-bonding component |
US11562938B2 (en) | 2020-12-29 | 2023-01-24 | Semiconductor Components Industries, Llc | Spacer with pattern layout for dual side cooling power module |
US11646249B2 (en) | 2020-12-29 | 2023-05-09 | Semiconductor Components Industries, Llc | Dual-side cooling semiconductor packages and related methods |
US20220238413A1 (en) * | 2021-01-22 | 2022-07-28 | Infineon Technologies Ag | Double sided cooling module with power transistor submodules |
KR20220160248A (ko) * | 2021-05-27 | 2022-12-06 | 주식회사 아모센스 | 인버터 파워모듈 |
US11862688B2 (en) * | 2021-07-28 | 2024-01-02 | Apple Inc. | Integrated GaN power module |
DE102022201215B3 (de) | 2022-02-07 | 2023-05-11 | Zf Friedrichshafen Ag | Halbbrückenmodul mit in Sperrrichtung gepolten Dioden |
DE102022207525A1 (de) * | 2022-07-22 | 2024-01-25 | Vitesco Technologies Germany Gmbh | Leistungsmodul und Verfahren zur Herstellung desselben, Stromrichter mit einem Leistungsmodul |
DE102022208838A1 (de) | 2022-08-26 | 2024-02-29 | Zf Friedrichshafen Ag | Halbleiterleistungsmodul mit effizienterer Wärmeabfuhr und verbessertem Schaltverhalten |
WO2024069408A1 (en) * | 2022-09-28 | 2024-04-04 | Delphi Technologies Ip Limited | Systems and methods for spacer for power module for inverter for electric vehicle |
WO2024069455A1 (en) * | 2022-09-28 | 2024-04-04 | Delphi Technologies Ip Limited | Systems and methods for power module for inverter for electric vehicle |
WO2024069403A1 (en) * | 2022-09-28 | 2024-04-04 | Delphi Technologies Ip Limited | Systems and methods for power module for inverter for electric vehicle |
CN116230666B (zh) * | 2023-05-05 | 2023-08-08 | 烟台台芯电子科技有限公司 | 一种dbc双面微通道制冷igbt模块及其制造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013033876A (ja) * | 2011-08-03 | 2013-02-14 | Meidensha Corp | 半導体モジュール及びスペーサ |
KR101444550B1 (ko) | 2012-12-12 | 2014-09-24 | 삼성전기주식회사 | 반도체 모듈 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3406528A1 (de) * | 1984-02-23 | 1985-08-29 | Brown, Boveri & Cie Ag, 6800 Mannheim | Leistungshalbleitermodul |
US8304884B2 (en) * | 2009-03-11 | 2012-11-06 | Infineon Technologies Ag | Semiconductor device including spacer element |
US8358000B2 (en) * | 2009-03-13 | 2013-01-22 | General Electric Company | Double side cooled power module with power overlay |
JPWO2010147201A1 (ja) * | 2009-06-19 | 2012-12-06 | 株式会社安川電機 | 電力変換装置 |
JP5387620B2 (ja) * | 2011-05-31 | 2014-01-15 | 株式会社安川電機 | 電力変換装置、半導体装置および電力変換装置の製造方法 |
US9041183B2 (en) * | 2011-07-19 | 2015-05-26 | Ut-Battelle, Llc | Power module packaging with double sided planar interconnection and heat exchangers |
KR101289196B1 (ko) | 2011-09-14 | 2013-07-26 | 삼성전기주식회사 | 전력 모듈 패키지 및 그 제조방법 |
US8541875B2 (en) | 2011-09-30 | 2013-09-24 | Alliance For Sustainable Energy, Llc | Integrated three-dimensional module heat exchanger for power electronics cooling |
KR101331724B1 (ko) | 2012-04-13 | 2013-11-20 | 삼성전기주식회사 | 양면 냉각 전력 반도체 모듈 및 이를 이용한 멀티-스택 전력 반도체 모듈 패키지 |
JP5851372B2 (ja) | 2012-09-28 | 2016-02-03 | 日立オートモティブシステムズ株式会社 | 電力変換装置 |
KR101459857B1 (ko) | 2012-12-27 | 2014-11-07 | 현대자동차주식회사 | 히트싱크 일체형 양면 냉각 파워모듈 |
JP6155676B2 (ja) * | 2013-02-11 | 2017-07-05 | 株式会社デンソー | 半導体装置及びその製造方法 |
US20160005675A1 (en) * | 2014-07-07 | 2016-01-07 | Infineon Technologies Ag | Double sided cooling chip package and method of manufacturing the same |
-
2014
- 2014-10-29 KR KR1020140148115A patent/KR101755769B1/ko active IP Right Grant
-
2015
- 2015-09-25 US US14/865,578 patent/US9390996B2/en active Active
- 2015-10-13 DE DE102015219852.9A patent/DE102015219852A1/de active Pending
- 2015-10-22 CN CN201510690551.XA patent/CN105575920A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013033876A (ja) * | 2011-08-03 | 2013-02-14 | Meidensha Corp | 半導体モジュール及びスペーサ |
KR101444550B1 (ko) | 2012-12-12 | 2014-09-24 | 삼성전기주식회사 | 반도체 모듈 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220082655A (ko) * | 2020-12-10 | 2022-06-17 | 현대모비스 주식회사 | 양면 냉각 파워 모듈 및 이의 제조방법 |
KR102464477B1 (ko) | 2020-12-10 | 2022-11-09 | 현대모비스 주식회사 | 양면 냉각 파워 모듈 및 이의 제조방법 |
KR20230131572A (ko) | 2022-03-07 | 2023-09-14 | 주식회사 세미파워렉스 | 양면 냉각형 전력모듈 및 이의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20160050282A (ko) | 2016-05-11 |
US9390996B2 (en) | 2016-07-12 |
CN105575920A (zh) | 2016-05-11 |
DE102015219852A1 (de) | 2016-05-04 |
US20160126157A1 (en) | 2016-05-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101755769B1 (ko) | 양면 냉각 파워 모듈 및 이의 제조 방법 | |
US9490200B2 (en) | Semiconductor device | |
US10070528B2 (en) | Semiconductor device wiring pattern and connections | |
US8237260B2 (en) | Power semiconductor module with segmented base plate | |
US9129932B2 (en) | Semiconductor module | |
US9088226B2 (en) | Power module for converting DC to AC | |
US20090086427A1 (en) | Semiconductor device | |
US9721875B2 (en) | Power module and fabrication method for the same | |
US9437508B2 (en) | Method for manufacturing semiconductor device and semiconductor device | |
US9385107B2 (en) | Multichip device including a substrate | |
JP2017516312A (ja) | 高電流、低スイッチングロスのSiCパワーモジュール | |
CN111952290A (zh) | 半导体模块 | |
KR102293740B1 (ko) | 반도체 모듈과 그것을 이용한 전력 변환 장치 | |
US20170213783A1 (en) | Multi-chip semiconductor power package | |
US20230253891A1 (en) | Switching components | |
KR101897639B1 (ko) | 파워 모듈 | |
KR101776425B1 (ko) | 파워 모듈 | |
US20230317685A1 (en) | Packaged electronic device comprising a plurality of power transistors | |
KR20230095546A (ko) | 전력반도체모듈 및 그 제조방법 | |
CN114144965A (zh) | 电路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |