KR20230095546A - 전력반도체모듈 및 그 제조방법 - Google Patents

전력반도체모듈 및 그 제조방법 Download PDF

Info

Publication number
KR20230095546A
KR20230095546A KR1020210185134A KR20210185134A KR20230095546A KR 20230095546 A KR20230095546 A KR 20230095546A KR 1020210185134 A KR1020210185134 A KR 1020210185134A KR 20210185134 A KR20210185134 A KR 20210185134A KR 20230095546 A KR20230095546 A KR 20230095546A
Authority
KR
South Korea
Prior art keywords
power semiconductor
lead frame
lead
frame paddle
mold
Prior art date
Application number
KR1020210185134A
Other languages
English (en)
Inventor
김태룡
김덕수
문동우
Original Assignee
주식회사 엘엑스세미콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘엑스세미콘 filed Critical 주식회사 엘엑스세미콘
Priority to KR1020210185134A priority Critical patent/KR20230095546A/ko
Priority to DE102022133978.5A priority patent/DE102022133978A1/de
Priority to US18/084,429 priority patent/US20230197581A1/en
Priority to CN202211642528.XA priority patent/CN116344469A/zh
Publication of KR20230095546A publication Critical patent/KR20230095546A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 실시예는 리드프레임패들을 연장시켜 소스리드를 형성시키고, 전력반도체다이의 소스전극을 리드프레임패들과 전기적으로 연결시키며, 드레인전극을 리드프레임패들과 절연시키고, 리드프레임패들의 일부를 몰드의 외부로 노출시키는 전력반도체모듈을 제공한다.

Description

전력반도체모듈 및 그 제조방법{POWER SEMICONDUCTOR MODULE AND ITS MANUFACTURING METHOD}
본 실시예는 전력반도체모듈에 관한 것이다.
컨버터 혹은 인버터와 같이 고전력을 처리하는 장치에 사용되는 반도체를 전력반도체라고 부르기도 한다. 전력반도체는 예를 들어, IGBT(Insulated Gate Bipolar Transistor), MOSFET(Metal Oxide Semiconductor Field Effect Transistor), 다이오드일 수 있고, 내압이 크고, 고전류가 흐를 수 있는 특성을 가질 수 있다.
전력반도체는 높은 내압과 고전류로 인해 스위칭손실 및/혹은 도통손실이 크게 나타날 수 있다. 전력반도체에서 손실이 크면 발열량이 커지게 되는데, 전력반도체는 전술한 스위칭손실 및/혹은 도통손실로 인해 큰 발열량을 가질 수 있다.
발열량이 적절한 수준으로 제어되지 않으면 소자의 물성이 변하고 전력반도체가 제 기능을 수행하지 못할 수 있다. 이러한 문제를 방지하기 위해 전력반도체에는 방열수단들이 더 부가될 수 있다. 전력반도체모듈은 하나의 패키지 내에 전술한 전력반도체를 적어도 하나 포함할 수 있으며, 적절한 방열 형태를 가질 수 있다.
한편, 전력반도체모듈에 포함되는 방열수단은 배치되는 위치에 따라 방열성능에서 큰 차이를 나타낼 수 있는데, 종래의 전력반도체모듈은 방열수단이 몰드의 내부에 위치해 있기 때문에 방열성능이 높지 않았다.
그리고, 종래의 전력반도체모듈에서 방열수단은 전압이 플로팅되는 부분에 부착되어 있기 때문에 안테나처럼 기능하면서 EMI(Electro Magnetic Interference) 노이즈를 증폭시키는 문제가 있었다.
이러한 배경에서, 본 실시예의 목적은, 일 측면에서 전력반도체모듈의 방열성능을 개선시키는 기술을 제공하는 것이다. 다른 측면에서, 본 실시예의 목적은, 전력반도체모듈에서의 EMI 노이즈를 감소시키는 기술을 제공하는 것이다.
전술한 목적을 달성하기 위하여, 일 측면에서, 본 실시예는, 리드프레임패들; 상기 리드프레임패들과 절연된 상태로 상기 리드프레임패들 상에 배치되는 금속판; 일측으로 드레인전극이 형성되고 타측으로 소스전극이 형성되며, 상기 드레인전극이 상기 금속판을 향하도록 배치되는 전력반도체다이; 상기 금속판을 통해 상기 드레인전극과 전기적으로 연결되는 드레인리드; 및 상기 리드프레임패들로부터 연장되어 형성되고 상기 소스전극과 전기적으로 연결되는 소스리드를 포함하는 전력반도체모듈을 제공한다.
다른 측면에서, 본 실시예는, 리드프레임패들, 소스리드, 게이트리드 및 드레인리드가 형성되어 있고, 상기 소스리드가 상기 리드프레임패들과 연결되어 있는 리드프레임을 배치하는 단계; 상기 리드프레임패들과 절연된 상태로 상기 리드프레임패들 상에 금속판을 배치하는 단계; 일측으로 드레인전극이 형성되고 타측으로 소스전극이 형성되는 전력반도체다이의 상기 드레인전극을 상기 금속판에 접합시키는 단계; 상기 금속판과 상기 드레인리드를 전기적으로 연결시키고, 상기 소스전극과 상기 소스리드를 전기적으로 연결시키는 단계; 및 상기 전력반도체다이를 둘러싸도록 몰드를 형성시키는 단계를 포함하는 전력반도체모듈 제조방법을 제공한다.
또 다른 측면에서, 본 실시예는, 리드프레임패들; 일측으로 드레인전극이 형성되고 타측으로 소스전극이 형성되며, 상기 소스전극이 상기 리드프레임패들에 접합되는 전력반도체다이; 상기 드레인전극과 전기적으로 연결되는 드레인리드; 및 상기 리드프레임패들로부터 연장되어 형성되는 소스리드를 포함하는 전력반도체모듈을 제공한다.
또 다른 측면에서, 본 실시예는, 리드프레임패들, 소스리드, 게이트리드 및 드레인리드가 형성되어 있고, 상기 소스리드가 상기 리드프레임패들과 연결되어 있는 리드프레임을 배치하는 단계; 일측으로 드레인전극이 형성되고 타측으로 소스전극이 형성되는 전력반도체다이의 상기 소스전극을 상기 리드프레임패들에 접합시키는 단계; 상기 드레인리드와 상기 드레인전극을 전기적으로 연결시키는 단계; 및 상기 전력반도체다이를 둘러싸도록 몰드를 형성시키는 단계를 포함하는 전력반도체모듈 제조방법을 제공한다.
이상에서 설명한 바와 같이 본 실시예에 의하면, 전력반도체모듈의 방열성능을 개선시킬 수 있다. 그리고, 본 실시예에 의하면, 전력반도체모듈에서의 EMI 노이즈를 감소시킬 수 있다.
도 1은 일 실시예에 따른 전력장치의 구성도이다.
도 2는 하나의 암에서 전력반도체 주변으로 발생되는 EMI 노이즈를 나타내는 도면이다.
도 3은 일반적인 전력반도체모듈의 투시 상면도이다.
도 4는 도 3에서 X-X'를 절단한 단면도이다.
도 5는 일 실시예의 제1예시에 따른 전력반도체모듈의 투시 상면도이다.
도 6은 도 5에서 X-X'를 절단한 단면도이다.
도 7 내지 도 11은 제1예시에 따른 전력반도체모듈 제조방법의 각 과정을 나타내는 예시도들이다.
도 12는 일 실시예의 제2예시에 따른 전력반도체모듈의 투시 상면도이다.
도 13은 도 12에서 X-X'를 절단한 단면도이다.
도 14 내지 도 18은 제2예시에 따른 전력반도체모듈 제조방법의 각 과정을 나타내는 예시도들이다.
도 1은 일 실시예에 따른 전력장치의 구성도이다.
도 1을 참조하면, 전력장치(1)는 인버터(10) 및 모터(20)를 포함할 수 있다.
모터(20)는 전기자동차, 연료전지자동차 등에 동력을 제공할 수 있다. 모터(20)는 3상의 AC(alternating current)전력을 공급받아 구동될 수 있다.
인버터(10)는 모터(20)로 AC전력을 공급할 수 있다. 인버터(10)는 배터리 혹은 연료전지로부터 DC(direct current)전력을 입력받아 AC전력으로 변환할 수 있다. 그리고, 인버터(10)는 AC전력을 모터(20)로 출력할 수 있다.
인버터(10)는 복수의 전력반도체(100a~100f)를 포함하고 있으면서, 복수의 전력반도체(100a~100f)에 대한 온오프제어를 통해 DC전력을 AC전력으로 변환할 수 있다. 예를 들어, 인버터(10)는 일 주기의 제1시구간에서 제1전력반도체(100a)를 온시키고 제2전력반도체(100b)를 오프시켜 모터(20)로 정극성전압을 공급하고, 일 주기의 제2시구간에서 제1전력반도체(100a)를 오프시키고 제2전력반도체(100b)를 온시켜 모터(20)로 부극성전압을 공급할 수 있다.
입력측의 고전압라인과 저전압라인에서 직렬로 배치되는 전력반도체들의 그룹을 암(arm)이라고 부르기도 한다. 예를 들어, 제1전력반도체(100a)와 제2전력반도체(100b)가 제1암(12a)을 구성하고, 제3전력반도체(100c)와 제4전력반도체(100d)가 제2암(12b)을 구성하고, 제5전력반도체(100e)와 제6전력반도체(100f)가 제3암(12c)을 구성할 수 있다.
암에서 상측전력반도체와 하측전력반도체는 동시에 온되지 않도록 제어될 수 있다. 예를 들어, 제1암(12a)에서 제1전력반도체(100a)와 제2전력반도체(100b)는 동시에 온되지 않고 교번하면서 온오프될 수 있다.
각 전력반도체(100a~100f)는 오프된 상태에서 높은 전압을 인가받을 수 있다. 예를 들어, 제1전력반도체(100a)가 온된 상태에서 제2전력반도체(100b)가 오프되면 제2전력반도체(100b)에는 입력전압이 그대로 인가될 수 있다. 입력전압은 상대적으로 높은 전압일 수 있는데, 이러한 높은 전압을 견딜 수 있도록 각 전력반도체(100a~100f)의 내압은 높은 수준으로 설계될 수 있다.
각 전력반도체(100a~100f)는 온된 상태에서 고전류를 도통시킬 수 있다. 모터(20)는 상대적으로 높은 전류로 구동되는데, 이러한 고전류는 온되어 있는 전력반도체를 통해 모터(20)로 공급될 수 있다.
각 전력반도체(100a~100f)에 인가되는 높은 전압은 높은 스위칭손실을 유발시킬 수 있다. 전력반도체(100a~100f)를 도통하는 높은 전류는 높은 도통손실을 유발시킬 수 있다. 이러한 손실에 의해 발생하는 열을 방출시키기 위해 전력반도체(100a~100f)는 방열수단을 포함하는 전력반도체모듈로 패키징될 수 있다.
인버터(10)에 포함되는 전체 전력반도체(100a~100f)가 하나의 전력반도체모듈로 패키징될 수 있다.
예를 들어, 제1전력반도체(100a), 제2전력반도체(100b), 제3전력반도체(100c), 제4전력반도체(100d), 제5전력반도체(100e) 및 제6전력반도체(100f)가 하나의 전력반도체모듈로 패키징될 수 있다. 전류용량을 늘리기 위해 각 전력반도체(100a~100f)와 병렬로 배치되는 추가적인 전력반도체가 더 있을 수 있다. 이런 경우, 전력반도체모듈에 포함되는 전력반도체의 개수는 6개보다 많을 수 있다. 도 1에는 스위치 소자 형태의 전력반도체만 도시되었는데, 인버터(10)에는 스위치 소자 형태의 전력반도체 이외에 다이오드 형태의 전력반도체도 더 포함될 수 있다. 예를 들어, 제1전력반도체(100a)와 병렬로 제1다이오드(미도시)가 더 배치될 수 있고, 제2전력반도체(100b)와 병렬로 제2다이오드(미도시)가 더 배치될 수 있다. 그리고, 이러한 다이오드들도 하나의 전력반도체모듈에 함께 패키징될 수 있다.
각 암을 구성하는 전력반도체들이 하나의 전력반도체모듈로 패키징될 수 있다.
예를 들어, 제1암(12a)을 구성하는 제1전력반도체(100a)와 제2전력반도체(100b)가 하나의 전력반도체모듈로 패키징되고, 제2암(12b)을 구성하는 제3전력반도체(100c)와 제4전력반도체(100d)가 다른 하나의 전력반도체모듈로 패키징되고, 제3암(12c)을 구성하는 제5전력반도체(100e)와 제6전력반도체(100f)가 또 다른 하나의 전력반도체모듈로 패키징될 수 있다. 전류용량을 늘리기 위해 각 전력반도체(100a~100f)와 병렬로 배치되는 추가적인 전력반도체가 더 있을 수 있는데, 이런 경우, 전력반도체모듈에 포함되는 전력반도체의 개수는 2개보다 많을 수 있다. 그리고, 각 암에는 스위치 소자 형태의 전력반도체 이외에 다이오드 형태의 전력반도체도 더 포함될 수 있고, 이러한 다이오드들도 하나의 전력반도체모듈에 함께 패키징될 수 있다.
각각의 전력반도체(100a~100f)가 하나의 전력반도체모듈로 패키징될 수 있다.
예를 들어, 제1전력반도체(100a)가 하나의 전력반도체모듈로 패키징될 수 있고, 제2전력반도체(100b)가 다른 하나의 전력반도체모듈로 패키징될 수 있고, 제3전력반도체(100c)가 또 다른 하나의 전력반도체모듈로 패키징될 수 있다. 전류용량을 늘리기 위해 각 전력반도체(100a~100f)와 병렬로 배치되는 추가적인 전력반도체가 더 있을 수 있는데, 이런 경우, 전력반도체모듈에 포함되는 전력반도체의 개수는 2개 이상이 될 수 있다. 그리고, 각 전력반도체모듈에는 다이오드가 추가적으로 더 포함될 수 있다.
이하에서는 각각의 전력반도체(100a~100f)가 하나의 전력반도체모듈로 패키징되는 실시예를 중심으로 설명한다.
도 2는 하나의 암에서 전력반도체 주변으로 발생되는 EMI 노이즈를 나타내는 도면이다.
도 2를 참조하면, 암에서 제1전력반도체(100a)와 제2전력반도체(100b)가 직렬로 연결될 수 있고, 상측으로는 고전압(VH)이 공급되고, 하측으로는 저전압(VH)이 연결될 수 있다.
제1전력반도체(100a)에서 소스전극(S)은 고전압(VH)과 연결될 수 있고, 드레인전극(D)은 제2전력반도체(100b)의 드레인전극(D)과 연결될 수 있다. 그리고, 제2전력반도체(100b)에서 소스전극(S)은 저전압(VL)과 연결될 수 있다.
이러한 배치에서 게이트전압(Vga, Vgb)에 의해 제1전력반도체(100a)와 제2전력반도체(100b)가 오프되면 제1전력반도체(100a)와 제2전력반도체(100b)의 드레인전극(D)은 플로팅될 수 있다. 전극이 플로팅되면 해당 전극에서의 전압이 쉽게 변동하기 때문에 EMI 노이즈를 많이 발생시킬 수 있다.
일반적인 전력반도체모듈에서는 드레인전극(D)에 방열수단이 배치되는데, 이러한 방열수단은 플로팅된 상태에서 안테나처럼 기능하기 때문에 EMI 노이즈를 증폭시키는 문제를 가질 수 있다.
한편, 제1게이트전압(Vga)은 제1전력반도체(100a)에서 게이트전극(G)과 소스전극(S) 사이에 형성되는 전압으로서, 제1경로(P1)의 특성에 따라 외부에서 유입되는 EMI 노이즈의 영향을 많이 받거나 적게 받을 수 있다. 그리고, 제2게이트전압(Vgb)은 제2전력반도체(100b)에서 게이트전극(G)과 소스전극(S) 사이에 형성되는 전압으로서, 제2경로(P2)의 특성에 따라 외부에서 유입되는 EMI 노이즈의 영향을 많이 받거나 적게 받을 수 있다.
제1게이트전압(Vga)이 EMI 노이즈의 영향을 적게 받기 위해서는 제1경로(P1)가 짧게 형성되고, 제1경로(P1)의 선저항이 낮게 형성되어야 한다. 그리고, 제2게이트전압(Vgb)이 EMI 노이즈의 영향을 적게 받기 위해서는 제2경로(P2)가 짧게 형성되고, 제2경로(P2)의 선저항이 낮게 형성되어야 한다.
일반적인 전력반도체모듈에서는 드레인전극(D)에 방열수단이 배치되고, 소스전극(S)에는 별도의 방열수단이 배치되지 않기 때문에, 방열수단이 전술한 경로(P1, P2)의 선저항을 낮추는데 기여하지 못하고 있다.
도 3은 일반적인 전력반도체모듈의 투시 상면도이고, 도 4는 도 3에서 X-X'를 절단한 단면도이다.
도 3 및 도 4를 참조하면, 일반적인 전력반도체모듈(300)은 리드프레임패들(350) 상에 전력반도체다이(310)가 솔더링접합되어 있을 수 있다.
전력반도체다이(310)는 드레인전극이 리드프레임패들(350)과 접합될 수 있다. 그리고, 전력반도체모듈(300)에서 리드프레임패들(350)로부터 연장되어 드레인리드(326)가 형성되어 있을 수 있다.
소스리드(322)는 리드프레임패들(350)과 절연되어 있으면서, 제1와이어(362)를 통해 전력반도체다이(310)의 소스전극과 연결될 수 있고, 게이트리드(324)는 제2와이어(364)를 통해 전력반도체다이(310)의 게이트전극과 연결될 수 있다.
그리고, 전력반도체다이(310), 제1와이어(362), 제2와이어(364) 및 리드프레임패들(350)을 둘러싸도록 몰드(370)가 형성될 수 있다.
일반적으로 전력반도체모듈(300)은 방열을 위해 히트싱크에 접착될 수 있는데, 드레인전극을 히트싱크와 절연시키기 위해 리드프레임패들(350)은 몰드(370) 내부에서 절연된 상태로 배치될 수 있다.
이러한 일반적인 전력반도체모듈(300)의 배치구조에서 방열수단인 리드프레임패들(350)이 몰드(370) 내부에 배치되어 있기 때문에 방열성능이 낮아질 수 있다. 리드프레임패들(350)을 구성하는 구리의 열 전도도는 401W/mk 정도가 되는데 반해, 몰드(370)의 열 전도도는 보통 0.8W/mk로 낮아서 전술한 전력반도체모듈(300) 구조에서는 몰드(370)로 인해 열이 빠르게 방출되지 못하고 내부에 갖히는 문제가 발생할 수 있다.
더불어, 이러한 일반적인 전력반도체모듈(300)의 배치구조에서는 리드프레임패들(350)이 드레인전극과 접해 있기 때문에 EMI 노이즈에 취약한 문제도 가질 수 있다.
도 5는 일 실시예의 제1예시에 따른 전력반도체모듈의 투시 상면도이고, 도 6은 도 5에서 X-X'를 절단한 단면도이다.
도 5 및 도 6을 참조하면, 전력반도체모듈(500)은 리드프레임패들(550), 금속판(590), 전력반도체다이(510), 드레인리드(526), 소스리드(522), 게이트리드(524) 및 몰드(570) 등을 포함할 수 있다.
패키지가 되지 않은 웨이퍼 상태의 전력반도체를 전력반도체다이라고 부를 수 있다. 전력반도체는 크게 스위치 소자와 정류 소자로 나눌 수 있으고 스위치 소자는 IGBT(Insulated Gate Bipolar Transistor) 또는 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)일 수 있고, 정류 소자는 널리 알려진 다이오드일 수 있다. 이하에서 설명하는 실시예에서 전력반도체다이는 스위치 소자 형태일 수 있다.
리드프레임패들(550)과 절연된 상태로 리드프레임패들(550) 상에 금속판(590)이 배치될 수 있다. 리드프레임패들(550) 상에 절연부재(530)가 부착되고 절연부재(530) 상에 금속판(590)이 부착될 수 있다. 절연부재(530)는 예를 들어, 절연테이프일 수도 있고, 세라믹과 같은 절연기판일 수도 있다.
리드프레임패들(550)은 사각형의 형태를 가질 수 있고, 금속판(590)도 사각형의 형태를 가질 수 있다. 금속판(590)의 면적은 리드프레임패들(550)의 면적보다 작을 수 있고, 상측에서 바라봤을 때(도 5와 같은 시선으로 바라봤을 때), 금속판(590)은 리드프레임패들(550)의 안쪽에 위치할 수 있다.
전력반도체다이(510)의 일측으로는 드레인전극이 형성되고, 일측의 반대인 타측으로는 소스전극이 형성될 수 있다. 그리고, 전력반도체다이(510)의 드레인전극이 금속판(590)을 향하도록 전력반도체다이(510)가 배치될 수 있다.
전력반도체다이(510)의 드레인전극은 접합부재(580)를 통해 금속판(590)에 접합될 수 있다. 접합부재(580)는 예를 들어, 솔더링접합부재일 수 있고, 전력반도체다이(510)의 드레인전극은 금속판(590)에 솔더링접합될 수 있다.
금속판(590)의 면적은 전력반도체다이(510)의 면적보다 넓을 수 있다. 상측에서 바라봤을 때, 전력반도체다이(510)는 금속판(590)의 안쪽에 위치할 수 있다. 그리고, 금속판(590)에서 전력반도체다이(510)에 의해 가려지지 않는 부분을 통해 금속판(590)과 드레인리드(526)가 전기적으로 연결될 수 있다.
예를 들어, 금속판(590)은 제3와이어(566)를 통해 드레인리드(526)와 연결될 수 있다. 그리고, 이러한 연결을 통해 전력반도체다이(510)의 드레인전극이 드레인리드(526)와 전기적으로 연결될 수 있다.
전력반도체다이(510)에서 드레인전극의 반대측에 소스전극과 게이트전극이 배치될 수 있는데, 소스전극은 제1와이어(562)를 통해 소스리드(522)와 전기적으로 연결될 수 있고, 게이트전극은 제2와이어(564)를 통해 게이트리드(524)와 전기적으로 연결될 수 있다.
소스리드(522)는 리드프레임패들(550)로부터 연장되어 형성될 수 있고, 게이트리드(524)와 드레인리드(526)는 리드프레임패들(550)과 물리적으로 분리되어 있을 수 있다.
이러한 배치 및 연결 상태에서, 전력반도체다이(510), 금속판(590), 제1와이어(562), 제2와이어(564) 및 제3와이어(566)는 몰드(570)에 의해 둘러싸일 수 있다. 몰드는 EMC(Epoxy Molding Compound)로 구성될 수 있다.
소스리드(522)에서 제1와이어(562)와 접합되는 부분은 몰드(570) 내부에 포함될 수 있고, 나머지 부분은 몰드(570) 외부로 노출될 수 있다. 게이트리드(524)에서 제2와이어(564)와 접합되는 부분은 몰드(570) 내부에 포함될 수 있고, 나머지 부분은 몰드(570) 외부로 노출될 수 있다. 드레인리드(526)에서 제3와이어(566)와 접합되는 부분은 몰드(570) 내부에 포함될 수 있고, 나머지 부분은 몰드(570) 외부로 노출될 수 있다.
리드프레임패들(550)의 일면은 몰드(570)의 외부로 노출될 수 있다. 그리고, 리드프레임패들(550)의 노출된 부분은 방열이 가능한 구성과 접할 수 있다. 예를 들어, 리드프레임패들(550)의 노출된 부분은 히트싱크에 접착될 수 있고, 공기 중으로 노출될 수 있다.
리드프레임패들(550)의 일부는 몰드(570)의 외부로 노출될 수 있다. 예를 들어, 리드프레임패들(550)의 일부는 몰드(570)의 외곽으로 돌출되어 나올 수 있고, 돌출된 부분은 일면과 타면이 모두 몰드(570)의 외부로 노출될 수 있다. 접하는 면을 중심으로 보면, 리드프레임패들(550)의 하면은 몰드(570)의 외부로 노출될 수 있고, 상면 중 일부는 몰드(570) 내에서 금속판(590)에 열적으로 접하도록 배치될 수 있고, 상면 중 나머지는 몰드(570)의 외부로 노출될 수 있다.
이와 같이 제1예시에서는 리드프레임패들(550)이 몰드(570)의 외부로 노출됨으로써 방열성능이 개선될 수 있고, 리드프레임패들(550)이 소스전극과 전기적으로 연결됨으로써 EMI 성능도 개선할 수 있게 된다.
도 7 내지 도 11은 제1예시에 따른 전력반도체모듈 제조방법의 각 과정을 나타내는 예시도들이다.
도 7을 참조하면, 제1공정에서 복수의 리드프레임패들(550), 복수의 소스리드(522), 복수의 게이트리드(524) 및 복수의 드레인리드(526)가 형성되어 있는 리드프레임(520)이 배치될 수 있다.
리드프레임(520)에서 각각의 리드프레임패들(550)은 소스리드(522)와 연결되어 있을 수 있고, 게이트리드(524)와 드레인리드(526)는 각각의 리드프레임패들(550)과 연결되어 있지 않을 수 있다.
그리고, 제2공정에서 각각의 리드프레임패들(550)과 절연된 상태로 각각의 리드프레임패들(550) 상에 금속판(590)이 배치될 수 있다. 금속판(590)은 Cu계열의 금속으로 구성될 수 있고, Al계열의 금속으로 구성될 수 있다.
도 8을 참조하면, 제3공정에서 금속판(590)에 전력반도체다이(510)가 접합될 수 있다. 전력반도체다이(510)의 일측에는 드레인전극이 형성되고 타측에는 소스전극과 게이트전극이 형성될 수 있는데, 드레인전극이 금속판(590)에 솔더링접합될 수 있다.
도 9를 참조하면, 제4공정에서 각 전극들이 와이어(560)를 통해 리드(522, 524, 526)와 전기적으로 연결될 수 있다. 소스전극은 와이어를 통해 소스리드(522)와 전기적으로 연결될 수 있고, 게이트전극은 와이어를 통해 게이트리드(524)와 전기적으로 연결될 수 있다. 드레인전극은 금속판(590)과 전기적으로 연결되어 있고, 금속판(590)이 와이어를 통해 드레인리드(526)와 전기적으로 연결될 수 있다.
도 10을 참조하면, 제5공정에서 전력반도체다이(510), 금속판(590) 및 와이어들(560)은 몰드(570)에 의해 둘러싸일 수 있다. 이때, 리드프레임패들(550)의 일면이 몰드(570)의 외부로 노출되도록 몰드(570)가 형성될 수 있다.
도 11을 참조하면, 제6공정에서 리드프레임에서 불필요한 부분이 제거되면서 전력반도체모듈이 제조될 수 있다.
도 12는 일 실시예의 제2예시에 따른 전력반도체모듈의 투시 상면도이고, 도 13은 도 12에서 X-X'를 절단한 단면도이다.
도 12 및 도 13을 참조하면, 전력반도체모듈(1200)은 리드프레임패들(1250), 전력반도체다이(1210), 드레인리드(1226), 소스리드(1222), 게이트리드(1224), 연결부재(1290) 및 몰드(1270) 등을 포함할 수 있다.
리드프레임패들(1250)은 두 개의 영역으로 구분될 수 있다. 두 개의 영역 중 제1영역에는 제1패들(1252)이 형성되고, 제2영역에는 제2패들(1254)이 형성될 수 있다. 제1패들(1252)과 제2패들(1254)은 물리적으로 분리되어 있고 서로 절연되어 있을 수 있다.
일측으로 드레인전극이 형성되고 타측으로 소스전극과 게이트전극이 형성되는 전력반도체다이(1210)가 리드프레임패들(1250)에 접합될 수 있다. 전극들 중에서 소스전극과 게이트전극이 리드프레임패들(1250)에 접합될 수 있는데, 소스전극은 제1영역에 형성되는 제1패들(1252)에 접합되고, 게이트전극은 제2영역에 형성되는 제2패들(1254)에 접합될 수 있다.
소스전극은 제1접합부재(1282)를 통해 제1패들(1252)에 접합될 수 있고, 게이트전극은 제2접합부재(1284)를 통해 제2패들(1254)에 접합될 수 있다. 제1접합부재(1282) 및 제2접합부재(1284)는 솔더링접합부재일 수 있고, 소스전극은 제1패들(1252)에 솔더링접합되고, 게이트전극은 제2패들(1254)에 솔더링접합될 수 있다.
전력반도체다이(1210)의 면적은 리드프레임패들(1250)의 면적보다 작을 수 있다. 상측에서 바라봤을 때, 전력반도체다이(1210)는 리드프레임패들(1250)의 안쪽에 위치할 수 있다.
리드프레임패들(1250)에서 제1영역에 위치하는 제1패들(1252)이 연장되어 소스리드(1222)를 형성할 수 있고, 리드프레임패들(1250)에서 제2영역에 위치하는 제2패들(1254)이 연장되어 게이트리드(1224)를 형성할 수 있다. 이러한 연결구조를 통해 와이어 등을 사용하지 않고 소스전극이 소스리드(1222)와 전기적으로 연결될 수 있고, 게이트전극이 게이트리드(1224)와 전기적으로 연결될 수 있다.
드레인전극은 연결부재(1290)을 통해 드레인리드(1226)와 전기적으로 연결될 수 있다. 여기서, 연결부재(1290)는 클립일 수 있다. 클립(1290)은 드레인전극에서 넓은 사각형의 형태를 가질 수 있다. 그리고, 이러한 넓은 사각형의 형태를 통해 접촉저항을 줄이고 드레인전극으로의 방열성능을 개선시킬 수 있다.
클립(1290)의 일단은 제3접합부재(1286)를 통해 드레인전극에 접합되고, 타단은 제4접합부재(1288)를 통해 드레인리드(1224)에 접합될 수 있다. 제3접합부재(1286) 및 제4접합부재(1288)는 솔더링접합부재일 수 있고, 클립(1290)은 드레인전극과 드레인리드(1224)에 솔더링접합될 수 있다.
전력반도체다이(1210) 및 클립(1290)은 몰드(1270)에 의해 둘러싸일 수 있다. 몰드는 EMC(Epoxy Molding Compound)로 구성될 수 있다.
소스리드(1222)의 일부, 그리고, 게이트리드(1226)의 일부는 몰드(1270) 내부에 포함되고 나머지는 몰드(1270)의 외부로 노출될 수 있다.
드레인리드(1224)에서 클립(1290)이 접합되는 부분은 몰드(1270) 내부에 포함되고 나머지는 몰드(1270)의 외부로 노출될 수 있다.
리드프레임패들(1250)의 일부는 몰드(1270)의 외부로 노출될 수 있다. 그리고, 노출된 부분은 방열이 가능한 구성과 접할 수 있다. 예를 들어, 리드프레임패들(1250)의 노출된 부분은 히트싱크에 접착될 수 있고, 공기 중으로 노출될 수 있다.
리드프레임패들(1250)에서 제1영역에 위치하는 제1패들(1252)의 일면은 몰드(1270)의 외부로 노출될 수 있다. 그리고, 리드프레임패들(1250)에서 제2영역에 위치하는 제2패들(1254)은 몰드(1270) 내부에 위치하면서 외부와 절연될 수 있다.
이와 같이 제2예시에서는 리드프레임패들(1250)이 몰드(1270)의 외부로 노출됨으로써 방열성능이 개선될 수 있고, 리드프레임패들(1250)이 소스전극과 전기적으로 연결됨으로써 EMI 성능도 개선할 수 있게 된다.
도 14 내지 도 18은 제2예시에 따른 전력반도체모듈 제조방법의 각 과정을 나타내는 예시도들이다.
도 14를 참조하면, 제1공정에서 복수의 리드프레임패들(1252, 1254), 복수의 소스리드(1222), 복수의 게이트리드(1224) 및 복수의 드레인리드(1226)가 형성되어 있는 리드프레임(1220)이 배치될 수 있다.
각 리드프레임패들(1252, 1254)은 제1패들(1252)과 제2패들(1254)로 구분될 수 있다. 그리고, 리드프레임(1220)에서 제1패들(1252)은 소스리드(1222)와 연결되어 있고, 제2패들(1254)은 게이트리드(1224)와 연결되어 있을 수 있다.
도 15를 참조하면, 제2공정에서 각 리드프레임패들(1252, 1254)에 전력반도체다이(1210)가 접합될 수 있다. 전력반도체다이(1210)의 일측에는 드레인전극이 형성되고 타측에는 소스전극과 게이트전극이 형성될 수 있는데, 소스전극과 게이트전극이 리드프레임패들(1252, 1254)에 접합될 수 있다. 구체적으로, 소스전극이 제1패들(1252)에 접합되고, 게이트전극이 제2패들(1254)에 접합될 수 있다.
도 16을 참조하면, 제3공정에서 클립(1290)을 이용하여 드레인전극을 드레인리드(1226)로 연결시킬 수 있다.
도 17을 참조하면, 제4공정에서 전력반도체다이(1210) 및 클립(1290)이 몰드(1270)에 의해 둘러싸일 수 있다. 이때, 리드프레임패들(1252, 1254)의 일부가 몰드(1270)의 외부로 노출되도록 몰드(1270)가 형성될 수 있다.
도 18을 참조하면, 제5공정에서 리드프레임에서 불필요한 부분이 제거되면서 전력반도체모듈이 제조될 수 있다.
이상에서 설명한 바와 같이 본 실시예에 의하면, 전력반도체모듈의 방열성능을 개선시킬 수 있다. 그리고, 본 실시예에 의하면, 전력반도체모듈에서의 EMI 노이즈를 감소시킬 수 있다.

Claims (19)

  1. 리드프레임패들;
    상기 리드프레임패들과 절연된 상태로 상기 리드프레임패들 상에 배치되는 금속판;
    일측으로 드레인전극이 형성되고 타측으로 소스전극이 형성되며, 상기 드레인전극이 상기 금속판을 향하도록 배치되는 전력반도체다이;
    상기 금속판을 통해 상기 드레인전극과 전기적으로 연결되는 드레인리드; 및
    상기 리드프레임패들로부터 연장되어 형성되고 상기 소스전극과 전기적으로 연결되는 소스리드
    를 포함하는 전력반도체모듈.
  2. 제1항에 있어서,
    상기 드레인전극은 상기 금속판에 솔더링접합되는 전력반도체모듈.
  3. 제2항에 있어서,
    상기 드레인리드는 와이어를 통해 상기 금속판과 전기적으로 연결되는 전력반도체모듈.
  4. 제1항에 있어서,
    상기 전력반도체다이에서 상기 소스전극과 같은 측으로 게이트전극이 형성되고,
    와이어를 통해 상기 게이트전극과 전기적으로 연결되는 게이트리드를 더 포함하는 전력반도체모듈.
  5. 제1항에 있어서,
    상기 전력반도체다이를 둘러싸는 몰드를 더 포함하고,
    상기 리드프레임패들의 일면은 상기 몰드의 외부로 노출되는 전력반도체모듈.
  6. 제5항에 있어서,
    상기 리드프레임패들의 상기 일면의 반대면 중 일부는 상기 몰드 내에서 상기 금속판에 열적으로 접하도록 배치되고 나머지는 상기 몰드의 외부로 노출되도록 배치되는 전력반도체모듈.
  7. 제6항에 있어서,
    상기 리드프레임패들과 상기 금속판 사이에 절연부재가 배치되는 전력반도체모듈.
  8. 제5항에 있어서,
    상기 몰드는 EMC(Epoxy Molding Compound)로 구성되는 전력반도체모듈.
  9. 리드프레임패들, 소스리드, 게이트리드 및 드레인리드가 형성되어 있고, 상기 소스리드가 상기 리드프레임패들과 연결되어 있는 리드프레임을 배치하는 단계;
    상기 리드프레임패들과 절연된 상태로 상기 리드프레임패들 상에 금속판을 배치하는 단계;
    일측으로 드레인전극이 형성되고 타측으로 소스전극이 형성되는 전력반도체다이의 상기 드레인전극을 상기 금속판에 접합시키는 단계;
    상기 금속판과 상기 드레인리드를 전기적으로 연결시키고, 상기 소스전극과 상기 소스리드를 전기적으로 연결시키는 단계; 및
    상기 전력반도체다이를 둘러싸도록 몰드를 형성시키는 단계
    를 포함하는 전력반도체모듈 제조방법.
  10. 제9항에 있어서,
    상기 몰드를 형성시키는 단계에서,
    상기 리드프레임패들의 일면이 상기 몰드의 외부로 노출되도록 상기 몰드를 형성시키는 전력반도체모듈 제조방법.
  11. 리드프레임패들;
    일측으로 드레인전극이 형성되고 타측으로 소스전극이 형성되며, 상기 소스전극이 상기 리드프레임패들에 접합되는 전력반도체다이;
    상기 드레인전극과 전기적으로 연결되는 드레인리드; 및
    상기 리드프레임패들로부터 연장되어 형성되는 소스리드
    를 포함하는 전력반도체모듈.
  12. 제11항에 있어서,
    상기 드레인리드는 클립을 통해 상기 드레인전극과 전기적으로 연결되는 전력반도체모듈.
  13. 제11항에 있어서,
    상기 전력반도체다이에서 상기 소스전극과 같은 측으로 게이트전극이 형성되고,
    상기 리드프레임패들은 전기적으로 절연된 2개의 영역으로 구분되며,
    상기 소스전극은 상기 리드프레임패들에서 제1영역에 접합되고, 상기 게이트전극은 상기 리드프레임패들에서 제2영역에 접합되는 전력반도체모듈.
  14. 제13항에 있어서,
    상기 리드프레임패들에서 상기 제2영역으로부터 연장되어 형성되는 게이트리드를 더 포함하는 전력반도체모듈.
  15. 제13항에 있어서,
    상기 전력반도체다이를 둘러싸는 몰드를 더 포함하고,
    상기 리드프레임패들에서 상기 제1영역의 일면은 상기 몰드의 외부로 노출되는 전력반도체모듈.
  16. 제15항에 있어서,
    상기 리드프레임패들에서 상기 제2영역은 상기 몰드 내에 배치되는 전력반도체모듈.
  17. 리드프레임패들, 소스리드, 게이트리드 및 드레인리드가 형성되어 있고, 상기 소스리드가 상기 리드프레임패들과 연결되어 있는 리드프레임을 배치하는 단계;
    일측으로 드레인전극이 형성되고 타측으로 소스전극이 형성되는 전력반도체다이의 상기 소스전극을 상기 리드프레임패들에 접합시키는 단계;
    상기 드레인리드와 상기 드레인전극을 전기적으로 연결시키는 단계; 및
    상기 전력반도체다이를 둘러싸도록 몰드를 형성시키는 단계
    를 포함하는 전력반도체모듈 제조방법.
  18. 제17항에 있어서,
    상기 몰드를 형성시키는 단계에서,
    상기 리드프레임패들의 일부가 상기 몰드의 외부로 노출되도록 상기 몰드를 형성시키는 전력반도체모듈 제조방법.
  19. 제17항에 있어서,
    상기 리드프레임패들은 전기적으로 절연되는 2개의 영역으로 구분되고,
    상기 소스전극을 상기 리드프레임패들에 접합시키는 단계에서,
    상기 소스전극을 상기 리드프레임패들의 제1영역에 접합시키고, 상기 전력반도체다이의 게이트전극을 상기 리드프레임패들의 제2영역에 접합시키는 전력반도체모듈 제조방법.
KR1020210185134A 2021-12-22 2021-12-22 전력반도체모듈 및 그 제조방법 KR20230095546A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210185134A KR20230095546A (ko) 2021-12-22 2021-12-22 전력반도체모듈 및 그 제조방법
DE102022133978.5A DE102022133978A1 (de) 2021-12-22 2022-12-19 Leistungshalbleitermodul und verfahren zur herstellung desselben
US18/084,429 US20230197581A1 (en) 2021-12-22 2022-12-19 Power semiconductor module and method of manufacturing the same
CN202211642528.XA CN116344469A (zh) 2021-12-22 2022-12-20 功率半导体模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210185134A KR20230095546A (ko) 2021-12-22 2021-12-22 전력반도체모듈 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20230095546A true KR20230095546A (ko) 2023-06-29

Family

ID=86606848

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210185134A KR20230095546A (ko) 2021-12-22 2021-12-22 전력반도체모듈 및 그 제조방법

Country Status (4)

Country Link
US (1) US20230197581A1 (ko)
KR (1) KR20230095546A (ko)
CN (1) CN116344469A (ko)
DE (1) DE102022133978A1 (ko)

Also Published As

Publication number Publication date
US20230197581A1 (en) 2023-06-22
CN116344469A (zh) 2023-06-27
DE102022133978A1 (de) 2023-06-22

Similar Documents

Publication Publication Date Title
US10892218B2 (en) Semiconductor device
KR101755769B1 (ko) 양면 냉각 파워 모듈 및 이의 제조 방법
US9129932B2 (en) Semiconductor module
US11037847B2 (en) Method of manufacturing semiconductor module and semiconductor module
US9088226B2 (en) Power module for converting DC to AC
US10720383B2 (en) Semiconductor device configuring upper and lower arms including auxiliary terminals
US11101241B2 (en) Semiconductor device having terminals and semiconductor elements electrically connected to a respective side surface of the terminals
US11456244B2 (en) Semiconductor device
JP2017516312A (ja) 高電流、低スイッチングロスのＳｉＣパワーモジュール
JP2019186403A (ja) 半導体装置
US11967545B2 (en) Semiconductor device
US20200258853A1 (en) Power conversion device
CN111613608A (zh) 用于多芯片功率半导体器件的封装
KR20230095546A (ko) 전력반도체모듈 및 그 제조방법
El Khadiry et al. Multi-switch Si-chip structures and on-substrate packaging techniques for improving the electrical performance of power modules
CN113795917A (zh) 半导体功率模块
US20230253372A1 (en) Semiconductor device and power conversion device using same
JP7159609B2 (ja) 半導体装置
US20240006402A1 (en) Semiconductor device
US20230317685A1 (en) Packaged electronic device comprising a plurality of power transistors
US20230238375A1 (en) Power semiconductor module with reversed diode
JP6608252B2 (ja) パワー半導体モジュールおよび電力変換装置
CN112447612A (zh) 多芯片封装
JP2020188172A (ja) 半導体装置
KR20230092516A (ko) 양면 방열 전력반도체모듈 및 그 제조방법