KR101331724B1 - 양면 냉각 전력 반도체 모듈 및 이를 이용한 멀티-스택 전력 반도체 모듈 패키지 - Google Patents

양면 냉각 전력 반도체 모듈 및 이를 이용한 멀티-스택 전력 반도체 모듈 패키지 Download PDF

Info

Publication number
KR101331724B1
KR101331724B1 KR1020120038479A KR20120038479A KR101331724B1 KR 101331724 B1 KR101331724 B1 KR 101331724B1 KR 1020120038479 A KR1020120038479 A KR 1020120038479A KR 20120038479 A KR20120038479 A KR 20120038479A KR 101331724 B1 KR101331724 B1 KR 101331724B1
Authority
KR
South Korea
Prior art keywords
cooler
semiconductor chip
circuit
pattern
circuit pattern
Prior art date
Application number
KR1020120038479A
Other languages
English (en)
Other versions
KR20130115811A (ko
Inventor
김광수
이영기
박지현
서범석
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120038479A priority Critical patent/KR101331724B1/ko
Priority to US13/532,362 priority patent/US8754517B2/en
Priority to CN201210254677.9A priority patent/CN103378018B/zh
Publication of KR20130115811A publication Critical patent/KR20130115811A/ko
Application granted granted Critical
Publication of KR101331724B1 publication Critical patent/KR101331724B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

본 발명의 일 실시 예에 따른 양면 냉각 전력 반도체 모듈은 일면에 두께 방향으로 오목부가 형성된 제1냉각기와, 상기 제1냉각기의 오목부에 실장된 제1반도체칩과, 일면 및 타면을 갖되, 상기 일면이 상기 제1반도체칩과 접하도록 상기 제1냉각기 일면에 형성된 제2냉각기와, 상기 제2냉각기 타면에 형성된 회로기판과, 상기 회로기판상에 실장된 제2반도체칩 및 상기 제1반도체칩과 제2반도체칩을 전기적으로 연결하는 회로층을 갖는 플렉서블 기판을 포함한다.

Description

양면 냉각 전력 반도체 모듈 및 이를 이용한 멀티-스택 전력 반도체 모듈 패키지{Double side cooling power semiconductor moduleand multi-stacked power semiconductor module package using the same}
본 발명은 양면 냉각 전력 반도체 모듈 및 이를 이용한 멀티-스택 전력 반도체 모듈 패키지에 관한 것이다.
전 세계적으로 에너지 사용량이 증가함에 따라, 제한된 에너지의 효율적인 사용에 지대한 관심을 갖기 시작했다.
전력 모듈의 확대 적용에 따라 시장의 요구는 더욱더 다기능 소형화되고 있으며, 이에 따른 전자 부품의 발열 문제는 모듈 전체의 성능을 떨어뜨리는 결과를 초래하고 있다.
따라서, 전력 모듈의 효율 증가와 고신뢰성 확보를 위해서는 상기와 같은 발열 문제를 해결할 수 있는 구조가 필요하다.
한편, 종래 기술에 따른 전력 모듈 패키지가 미국등록특허 제6432750호에 개시되어 있다.
본 발명의 일 측면은 냉각 효율이 극대화된 양면 냉각 전력 반도체 모듈 및 이를 이용한 멀티-스택 전력 반도체 모듈 패키지를 제공하는 것이다.
또한, 본 발명의 다른 측면은 초고집적 구조 실현이 용이한 양면 냉각 전력 반도체 모듈 및 이를 이용한 멀티-스택 전력 반도체 모듈 패키지를 제공하는 것이다.
본 발명의 일 실시 예에 따른 양면 냉각 전력 반도체 모듈은 일면에 두께 방향으로 오목부가 형성된 제1냉각기와, 상기 제1냉각기의 오목부에 실장된 제1반도체칩과, 일면 및 타면을 갖되, 상기 일면이 상기 제1반도체칩과 접하도록 상기 제1냉각기 일면에 형성된 제2냉각기와, 상기 제2냉각기 타면에 형성된 회로기판과, 상기 회로기판상에 실장된 제2반도체칩 및 상기 제1반도체칩과 제2반도체칩을 전기적으로 연결하는 회로층을 갖는 플렉서블 기판을 포함한다.
이때, 상기 플렉서블 기판은 상기 제1냉각기 및 제2냉각기의 외주면에 부착 형성될 수 있다.
또한, 상기 제1냉각기의 오목부 바닥면 상에 형성된 제1절연층 및 상기 제1절연층 상에 형성된 제1회로패턴을 더 포함하고, 상기 제1반도체칩은 상기 제1회로패턴 상에 접합되며, 상기 플렉서블 기판의 회로층은 회로패턴 및 비아를 포함하고, 상기 비아는 상기 제1회로패턴과 상기 회로패턴을 전기적으로 연결할 수 있다.
여기에서, 상기 제1회로패턴은 게이트(gate) 패턴 및 이미터(emitter) 패턴을 포함할 수 있다.
또한, 상기 제2냉각기의 일면 상에 형성된 제2절연층 및 상기 제2절연층 상에 형성된 제2회로패턴을 더 포함하며, 상기 제1반도체칩은 상기 제2회로패턴 상에 접합될 수 있다.
여기에서, 상기 제2회로패턴은 컬렉터(collector) 패턴일 수 있다.
또한, 상기 제1반도체칩은 절연 게이트 양극성 트랜지스터(Insulated gate bipolar transistor:IGBT) 및 다이오드(diode)를 포함할 수 있다.
또한, 상기 절연 게이트 양극성 트랜지스터(Insulated gate bipolar transistor:IGBT)와 제2냉각기의 일면 사이에 형성된 스페이서(spacer)를 더 포함할 수 있다.
또한, 상기 제2반도체칩은 제어소자일 수 있다.
또한, 상기 제1냉각기 및 제2냉각기는 각각 그 내부에 길이 방향으로 형성된 하나 이상의 냉각 유로를 가질 수 있다.
또한, 본 발명의 일 실시 예에 따른 멀티-스택 전력 반도체 모듈 패키지는 일면에 두께 방향으로 제1오목부가 형성된 제1-1냉각기와, 상기 제1-1냉각기의 제1오목부에 실장된 제1-1반도체칩과, 일면에는 두께 방향으로 제2오목부가 형성되고, 타면은 상기 제1-1반도체칩과 접하도록 상기 제1-1냉각기 일면에 형성된 제1-2냉각기와, 상기 제1-2냉각기의 제2오목부에 실장된 제1-2반도체칩과, 일면 및 타면을 갖되, 상기 일면이 상기 제1-2반도체칩과 접하도록 상기 제1-2냉각기 일면에 형성된 제2냉각기와, 상기 제2냉각기 타면에 형성된 회로기판과, 상기 회로기판상에 실장된 제2반도체칩과, 상기 제1-1반도체칩과 상기 제2반도체칩을 전기적으로 연결하는 회로층이 형성된 제1플렉서블기판 및 상기 제1-2반도체칩과 상기 제2반도체칩을 전기적으로 연결하는 회로층이 형성된 제2플렉서블기판을 포함한다.
여기에서, 상기 제1플렉서블기판은 상기 제1-1냉각기, 제1-2냉각기 및 제2냉각기 외주면에 부착 형성될 수 있으며, 상기 제2플렉서블기판은 상기 1-2냉각기 및 제2냉각기 외주면에 부착 형성될 수 있다.
또한, 상기 제1-1냉각기의 오목부 바닥면 상에 형성된 제1-1절연층과, 상기 제1-1절연층 상에 형성된 제1-1회로패턴과, 상기 제1-2냉각기의 타면 상에 형성된 제1-2절연층 및 상기 제1-2절연층 상에 형성된 제1-2회로패턴을 더 포함하고, 상기 제1-1반도체칩의 일면은 상기 제1-1회로패턴에 접합되고, 타면은 상기 제1-2회로패턴에 접합될 수 있다.
여기에서, 상기 제1-1회로패턴은 게이트(gate) 패턴 및 이미터(emitter) 패턴을 포함하고, 상기 제1-2회로패턴은 컬렉터(collector) 패턴일 수 있다.
또한, 상기 제1-2냉각기 오목부 바닥면에 형성된 제1-3절연층과, 상기 제1-3절연층 상에 형성된 제1-3회로패턴과, 상기 제2냉각기 일면 상에 형성된 제2절연층 및 상기 제2절연층 상에 형성된 제2회로패턴을 더 포함하고, 상기 제1-2반도체칩의 일면은 상기 제1-3회로패턴에 접합되고, 타면은 상기 제2회로패턴에 접합될 수 있다.
여기에서, 상기 제1-3회로패턴은 게이트(gate) 패턴 및 이미터(emitter) 패턴을 포함하고, 상기 제2회로패턴은 컬렉터(collector) 패턴일 수 있다.
또한, 상기 제1-1반도체칩과 제1-2반도체칩은 각각 절연 게이트 양극성 트랜지스터(Insulated gate bipolar transistor:IGBT) 및 다이오드(diode)를 포함할 수 있다.
또한, 상기 제2반도체칩은 제어소자일 수 있다.
또한, 상기 제1-1냉각기, 제1-2냉각기 및 제2냉각기는 각각 그 내부에 길이 방향으로 형성된 하나 이상의 냉각 유로를 가질 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명은 반도체칩 양면에 냉각기가 접하는 구조를 채용함으로써, 냉각 효율을 극대화하여 방열 특성을 향상시킬 수 있는 효과가 있다.
또한, 본 발명은 전기적 회로 배선이 냉각기와 일체화됨으로써, 열 저항 계면이 감소하여 방열 특성이 크게 향상될 수 있는 효과가 있다.
또한, 본 발명은 반도체칩이 실장된 냉각기를 적층하여 일체화함으로써, 전력 모듈 패키지의 고집적, 소형화 및 경량화 실현이 용이한 효과가 있다.
도 1은 본 발명의 일 실시 예에 따른 양면 냉각 전력 반도체 모듈의 구조를 나타내는 측면도,
도 2는 도 1의 양면 냉각 전력 반도체 모듈의 A-A′ 단면도,
도 3은 도 1의 양면 냉각 전력 반도체 모듈의 B-B′ 단면도,
도 4는 본 발명의 일 실시 예에 다른 멀티-스택 전력 반도체 모듈 패키지의 구조를 나타내는 단면도, 및
도 5는 도 1의 멀티-스택 전력 반도체 모듈 패키지의 C-C′단면도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
양면 냉각 전력 모듈 패키지
도 1은 본 발명의 일 실시 예에 따른 양면 냉각 전력 반도체 모듈의 구조를 나타내는 측면도이고, 도 2는 도 1에 도시된 양면 냉각 전력 반도체 모듈의 A-A′단면도이며, 도 3은 도 1에 도시된 양면 냉각 전력 반도체 모듈의 B-B′단면도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 양면 냉각 전력 반도체 모듈(100)은 일면에 두께 방향으로 오목부(113)가 형성된 제1냉각기(110), 제1냉각기(110)의 오목부(113)에 실장된 제1반도체칩(130), 일면 및 타면을 갖되 상기 일면이 제1반도체칩(130)과 접하도록 제1냉각기(110) 일면에 형성된 제2냉각기(120), 제2냉각기(120) 타면에 형성된 회로기판(140), 회로기판(140) 상에 실장된 제2반도체칩(150) 및 제1반도체칩(130)과 제2반도체칩(150)을 전기적으로 연결하는 회로층(161)을 갖는 플렉서블 기판(160)을 포함한다.
본 실시 예에서, 제1냉각기(110) 및 제2냉각기(120)는 열 방출 특성을 향상시키기 위하여 열전도율이 높은 재질 예를 들어, 금속과 같은 재질로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 본 실시 예에서 제1냉각기(110)의 내부에는 도 2에 도시한 바와 같이, 파이프 형태의 냉매가 이동할 수 있는 냉각 유로(111)가 형성될 수 있다. 이때, 상기 냉매로는 액체 또는 공기가 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
본 실시 예에서는 도 1에 도시된 바와 같이, 제1냉각기(110)의 일면에 두께 방향으로 오목부(113)가 형성될 수 있고, 상기 오목부(113)에 제1반도체칩(130)이 실장될 수 있다.
본 실시 예에서 오목부(113)의 바닥면에는 절연층(이하, 이를 제1절연층이라 한다)(170)이 형성될 수 있으며, 제1절연층(170) 상에는 회로패턴(이하, 이를 제1회로패턴이라 한다)(171)이 형성될 수 있고, 상기 제1반도체칩(130)은 제1회로패턴(171)과 접합됨으로써, 오목부(113)에 실장될 수 있다.
이때, 제1반도체칩(130)과 제1회로패턴(171)의 접합은 솔더(solder)를 이용하여 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니며, 또한, 제1절연층(170)으로는 세라믹, 수지 등과 같은 절연성 재질이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 제1회로패턴(171)은 구리(Cu), 니켈(Ni), 은(Ag) 또는 금(Au)으로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니며, 본 실시 예에서 제1회로패턴(171)은 화학 기상 증착법(Chemical Vapor Deposition:CVD), 물리 기상 증착법(Physical Vapor Deposition:PVD), 전해 도금 공정 또는 무전해 도금 공정, 스퍼터링 공정에 의해 형성될 수 있으나, 특별히 이에 한정되는 것은 아니며, 당업자라면 공지된 모든 금속층 형성 공정이 이용 가능함을 인식할 수 있을 것이다.
본 실시 예에서 제1회로패턴(171)은 게이트(gate) 패턴(172) 및 이미터(emitter) 패턴(173)으로 이루어질 수 있다.
또한, 본 실시 예에서 제1반도체칩(130)은 절연 게이트 양극성 트랜지스터(Insulated gate bipolar transistor:IGBT)(131) 및 다이오드(diode)(133)를 포함할 수 있으나, 특별히 이에 한정되는 것은 아니다.
일반적으로 절연 게이트 양극성 트랜지스터(IGBT)(131)의 일면에는 게이트 단자 및 이미터 단자가, 타면에는 컬렉터 단자가 형성되어 있고, 다이오드(133)의 일면에는 애노드(anode) 단자가, 타면에는 캐소드(cathode) 단자가 형성되어 있다.
이에 따라, 본 실시 예에서 제1회로패턴(171) 즉, 게이트 패턴(172) 및 이미터 패턴(173)은 절연 게이트 양극성 트랜지스터(IGBT)(131)의 일면에 형성된 게이트 단자 및 이미터 단자 위치와 대응되도록 형성될 수 있으며, 절연 게이트 양극성 트랜지스터(IGBT)(131)는 그 일면(게이트 단자 및 이미터 단자가 형성된 면)이 상기 제1회로패턴(171)에 접하도록 실장될 수 있다.
마찬가지로, 다이오드(133) 역시 그 일면 즉, 애노드 단자가 형성된 면이 제1회로패턴(171)에 접하도록 실장될 수 있다.
본 실시 예에서, 제2냉각기(120)는 플레이트(plate) 형상으로 열전도율이 높은 재질 예를 들어, 금속재질로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.
도 1에 도시된 바와 같이, 제2냉각기(120)는 제1냉각기(110) 일면에 오목부(113)를 커버하도록 형성될 수 있으며, 그 일면은 제1반도체칩(130)과 접하고, 타면에는 회로기판(140)이 형성될 수 있다.
또한, 제2냉각기(120)의 내부에는 상술한 제1냉각기(110)와 마찬가지로, 파이프 형태의 냉매가 이동하는 냉각 유로(121)가 하나 이상 형성될 수 있다.
또한, 제2냉각기(120)의 일면 즉, 제1반도체칩(130)과 접하는 면에는 제2절연층(174)이 형성될 수 있고, 제2절연층(174)에는 제2회로패턴(175)이 형성될 수 있다.
여기에서, 제2회로패턴(175)은 금속 플레이트 또는 금속 리드 프레임을 제2절연층(174)에 접합함으로써 형성될 수 있으며, 컬렉터(collector) 패턴으로 사용된다. 이때, 상기 금속은 구리(Cu), 알루미늄(Al) 및 철(Fe)로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.
이에 따라, 제2회로패턴(175)에는 절연 게이트 양극성 트랜지스터(IGBT)(131)의 타면(컬렉터 단자가 형성된 면) 및 다이오드(diode)(133)의 타면(캐소드(cathode) 단자가 형성된 면)이 접합될 수 있다. 이때, 상기 접합은 솔더(180)를 이용하여 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 본 실시 예에서는 제2회로패턴(175)과 절연 게이트 양극성 트랜지스터(IGBT)(131) 사이에 스페이서(spacer)(135)가 형성될 수 있다.
여기에서, 스페이서(135)는 절연 게이트 양극성 트랜지스터(IGBT)(131)와 다이오드(diode)(133)의 높이를 맞추기 위하여 형성하는 것으로, 일반적으로 절연 게이트 양극성 트랜지스터(IGBT)(131)의 두께가 다이오드(diode)(133)의 두께보다 작기 때문에, 절연 게이트 양극성 트랜지스터(IGBT)(131) 쪽에 사용하게 된다.
즉, 전체 모듈의 높이를 균일하게 맞추기 위하여 스페이서(135)를 형성하는 것이다. 이때, 스페이서(135)는 금속으로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니며, 전도성 물질은 어느 것이든 사용 가능할 것이다.
이를 구체적으로 살펴보면, 절연 게이트 양극성 트랜지스터(IGBT)(131)의 타면(컬렉터 단자가 형성된 면)은 상술한 스페이서(135)의 일면과 접합되고, 스페이서(135)의 타면이 제2회로패턴(175)과 접하게 되는 것이다.
이때, 상기 접합은 솔더(180)에 의해 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.
이와 같이, 발열량이 높은 제1반도체칩(130)의 양면에 각각 제1냉각기(110) 및 제2냉각기(120)가 접하도록 함으로써, 제1반도체칩(130)으로부터 발생되는 열이 동시에 제1냉각기(110)와 제2냉각기(120) 양쪽으로 전달되어 효과적으로 방출될 수 있도록 한다.
또한, 본 실시 예에서는 제1반도체칩(130)의 구동 제어를 위한 제어소자인 제2반도체칩(150)을 포함하는데, 제2반도체칩(150)은 제2냉각기(120)의 타면에 형성된 회로기판(140) 상에 실장될 수 있다.
이때, 제2반도체칩(150)은 도 1에 도시된 바와 같이, 와이어(155) 방식을 통하여 회로기판(140)과 전기적으로 연결될 수 있으나, 특별히 이에 한정되는 것은 아니며, 플립칩(flip-chip) 방식으로 실장될 수 있다.
또한, 본 실시 예에서는 제1반도체칩(130)과 제2반도체칩(150)을 전기적으로 연결하기 위하여 플렉서블(flexible) 기판(160)이 사용될 수 있다.
본 실시 예에서 플렉서블 기판(160)은 제어소자로부터 절연 게이트 양극성 트랜지스터(IGBT)(131)의 게이트 단자 및 이미터 단자와 다이오드(diode)(133)의 애노드 단자로 구동신호를 전달하기 위한 것으로, 제어소자인 제2반도체칩(150)이 실장된 회로기판(140)의 배선과 게이트 패턴(172) 및 이미터 패턴(173)을 포함하는 제1회로패턴(171)을 연결하는 역할을 한다.
플렉서블 기판(160)은 회로패턴(163) 및 비아(165)를 포함하는 회로층(161)이 형성된 양면기판일 수 있으며, 상기 비아(165)를 통하여 상기 회로기판(140)의 배선과 게이트 패턴(172) 및 이미터 패턴(173)을 전기적으로 연결할 수 있다.
즉, 비아(165)를 상기 배선 및 제1회로패턴(171)에 접합함으로써, 플렉서블 기판(160)에 형성된 회로패턴(163)을 통하여 상기 배선과 제1회로패턴(171)이 전기적으로 연결되는 것이다.
이때, 상기 접합은 솔더(solder) 또는 전도성 에폭시 등을 이용할 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 본 실시 예에서 플렉서블 기판(160)에 형성된 회로패턴(163)은 게이트 및 이미터 전류 용량에 따라 그 폭 또는 개수를 조정할 수 있다.
또한, 도 1 및 도 2에 도시된 바와 같이, 본 실시 예에서 플렉서블 기판(160)은 제1냉각기(110) 및 제2냉각기(120)의 외주면에 부착될 수 있다.
이때, 부착을 위하여 접착부재(185)를 사용할 수 있으며, 상기 접착부재로는 열전도성 접착제가 이용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
이와 같이, 플렉서블 기판(160)을 제1냉각기(110) 및 제2냉각기(120)의 외주면에 부착하여 고정시킴으로써, 진동이나 공정 중 발생할 수 있는 변형 또는 이동을 방지하여 모듈의 신뢰성 및 수율 향상을 가져올 수 있다.
또한, 본 실시 예의 도면상에 도시하지는 않았으나, 제2절연층(174)에 형성된 제2회로패턴(175)은 버스 바(bus bar)로 연결한 후, 전원과 연결시킬 수 있다.
멀티-스택 전력 반도체 모듈 패키지
도 4는 본 발명의 일 실시 예에 다른 멀티-스택 전력 모듈 패키지의 구조를 나타내는 단면도 및 도 5는 도 1의 멀티-스택 전력 모듈 패키지의 C-C' 단면도이다.
본 실시 예에서 상술한 양면 냉각 전력 반도체 모듈과 중복되는 구성에 대한 설명은 생략할 것이며, 동일한 구성에 대해서는 같은 도면부호를 부가할 것이다.
도 4를 참조하면, 본 실시 예에 따른 멀티-스택 전력 반도체 모듈 패키지(200)는 일면에 두께 방향으로 제1오목부(113a)가 형성된 제1-1냉각기(110a), 제1-1냉각기(110a)의 제1오목부(113a)에 실장된 제1-1반도체칩(130a), 상기 일면에는 두께 방향으로 제2오목부(113b)가 형성되고, 타면은 제1-1반도체칩(130a)과 접하도록 상기 제1-1냉각기(110a) 일면에 형성된 제1-2냉각기(110b), 제1-2냉각기(110b)의 제2오목부(113b)에 실장된 제1-2반도체칩(130b), 일면 및 타면을 갖되, 상기 일면이 제1-2반도체칩(130b)과 접하도록 상기 제1-2냉각기(110b) 일면에 형성된 제2냉각기(120), 제2냉각기(120) 타면에 형성된 회로기판(140), 회로기판(140) 상에 실장된 제2반도체칩(150), 제1-1반도체칩(130a)과 제2반도체칩(150)을 전기적으로 연결하는 회로층(161a)이 형성된 제1플렉서블기판(160a) 및 제1-2반도체칩(130b)과 제2반도체칩(150)을 전기적으로 연결하는 회로층(161b)이 형성된 제2플렉서블기판(160b)를 포함한다.
본 실시 예에서, 제1플렉서블기판(160a)은 제1-1냉각기(110a), 제1-2냉각기(110b) 및 제2냉각기(120)의 외주면에 부착될 수 있으며, 제2플렉서블기판(160b)은 제1-2냉각기(110b) 및 제2냉각기(120)의 외주면에 부착될 수 있다.
이때, 부착을 위하여 접착부재(185)가 이용될 수 있으며, 상기 접착부재(185)로는 열전도성 접착제 등이 이용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
즉, 본 실시 예에서는 상기 양면 냉각 전력 반도체 모듈에서 개시하고 있는 제1반도체칩이 실장된 냉각기를 복수 개 적층한 멀티-스택 패키지 형태를 제시하고 있으며, 본 도면에서는 제1반도체칩이 실장된 냉각기 두 개를 적층된 형태를 도시하고 있으나, 특별히 이에 한정되는 것은 아니며, 세 개 이상 적층하는 것 역시 가능함을 당업자라면 인지할 수 있을 것이다.
본 실시 예에서 제1-1냉각기(110a), 제1-2냉각기(110b) 및 제2냉각기(120)은 열전도율이 높은 재질 예로써, 금속 등과 같은 재질로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 제1-1냉각기(110a), 제1-2냉각기(110b) 및 제2냉각기(120)는 각각 그 내부에 냉매기 이동하는 냉각 유로(111a, 111b, 121)를 구비할 수 있다.
또한, 본 실시 예에서는 제1-1냉각기(110a)의 제1오목부(113a) 상에는 제1-1절연층(170a) 및 제1-1회로패턴(171a)이 형성되고, 제1-2냉각기(110a)의 타면에는 제1-2절연층(170b) 및 제1-2회로패턴(175a)이, 제2오목부(113b)에는 제1-3절연층(170c) 및 제1-3회로패턴(171b)이 형성되며, 제2냉각기(120)의 일면에는 제2절연층(174) 및 제2회로패턴(175b)이 형성될 수 있다.
여기에서, 제1-1회로패턴(171a) 및 제1-3회로패턴(171b)은 게이트(gate) 패턴과 이미터(emitter) 패턴을 포함할 수 있고, 제1-2회로패턴(175a) 및 제2회로패턴(175b)은 컬렉터(collector) 패턴일 수 있다.
제2냉각기(120) 상에 형성된 회로기판(140)에는 제2반도체칩(150)이 실장되며, 제2반도체칩(150)은 와이어(155) 본딩으로 회로기판(140)과 연결될 수 있으나, 특별히 이에 한정되는 것은 아니다.
본 실시 예에서, 제1플렉서블기판(160a)은 제1-1반도체칩(130a)과 제2반도체칩(150)을 전기적으로 연결하기 위하여 형성된 것이고, 제2플렉서블기판(160b)은 제1-2반도체칩(130b)과 제2반도체칩(150)을 전기적으로 연결하기 위하여 형성된 것으로, 여기에서, 제1-1반도체칩(130a) 및 제1-2반도체칩(130b)은 절연 게이트 양극성 트랜지스터(Insulated gate bipolar transistor:IGBT) 및 다이오드(diode)를 포함하는 전력소자일 수 있고, 제2반도체칩(150)은 상술한 전력소자의 구동을 제어하기 위한 제어소자일 수 있다.
도 4 및 도 5에 도시된 바와 같이, 본 실시 예에서 전력소자는 다층으로 적층 형성되고, 이를 구동하는 제어소자는 한 층으로 이루어지는 것으로 도시하고 있으나, 필요에 따라 제어소자를 다층으로 형성하는 것 역시 가능하다 할 것이다.
이와 같이, 전력소자의 다층 적층 구조를 실현하고, 플렉서블 기판을 이용하여 전력소자와 제어소자를 전기적으로 연결하며, 상기 플렉서블 기판을 냉각기 외주면에 부착 고정시킴으로써, 전력 반도체 모듈 패키지의 고집적, 소형화 및 경량화를 달성할 수 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100 : 양면 냉각 전력 반도체 모듈
110 : 제1냉각기 110a : 제1-1냉각기
110b : 제1-2냉각기 111, 111a, 111b : 냉각유로
113 : 오목부 113a : 제1오목부
113b : 제2오목부 120 : 제2냉각기
121 : 냉각유로 130 : 제1반도체칩
130a : 제1-1반도체칩 130b : 제1-2반도체칩
131, 131a, 131b : 절연 게이트 양극성 트랜지스터(IGBT)
133, 133a, 133b : 다이오드(diode) 135 : 스페이서(spacer)
140 : 회로기판 150 : 제2반도체칩
155 : 와이어 160 : 플렉서블 기판
160a : 제1플렉서블기판 160b : 제2플렉서블기판
161, 161a, 161b : 회로층 163, 163a, 163b : 회로패턴
165, 165a, 165b : 비아 170 : 제1절연층
170a : 제1-1절연층 170b : 제1-2절연층
170c : 제1-3절연층 171 : 제1회로패턴
171a : 제1-1회로패턴 171b : 제1-3회로패턴
172, 172a, 172b : 게이트 패턴 173, 173a, 173b : 이미터 패턴
174 : 제2절연층 175, 175b : 제2회로패턴
175a : 제1-2회로패턴 180 : 솔더
185 : 접착부재

Claims (20)

  1. 일면에 두께 방향으로 오목부가 형성된 제1냉각기;
    상기 제1냉각기의 오목부에 실장된 제1반도체칩;
    일면 및 타면을 갖되, 상기 일면이 상기 제1반도체칩과 접하도록 상기 제1냉각기 일면에 형성된 제2냉각기;
    상기 제2냉각기 타면에 형성된 회로기판;
    상기 회로기판상에 실장된 제2반도체칩; 및
    상기 제1반도체칩과 제2반도체칩을 전기적으로 연결하는 회로층을 갖는 플렉서블 기판
    을 포함하는 양면 냉각 전력 반도체 모듈.
  2. 청구항 1에 있어서,
    상기 플렉서블 기판은 상기 제1냉각기 및 제2냉각기의 외주면에 부착 형성된 것을 특징으로 하는 양면 냉각 전력 반도체 모듈.
  3. 청구항 1에 있어서,
    상기 제1냉각기의 오목부 바닥면 상에 형성된 제1절연층; 및
    상기 제1절연층 상에 형성된 제1회로패턴
    을 더 포함하고,
    상기 제1반도체칩은 상기 제1회로패턴 상에 접합되며,
    상기 플렉서블 기판의 회로층은 회로패턴 및 비아를 포함하고,
    상기 비아는 상기 제1회로패턴과 상기 회로패턴을 전기적으로 연결하는 것을 특징으로 하는 양면 냉각 전력 반도체 모듈.
  4. 청구항 3에 있어서,
    상기 제1회로패턴은 게이트(gate) 패턴 및 이미터(emitter) 패턴을 포함하는 것을 특징으로 하는 양면 냉각 전력 반도체 모듈.
  5. 청구항 1에 있어서,
    상기 제2냉각기의 일면 상에 형성된 제2절연층; 및
    상기 제2절연층 상에 형성된 제2회로패턴
    을 더 포함하며,
    상기 제1반도체칩은 상기 제2회로패턴 상에 접합되는 것을 특징으로 하는 양면 냉각 전력 반도체 모듈.
  6. 청구항 5에 있어서,
    상기 제2회로패턴은 컬렉터(collector) 패턴인 것을 특징으로 하는 양면 냉각 전력 반도체 모듈.
  7. 청구항 1에 있어서,
    상기 제1반도체칩은 절연 게이트 양극성 트랜지스터(Insulated gate bipolar transistor:IGBT) 및 다이오드(diode)를 포함하는 것을 특징으로 하는 양면 냉각 전력 반도체 모듈.
  8. 청구항 7에 있어서,
    상기 절연 게이트 양극성 트랜지스터(Insulated gate bipolar transistor:IGBT)와 제2냉각기의 일면 사이에 형성된 스페이서(spacer)를 더 포함하는 것을 특징으로 하는 양면 냉각 전력 반도체 모듈.
  9. 청구항 1에 있어서,
    상기 제2반도체칩은 제어소자인 것을 특징으로 하는 양면 냉각 전력 반도체 모듈.
  10. 청구항 1에 있어서,
    상기 제1냉각기 및 제2냉각기는 각각 그 내부에 길이 방향으로 형성된 하나 이상의 냉각 유로를 갖는 것을 특징으로 하는 양면 냉각 전력 반도체 모듈.
  11. 일면에 두께 방향으로 제1오목부가 형성된 제1-1냉각기;
    상기 제1-1냉각기의 제1오목부에 실장된 제1-1반도체칩;
    일면에는 두께 방향으로 제2오목부가 형성되고, 타면은 상기 제1-1반도체칩과 접하도록 상기 제1-1냉각기 일면에 형성된 제1-2냉각기;
    상기 제1-2냉각기의 제2오목부에 실장된 제1-2반도체칩;
    일면 및 타면을 갖되, 상기 일면이 상기 제1-2반도체칩과 접하도록 상기 제1-2냉각기 일면에 형성된 제2냉각기;
    상기 제2냉각기 타면에 형성된 회로기판;
    상기 회로기판상에 실장된 제2반도체칩;
    상기 제1-1반도체칩과 상기 제2반도체칩을 전기적으로 연결하는 회로층이 형성된 제1플렉서블기판; 및
    상기 제1-2반도체칩과 상기 제2반도체칩을 전기적으로 연결하는 회로층이 형성된 제2플렉서블기판
    을 포함하는 멀티-스택 전력 반도체 모듈 패키지.
  12. 청구항 11에 있어서,
    상기 제1플렉서블기판은 상기 제1-1냉각기, 제1-2냉각기 및 제2냉각기 외주면에 부착 형성된 것을 특징으로 하는 멀티-스택 전력 반도체 모듈 패키지.
  13. 청구항 11에 있어서,
    상기 제2플렉서블기판은 상기 1-2냉각기 및 제2냉각기 외주면에 부착 형성된 것을 특징으로 하는 멀티-스택 전력 반도체 모듈 패키지.
  14. 청구항 11에 있어서,
    상기 제1-1냉각기의 오목부 바닥면 상에 형성된 제1-1절연층;
    상기 제1-1절연층 상에 형성된 제1-1회로패턴;
    상기 제1-2냉각기의 타면 상에 형성된 제1-2절연층; 및
    상기 제1-2절연층 상에 형성된 제1-2회로패턴
    을 더 포함하고,
    상기 제1-1반도체칩의 일면은 상기 제1-1회로패턴에 접합되고, 타면은 상기 제1-2회로패턴에 접합되는 것을 특징으로 하는 멀티-스택 전력 반도체 모듈 패키지.
  15. 청구항 14에 있어서,
    상기 제1-1회로패턴은 게이트(gate) 패턴 및 이미터(emitter) 패턴을 포함하고, 상기 제1-2회로패턴은 컬렉터(collector) 패턴인 것을 특징으로 하는 멀티-스택 전력 반도체 모듈 패키지.
  16. 청구항 11에 있어서,
    상기 제1-2냉각기 오목부 바닥면에 형성된 제1-3절연층;
    상기 제1-3절연층 상에 형성된 제1-3회로패턴;
    상기 제2냉각기 일면 상에 형성된 제2절연층; 및
    상기 제2절연층 상에 형성된 제2회로패턴
    을 더 포함하고,
    상기 제1-2반도체칩의 일면은 상기 제1-3회로패턴에 접합되고, 타면은 상기 제2회로패턴에 접합되는 것을 특징으로 하는 멀티-스택 전력 반도체 모듈 패키지.
  17. 청구항 16에 있어서,
    상기 제1-3회로패턴은 게이트(gate) 패턴 및 이미터(emitter) 패턴을 포함하고, 상기 제2회로패턴은 컬렉터(collector) 패턴인 것을 특징으로 하는 멀티-스택 전력 반도체 모듈 패키지.
  18. 청구항 11에 있어서,
    상기 제1-1반도체칩과 제1-2반도체칩은 각각 절연 게이트 양극성 트랜지스터(Insulated gate bipolar transistor:IGBT) 및 다이오드(diode)를 포함하는 것을 특징으로 하는 멀티-스택 전력 반도체 모듈 패키지.
  19. 청구항 11에 있어서,
    상기 제2반도체칩은 제어소자인 것을 특징으로 하는 멀티-스택 전력 반도체 모듈 패키지.
  20. 청구항 11에 있어서,
    상기 제1-1냉각기, 제1-2냉각기 및 제2냉각기는 각각 그 내부에 길이 방향으로 형성된 하나 이상의 냉각 유로를 갖는 것을 특징으로 하는 멀티-스택 전력 반도체 모듈 패키지.
KR1020120038479A 2012-04-13 2012-04-13 양면 냉각 전력 반도체 모듈 및 이를 이용한 멀티-스택 전력 반도체 모듈 패키지 KR101331724B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120038479A KR101331724B1 (ko) 2012-04-13 2012-04-13 양면 냉각 전력 반도체 모듈 및 이를 이용한 멀티-스택 전력 반도체 모듈 패키지
US13/532,362 US8754517B2 (en) 2012-04-13 2012-06-25 Double side cooling power semiconductor module and multi-stacked power semiconductor module package using the same
CN201210254677.9A CN103378018B (zh) 2012-04-13 2012-07-20 双侧冷却功率半导体模块及使用该模块的多堆叠功率半导体模块包

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120038479A KR101331724B1 (ko) 2012-04-13 2012-04-13 양면 냉각 전력 반도체 모듈 및 이를 이용한 멀티-스택 전력 반도체 모듈 패키지

Publications (2)

Publication Number Publication Date
KR20130115811A KR20130115811A (ko) 2013-10-22
KR101331724B1 true KR101331724B1 (ko) 2013-11-20

Family

ID=49324341

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120038479A KR101331724B1 (ko) 2012-04-13 2012-04-13 양면 냉각 전력 반도체 모듈 및 이를 이용한 멀티-스택 전력 반도체 모듈 패키지

Country Status (3)

Country Link
US (1) US8754517B2 (ko)
KR (1) KR101331724B1 (ko)
CN (1) CN103378018B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9390996B2 (en) 2014-10-29 2016-07-12 Hyundai Motor Company Double-sided cooling power module and method for manufacturing the same

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101897304B1 (ko) * 2013-10-21 2018-09-10 엘지전자 주식회사 파워 모듈
KR101562661B1 (ko) * 2014-03-18 2015-10-22 삼성전기주식회사 전력모듈 패키지
JP6019367B2 (ja) * 2015-01-13 2016-11-02 株式会社野田スクリーン 半導体装置
KR20170039431A (ko) * 2015-10-01 2017-04-11 현대자동차주식회사 솔더링 접합방식 인버터 및 이를 적용한 하이브리드 차량
JP6665604B2 (ja) * 2016-03-15 2020-03-13 富士電機株式会社 半導体モジュールおよび半導体モジュールの製造方法
KR101786343B1 (ko) * 2016-05-04 2017-10-18 현대자동차주식회사 양면냉각형 파워모듈
JP6642719B2 (ja) * 2016-08-10 2020-02-12 三菱電機株式会社 半導体装置
CN106067451B (zh) * 2016-08-22 2018-06-22 广东宝丽文化发展有限公司 一种散热式集成电路封装结构
DE102016215982A1 (de) * 2016-08-25 2018-03-01 Siemens Aktiengesellschaft Leistungsmodul, Verfahren zur Herstellung und Leistungselektronikschaltung
EP3410481A1 (en) 2017-06-01 2018-12-05 HS Elektronik Systeme GmbH Power semiconductor chip module
US10916931B2 (en) * 2018-01-15 2021-02-09 Infineon Technologies Ag Temperature sensing and fault detection for paralleled double-side cooled power modules
CN110473839A (zh) 2018-05-11 2019-11-19 三星电子株式会社 半导体封装系统
KR102163662B1 (ko) 2018-12-05 2020-10-08 현대오트론 주식회사 양면 냉각 파워 모듈 및 이의 제조방법
US11462515B2 (en) 2019-08-02 2022-10-04 Semiconductor Components Industries, Llc Low stress asymmetric dual side module
US11908840B2 (en) 2019-08-02 2024-02-20 Semiconductor Components Industries, Llc Low stress asymmetric dual side module
US11217506B2 (en) 2019-12-19 2022-01-04 Semiconductor Components Industries, Llc Semiconductor device assemblies including low-stress spacer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05114665A (ja) * 1991-10-23 1993-05-07 Nippon Cement Co Ltd 放熱性基板
JP2004158545A (ja) 2002-11-05 2004-06-03 Denso Corp 多層基板及びその製造方法
KR20100120006A (ko) * 2009-05-04 2010-11-12 삼성전기주식회사 전력 모듈 패키지

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100370231B1 (ko) 2000-06-13 2003-01-29 페어차일드코리아반도체 주식회사 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지
US6707671B2 (en) * 2001-05-31 2004-03-16 Matsushita Electric Industrial Co., Ltd. Power module and method of manufacturing the same
JP2008124430A (ja) * 2006-10-18 2008-05-29 Hitachi Ltd パワー半導体モジュール
KR20110014867A (ko) * 2009-08-06 2011-02-14 삼성전기주식회사 전력소자 패키지 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05114665A (ja) * 1991-10-23 1993-05-07 Nippon Cement Co Ltd 放熱性基板
JP2004158545A (ja) 2002-11-05 2004-06-03 Denso Corp 多層基板及びその製造方法
KR20100120006A (ko) * 2009-05-04 2010-11-12 삼성전기주식회사 전력 모듈 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9390996B2 (en) 2014-10-29 2016-07-12 Hyundai Motor Company Double-sided cooling power module and method for manufacturing the same

Also Published As

Publication number Publication date
US20130270687A1 (en) 2013-10-17
CN103378018A (zh) 2013-10-30
US8754517B2 (en) 2014-06-17
CN103378018B (zh) 2015-11-18
KR20130115811A (ko) 2013-10-22

Similar Documents

Publication Publication Date Title
KR101331724B1 (ko) 양면 냉각 전력 반도체 모듈 및 이를 이용한 멀티-스택 전력 반도체 모듈 패키지
CN108133915B (zh) 功率器件内置且双面散热的功率模组及其制备方法
US8629538B2 (en) Power module package
KR101289196B1 (ko) 전력 모듈 패키지 및 그 제조방법
US8792239B2 (en) Power module package and method for manufacturing the same
US9337163B2 (en) Low profile surface mount package with isolated tab
US7466020B2 (en) Power module
US10096562B2 (en) Power module package
US9153514B2 (en) Power module package
US8860196B2 (en) Semiconductor package and method of fabricating the same
US9520369B2 (en) Power module and method of packaging the same
US9911680B2 (en) Bidirectional semiconductor package
US8664755B2 (en) Power module package and method for manufacturing the same
US9318828B2 (en) Contact pin and power module package having the same
EP3113223A1 (en) Power semiconductor module
KR101343199B1 (ko) 반도체 패키지
JP2007027404A (ja) 半導体装置
US8796730B2 (en) Power semiconductor module
KR101216896B1 (ko) 파워 모듈
JP2017028174A (ja) 半導体装置
JP2017220663A (ja) 電子部品パッケージおよびその製造方法
JP2011249394A (ja) 半導体装置
JP7026688B2 (ja) 半導体チップを接続する第１および第２接続要素を備えた半導体モジュールおよび製造方法
JP2007027403A (ja) 半導体装置
US20140369018A1 (en) Power converters having capacitive energy transfer elements and arrangements of energy storage elements for power converters

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 6