CN108133915B - 功率器件内置且双面散热的功率模组及其制备方法 - Google Patents

功率器件内置且双面散热的功率模组及其制备方法 Download PDF

Info

Publication number
CN108133915B
CN108133915B CN201711391152.9A CN201711391152A CN108133915B CN 108133915 B CN108133915 B CN 108133915B CN 201711391152 A CN201711391152 A CN 201711391152A CN 108133915 B CN108133915 B CN 108133915B
Authority
CN
China
Prior art keywords
metal layer
substrate
power
heat dissipation
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711391152.9A
Other languages
English (en)
Other versions
CN108133915A (zh
Inventor
林伟健
梁可为
陈爱兵
高卫东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rayben Technologies Hk Ltd
Original Assignee
Rayben Technologies Hk Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rayben Technologies Hk Ltd filed Critical Rayben Technologies Hk Ltd
Priority to CN201711391152.9A priority Critical patent/CN108133915B/zh
Publication of CN108133915A publication Critical patent/CN108133915A/zh
Application granted granted Critical
Publication of CN108133915B publication Critical patent/CN108133915B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15Ceramic or glass substrates
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334Auxiliary members in encapsulations
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492Bases or plates or solder therefor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device

Abstract

本发明提供了一种功率器件内置且双面散热的功率模组及其制备方法,该功率模组包括:第一基板,包括第一有机绝缘基材、内嵌于其中的第一电绝缘散热体、形成于其外侧的第一金属层和形成于其内侧的图案化第二金属层;第二基板,包括第二有机绝缘基材以及内嵌于其中的第二电绝缘散热体;第二基板的外侧形成有与第二电绝缘散热体的一侧热连接的第三金属层,第二电绝缘散热体的另一侧形成有与其热连接的第四金属层;第四金属层形成有凹陷的功率器件容纳空间,功率器件设置在该容纳空间内;优选地,位于功率器件两个相对表面的电极分别与第二金属层和第四金属层电连接,第四金属层与第二金属层电连接。本发明的功率模组具有良好的散热性能,易于制备且良品率高。

Description

功率器件内置且双面散热的功率模组及其制备方法
技术领域
本发明涉及一种功率模组及其制备方法;更具体地讲,是涉及一种内嵌有功率器件且双面散热的功率模组及其制备方法。
背景技术
诸如IGBT(绝缘栅双极型晶体管)、MOSFET(金属-氧化物半导体场效应晶体管)、晶闸管、GTO(门极可关断晶闸管)、GTR(电力晶体管)、BJT(双极结型晶体管)或UJT(单结晶体管)等的功率电子器件广泛应用在各种电子/电力设备上。随着电子/电力产品向轻型化、小型化方向发展,对其中功率电子器件的各种性能提出了更高的要求,例如要求IGBT芯片承受更高的电流等,但是随着承载电流的增加,功率器件工作时产生的热量也不断增加,如果不能及时将功率器件所产生的热量散发,将严重影响功率器件及产品中其他电子器件的工作。因此,小型化且具有高散热能力的功率模组已经成为业界共同追求的目标。
中国专利申请CN201110222484.0公开了一种免引线键合IGBT模块,其包括基板、焊接在基板上的衬板、以及焊接在衬板上的功率半导体芯片和集电极端子,还包括免引线电极引出板;该免引线电极引出板为复合母排或多层印制电路板,设置在功率半导体芯片上面,用于实现功率半导体芯片的电极互连及引出,并为模块提供电流及散热通路;功率半导体芯片电极通过免引线电极引出板上的连接端子互连,连接介质为银。
中国专利申请CN201621294680.3提供一种双面散热功率模块,其中,IGBT模块焊接在第一散热板和第二散热板之间,第二散热板上排列设置与IGBT模块连接的正极功率端子、负极功率端子以及交流功率端子,IGBT模块与正极功率端子和交流功率端子形成第一电流回路,IGBT模块与负极功率端子和交流功率端子形成第二电流回路,交流功率端子位于正极功率端子和负极功率端子之间。
中国专利申请CN201780000036.1公开了一种IGBT模组,包括散热基板,该散热基板内嵌埋有第一陶瓷散热体,且其表面上设有第一线路层,IGBT芯片的第一侧贴装在第一线路层上;其中,IGBT芯片的第二侧设有导热金属板,且第一线路层的一侧设有带第一通孔的第一散热板,IGBT芯片及导热金属板位于第一通孔内,第一散热板远离IGBT芯片的一侧设有第二线路层,且第二线路层设置在导热金属板的一侧;第二线路层远离IGBT的一侧上设有第二陶瓷散热体以及带第二通孔的第二散热板,第二陶瓷散热体位于第二通孔内,第二散热板上还设有第三线路层;第一散热板与散热基板之间、第一散热板与第二散热板之间均填充有机绝缘介质。
该专利申请所公开技术方案的缺点在于,IGBT模组在制备过程中需要采用热压步骤,若热压工艺控制不当,则热压步骤所施加的压力可能会被直接传递至IGBT芯片,容易导致IGBT芯片损坏情形的发生,使得该IGBT模组制备良品率较低。
发明内容
本发明的第一目的是提供一种具有良好散热能力且可有效防止制备过程中功率器件因热压压力而损坏的功率模组。
本发明的第二目的是提供一种制备具有双面散热结构功率模组的方法,该方法可有效防止制备过程中功率器件因热压压力而损坏。
为了实现上述的第一目的,本发明的第一方面提供了一种功率器件内置且双面散热的功率模组,包括:
第一基板,包括第一有机绝缘基材以及内嵌于第一有机绝缘基材的第一电绝缘散热体;第一基板的外侧形成有与第一电绝缘散热体的一侧热连接的第一金属层,内侧形成有与第一电绝缘散热体的另一侧热连接且图案化的第二金属层;
第二基板,包括第二有机绝缘基材以及内嵌于第二有机绝缘基材的第二电绝缘散热体,第一电绝缘散热体和第二电绝缘散热体在第一基板的厚度方向上重叠设置;第二基板的外侧形成有与第二电绝缘散热体的一侧热连接的第三金属层,二电绝缘散热体的另一侧形成有与其热连接的第四金属层;
其中,第四金属层形成有凹陷的功率器件容纳空间,功率器件设置在该容纳空间内。
由以上技术方案可见,功率器件设置在第四金属层的容纳空间内,且功率器件在第一基板厚度方向上的两侧分别设置有电绝缘散热体,由此使得在制备该功率模组的热压步骤中,功率器件的两侧被刚性部件所保护,热压压力基本上不会或者只有很小的热压压力传递到功率器件,可以有效防止制备过程中功率器件因热压压力而损坏,极大地提高产品制备良率。另外,功率器件的两侧的第一电绝缘散热体、第二电绝缘散热体可以实现对功率器件的双面散热,使得功率模组具有极佳的散热性能。
优选地,功率器件的两个相对表面分别设置有电极,位于功率器件其中一个表面的电极与第二金属层电连接,位于功率器件其中另一个表面的电极与第四金属层电连接;第四金属层与第二金属层电连接。可选择地,功率器件的多个电极形成在其同一侧的表面上,且该多个电极与第二金属层电连接;功率器件相对于多个电极的另一侧表面与第四金属层热连接。
根据本发明的一种具体实施方式,第四金属层内嵌于第二有机绝缘介质层,这对于促进功率模组的小型化是特别有利的。
本发明中,第一电绝缘散热体和第二电绝缘散热体可以为陶瓷,例如氮化铝、氮化镓、碳化硅、氮化硅、氧化铍、氧化铝等,并优选为氮化硅。其中氮化硅陶瓷具有即使在较大的温差条件下进行快速地冷热循环也不容易开裂的优点,具有极佳的热稳定性。
本发明中,第一电绝缘散热体和第二电绝缘散热体的厚度分别优选控制为0.2毫米至0.5毫米,更优选为0.2毫米至0.4毫米。第一电绝缘散热体和第二电绝缘散热体的可以具有任意形状的横截面,例如圆形、多边形、椭圆形等规则或其他非规则形状。
本发明中,第四金属层的厚度可以控制为0.2毫米至0.5毫米,以便于形成功率器件容纳空间,并承载较大电流(例如可达几百安培)并提高其热传导能力。另外,第一金属层、第二金属层和第三金属层的厚度同样可以控制为0.2毫米至0.5毫米,以便于承载较大电流并提高其热传导能力。其中,各个金属层的厚度可以相同或不同。
本发明的功率模组适合于封装在其两个相对表面分别设置有电极的功率器件,尤其是承载较大电流(例如可达几百安培)的功率器件。举例来说,该功率器件可以为IGBT或MOSFET。
为了实现上述的第二目的,本发明的另一方面提供了一种功率模组的制备方法,包括:
提供第一基板,该第一基板包括第一有机绝缘基材以及内嵌于第一有机绝缘基材的第一电绝缘散热体;第一基板的一个表面侧形成有与第一电绝缘散热体的一侧热连接的第一金属层,相对的另一表面侧形成有与第一电绝缘散热体的另一侧热连接且图案化的第二金属层;
提供散热组件,该散热组件包括第二电绝缘散热体、与第二电绝缘散热体的一侧热连接的第二散热金属层、以及与第二电绝缘散热体的另一侧热连接的第四金属层,第四金属层形成有凹陷的功率器件容纳空间;
将散热组件和功率器件焊接到第二金属层上,且使得散热组件和第一电绝缘散热体在第一基板的厚度方向上重叠设置;其中,功率器件放置在功率器件容纳空间内,功率器件的两个相对表面分别设置有电极;
在位于功率器件其中一个表面的电极与第二金属层之间建立电连接;优选地,在位于功率器件其中另一个表面的电极与第四金属层之间建立电连接,在第四金属层与第二金属层之间建立电连接;
在第一基板上依次层叠具有第二贯穿窗口的第二有机绝缘基材和设置在第二有机绝缘基材上的第二基材金属层,第二有机绝缘基材包括在第一基板和第二基材金属层之间依次交替设置的半固化片和有机绝缘介质层;其中,散热组件内嵌于第二贯穿窗口中;
对层叠第二有机绝缘基材之后的功率模组进行热压;
在第二基材金属层和散热组件的外侧表面依次形成第二底铜层和第二电镀加厚铜层,第二基材金属层、第二底铜层、第二电镀加厚铜层和第二散热金属层构成第三金属层。
由以上技术方案可见,功率器件设置在第四金属层的容纳空间内,且功率器件在第一基板厚度方向上的两侧分别设置有电绝缘散热体,由此使得在热压步骤中,功率器件的两侧被刚性部件所保护,热压压力基本上不会或者只有很小的热压压力传递到功率器件,可以有效防止制备过程中功率器件因热压压力而损坏,极大地提高产品制备良率。另外,功率器件的两侧的第一电绝缘散热体、第二电绝缘散热体可以实现对功率器件的双面散热,使得功率模组具有极佳的散热性能。
上述技术方案中,可以按照如下方法提供第一基板包括:
提供开设有第一贯穿窗口的第一有机绝缘基材和设置在第一有机绝缘基材两个相对表面的第一基材金属层,第一有机绝缘基材包括依次交替地设置在两个第一基材金属层之间的有机绝缘介质层和半固化片;
将两个相对表面分别形成有第一散热金属层的第一电绝缘散热体放置到第一贯穿窗口内;
对第一基板进行热压;
在第一基板的两个相对表面分别依次形成第一底铜层和第一电镀加厚铜层;其中,位于第一基板其中一个表面侧的第一基材金属层、第一散热金属层、第一底铜层和第一电镀加厚铜层形成第一金属层,位于第一基板其中另一个表面侧的第一基材金属层、第一散热金属层、第一底铜层和第一电镀加厚铜层形成第二金属层;
对第二金属层进行图形化处理。
上述技术方案中,第二电绝缘散热体可以为陶瓷,优选为氮化硅陶瓷,第四金属层和第二散热金属层优选为铜层,提供散热组件包括:
对第四金属层进行弯折或厚度减薄处理(例如机械去除)而形成容纳空间;
采用活性金属钎焊工艺将第四金属层和第二散热金属层分别焊接至第二电绝缘散热体的两个相对表面。
本发明中,第一金属层和/或所述第三金属层上可以形成有包括外部电连接端子在内的导电图案。容易理解,此时第一金属层和/或第三金属层同样还起到增大模组散热面积的作用。相应地,上述方法包括对第一金属层和/或第三金属层进行图形化处理的步骤,以及在第一金属层和/或第三金属层与第二金属层之间建立电连接的步骤。
容易理解,本发明中,还可以将第二金属层的一部分配置为裸露于功率模组而形成功率模组的外部电连接端子。此时,第一金属层和第三金属层主要起到增大功率模组散热面积的作用。
为了更清楚地阐述本发明的目的、技术方案及优点,下面结合附图和具体实施方式对本发明作进一步的详细说明。
附图说明
图1是本发明功率模组优选实施例的结构示意图;
图2是本发明功率模组制备方法优选实施例中所提供第一电绝缘散热体部分的结构示意图;
图3是本发明功率模组制备方法优选实施例中所提供第一有机绝缘基材部分的结构示意图;
图4是表示本发明功率模组制备方法优选实施例中将第一电绝缘散热体部分放置到第一有机绝缘基材部分中的结构示意图;
图5是本发明功率模组制备方法优选实施例中对第一有机绝缘基材部分进行热压后的结构示意图;
图6是本发明功率模组制备方法优选实施例中第一基板的结构示意图;
图7是本发明功率模组制备方法优选实施例中散热组件的结构示意图;
图8是本发明功率模组制备方法优选实施例中散热组件位于第四金属层一侧的侧面视图;
图9是表示本发明功率模组制备方法优选实施例中在第一基板上焊接散热组件和功率器件的示意图;
图10是表示本发明功率模组制备方法优选实施例中在第一基板上热压第二有机绝缘基材的示意图;
图11是本发明功率模组制备方法优选实施例中热压第二有机绝缘基材后位于第二有机绝缘基材一侧的侧面示意图;
图12是表示本发明功率模组制备方法优选实施例中在第二基板表面形成底铜层和电镀加厚铜层的示意图;
图13是本发明另一实施例中散热组件部分的结构示意图。
具体实施方式
图1示出了作为本发明优选实施例的功率模组。如图1所示,该功率模组包括层叠设置的第一基板10和第二基板20。其中,第一基板10包括第一有机绝缘基材11以及内嵌于第一有机绝缘基材11的第一电绝缘散热体12,第一基板10的外侧形成有与第一电绝缘散热体12的一侧热连接的第一金属层13,第一基板10的内侧形成有与第一电绝缘散热体12的另一侧热连接的第二金属层14。第二金属层14是图案化的,包括电极焊盘和导电线路。
第二基板20包括第二基材21以及内嵌于第二基材21的第二电绝缘散热体22,第一电绝缘散热体12和第二电绝缘散热体22在第一基板10的厚度方向上重叠设置;第二基板20的外侧形成有与第二电绝缘散热体22的一侧热连接的第三金属层23,第二电绝缘散热体22的另一侧形成有与其热连接的第四金属层24,第四金属层24内嵌于第二基材21。在本发明的其他实施例中,第四金属层24可以同时形成在第二基材21和第二电绝缘散热体22的表面。
第四金属层24形成有凹陷的功率器件容纳空间241(参见图7和8),作为功率器件实施例的IGBT芯片30设置在容纳空间241内。IGBT芯片30的其中一个表面形成有漏极(D极),相对的另一个表面形成有栅极(G极)和源极(S极),IGBT芯片30的漏极与第四金属层24电连接,栅极和源极与第二金属层14上的相应电极焊盘电连接;第四金属层24与第二金属层14电连接。容易理解,第四金属层24可以形成包括两个电极焊盘的图形化结构,此时IGBT芯片30的栅极和源极可以与第四金属层24电连接,漏极可以与第二金属层14电连接。
在该优选实施例中,第一电绝缘散热体12和第二电绝缘散热体22为氮化硅陶瓷,其厚度大约为0.3毫米;第一金属层、第二金属层、第三金属层和第四金属层的厚度同样分别为大约0.3毫米。
继续参见图1,第一电绝缘散热体12的两个相对表面分别形成有第一散热金属铜层131和141,第二电绝缘散热体22的两个相对表面分别形成有第二散热金属铜层231和第四金属铜层24。其中,第一电绝缘散热体12与第一散热金属铜层131和141之间、以及第二电绝缘散热体22与第二散热金属铜层231和第四金属铜层24之间可以通过活性金属钎焊工艺(AMB)焊接、银烧结、金烧结等任意方式连接,焊料层或烧结金属层的厚度为大约20微米。另外,可以先通过PVD(物理气相沉积)工艺在电绝缘散热体的相应表面沉积例如钛的金属过渡层,而后采用化学镀和/或电镀的方式在该金属过渡层上形成散热金属铜层。
第一基板10包括第一绝缘基材11,第一绝缘基材11的两个相对表面分别形成有第一基材金属层132和142,第一基材金属层132和142均为铜层。第一绝缘基材11包括依次交替地设置在两个第一基材金属层132和142之间有机绝缘介质层111和113以及半固化片112,即半固化片112位于有机绝缘介质层111和113之间。需要说明的是,在功率模组成品中,半固化片处于固化状态,为简便起见,本发明中对半固化片的状态不作区分,而本领域技术人员通过对本发明的具体描述可显而易见地确定半固化片的状态变化。
第一基板10的两个相对表面分别形成有第一底铜层133和143,第一底铜层133上形成有第一电镀加厚铜层134,第一底铜层143上形成有第一电镀加厚铜层144。位于第一基板10外表面侧的第一散热金属层131、第一基材金属层132、第一底铜层133和第一电镀加厚铜134层形成第一金属层13,位于第一基板10内表面侧的第一散热金属层141、第一基材金属层142、第一底铜层143和第一电镀加厚铜144层形成第二金属层14。
第二基板20包括第二基材21和位于第二基材21外侧的第二基材金属层232,第二基材金属层232同样为铜层。第二基材21包括半固化片211和213、以及有机绝缘介质层212和214,半固化片211和213以及有机绝缘介质层212和214在第一基板10和第二基材金属层232之间交替设置。容易理解,第一基材11和第二基材21中半固化片和有机绝缘介质层的层数可以根据需要而设置。
第二基板20的外表面形成有第二底铜层233,第二底铜层233上形成有第二电镀加厚铜层234。第二散热金属层231、第二基材金属层232、第二底铜层233和第二电镀加厚铜层234和构成第三金属层23。
容易理解,虽然图1中未示出,但本发明中第一基材11和第二基材21中同样可以形成有图案化的导电线路层。
以下,对图1所示功率模组的制备方法优选实施例作进一步说明,通过该说明将可以更加清楚地理解图1所示功率模组的结构。
作为本发明优选实施例的功率模组制备方法包括提供第一基板10的步骤;其中,第一基板10包括第一有机绝缘基材11以及内嵌于第一有机绝缘基材11的第一电绝缘散热体12;第一基板10的一个表面侧形成有与第一电绝缘散热体12的一侧热连接的第一金属层13,相对的另一表面侧形成有与第一电绝缘散热体12的另一侧热连接且图案化的第二金属层14。
具体地,参见图2,提供第一基板10包括采用活性金属钎焊工艺在第一电绝缘散热体12的两个相对表面分别焊接第一散热金属层131和141。其中,第一电绝缘散热体12材质为氮化硅、厚度为大约0.3毫米,第一散热金属层131和第一电绝缘散热体12之间具有焊接材料层121,第一散热金属层141和第一电绝缘散热体12之间具有焊接材料层122,焊接材料层121和122的厚度为大约20微米。
如图3所示,制备第一基板10包括提供开设有第一贯穿窗口110的第一有机绝缘基材11和设置在第一有机绝缘基材11两个相对表面的第一基材金属层132和142,第一有机绝缘基材11包括层叠设置的有机绝缘介质层111和113以及设置在机绝缘介质层111和113之间的半固化片112。其中,有机绝缘介质层111和基材金属层142以覆铜板的形式一起提供,有机绝缘介质层113和基材金属层132同样以覆铜板的形式一起提供。本发明中,有机绝缘介质层可以为FR4或BT等适于作为电路板绝缘基材的有机绝缘介质,且有机绝缘介质中可以填充有例如陶瓷颗粒等增强其导热性能的无机填料。
如图4所示,制备第一基板10包括将两个相对表面分别形成有第一散热金属层131和141的第一电绝缘散热体12放置到第一贯穿窗口110内的步骤。
制备第一基板10还包括对第一基板10进行热压的步骤。热压过程中,半固化片112流动而填充窗口110内的间隙,固化并连接第一有机绝缘基材11和第一电绝缘散热体12。热压完成后,如图5所示,第一基板10的两个相对表面形成为平整面。其中,根据热压过程控制可能包括对热压过程中流动至第一散热金属层131和141、第一基材金属层132和142表面的树脂进行去除(例如机械研磨)的步骤。
制备第一基板10还包括在第一基板10的两个相对表面分别依次采用化学镀工艺形成第一底铜层133和143、以及采用电镀工艺形成第一电镀加厚铜层134和144的步骤。其中,位于第一基板10其中一个表面侧的第一散热金属层131、第一基材金属层132、第一底铜层133和第一电镀加厚铜层134形成厚度大约为0.3毫米的第一金属层13,位于第一基板10其中另一个表面侧的第一散热金属层141、第一基材金属层142、第一底铜层143和第一电镀加厚铜层144形成厚度大约为0.3毫米的第二金属层14。
制备第一基板10还包括在第二金属层14进行图形化处理(此处是指还包括对焊料层122进行图像化处理),以形成包括多个位于第一电绝缘散热体12上的电极焊盘140在内的导电图案的步骤。由此所得到的第一基板10具有如图6所示的结构。
作为本发明优选实施例的功率模组制备方法包括提供散热组件的步骤。图7是该散热组件的结构示意图,图8是其第四金属层24一侧的侧面视图。参见图7和8,该散热组件包括第二电绝缘散热体22、与第二电绝缘散热体22的一侧热连接的第二散热金属层231、以及与第二电绝缘散热体22的另一侧热连接的第四金属层24,第四金属层24形成有凹陷的功率器件容纳空间241。其中,对第四金属层24进行厚度减薄处理(例如机械切削)而形成容纳空间241。
第二电绝缘散热体22材质为氮化硅、厚度为大约0.3毫米,第二散热金属层231和第二电绝缘散热体22之间具有焊接材料层221,第四金属层24和第二电绝缘散热体22之间具有焊接材料层222,焊接材料层221和222的厚度为大约20微米,第四金属层24的最大厚度为大约0.3毫米。
参见图9,作为本发明优选实施例的功率模组制备方法包括将散热组件和作为功率器件实施例的IGBT芯片30焊接到第二金属层14上的步骤。其中,散热组件和第一电绝缘散热体12在第一基板10的厚度方向上重叠设置;IGBT芯片30放置在功率器件容纳空间241内。IGBT芯片30的其中一个表面形成有漏极,相对的另一个表面形成有栅极和源极。通过焊接方式在IGBT芯片30的漏极与第四金属层24之间建立电连接,在其栅极和源极与第二金属层14上的相应电极焊盘140之间建立电连接,同时在第四金属层24与第二金属层14之间建立电连接。
参见图10和11,作为本发明优选实施例的功率模组制备方法包括在第一基板10上依次层叠具有第二贯穿窗口的第二有机绝缘基材21和第二基材金属层232的步骤,其中散热组件内嵌于第二贯穿窗口中。其中,第二有机绝缘基材21包括在第一基板10和第二基材金属层232之间依次交替设置的半固化片211和213以及有机绝缘介质层212和214,第二基材金属层232和有机绝缘介质层214以覆铜板的形式提供。
同样参见图10和11,作为本发明优选实施例的功率模组制备方法包括对层叠第二有机绝缘基材21之后的功率模组进行热压的步骤。热压过程中,半固化片211和213流动而填充第二贯穿窗口以及容纳空间241内的间隙,固化并连接第一基板10和第二基板20。其中,根据热压过程控制可能包括对热压过程中流动至第二散热金属层231和第二基材金属层232表面的树脂进行去除(例如机械研磨)的步骤。
参见图12,作为本发明优选实施例的功率模组制备方法还包括在第二基材金属层232和散热组件的外侧表面(即第二散热金属层231的外侧表面)依次形成第二底铜层233和第二电镀加厚铜层234的步骤,第二散热金属层231、第二基材金属层232、第二底铜层233、第二电镀加厚铜层234和构成厚度为大约0.3毫米的第三金属层23。
本发明的其他实施例中,第一金属层13和/或第三金属层23上可以形成有包括外部电连接端子在内的导电图案。相应地,此时本发明的方法还包括对第一金属层13和/或第三金属层23进行图形化处理的步骤,以及在第一金属层13和/或第三金属层23与第二金属层14之间建立电连接的步骤。
容易理解,在本发明的其他实施例中,功率器件的多个电极可以形成在其同一侧的表面上,且该多个电极与第二金属层14电连接;功率器件相对于多个电极的另一侧表面与第四金属层24热连接。
图13示出了本发明其他实施例中散热组件的结构示意图。参见图13,该散热组件与图7和8所示散热组件的区别在于:通过对第四金属层24’进行弯折处理(例如采用折弯模具进行弯折)而形成功率器件容纳空间241’。
虽然以上通过优选实施例描绘了本发明,但应当理解的是,本领域普通技术人员在不脱离本发明的发明范围内,凡依照本发明所作的同等改进,应为本发明的保护范围所涵盖。

Claims (10)

1.一种功率器件内置且双面散热的功率模组,包括:
第一基板,包括第一有机绝缘基材以及内嵌于所述第一有机绝缘基材的第一电绝缘散热体;所述第一基板的外侧形成有与所述第一电绝缘散热体的一侧热连接的第一金属层,内侧形成有与所述第一电绝缘散热体的另一侧热连接且图案化的第二金属层;
第二基板,包括热压成型的第二有机绝缘基材以及内嵌于所述第二有机绝缘基材的第二电绝缘散热体,所述第一电绝缘散热体和所述第二电绝缘散热体在所述第一基板的厚度方向上重叠设置;所述第二基板的外侧形成有与所述第二电绝缘散热体的一侧热连接的第三金属层,所述第二电绝缘散热体的另一侧形成有与其热连接的第四金属层;
其中,所述第四金属层形成有凹陷的功率器件容纳空间,功率器件设置在所述容纳空间内;位于所述功率器件其中一个表面的电极与所述第二金属层电连接;
并且其中,所述功率器件的两个相对表面分别设置有电极,位于所述功率器件其中另一个表面的电极与所述第四金属层电连接;所述第四金属层与所述第二金属层电连接。
2.如权利要求1所述的功率模组,其中,所述第四金属层内嵌于所述第二有机绝缘基材。
3.如权利要求1所述的功率模组,其中,所述第一电绝缘散热体和第二电绝缘散热体为陶瓷。
4.如权利要求3所述的功率模组,其中,所述的陶瓷为氮化硅、氮化铝或氧化铝陶瓷。
5.如权利要求1所述的功率模组,其中,所述功率器件为晶闸管、IGBT、MOSFET、GTO、GTR或BJT。
6.如权利要求1所述的功率模组,其中,所述第一电绝缘散热体和第二电绝缘散热体的厚度分别控制为0.2毫米至0.5毫米;所述第一金属层、第二金属层、第三金属层和第四金属层的厚度分别控制为0.2毫米至0.5毫米。
7.一种功率模组的制备方法,包括:
提供第一基板,所述第一基板包括第一有机绝缘基材以及内嵌于所述第一有机绝缘基材的第一电绝缘散热体;所述第一基板的一个表面侧形成有与所述第一电绝缘散热体的一侧热连接的第一金属层,相对的另一个表面侧形成有与所述第一电绝缘散热体的另一侧热连接且图案化的第二金属层;
提供散热组件,所述散热组件包括第二电绝缘散热体、与所述第二电绝缘散热体的一侧热连接的第二散热金属层、以及与所述第二电绝缘散热体的另一侧热连接的第四金属层,所述第四金属层形成有凹陷的功率器件容纳空间;
将所述散热组件和功率器件焊接到所述第二金属层上,且使得所述散热组件和所述第一电绝缘散热体在所述第一基板的厚度方向上重叠设置;其中,所述功率器件放置在所述功率器件容纳空间内,所述功率器件的两个相对表面分别设置有电极;
在位于所述功率器件其中一个表面的电极与所述第二金属层之间建立电连接;在位于所述功率器件其中另一个表面的电极与所述第四金属层之间建立电连接,在所述第四金属层与所述第二金属层之间建立电连接;
在所述第一基板上依次层叠具有第二贯穿窗口的第二有机绝缘基材和设置在所述第二有机绝缘基材上的第二基材金属层,所述第二有机绝缘基材包括在所述第一基板和第二基材金属层之间依次交替设置的半固化片和有机绝缘介质层;其中,所述散热组件内嵌于所述第二贯穿窗口中;
对层叠所述第二有机绝缘基材之后的功率模组进行热压;
在所述第二基材金属层和所述散热组件的外侧表面依次形成第二底铜层和第二电镀加厚铜层,所述第二基材金属层、第二底铜层、第二电镀加厚铜层和第二散热金属层构成第三金属层。
8.如权利要求7所述的制备方法,其中,提供第一基板包括:
提供开设有第一贯穿窗口的第一有机绝缘基材和设置在所述第一有机绝缘基材两个相对表面的第一基材金属层,所述第一有机绝缘基材包括依次交替地设置在两个所述第一基材金属层之间的有机绝缘介质层和半固化片;
将两个相对表面分别形成有第一散热金属层的第一电绝缘散热体放置到所述第一贯穿窗口内;
对所述第一基板进行热压;
在所述第一基板的两个相对表面分别依次形成第一底铜层和第一电镀加厚铜层;其中,位于所述第一基板其中一个表面侧的第一基材金属层、第一散热金属层、第一底铜层和第一电镀加厚铜层形成所述第一金属层,位于所述第一基板其中另一个表面侧的第一基材金属层、第一散热金属层、第一底铜层和第一电镀加厚铜层形成所述第二金属层;
对所述第二金属层进行图形化处理。
9.如权利要求7所述的制备方法,其中,所述第二电绝缘散热体为陶瓷,所述第四金属层和所述第二散热金属层为铜层,提供所述散热组件包括:
对所述第四金属层进行弯折或厚度减薄处理而形成所述容纳空间;
采用活性金属钎焊工艺将所述第四金属层和所述第二散热金属层分别焊接至所述第二电绝缘散热体的两个相对表面。
10.如权利要求7所述的制备方法,还包括:
对所述第一金属层和/或所述第三金属层进行图形化处理的步骤;
在所述第一金属层和/或所述第三金属层与所述第二金属层之间建立电连接的步骤。
CN201711391152.9A 2017-12-21 2017-12-21 功率器件内置且双面散热的功率模组及其制备方法 Active CN108133915B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711391152.9A CN108133915B (zh) 2017-12-21 2017-12-21 功率器件内置且双面散热的功率模组及其制备方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201711391152.9A CN108133915B (zh) 2017-12-21 2017-12-21 功率器件内置且双面散热的功率模组及其制备方法
US15/956,771 US20190198424A1 (en) 2017-12-21 2018-04-19 Power module with built-in power device and double-sided heat dissipation and manufacturing method thereof

Publications (2)

Publication Number Publication Date
CN108133915A CN108133915A (zh) 2018-06-08
CN108133915B true CN108133915B (zh) 2020-04-03

Family

ID=62392039

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711391152.9A Active CN108133915B (zh) 2017-12-21 2017-12-21 功率器件内置且双面散热的功率模组及其制备方法

Country Status (2)

Country Link
US (1) US20190198424A1 (zh)
CN (1) CN108133915B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110429071A (zh) * 2019-08-13 2019-11-08 丰鹏创科科技(珠海)有限公司 功率器件模组及其制备方法
CN110444520B (zh) * 2019-08-13 2021-06-01 丰鹏创科科技(珠海)有限公司 具有电绝缘散热体的功率器件模组及其制备方法
WO2021154957A1 (en) * 2020-01-28 2021-08-05 Littelfuse, Inc. Semiconductor chip package and method of assembly

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101207044A (zh) * 2006-12-18 2008-06-25 矽品精密工业股份有限公司 散热型半导体封装件及其制法
CN101582403A (zh) * 2008-05-15 2009-11-18 捷敏服务公司 以夹在金属层之间的倒装管芯为特征的半导体封装
CN107078110A (zh) * 2017-01-22 2017-08-18 乐健科技(珠海)有限公司 Igbt模组及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8680666B2 (en) * 2006-05-24 2014-03-25 International Rectifier Corporation Bond wireless power module with double-sided single device cooling and immersion bath cooling
US7732917B2 (en) * 2007-10-02 2010-06-08 Rohm Co., Ltd. Power module
WO2017030190A1 (ja) * 2015-08-20 2017-02-23 旭硝子株式会社 積層基材およびその成形体の製造方法
ITUB20153344A1 (it) * 2015-09-02 2017-03-02 St Microelectronics Srl Modulo di potenza elettronico con migliorata dissipazione termica e relativo metodo di fabbricazione

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101207044A (zh) * 2006-12-18 2008-06-25 矽品精密工业股份有限公司 散热型半导体封装件及其制法
CN101582403A (zh) * 2008-05-15 2009-11-18 捷敏服务公司 以夹在金属层之间的倒装管芯为特征的半导体封装
CN107078110A (zh) * 2017-01-22 2017-08-18 乐健科技(珠海)有限公司 Igbt模组及其制造方法

Also Published As

Publication number Publication date
CN108133915A (zh) 2018-06-08
US20190198424A1 (en) 2019-06-27

Similar Documents

Publication Publication Date Title
CN108133915B (zh) 功率器件内置且双面散热的功率模组及其制备方法
US9035453B2 (en) Semiconductor device
US9041183B2 (en) Power module packaging with double sided planar interconnection and heat exchangers
JP2013065865A (ja) 放熱基板の製造方法
US9337163B2 (en) Low profile surface mount package with isolated tab
KR20130035016A (ko) 열전 모듈
EP3157053B1 (en) Power module
US11107744B2 (en) Insulated gate bipolar transistor module and manufacturing method thereof
TW201041496A (en) A manufacturing method of circuit board module equipped with heat sink, and its product
US20160190033A1 (en) Semiconductor module unit and semiconductor module
CN102738319A (zh) 散热基板的制作方法
JP2008251671A (ja) 放熱基板およびその製造方法および電子部品モジュール
KR20180087330A (ko) 파워 모듈의 양면 냉각을 위한 금속 슬러그
US9781821B2 (en) Thermoelectric cooling module
JP5619232B2 (ja) 半導体装置および電極用部材の製造方法
CN109148411B (zh) 散热基板及其制备方法
CN105914283A (zh) 散热基板、功率模块及制备散热基板的方法
US20180040562A1 (en) Elektronisches modul und verfahren zu seiner herstellung
JP5485833B2 (ja) 半導体装置、電極用部材および電極用部材の製造方法
JP2016046430A (ja) 回路基板、および電子装置
US20200312740A1 (en) Low thermal resistance power module packaging
JP6835238B2 (ja) 半導体装置およびその製造方法
JP2021521628A (ja) パワーモジュール、及びパワーモジュールを製造する方法
TWI693684B (zh) Igbt模組散熱結構改良
JP2020502804A (ja) ヒートシンクを形成するバスバーを備える電子電力回路および集積方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant