CN103378018A - 双侧冷却功率半导体模块及使用该模块的多堆叠功率半导体模块包 - Google Patents

双侧冷却功率半导体模块及使用该模块的多堆叠功率半导体模块包 Download PDF

Info

Publication number
CN103378018A
CN103378018A CN2012102546779A CN201210254677A CN103378018A CN 103378018 A CN103378018 A CN 103378018A CN 2012102546779 A CN2012102546779 A CN 2012102546779A CN 201210254677 A CN201210254677 A CN 201210254677A CN 103378018 A CN103378018 A CN 103378018A
Authority
CN
China
Prior art keywords
cooler
semiconductor chip
power semiconductor
circuit pattern
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102546779A
Other languages
English (en)
Other versions
CN103378018B (zh
Inventor
金洸洙
李荣基
朴志贤
徐范锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN103378018A publication Critical patent/CN103378018A/zh
Application granted granted Critical
Publication of CN103378018B publication Critical patent/CN103378018B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开了一种双侧冷却功率半导体模块，该双侧冷却功率半导体模块包括：第一冷却器，该第一冷却器的一个表面上沿厚度方向形成有凹部；第一半导体芯片，该第一半导体芯片安装在所述第一冷却器的所述凹部上；第二冷却器，该第二冷却器具有一个表面和另一个表面并且形成在所述第一冷却器的一个表面上，使得所述第二冷却器的所述一个表面与所述第一半导体芯片接触；电路板，该电路板形成在所述第二冷却器的所述另一个表面上；第二半导体芯片，该第二半导体芯片安装在所述电路板上；以及挠性基板，该挠性基板具有电路层，该电路层将所述第一半导体芯片和所述第二半导体芯片相互电连接。

Description

双侧冷却功率半导体模块及使用该模块的多堆叠功率半导体模块包
相关申请的交叉引用
本申请要求于2012年4月13日提交的题名为“Double Side CoolingPower Semiconductor Module and Multi-stacked Power Semiconductor ModulePackage using the Same（双侧冷却功率半导体模块以及使用该双侧冷却功率半导体模块的多堆叠功率半导体模块包）”的韩国专利申请No.10-2012-0038479的优先权，在此通过引用将其全部内容合并于本申请。
技术领域
本发明涉及双侧冷却功率半导体模块以及使用该双侧冷却功率半导体模块的多堆叠功率半导体模块包。
背景技术
为了应对全球能源消耗的增长，对有效利用有限能源的兴趣已经明显增加。
随着功率模块使用的增多，多功能以及小尺寸的功率模块的市场需求已经增加。因此，电子元件的生热问题已经引起整个模块性能的恶化。
因此，为了提高功率模块的效率并且确保功率模块的高可靠性，需要能够解决以上提到的生热问题的结构。
同时，根据现有技术的功率模块包已经在美国专利No.6,432,750中公开。
发明内容
本发明致力于提供一种具有最佳的冷却效率的双侧冷却功率半导体模块以及使用该双侧冷却功率半导体模块的多堆叠功率半导体模块包。
进一步地，本发明致力于提供一种能够轻易实现极高的集成结构的双侧冷却功率半导体模块，以及使用该双侧冷却功率半导体模块的多堆叠功率半导体模块包。
根据本发明的一个优选实施方式，提供一种双侧冷却功率半导体模块，该双侧冷却功率半导体模块包括：第一冷却器，该第一冷却器的一个表面上沿厚度方向形成有凹部；第一半导体芯片，该第一半导体芯片安装在所述第一冷却器的所述凹部上；第二冷却器，该第二冷却器具有一个表面和另一个表面并且形成在所述第一冷却器的一个表面上，使得所述第二冷却器的所述一个表面与所述第一半导体芯片接触；电路板，该电路板形成在所述第二冷却器的所述另一个表面上；第二半导体芯片，该第二半导体芯片安装在所述电路板上；以及挠性基板（flexible substrate），该挠性基板具有电路层，该电路层将所述第一半导体芯片和所述第二半导体芯片相互电连接。
所述挠性基板可以粘附于所述第一冷却器和第二冷却器的外周面。
所述双侧冷却功率半导体模块还可以包括：第一绝缘层，该第一绝缘层形成在所述第一冷却器的所述凹部的底表面上；以及第一电路图案，该第一电路图案形成在所述第一绝缘层上，其中所述第一半导体芯片结合于所述第一电路图案，所述挠性基板的所述电路层包括电路图案和通路（via），并且所述通路将所述第一电路图案和所述电路图案相互电连接。
所述第一电路图案可以包括栅极图案和发射极图案。
所述双侧冷却功率半导体模块还可以包括：第二绝缘层，该第二绝缘层形成在所述第二冷却器的一个表面上；以及第二电路图案，该第二电路图案形成在所述第二绝缘层上，其中所述第一半导体芯片结合于所述第二电路图案。
所述第二电路图案可以为集电极图案。
所述第一半导体芯片可以包括绝缘栅双极型晶体管和二极管。
所述双侧冷却功率半导体模块还可以包括垫片，该垫片设置在所述绝缘栅双极型晶体管和所述第二冷却器的一个表面之间。
所述第二半导体芯片可以为控制元件。
所述第一冷却器和第二冷却器中的每一个的内部可以沿长度方向形成有至少一个冷却通道。
根据本发明的另一个优选实施方式，提供一种多堆叠功率半导体模块包，该多堆叠功率半导体模块包包括：第1-1冷却器，该第1-1冷却器的一个表面上沿厚度方向形成有第一凹部；第1-1半导体芯片，该第1-1半导体芯片安装在所述第1-1冷却器的第一凹部上；第1-2冷却器，该第1-2冷却器形成在所述第1-1冷却器的一个表面上，使得所述第1-2冷却器的一个表面上沿厚度方向形成有第二凹部，另一个表面与所述第1-1半导体芯片接触；第1-2半导体芯片，该第1-2半导体芯片安装在所述第1-2b冷却器的第二凹部上；第二冷却器，该第二冷却器具有一个表面和另一个表面并且形成在所述第1-2冷却器的一个表面上，使得所述第二冷却器的一个表面与所述第1-2半导体芯片接触；电路板，该电路板形成在所述第二冷却器的所述另一个表面上；第二半导体芯片，该第二半导体芯片安装在所述电路板上；第一挠性基板，该第一挠性基板形成有电路层，该电路层将所述第1-1半导体芯片和所述第二半导体芯片相互电连接；以及第二挠性基板，该第二挠性基板形成有电路层，该电路层将所述第1-2半导体芯片和所述第二半导体芯片相互电连接。
所述第一挠性基板可以粘附于所述第1-1冷却器、所述第1-2冷却器和所述第二冷却器的外周面；所述第二挠性基板可以粘附于所述第1-2冷却器和所述第二冷却器的外周面。
所述多堆叠功率半导体模块包还可以包括：第1-1绝缘层，该第1-1绝缘层形成在所述第1-1冷却器的所述第一凹部的底表面上；第1-1电路图案，该第1-1电路图案形成在所述第1-1绝缘层上；第1-2绝缘层，该第1-2绝缘层形成在所述第1-2冷却器的所述另一个表面上；以及第1-2电路图案，该第1-2电路图案形成在所述第1-2绝缘层上，其中所述第1-1半导体芯片的一个表面结合于所述第1-1电路图案，并且所述第1-1半导体芯片的另一个表面结合于所述第1-2电路图案。
所述第1-1电路图案可以包括栅极图案和发射极图案，并且所述第1-2电路图案可以为集电极图案。
所述多堆叠功率半导体模块包还可以包括：第1-3绝缘层，该第1-3绝缘层形成在所述第1-2冷却器的所述第二凹部的底表面上；第1-3电路图案，该第1-3电路图案形成在所述第1-3绝缘层上；第二绝缘层，该第二绝缘层形成在所述第二冷却器的一个表面上；以及第二电路图案，该第二电路图案形成在所述第二绝缘层上，其中所述第1-2半导体芯片的一个表面结合于所述第1-3电路图案，并且所述第1-2半导体芯片的另一个表面结合于所述第二电路图案。
所述第1-3电路图案可以包括栅极图案和发射极图案，并且所述第二电路图案可以为集电极图案。
所述第1-1半导体芯片和第1-2半导体芯片中的每一个可以包括绝缘栅双极型晶体管和二极管。
所述第二半导体芯片可以为控制元件。
所述第1-1冷却器、所述第1-2冷却器和所述第二冷却器中的每一个的内部可以沿长度方向形成有至少一个冷却通道。
附图说明
本发明的以上以及其它目的、特征和优点将通过下面结合附图的详细描述而更加清楚地被理解，其中：
图1是显示根据本发明的优选实施方式的双侧冷却功率半导体模块结构的侧视图；
图2是沿图1中显示的双侧冷却功率半导体模块的A-A'线的截面图；
图3是沿图1中显示的双侧冷却功率半导体模块的B-B'线的截面图；
图4是显示根据本发明的优选实施方式的多堆叠功率半导体模块包结构的截面图；以及
图5是沿图4中显示的多堆叠功率半导体模块包的C-C'线的截面图。
具体实施方式
本发明的目的、特征以及优点将通过下面结合附图的对优选实施方式的详细描述而更加清楚地被理解。在附图中，相同的附图标记用于表示相同的或者相似的元件，并且省略其多余的描述。此外，在下面的描述中，术语“第一”、“第二”、“一侧”、“另一侧”等用于将某一元件与其它元件区别开，但是这些元件的结构不应当认为受限于这些术语。而且，在本发明的描述中，当确定相关技术的详细描述会使本发明的主旨难以理解时，将省略对相关技术的描述。
下文中，本发明的优选实施方式将结合附图进行详细描述。
双侧冷却功率模块包
图1是显示根据本发明的优选实施方式的双侧冷却功率半导体模块结构的侧视图；图2是沿图1中显示的双侧冷却功率半导体模块的A-A'线的截面图；图3是沿图1中显示的双侧冷却功率半导体模块的B-B'线的截面图。
参见图1，根据本发明的优选实施方式的双侧冷却功率半导体模块100可以配置为包括：第一冷却器110，该第一冷却器110的一个表面中沿厚度方向形成有凹部113；第一半导体芯片130，该第一半导体芯片130安装在所述第一冷却器110的凹部113上；第二冷却器120，该第二冷却器120具有一个表面和另一个表面，并且形成在第一冷却器110的一个表面上，以使第二冷却器120的一个表面与第一半导体芯片130接触；电路板140，该电路板140形成在第二冷却器120的另一个表面上；第二半导体芯片150，该第二半导体芯片150安装在电路板140上；以及挠性基板160，该挠性基板160具有电路层161，该电路层161将第一半导体芯片130和第二半导体芯片150相互电连接。
在本实施方式中，第一冷却器110和第二冷却器120可以由具有高热传导率的材料制成，例如，金属材料，以提高散热性能，但是不特别局限于此。
进一步地，在本实施方式中，第一冷却器110的内部可以形成有管状冷却通道111，冷却剂可以从中传送，如图2所示。在这种情况下，冷却剂可以是液体或者空气，但是不特别局限于此。
在本实施方式中，如图1所示，第一冷却器110的一个表面中沿厚度方向可以形成有凹部113，并且凹部113上可以安装有第一半导体芯片130。
在本实施方式中，所述凹部113的底表面可以形成有绝缘层170（下文中，称作第一绝缘层），该绝缘层170上可以形成有电路图案171（下文中，称作第一电路图案），并且第一半导体芯片130可以结合于第一电路图案171，由此第一半导体芯片130安装在所述凹部113上。
在此，第一半导体芯片130和第一电路图案171可以通过焊料相互结合，但是不特别局限于此。另外，第一绝缘层170可以由绝缘材料制成，例如，陶瓷、树脂等，但是不特别局限于此。
另外，所述第一电路图案171可以由铜（Cu）、镍（Ni）、银（Ag）或者金（Au）制成，但是不特别局限于此。在本实施方式中，第一电路图案171可以通过化学蒸渡（CVD）方法、物理蒸渡（PVD）方法、电镀工艺、无电镀工艺或者阴极真空喷镀工艺形成，但是不特别局限于此。本领域的技术人员可以理解的是，可以使用形成金属层的所有公知的工艺。
在本实施方式中，第一电路图案171可以包括栅极图案（gate pattern）172和发射极图案（emitter pattern）173。
进一步地，在本实施方式中，第一半导体芯片130可以包括绝缘栅双极型晶体管（IGBT）131和二极管133，但是不特别局限于此。
通常，所述绝缘栅双极型晶体管（IGBT）131的一个表面上形成有栅极端和发射极端，另一个表面上形成有集电极端；二极管133的一个表面上形成有阳极端，另一个表面上形成有阴极端。
因此，在本实施方式中，第一电路图案171，即，所述栅极图案172和所述发射极图案173中的每一个可以形成为与形成在所述绝缘栅双极型晶体管（IGBT）131的一个表面上的栅极端和发射极端的位置相对应，并且所述绝缘栅双极型晶体管（IGBT）131可以安装为使得其一个表面（形成有栅极端和发射极端的表面）与第一电路图案171接触。
同样地，二极管133也可以安装为使得其一个表面，即，形成有阳极端的表面，与第一电路图案171接触。
在本发明中，第二冷却器120可以形成为板状并且可以由具有高热传导率的材料制成，例如，金属材料，但是不特别局限于此。
如图1所示，所述第二冷却器120可以形成在所述第一冷却器110的一个表面上以盖住所述凹部113，并且所述第二冷却器120具有接触所述第一半导体芯片130的一个表面和形成有所述电路板140的另一个表面。
此外，所述第二冷却器120的内部可以形成有至少一个管状冷却通道121，冷却液可以从中传送，类似于以上提到的第一冷却器110。
进一步地，所述第二冷却器120的一个表面，即，接触所述第一半导体芯片130的表面，可以形成有第二绝缘层174，该第二绝缘层174上可以形成有第二电路图案175。
在此，所述第二电路图案175可以通过将金属板或者金属引线框结合到所述第二绝缘层174来实现，并且所述第二电路图案175可以用作集电极图案。在这种情况下，所述金属板或者金属引线框可以由铜（Cu）、铝（Al）和铁（Fe）制成，但是不特别局限于此。
因此，所述第二电路图案175可以结合于所述绝缘栅双极型晶体管（IGBT）131的另一个表面（形成有所述集电极端的表面）以及所述二极管133的另一个表面（形成有阴极端的表面）。在这种情况下，结合可以通过使用焊料180完成，但是不特别局限于此。
进一步地，在本实施方式中，在所述第二电路图案175和所述绝缘栅双极型晶体管（IGBT）131之间可以设置有垫片（spacer）135。
在此，设置所述垫片135以使所述绝缘栅双极型晶体管（IGBT）131和所述二极管133的高度相互匹配，所述垫片135可以设置在所述绝缘栅双极型晶体管（IGBT）131侧，由于所述绝缘栅双极型晶体管（IGBT）131的厚度通常小于所述二极管133的厚度。
即，设置所述垫片135以使整个模块的高度统一。在此，所述垫片135可以由金属制成，但是不特别局限于此。也就是说，所述垫片135可以由任意导电材料制成。
更特别地，以上描述的所述垫片135的一个表面结合于所述绝缘栅双极型晶体管（IGBT）131的另一个表面（形成有所述集电极端的表面），并且所述垫片135的另一个表面接触所述第二电路图案175。
在此，所述结合可以通过焊料180完成，但是不特别局限于此。
如上所述，所述第一冷却器110和所述第二冷却器120中的每一个接触具有高产热量的所述第一半导体芯片130的两个表面，从而能够将第一半导体芯片130产生的热量同时传递到第一冷却器110和第二冷却器120，以高效地散发热量。
进一步地，在本实施方式中，设置有第二半导体芯片150，该第二半导体芯片150为用于控制所述第一半导体芯片130的驱动的控制元件。所述第二半导体芯片150可以安装在形成于所述第二冷却器120的另一个表面上的所述电路板140上。
在此，所述第二半导体芯片150可以通过金属丝155电连接于所述电路板140，如图1所示，但是不特别局限于此。也就是说，所述第二半导体芯片150也可以通过倒装法（flip-chip）安装在所述电路板140上。
进一步地，在本实施方式中，为了实现所述第一半导体芯片130和所述第二半导体芯片150的相互电连接，可以采用挠性基板160。
在本实施方式中，所述挠性基板160从所述控制元件向所述绝缘栅双极型晶体管（IGBT）131的所述栅极端和所述发射极端以及所述二极管133的阳极端传递驱动信号，用于相互连接安装有所述第二半导体芯片150的所述电路板140的线路和第一电路图案171，所述第二半导体芯片150为控制元件，所述第一电路图案171包括栅极图案172和发射极图案173。
所述挠性基板160可以是双侧基板，包括电路图案163和通路165的电路层161形成在该双侧基板上，并且所述电路板140的线路以及所述栅极图案172和所述发射极图案173可以通过所述通路165相互电连接。
也就是说，所述线路和所述第一电路图案171通过形成于所述挠性基板160上的所述电路图案163并且通过将所述通路165与所述线路和所述第一电路图案171结合而实现相互电连接。
在此，可以通过使用焊料、导电环氧树脂等实现结合，但是不特别局限于此。
进一步地，在本实施方式中，形成在所述挠性基板160上的电路图案163的宽度或者数量可以根据所述栅极和所述发射极的载流量（current capacity）调整。
进一步地，如图1和图2所示，在本实施方式中，所述挠性基板160可以粘附到所述第一冷却器110和所述第二冷却器120的外周面。
在这种情况下，粘结元件185可以用于粘附。在此，所述粘结元件185可以由热传导粘合剂制成，但是不特别局限于此。
如上所述，所述挠性基板160粘附并且固定在所述第一冷却器110和第二冷却器120的外周面上以防止工序中可能产生的振动、变形或移动，从而能够提高模块的可靠性和产量。
另外，虽然在本实施方式相关的附图中没有显示，但是形成在所述第二绝缘层174上的所述第二电路图案175可以通过母线（bus bar）连接于电源。
多堆叠功率半导体模块包
图4是显示根据本发明的优选实施方式的多堆叠功率半导体模块包的结构的截面图；图5是沿图4中显示的多堆叠功率半导体模块包的C-C'线的截面图。
在本实施方式中，将省略与以上描述的双侧冷却功率半导体模块的元件重复的元件的说明，并且相同的附图标记将用于描述相同的元件。
参见图4，根据本实施方式的多堆叠功率半导体模块包200可以配置为包括：第1-1冷却器110a，该第1-1冷却器110a的一个表面上沿厚度方向形成有第一凹部113a；第1-1半导体芯片130a，该第1-1半导体芯片130a安装在所述第1-1冷却器110a的第一凹部113a上；第1-2冷却器110b，该第1-2冷却器110b形成在所述第1-1冷却器110a的一个表面上，使得所述第1-2冷却器110b的一个表面上沿厚度方向形成有第二凹部113b，另一个表面接触所述第1-1半导体芯片130a；第1-2半导体芯片130b，该第1-2半导体芯片130b安装在所述第1-2b冷却器110b的第二凹部113b上；第二冷却器120，该第二冷却器120具有一个表面和另一个表面并且形成在第1-2冷却器110b的一个表面上，使得第二冷却器120的一个表面接触所述第1-2半导体芯片130b；电路板140，该电路板140形成在所述第二冷却器120的另一个表面上；第二半导体芯片150，该第二半导体芯片150安装在所述电路板140上；第一挠性基板160a，该第一挠性基板160a形成有电路层161a，该电路层161a将所述第1-1半导体芯片130a和所述第二半导体芯片150相互电连接；以及第二挠性基板160b，该第二挠性基板160b形成有电路层161b，该电路层161b将所述第1-2半导体芯片130b和所述第二半导体芯片150相互电连接。
在本实施方式中，所述第一挠性基板160a可以粘附于所述第1-1冷却器110a、所述第1-2冷却器110b和所述第二冷却器120的外周面，并且所述第二挠性基板160b可以粘附到所述1-2冷却器110b和所述第二冷却器120的外周面。
在这种情况下，粘结元件185可以用于粘附。在此，粘结元件185可以由热传导粘合剂制成，但是不特别局限于此。
也就是说，虽然本实施方式中提出了多堆叠包形式，在该多堆叠包形式中，在以上描述的双侧冷却功率半导体模块中公开的并且安装有第一半导体芯片的多个冷却器堆叠，并且安装有第一半导体芯片的两个冷却器堆叠的形式显示在图4和图5中，但是本发明不局限于此。即，本领域的技术人员可以理解的是，三个或更多的冷却器也可以堆叠。
在本实施方式中，所述第1-1冷却器110a、所述第1-2冷却器110b以及所述第二冷却器120可以由具有高热传导率的材料制成，例如金属等，但是不特别局限于此。
另外，所述第1-1冷却器110a、所述第1-2冷却器110b以及所述第二冷却器120的每一个的内部可以设置有传送冷却剂的冷却通道111a、111b和121。
进一步地，在本实施方式中，第1-1绝缘层170a和第1-1电路图案171a可以形成在所述第1-1冷却器110a的第一凹部113a上；第1-2绝缘层170b和第1-2电路图案175a可以形成在所述第1-2冷却器110b的另一个表面上，并且第1-3绝缘层170c和第1-3电路图案171b可以形成在第1-2冷却器110b的第二凹部113b上；并且第二绝缘层174和第二电路图案175b可以形成在所述第二冷却器120的一个表面上。
在此，所述第1-1电路图案171a和所述第1-3电路图案171b可以包括栅极图案和发射极图案，并且所述第1-2电路图案175a和所述第二电路图案175b可以是集电极图案。
形成在所述第二冷却器120上的所述电路板140安装有所述第二半导体芯片150。可以通过结合金属丝155的方式将第二半导体芯片150连接于所述电路板140，但是不特别局限于此。
在本实施方式中，设置所述第一挠性基板160a以便于将所述第1-1半导体芯片130a和所述第二半导体芯片150相互电连接，设置所述第二挠性基板160b以便于将所述第1-2半导体芯片130b和所述第二半导体芯片150相互电连接。在此，所述第1-1半导体芯片130a和所述第1-2半导体芯片130b可以是包括绝缘栅双极型晶体管（IGBT）和二极管的电力元件，所述第二半导体芯片可以是用于控制以上提到的电力元件的驱动的控制元件。
尽管在图4和图5中显示的例子中，电力元件堆叠为多层形式，驱动所述电力元件的所述控制元件以单层形式设置，但是所述控制元件也可以根据需要以多层形式设置。
如上所述，实现了所述电力元件的多层堆叠结构，所述电力元件和所述控制元件利用所述挠性基板相互电连接，并且所述挠性基板粘附并固定在所述冷却器的外周面上，从而能够实现所述功率半导体模块包的高度集成化、小型化以及轻量化。
如上所述，根据本发明的优选实施方式，所述冷却器接触所述半导体芯片的两个表面的结构用于使冷却效率最佳化，从而能够提高散热性能。
另外，根据本发明的优选实施方式，所述电路线路与冷却器集成，以减少热阻接口，从而能够明显提高散热性能。
进一步地，根据本发明的优选实施方式，安装有所述半导体芯片的所述冷却器堆叠以相互集成，从而能够轻易地实现所述功率模块包的高度集成化、小型化和轻量化。
尽管出于说明的目的公开了本发明的实施方式，但是可以理解的是本发明不局限于此，本领域的技术人员可以理解在不脱离本发明的范围和精神的前提下，可以对本发明进行各种修改、增加和替换。
相应地，任意和所有的修改、变型或者等同替换应当视为落入本发明的保护范围，并且本发明的具体范围将通过所附的权利要求公开。

Claims (20)

1.一种双侧冷却功率半导体模块，该双侧冷却功率半导体模块包括：
第一冷却器，该第一冷却器的一个表面上沿厚度方向形成有凹部；
第一半导体芯片，该第一半导体芯片安装在所述第一冷却器的所述凹部上；
第二冷却器，该第二冷却器具有一个表面和另一个表面并且形成在所述第一冷却器的一个表面上，使得所述第二冷却器的所述一个表面与所述第一半导体芯片接触；
电路板，该电路板形成在所述第二冷却器的所述另一个表面上；
第二半导体芯片，该第二半导体芯片安装在所述电路板上；以及
挠性基板，该挠性基板具有电路层，该电路层将所述第一半导体芯片和所述第二半导体芯片相互电连接。
2.根据权利要求1所述的双侧冷却功率半导体模块，其中，所述挠性基板粘附于所述第一冷却器和第二冷却器的外周面。
3.根据权利要求1所述的双侧冷却功率半导体模块，其中，该双侧冷却功率半导体模块还包括：
第一绝缘层，该第一绝缘层形成在所述第一冷却器的所述凹部的底表面上；以及
第一电路图案，该第一电路图案形成在所述第一绝缘层上，
其中所述第一半导体芯片结合于所述第一电路图案，
所述挠性基板的所述电路层包括电路图案和通路，并且
所述通路将所述第一电路图案和所述电路图案相互电连接。
4.根据权利要求3所述的双侧冷却功率半导体模块，其中，所述第一电路图案包括栅极图案和发射极图案。
5.根据权利要求1所述的双侧冷却功率半导体模块，其中，该双侧冷却功率半导体模块还包括：
第二绝缘层，该第二绝缘层形成在所述第二冷却器的一个表面上；以及
第二电路图案，该第二电路图案形成在所述第二绝缘层上，
其中所述第一半导体芯片结合于所述第二电路图案。
6.根据权利要求5所述的双侧冷却功率半导体模块，其中，所述第二电路图案为集电极图案。
7.根据权利要求1所述的双侧冷却功率半导体模块，其中，所述第一半导体芯片包括绝缘栅双极型晶体管和二极管。
8.根据权利要求7所述的双侧冷却功率半导体模块，其中，该双侧冷却功率半导体模块还包括垫片，该垫片设置在所述绝缘栅双极型晶体管和所述第二冷却器的一个表面之间。
9.根据权利要求1所述的双侧冷却功率半导体模块，其中，所述第二半导体芯片为控制元件。
10.根据权利要求1所述的双侧冷却功率半导体模块，其中，所述第一冷却器和第二冷却器中的每一个的内部沿长度方向形成有至少一个冷却通道。
11.一种多堆叠功率半导体模块包，该多堆叠功率半导体模块包包括：
第1-1冷却器，该第1-1冷却器的一个表面上沿厚度方向形成有第一凹部；
第1-1半导体芯片，该第1-1半导体芯片安装在所述第1-1冷却器的第一凹部上；
第1-2冷却器，该第1-2冷却器形成在所述第1-1冷却器的一个表面上，使得所述第1-2冷却器的一个表面上沿厚度方向形成有第二凹部，另一个表面与所述第1-1半导体芯片接触；
第1-2半导体芯片，该第1-2半导体芯片安装在所述第1-2b冷却器的第二凹部上；
第二冷却器，该第二冷却器具有一个表面和另一个表面并且形成在所述第1-2冷却器的一个表面上，使得所述第二冷却器的一个表面与所述第1-2半导体芯片接触；
电路板，该电路板形成在所述第二冷却器的所述另一个表面上；
第二半导体芯片，该第二半导体芯片安装在所述电路板上；
第一挠性基板，该第一挠性基板形成有电路层，该电路层将所述第1-1半导体芯片和所述第二半导体芯片相互电连接；以及
第二挠性基板，该第二挠性基板形成有电路层，该电路层将所述第1-2半导体芯片和所述第二半导体芯片相互电连接。
12.根据权利要求11所述的多堆叠功率半导体模块包，其中，所述第一挠性基板粘附于所述第1-1冷却器、所述第1-2冷却器和所述第二冷却器的外周面。
13.根据权利要求11所述的多堆叠功率半导体模块包，其中，所述第二挠性基板粘附于所述第1-2冷却器和所述第二冷却器的外周面。
14.根据权利要求11所述的多堆叠功率半导体模块包，其中，该多堆叠功率半导体模块包还包括：
第1-1绝缘层，该第1-1绝缘层形成在所述第1-1冷却器的所述第一凹部的底表面上；
第1-1电路图案，该第1-1电路图案形成在所述第1-1绝缘层上；
第1-2绝缘层，该第1-2绝缘层形成在所述第1-2冷却器的所述另一个表面上；以及
第1-2电路图案，该第1-2电路图案形成在所述第1-2绝缘层上，
其中所述第1-1半导体芯片的一个表面结合于所述第1-1电路图案，并且所述第1-1半导体芯片的另一个表面结合于所述第1-2电路图案。
15.根据权利要求14所述的多堆叠功率半导体模块包，其中，所述第1-1电路图案包括栅极图案和发射极图案，并且所述第1-2电路图案为集电极图案。
16.根据权利要求11所述的多堆叠功率半导体模块包，其中，该多堆叠功率半导体模块包还包括：
第1-3绝缘层，该第1-3绝缘层形成在所述第1-2冷却器的所述第二凹部的底表面上；
第1-3电路图案，该第1-3电路图案形成在所述第1-3绝缘层上；
第二绝缘层，该第二绝缘层形成在所述第二冷却器的一个表面上；以及
第二电路图案，该第二电路图案形成在所述第二绝缘层上，
其中所述第1-2半导体芯片的一个表面结合于所述第1-3电路图案，并且所述第1-2半导体芯片的另一个表面结合于所述第二电路图案。
17.根据权利要求16所述的多堆叠功率半导体模块包，其中，所述第1-3电路图案包括栅极图案和发射极图案，并且所述第二电路图案为集电极图案。
18.根据权利要求11所述的多堆叠功率半导体模块包，其中，所述第1-1半导体芯片和第1-2半导体芯片中的每一个包括绝缘栅双极型晶体管和二极管。
19.根据权利要求11所述的多堆叠功率半导体模块包，其中，所述第二半导体芯片为控制元件。
20.根据权利要求11所述的多堆叠功率半导体模块包，其中，所述第1-1冷却器、所述第1-2冷却器和所述第二冷却器中的每一个的内部沿长度方向形成有至少一个冷却通道。
CN201210254677.9A 2012-04-13 2012-07-20 双侧冷却功率半导体模块及使用该模块的多堆叠功率半导体模块包 Expired - Fee Related CN103378018B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120038479A KR101331724B1 (ko) 2012-04-13 2012-04-13 양면 냉각 전력 반도체 모듈 및 이를 이용한 멀티-스택 전력 반도체 모듈 패키지
KR10-2012-0038479 2012-04-13

Publications (2)

Publication Number Publication Date
CN103378018A true CN103378018A (zh) 2013-10-30
CN103378018B CN103378018B (zh) 2015-11-18

Family

ID=49324341

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210254677.9A Expired - Fee Related CN103378018B (zh) 2012-04-13 2012-07-20 双侧冷却功率半导体模块及使用该模块的多堆叠功率半导体模块包

Country Status (3)

Country Link
US (1) US8754517B2 (zh)
KR (1) KR101331724B1 (zh)
CN (1) CN103378018B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107346767A (zh) * 2016-05-04 2017-11-14 现代自动车株式会社 双面冷却型电源模块
CN110058139A (zh) * 2018-01-15 2019-07-26 英飞凌科技股份有限公司 用于并联双侧冷却功率模块的温度感测与故障检测
CN111276447A (zh) * 2018-12-05 2020-06-12 奥特润株式会社 双侧冷却功率模块及其制造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101897304B1 (ko) * 2013-10-21 2018-09-10 엘지전자 주식회사 파워 모듈
KR101562661B1 (ko) * 2014-03-18 2015-10-22 삼성전기주식회사 전력모듈 패키지
KR101755769B1 (ko) 2014-10-29 2017-07-07 현대자동차주식회사 양면 냉각 파워 모듈 및 이의 제조 방법
JP6019367B2 (ja) * 2015-01-13 2016-11-02 株式会社野田スクリーン 半導体装置
KR20170039431A (ko) * 2015-10-01 2017-04-11 현대자동차주식회사 솔더링 접합방식 인버터 및 이를 적용한 하이브리드 차량
JP6665604B2 (ja) * 2016-03-15 2020-03-13 富士電機株式会社 半導体モジュールおよび半導体モジュールの製造方法
CN109564918B (zh) * 2016-08-10 2023-09-29 三菱电机株式会社 半导体装置
CN106067451B (zh) * 2016-08-22 2018-06-22 广东宝丽文化发展有限公司 一种散热式集成电路封装结构
DE102016215982A1 (de) * 2016-08-25 2018-03-01 Siemens Aktiengesellschaft Leistungsmodul, Verfahren zur Herstellung und Leistungselektronikschaltung
EP3410481A1 (en) 2017-06-01 2018-12-05 HS Elektronik Systeme GmbH Power semiconductor chip module
CN110473839A (zh) 2018-05-11 2019-11-19 三星电子株式会社 半导体封装系统
US11462515B2 (en) 2019-08-02 2022-10-04 Semiconductor Components Industries, Llc Low stress asymmetric dual side module
US11894347B2 (en) 2019-08-02 2024-02-06 Semiconductor Components Industries, Llc Low stress asymmetric dual side module
US11217506B2 (en) 2019-12-19 2022-01-04 Semiconductor Components Industries, Llc Semiconductor device assemblies including low-stress spacer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101197361A (zh) * 2001-05-31 2008-06-11 松下电器产业株式会社 功率模块及其制造方法
US20080224303A1 (en) * 2006-10-18 2008-09-18 Sunao Funakoshi Power Semiconductor Module
KR20100120006A (ko) * 2009-05-04 2010-11-12 삼성전기주식회사 전력 모듈 패키지
CN101989589A (zh) * 2009-08-06 2011-03-23 三星电机株式会社 功率器件封装及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05114665A (ja) * 1991-10-23 1993-05-07 Nippon Cement Co Ltd 放熱性基板
KR100370231B1 (ko) 2000-06-13 2003-01-29 페어차일드코리아반도체 주식회사 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지
JP2004158545A (ja) 2002-11-05 2004-06-03 Denso Corp 多層基板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101197361A (zh) * 2001-05-31 2008-06-11 松下电器产业株式会社 功率模块及其制造方法
US20080224303A1 (en) * 2006-10-18 2008-09-18 Sunao Funakoshi Power Semiconductor Module
KR20100120006A (ko) * 2009-05-04 2010-11-12 삼성전기주식회사 전력 모듈 패키지
CN101989589A (zh) * 2009-08-06 2011-03-23 三星电机株式会社 功率器件封装及其制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107346767A (zh) * 2016-05-04 2017-11-14 现代自动车株式会社 双面冷却型电源模块
CN107346767B (zh) * 2016-05-04 2023-01-13 现代自动车株式会社 双面冷却型电源模块
CN110058139A (zh) * 2018-01-15 2019-07-26 英飞凌科技股份有限公司 用于并联双侧冷却功率模块的温度感测与故障检测
CN110058139B (zh) * 2018-01-15 2021-08-10 英飞凌科技股份有限公司 用于并联双侧冷却功率模块的温度感测与故障检测
CN111276447A (zh) * 2018-12-05 2020-06-12 奥特润株式会社 双侧冷却功率模块及其制造方法
CN111276447B (zh) * 2018-12-05 2023-06-23 现代摩比斯株式会社 双侧冷却功率模块及其制造方法
US11862542B2 (en) 2018-12-05 2024-01-02 Hyundai Mobis Co., Ltd. Dual side cooling power module and manufacturing method of the same

Also Published As

Publication number Publication date
CN103378018B (zh) 2015-11-18
KR20130115811A (ko) 2013-10-22
US20130270687A1 (en) 2013-10-17
KR101331724B1 (ko) 2013-11-20
US8754517B2 (en) 2014-06-17

Similar Documents

Publication Publication Date Title
CN103378018B (zh) 双侧冷却功率半导体模块及使用该模块的多堆叠功率半导体模块包
CN100373604C (zh) 高功率mcm封装
US11139278B2 (en) Low parasitic inductance power module and double-faced heat-dissipation low parasitic inductance power module
CN103563075B (zh) 半导体单元及使用该单元的半导体器件
CN107195623B (zh) 一种双面散热高可靠功率模块
US8587116B2 (en) Semiconductor module comprising an insert
US20130062743A1 (en) Power module package and method for manufacturing the same
CN102867793A (zh) 热界面材料及半导体封装结构
JP7183594B2 (ja) 半導体装置
CN103839906A (zh) 触针及具有其的功率模块封装
JP6504962B2 (ja) 電力用半導体装置
CN216563091U (zh) 一种双面散热功率模块
CN111554645B (zh) 集成叠层母排的双面水冷SiC半桥模块封装结构
CN112701094A (zh) 一种功率器件封装结构及电力电子设备
US10622280B2 (en) Semiconductor device
CN115602672A (zh) 一种多芯片堆叠封装结构
CN112736049A (zh) 一种无引线键合的双面散热igbt模块
CN112736042A (zh) 一种双面水冷式功率模块
CN216250703U (zh) 一种桥式缓冲层及双面散热倒装芯片功率模块
CN212587484U (zh) 一种双重散热半导体产品及电子产品
CN217389106U (zh) 高导热率的陶瓷基板
CN211980602U (zh) 一种具有底部散热板的高散热半导体产品及电子产品
CN220796724U (zh) 一种双面半桥功率模块
CN211980603U (zh) 一种具有底面散热板的半导体产品及电子产品
KR101897304B1 (ko) 파워 모듈

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151118

Termination date: 20190720

CF01 Termination of patent right due to non-payment of annual fee