KR20210129483A - 솔더링 구조, 이를 갖는 파워 모듈 및 파워 모듈의 제조 방법 - Google Patents

솔더링 구조, 이를 갖는 파워 모듈 및 파워 모듈의 제조 방법 Download PDF

Info

Publication number
KR20210129483A
KR20210129483A KR1020200047552A KR20200047552A KR20210129483A KR 20210129483 A KR20210129483 A KR 20210129483A KR 1020200047552 A KR1020200047552 A KR 1020200047552A KR 20200047552 A KR20200047552 A KR 20200047552A KR 20210129483 A KR20210129483 A KR 20210129483A
Authority
KR
South Korea
Prior art keywords
metal layer
power module
wire
soldering
spacer
Prior art date
Application number
KR1020200047552A
Other languages
English (en)
Inventor
김태화
유명일
Original Assignee
현대자동차주식회사
기아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대자동차주식회사, 기아 주식회사 filed Critical 현대자동차주식회사
Priority to KR1020200047552A priority Critical patent/KR20210129483A/ko
Priority to US17/035,430 priority patent/US11756915B2/en
Priority to CN202011155295.1A priority patent/CN113540000A/zh
Publication of KR20210129483A publication Critical patent/KR20210129483A/ko
Priority to US18/226,119 priority patent/US20230369275A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75754—Guiding structures
    • H01L2224/75756—Guiding structures in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

파워 모듈 제조 시 파워 모듈의 높이를 일정하게 결정할 수 있는 솔더링 구조,이를 갖는 파워 모듈 및 파워 모듈의 제조 방법이 개시된다. 상기 솔더링 구조는, 솔더링 대상 부품; 상기 솔더링 대상 부품이 솔더에 의해 접합되는 접합 영역을 갖는 접합면을 포함하는 금속층; 및 상기 접합 영역 내 상기 솔더에 내부에 위치한 적어도 하나의 와이어를 포함한다.

Description

솔더링 구조, 이를 갖는 파워 모듈 및 파워 모듈의 제조 방법{SOLDERING STURCTURE, POWER MODULE COMPRISING THE SAME AND MENUFACTURING METHOD FOR POWER MODULE}
본 발명은 솔더링 구조, 이를 갖는 파워 모듈 및 파워 모듈의 제조 방법에 관한 것으로, 파워 모듈 제조 시 파워 모듈의 높이를 일정하게 결정할 수 있는 솔더링 구조,이를 갖는 파워 모듈 및 파워 모듈의 제조 방법에 관한 것이다.
일반적으로, 자동차의 동력을 생성하는 전기 모터를 구동하기 위해 전력 변환에 사용되는 파워 모듈은 전력 반도체 칩과 전력 반도체 칩의 상하부에 배치되는 기판 및 기타 다른 다양한 부품이 서로 접합되어 전기적 연결을 형성하는 구조를 갖는다. 전력 반도체 소자는 고전력을 변환하는 고속 스위칭이 이루어지므로 많은 발열이 이루어지며 이러한 발열을 용이하게 방출하여 성능 저하를 예방하기 위해 파워 모듈의 상하부에 냉각 채널을 부착할 수 있는 양면 냉각형 파워 모듈이 개발되었다. 양면 냉각형 파워 모듈을 파워 모듈의 상하부에 각각 기판을 구비하여 기판이 상하 냉각 채널과 접촉할 수 있는 구조를 갖는다.
이러한 양면 냉각형 파워 모듈의 경우 파워 모듈의 높이를 일정하게 제작하는 것이 중요하다. 이는, 파워 모듈 상하부 기판과 TIM(Thermal Interface Material)을 개재하여 접촉되는 냉각 채널이 파워 모듈과 균일한 접촉이 이루어질 수 있게 하여야 하며, 파워 모듈 제조 시 몰딩 공정에서 일정한 양의 몰딩재 주입 시 기판이나 다른 전기적 연결의 파손 우려가 있고, 몰딩재가 높이가 낮은 곳으로 침투해 파워 모듈의 냉각 성능이 저하될 수 있기 때문이다.
종래에 파워 모듈의 높이 제어는 파워 모듈 내 부품을 물리적/전기적으로 접합하는 솔더링 공정에 의해 이루어지고 있다. 더욱 상세하게는 파워 모듈의 상하부 기판 사이에 배치되는 부품들과 기판의 솔더링 또는 부품들 간의 솔더링 시 제공되는 솔더의 양을 많이 제공함으로써, 파워 모듈의 높이가 낮은 경우에는 많이 제공된 솔더에 의해 높이가 높아지게 하고 파워 모듈의 높이가 높은 경우에는 솔더가 주변으로 펴져 나감으로써 높이를 낮추는 방식이 적용되었다.
이러한 종래의 파워 모듈 높이 제어 방식은 파워 모듈의 각 파트를 1차 솔더링을 통해 제작한 후 제작된 각 파트를 다시 2차 솔더링하는 다수의 솔더링 공정이 적용되고 있다. 1차 공정 시 높이 조정을 위한 솔더층(솔더 보상층)을 형성하는 경우 소정 높이 이상 솔더 보상층이 제작되어야 하지만, 1차 솔더링 공정 시 솔더링 되는 부품의 하중으로 인해 솔더가 수평 방향으로 흘러 나와 솔더 보상층의 높이를 필요한 만큼 확보하지 못하는 문제가 발생한다.
또한, 이로 인해 후속하는 2차 솔더링 공정에서 원하는 높이로 파워 모듈의 제작이 불가능해지는 문제가 발생한다.
상기의 배경기술로서 설명된 사항들은 본 발명의 배경에 대한 이해 증진을 위한 것일 뿐, 이 기술분야에서 통상의 지식을 가진 자에게 이미 알려진 종래기술에 해당함을 인정하는 것으로 받아들여져서는 안 될 것이다.
KR 10-2017-0092750 A KR 10-2017-0069363 A KR 10-2018-0052143 A
이에 본 발명은, 파워 모듈의 1차 솔더링 과정에서 솔더 보상층이 적용되는 부품의 높이를 일정 수준 이상 확보하여 추후 2차 솔더링 과정에서 원하는 높이의 파워 모듈을 제작할 수 있는 솔더링 구조, 이를 갖는 파워 모듈 및 파워 모듈의 제조 방법을 제공하는 것을 해결하고자 하는 기술적 과제로 한다.
상기 기술적 과제를 해결하기 위한 수단으로서 본 발명은,
솔더링 대상 부품;
상기 솔더링 대상 부품이 솔더에 의해 접합되는 접합 영역을 갖는 접합면을 포함하는 금속층; 및
상기 접합 영역 내 상기 솔더에 내부에 위치한 적어도 하나의 와이어;
를 포함하는 솔더링 구조를 제공한다
본 발명의 일 실시형태에서, 상기 와이어는, 상기 솔더링 대상 부품 방향으로 형성된 볼록부를 가질 수 있다.
본 발명의 일 실시형태에서, 상기 와이어의 양단은 상기 접합면에 고정되며 상기 와이어의 양단 사이의 부분은 상기 접합면으로부터 상기 솔더링 대상 부품 방향으로 이격되어 상기 볼록부를 형성할 수 있다.
본 발명의 일 실시형태에서, 상기 와이어의 양단 및 상기 양단 사이의 적어도 일부분은 상기 접합면에 고정된 복수의 고정부를 형성하며, 상기 복수의 고정부 사이에 해당하는 상기 와이어의 부분은 상기 접합면으로부터 상기 솔더링 대상 부품 방향으로 이격되어 상기 볼록부를 형성할 수 있다.
본 발명의 일 실시형태에서, 상기 적어도 하나의 와이어는 상기 접합 영역의 둘레를 따라 배치된 복수의 와이어를 포함할 수 있다.
본 발명의 일 실시형태에서, 상기 와이어의 볼록부는 상기 솔더링 대상 부품과 상기 금속층 사이에 위치할 수 있다.
상기 기술적 과제를 해결하기 위한 다른 수단으로서 본 발명은,
스페이서;
상기 스페이서가 솔더에 의해 접합되는 접합 영역을 갖는 상면을 포함하는 제1 금속층을 갖는 제1 기판; 및
상기 접합 영역 내 상기 솔더에 내부에 위치한 적어도 하나의 와이어;
를 포함하는 파워 모듈을 제공한다.
본 발명의 일 실시형태에서, 상기 와이어는, 상기 스페이서 방향으로 형성된 볼록부를 가질 수 있다.
본 발명의 일 실시형태에서, 상기 와이어의 양단은 상기 제1 금속층의 상면에 고정되며 상기 와이어의 양단 사이의 영역은 상기 제1 금속층의 상면으로부터 상기 스페이서 방향으로 이격되어 상기 볼록부를 형성할 수 있다.
본 발명의 일 실시형태에서, 상기 와이어의 양단 및 상기 양단 사이의 적어도 일부분은 상기 제1 금속층의 상면에 고정된 복수의 고정부를 형성하며, 상기 복수의 고정부 사이에 해당하는 상기 와이어의 영역은 상기 제1 금속층의 상면으로부터 상기 스페이서 방향으로 이격되어 상기 볼록부를 형성할 수 있다.
본 발명의 일 실시형태에서, 상기 적어도 하나의 와이어는 상기 접합 영역의 둘레를 따라 배치될 수 있다.
본 발명의 일 실시형태에서, 상기 볼록부는 상기 스페이서와 상기 제1 금속층 사이에 배치될 수 있다.
본 발명의 일 실시형태에서, 상기 제1 기판의 반대 방향에서 상기 스페이서에 접합된 일면을 갖는 전력 반도체 칩; 및 상기 전력 반도체 칩의 타면에 접합된 제2 금속층을 갖는 제2 기판을 더 포함할 수 있다.
상기 기술적 과제를 해결하기 위한 또 다른 수단으로서 본 발명은,
제1 금속층을 갖는 제1 기판의 상기 제1 금속층 상면의 접합 영역에 상부 방향으로 볼록한 볼록부를 갖는 적어도 하나의 와이어를 접합하는 단계;
상기 볼록부에 접촉하도록 상기 접합 영역 상에 스페이서를 배치하고 상기 스페이서와 상기 제1 금속층을 솔더링하여 제1 파트 및 제2 금속층을 갖는 제2 기판의 상기 제2 금속층의 하면에 전력 반도체 칩의 일면을 솔더링하여 제2 파트를 제작하는 단계; 및
상기 스페이서의 상면과 상기 전력 반도체 칩의 하면을 솔더링 하면서, 상기 스페이서의 상면과 상기 칩의 하면이 서로 대면하도록 상기 제1 파트와 상기 제2 파트를 상하부 지그 사이에 배치하고 상기 상하부 지그 사이의 거리를 사전 설정된 파워 모듈의 높이에 대응되게 조정하는 단계;
를 포함하는 파워 모듈 제조 방법을 제공한다.
상기 솔더링 구조, 이를 갖는 파워 모듈 및 파워 모듈의 제조 방법에 따르면, 파워 모듈의 높이 조정을 위해 솔더량이 조정되는 솔더 보상층에 해당하는 솔더가 형성되는 위치에, 솔더의 양이나 솔더의 높이와는 상관없이 적절한 부품간 간격을 확보하게 할 수 있어, 추후 최종 솔더링 과정에서 높이 조정을 위한 충분한 높이 마진을 확보할 수 있다.
이에 따라, 상기 솔더링 구조, 이를 갖는 파워 모듈 및 파워 모듈의 제조 방법에 따르면, 양면 냉각을 위해 상하 기판이 적용된 파워 모듈의 높이를 균일하게 제작할 수 있어 파워 모듈의 품질을 향상시킬 수 있으며, 파워 모듈과 냉각 채널과의 접촉 상태도 균일하게 가져갈 수 있어 파워 모듈 냉각 성능 향상에도 큰 도움을 줄 수 있다.
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시형태에 따른 솔더링 구조를 도시한 단면도이다.
도 2는 도 1에 도시된 솔더링 구조의 평면도이다.
도 3은 본 발명의 다른 실시형태에 따른 솔더링 구조를 도시한 단면도이다.
도 4는 본 발명의 일 실시형태에 따른 파워 모듈을 도시한 단면도이다.
도 5 내지 도 9는 본 발명의 일 실시형태에 따른 파워 모듈의 제조방법을 공정 순으로 도시한 단면도이다.
이하, 첨부의 도면을 참조하여 본 발명의 다양한 실시형태에 따른 솔더링 구조, 이를 갖는 파워 모듈 및 파워 모듈의 제조 방법을 상세하게 설명한다.
도 1은 본 발명의 일 실시형태에 따른 솔더링 구조를 도시한 단면도이고, 도 2는 도 1에 도시된 솔더링 구조의 평면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시형태에 따른 솔더링 구조는, 솔더링 대상 부품(20) 및 솔더링 대상 부품(20)이 솔더(30)에 의해 접합되는 접합 영역(R)을 갖는 접합면을 포함하는 금속층(11) 및 접합 영역(R) 내에 배치되어 솔더링 대상 부품(20) 방향으로 형성된 볼록부를 갖는 적어도 하나의 와이어(40)를 포함할 수 있다.
이와 같은 구조는, 와이어(40)의 볼록부가 솔더링 대상 부품(20)를 지지함으로써 솔더링 대상 부품(20)을 금속층(11)의 접합면으로부터 일정 높이로 이격시킬 수 있다. 파워 모듈의 1차 솔더링 공정에서 제작되는 파트, 즉 제1 기판(10)의 제1 금속층(11) 상에 솔더링 대상인 스페이서(20)를 솔더링한 구조에 해당하는 파트에서, 제1 금속층(11)과 스페이서(20) 사이의 솔더를 솔더 보상층으로 활용하고자 할 때 스페이서(20)와 제1 금속층(11) 사이의 거리를 적절하게 확보하는데 본 발명의 일 실시형태에 따른 솔더링 구조가 채용될 수 있다.
파워 모듈의 2차 솔더링 과정에서 파워 모듈의 높이가 원하는 높이로 결정되기 위해서는 일단 솔더 보상층이 위치하는 스페이서(20)와 제1 기판(10)의 제1 금속층(11) 사이의 거리가 충분히 확보되어야 한다. 이는 상하부 지그를 통해 1차 솔더링에 의해 제작된 파트를 상하로 상하 접합하는 2차 솔더링 과정에서 솔더링이 실시되기 이전에 파워 모듈의 원하는 높이보다 높은 높이가 확보되어야 솔더링 시 상하부 지그 사이의 높이를 적절하게 줄이면서 원하는 높이로 파워 모듈을 완성할 수 있기 때문이다.
와이어(30)가 솔더링 대상(20)을 적절하게 지지하기 위해서는 와이어(30)의 양단(B)이 접합면에 고정되어야 하고 와이어(30) 중간부가 솔더링 대상(20) 방향으로 볼록하게 휘어져 볼록부(A)를 형성하는 것이 바람직하다.
또한, 와이어(30)는 솔더링 대상 부품(20)을 금속층(11)의 상부에 거의 평행하게 안정적으로 지지하기 위해서 접합 영역(R)의 둘레를 따라 복수개로 배치되는 것이 바람직하다.
물론, 와이어(30)의 볼록부(A)는 솔더링 대상 부품(20)을 하부에서 지지하여야 하므로 솔더링 대상 부품(20) 금속층(11) 사이에 위치되도록 와이어(30)가 배치되는 것이 바람직하다.
도 1의 솔더링 구조는 파워 모듈의 일부분에 형성된 예를 도시한 것으로, 솔더링 대상 부품(20)은 스페이서일 수 있으며, 금속층(11)은 기판(10)을 구성하는 금속층일 수 있다. 기판(10)은 제1 금속층(11)과 제2 금속층(13) 및 제1 금속층(11)과 제2 금속층(13) 사이에 배치되어 제1 금속층(11)과 제2 금속층(13)과 면접촉하는 유전체층(12)으로 구성될 수 있다.
도 3은 본 발명의 다른 실시형태에 따른 솔더링 구조를 도시한 단면도이다.
도 3에 도시한 실시형태와 같이, 와이어(41)는 그 양단이 금속층(11)의 접합면에 고정될 뿐만 아니라 와이어(41) 양단 사이의 일부분도 접합면에 고정되어 복수의 고정부(B)를 형성할 수 있다. 이러한 고정부(B) 구조에 의해, 솔더링 대상 부품(20)을 향하는 방향으로 볼록한 볼록부(A)가 복수 개 형성될 수 있다
이와 같이, 하나의 와이어(41)에 의해 복수개의 볼록부(A)를 형성하는 경우 볼록부(A)가 스페이서(20)를 지지하는 지지력을 더 크게 확보할 수 있는 장점이 있다.
도 4는 본 발명의 일 실시형태에 따른 파워 모듈을 도시한 단면도이다.
도 4에 도시된 바와 같이, 본 발명의 일 실시형태에 따른 파워 모듈은 전술한 솔더링 구조가 채용된 파워 모듈로서, 스페이서(20)와, 스페이서(20)가 솔더에 의해 접합되는 접합 영역을 갖는 상면을 포함하는 제1 금속층을 갖는 제1 기판 및 접합 영역 내에 배치되어 스페이서 방향으로 형성된 볼록부를 갖는 적어도 하나의 와이어(40')를 포함할 수 있다.
제1 기판(10)은 제1 금속층(11)과 유전체층(12) 및 제2 금속층(13)이 서로 순차적으로 적층된 구조를 가질 수 있다. 제1 금속층(11)은 스페이서(20)와 솔더링에 의해 접합되는 접합면을 가질 수 있다.
스페이서(20)는 파워 모듈에 일정한 높이를 제공하면서 전기적인 연결이 이루어지도록 하기 위한 요소로서, 제1 금속(11)에 일단이 솔더에 의해 접합되고 타단은 다른 부품에 솔더에 의해 접합될 수 있다. 도 4에 도시된 실시형태에서, 스페이서(20)의 타단은 전력 반도체 칩(50)에 솔더로 접합될 수 있다.
본 발명의 일 실시형태에 의한 파워 모듈은, 스페이서(20)의 제1 금속층(11)과 접합된 면의 반대 방향 면에 물리적/전기적으로 접합된 전력 반도체 칩(50)과 전력 반도체 칩(50)의 스페이서(20)와 접합된 면의 반대 방향 면에 물리적/전기적으로 접합된 제3 금속층(21)을 갖는 제2 기판(20)을 포함할 수 있다. 설명의 편의를 위해 파워 모듈 내 각 부품의 위치는 도 4에 도시된 상태로 나타나는 상하관계로 설명하기로 한다.
스페이서(20)와 전력 반도체 칩(50)의 접합 및 전력 반도체 칩(50)과 제3 금속층(21) 사이의 접합은 솔더(31, 32)로서 이루어질 수 있다. 전력 반도체 칩(50)과 다른 부품 간의 물리적/전기적 연결을 형성하는 솔더(31, 32)는 과도한 양이 적용되는 경우 전력 반도체 칩(50)의 측면으로 넘쳐 전력 반도체 칩(50)의 상하면이 단락되는 문제가 발생할 수 있어 파워 모듈의 높이 조정을 위한 솔더 보상층으로 적용하는데 적합하지 않다. 따라서, 스페이서(20)와 금속층(11) 사이에 형성되는 솔더층(30)을 솔더 보상층으로 이용하여 파워 모듈 제작시 파워 모듈의 높이를 조정하는데 사용하는 것이 적절하다.
제1 기판(10) 및 제2 기판(20)은 통상 DBC(Double Bonded Copper)로 알려진 절연 기판이 채용될 수 있다. 두 기판(10. 20)은 두 개의 금속층 사이에 유전체 층이 개재되어 적층된 구조를 갖는다. 발명의 설명에서 제1 기판(10)에 구비된 두 금속층을 각각 제1 금속층(11), 제2 금속층(13)이라 칭하고 제2 기판(20)에 구비된 두 금속층을 각각 제3 금속층(21), 제4 금속층(23)이라 칭할 수 있다. 다만, 청구범위에서는 각 금속층이 기재된 순서에 따라 서수의 표현을 발명의 설명과는 달리 할 수도 있다.
도 4에 도시된 예에서, 와이어(40')는 제조 시 파워 모듈의 높이 조정을 위하 상하 지그 간격이 좁혀지는 경우 스페이서(20)와 금속층(11) 사이에 작용하는 압력에 의해 변형될 수도 있다. 변형 이후에 와이어(40')는 도 4에 도시한 것과 같이 볼록부가 찌그러진 형태 또는 경우에 따라 제1 금속층(11) 상면에 변형된 상태로 부착된 형태가 될 수도 있다.
본 발명의 일 실시형태에 따른 파워 모듈은 도 1 내지 도 3을 통해 설명한 솔더링 구조가 스페이서(20)와 제1 기판(10)의 제1 금속층(11) 사이에 형성될 수 있다. 즉, 도 1 내지 도 3에서 설명된 솔더링 대상 부품이 스페이서에 해당하며 도 1 내지 도 3에서 설명된 금속층이 제1 기판의 제1 금속층이 될 수 있다.
도 5 내지 도 9는 본 발명의 일 실시형태에 따른 파워 모듈의 제조방법을 공정 순으로 도시한 단면도이다.
본 발명의 일 실시형태에 따른 파워 모듈의 제조방법은, 도 5에 도시한 것과 같이 제1 금속층(11)을 갖는 제1 기판(10)의 제1 금속층(11) 상면의 접합 영역에 상부 방향으로 볼록한 볼록부(A)를 갖는 적어도 하나의 와이어(40)를 접합하는 단계로 시작될 수 잇다. 와이어(40)의 접합은 당 기술 분야에 알려진 다양한 방식으로 이루어질 수 있다.
이어, 도 6에 도시된 것과 같이, 접합 영역에 솔더(30)를 도포하고 솔더(30) 상에 스페이서(20)를 배치한 후 솔더 용융을 통해 도 7에 도시된 것과 같은 제1 파트를 제작할 수 있다. 도 6은 솔더의 용융 이전 상태를 도시한 것으로, 도 6에 나타난 솔더는 도포가 가능한 크림 상태의 솔더가 될 수 있으며, 이 때 솔더는 솔더 보상층 형성을 위해 비교적 많은 양이 도포될 수 있다. 또한, 와이어(40)를 모두 덮을 수 있도록 솔더가 도포될 수 있다.
도 6에 도시된 것과 같은 배치 상태에서 솔더 용융이 이루어지면 도포된 솔더는 용융 상태가 되면서 중력에 의해 측방향으로 퍼질 수 있으며 도 7에 나타난 것과 같이 와이어(40)에 의해 형성된 볼록부보다 용융된 솔더의 높이가 낮을 수도 있다. 본 발명의 일 실시형태는 와이어(40)가 스페이서(20)를 지지할 수 있으므로 제1 파트를 제작하는 1차 솔더링 공정에서 솔더가 용융에 의해 높이가 낮아지는 경우에도 일정한 높이를 확보할 수 있게 된다.
한편, 제1 파트와 후속하는 2차 솔더링 공정에서 접합되는 제2 파트도 제작될 수 있다. 제2 파트는 도 7에 도시된 것과 같이 제2 기판(20)을 구성하는 제3 금속층(21)의 하면에 솔더링을 통해 전력 반도체 칩(50)를 접합하여 제작될 수 있다. 제3 금속층(21)과 전력 반도체 칩(50) 사이의 솔더링에는 최소한으로 솔더(32)의 높이의 확보를 위해 금속볼(60)이 사용될 수 있다.
제2 파트의 제작 공정은 각별한 특징이 없으므로 제2 파트 제작 과정을 설명하는 별도의 도면은 생략하기로 한다.
이어, 스페이서(20)의 상면과 전력 반도체 칩의 하면을 솔더링하는 2차 솔더링 공정이 진행될 수 있다. 2차 솔더링 공정은, 도 7에 도시한 것과 같이 제1 파트를 하부 지그(110)에 부착하고, 전력 반도체 칩(50)이 하부로 향하도록 제2 파트를 상부 지그(120)에 배치한 후, 스페이서(20)의 상면에 금속볼(60)을 배치하고 솔더(31)를 도포한 후 높이 조절 기둥(200)으로 상하부 지그(110, 120) 사이의 간격을 원하는 설정 간격까지 조정하면서 솔더링을 수행하는 공정일 수 있다.
여기서, 상하부 지그(110, 120) 사이의 설정 간격은 사전 설정된 파워 모듈의 높이에 대응되는 간격일 수 있다.
본 발명의 일 실시형태에 따른 솔더링 구조는 제1 금속층(11)과 스페이서(20) 사이에 와이어(40)를 이용하여 충분한 높이를 미리 확보한 상태에 2차 솔더링이 수행되게 할 수 있다. 즉, 2차 솔더링이 이루어지기 이전 제1 파트와 제2 파트가 상하 접촉만 이루어진 상태(솔더 용융이 이루어지기 이전 상태)에서의 파워 모듈 높이를 최종 완성품에서 달성하고자 하는 파워 모듈이 높이 보다 크게 가져갈 수 있다.
따라서, 2차 솔더링 시 상하부 지그(110, 120) 사이의 간격만 원하는 파워 모듈의 높이에 대응되게 적절하게 조정하는 경우, 각 상하부 지그(110, 120)가 제공하는 압력에 의해 와이어(40)의 변형이 이루어지면서 스페이서(20)와 제1 금속층(11) 사이의 솔더(30) 높이가 적절하게 형성됨으로써 원하는 높이를 갖는 파워 모듈을 제작할 수 있게 된다.
이상에서 설명한 바와 같이, 본 발명의 다양한 실시형태에 따른 솔더링 구조, 이를 갖는 파워 모듈 및 파워 모듈의 제조 방법은, 파워 모듈의 높이 조정을 위해 솔더량이 조정되는 솔더 보상층에 해당하는 솔더가 형성되는 위치에, 솔더의 양이나 솔더의 높이와는 상관없이 적절한 부품간 간격을 확보하게 할 수 있어, 추후 최종 솔더링 과정에서 높이 조정을 위한 충분한 높이 마진을 확보할 수 있다. 이에 따라, 본 발명의 다양한 실시형태에 따른 솔더링 구조, 이를 갖는 파워 모듈 및 파워 모듈의 제조 방법은, 양면 냉각을 위해 상하 기판이 적용된 파워 모듈의 높이를 균일하게 제작할 수 있어 파워 모듈의 품질을 향상시킬 수 있다.
이상에서 본 발명의 특정한 실시형태에 관련하여 도시하고 설명하였지만, 청구범위의 한도 내에서, 본 발명이 다양하게 개량 및 변화될 수 있다는 것은 당 기술분야에서 통상의 지식을 가진 자에게 있어서 자명할 것이다.
P10: 제1 기판 11: 제1 금속층
12: 유전체층 13: 제2 금속층
20: 제2 기판 21: 제3 금속층
22: 유전체층 23: 제4 금속층
20: 스페이서 30: 솔더층(솔더 보상층)
31, 32: 솔더층 40, 40': 와이어
50: 전력 반도체 칩 110: 하부 지그
120: 상부 지그 200: 높이 조절 기둥
R: 접합영역 A: 볼록부
B: 고정부

Claims (14)

  1. 솔더링 대상 부품; 및
    상기 솔더링 대상 부품이 솔더에 의해 접합되는 접합 영역을 갖는 접합면을 포함하는 금속층; 및
    상기 접합 영역 내 상기 솔더에 내부에 위치한 적어도 하나의 와이어;
    를 포함하는 솔더링 구조.
  2. 청구항 1에 있어서, 상기 와이어는,
    상기 솔더링 대상 부품 방향으로 형성된 볼록부를 갖는 것을 특징으로 하는 솔더링 구조.
  3. 청구항 2에 있어서,
    상기 와이어의 양단은 상기 접합면에 고정되며 상기 와이어의 양단 사이의 부분은 상기 접합면으로부터 상기 솔더링 대상 부품 방향으로 이격되어 상기 볼록부를 형성하는 것을 특징으로 하는 솔더링 구조.
  4. 청구항 2에 있어서,
    상기 와이어의 양단 및 상기 양단 사이의 적어도 일부분은 상기 접합면에 고정된 복수의 고정부를 형성하며, 상기 복수의 고정부 사이에 해당하는 상기 와이어의 부분은 상기 접합면으로부터 상기 솔더링 대상 부품 방향으로 이격되어 상기 볼록부를 형성하는 것을 특징으로 하는 솔더링 구조.
  5. 청구항 1에 있어서,
    상기 적어도 하나의 와이어는 상기 접합 영역의 둘레를 따라 배치된 복수의 와이어를 포함하는 것을 특징으로 하는 솔더링 구조.
  6. 청구항 2에 있어서,
    상기 와이어의 볼록부는 상기 솔더링 대상 부품과 상기 금속층 사이에 위치한 것을 특징으로 하는 솔더링 구조.
  7. 스페이서;
    상기 스페이서가 솔더에 의해 접합되는 접합 영역을 갖는 상면을 포함하는 제1 금속층을 갖는 제1 기판; 및
    상기 접합 영역 내 상기 솔더에 내부에 위치한 적어도 하나의 와이어;
    를 포함하는 파워 모듈.
  8. 청구항 7에 있어서, 상기 와이어는,
    상기 스페이서 방향으로 형성된 볼록부를 갖는 것을 특징으로 하는 파워 모듈.
  9. 청구항 8에 있어서,
    상기 와이어의 양단은 상기 제1 금속층의 상면에 고정되며 상기 와이어의 양단 사이의 영역은 상기 제1 금속층의 상면으로부터 상기 스페이서 방향으로 이격되어 상기 볼록부를 형성하는 것을 특징으로 하는 파워 모듈.
  10. 청구항 8에 있어서,
    상기 와이어의 양단 및 상기 양단 사이의 적어도 일부분은 상기 제1 금속층의 상면에 고정된 복수의 고정부를 형성하며, 상기 복수의 고정부 사이에 해당하는 상기 와이어의 영역은 상기 제1 금속층의 상면으로부터 상기 스페이서 방향으로 이격되어 상기 볼록부를 형성하는 것을 특징으로 하는 파워 모듈.
  11. 청구항 7에 있어서,
    상기 적어도 하나의 와이어는 상기 접합 영역의 둘레를 따라 배치된 복수의 와이어를 포함하는 것을 특징으로 하는 파워 모듈.
  12. 청구항 8에 있어서,
    상기 볼록부는 상기 스페이서와 상기 제1 금속층 사이에 배치된 것을 특징으로 하는 파워 모듈.
  13. 청구항 7에 있어서,
    상기 제1 기판의 반대 방향에서 상기 스페이서에 접합된 일면을 갖는 전력 반도체 칩; 및
    상기 전력 반도체 칩의 타면에 접합된 제2 금속층을 갖는 제2 기판을 더 포함하는 것을 특징으로 하는 파워 모듈.
  14. 제1 금속층을 갖는 제1 기판의 상기 제1 금속층 상면의 접합 영역에 상부 방향으로 볼록한 볼록부를 갖는 적어도 하나의 와이어를 접합하는 단계;
    상기 볼록부에 접촉하도록 상기 접합 영역 상에 스페이서를 배치하고 상기 스페이서와 상기 제1 금속층을 솔더링하여 제1 파트 및 제2 금속층을 갖는 제2 기판의 상기 제2 금속층의 하면에 전력 반도체 칩의 일면을 솔더링하여 제2 파트를 제작하는 단계; 및
    상기 스페이서의 상면과 상기 전력 반도체 칩의 하면을 솔더링 하면서, 상기 스페이서의 상면과 상기 칩의 하면이 서로 대면하도록 상기 제1 파트와 상기 제2 파트를 상하부 지그 사이에 배치하고 상기 상하부 지그 사이의 거리를 사전 설정된 파워 모듈의 높이에 대응되게 조정하는 단계;
    를 포함하는 파워 모듈 제조 방법.
KR1020200047552A 2020-04-20 2020-04-20 솔더링 구조, 이를 갖는 파워 모듈 및 파워 모듈의 제조 방법 KR20210129483A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200047552A KR20210129483A (ko) 2020-04-20 2020-04-20 솔더링 구조, 이를 갖는 파워 모듈 및 파워 모듈의 제조 방법
US17/035,430 US11756915B2 (en) 2020-04-20 2020-09-28 Method and structure to control the solder thickness for double sided cooling power module
CN202011155295.1A CN113540000A (zh) 2020-04-20 2020-10-26 控制双面冷却电源模块的焊料厚度的方法和结构
US18/226,119 US20230369275A1 (en) 2020-04-20 2023-07-25 Method and structure to control the solder thickness for double sided cooling power module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200047552A KR20210129483A (ko) 2020-04-20 2020-04-20 솔더링 구조, 이를 갖는 파워 모듈 및 파워 모듈의 제조 방법

Publications (1)

Publication Number Publication Date
KR20210129483A true KR20210129483A (ko) 2021-10-28

Family

ID=78081534

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200047552A KR20210129483A (ko) 2020-04-20 2020-04-20 솔더링 구조, 이를 갖는 파워 모듈 및 파워 모듈의 제조 방법

Country Status (3)

Country Link
US (2) US11756915B2 (ko)
KR (1) KR20210129483A (ko)
CN (1) CN113540000A (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170069363A (ko) 2015-12-10 2017-06-21 현대자동차주식회사 파워모듈용 접합재를 이용한 파워모듈 접합방법
KR20170092750A (ko) 2016-02-03 2017-08-14 현대자동차주식회사 양면냉각형 파워모듈 솔더링 지그
KR20180052143A (ko) 2016-11-09 2018-05-18 현대자동차주식회사 양면냉각형 파워모듈

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005034485B4 (de) * 2005-07-20 2013-08-29 Infineon Technologies Ag Verbindungselement für ein Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterleistungsbauelements
US7262444B2 (en) * 2005-08-17 2007-08-28 General Electric Company Power semiconductor packaging method and structure
DE102005039165B4 (de) * 2005-08-17 2010-12-02 Infineon Technologies Ag Draht- und streifengebondetes Halbleiterleistungsbauteil und Verfahren zu dessen Herstellung
US8063440B2 (en) * 2009-05-28 2011-11-22 GM Global Technology Operations LLC Power electronics power module with imbedded gate circuitry
WO2011024820A1 (ja) * 2009-08-24 2011-03-03 本田技研工業株式会社 電子装置、および、電子装置の製造方法
US8520389B2 (en) * 2009-12-02 2013-08-27 Hamilton Sundstrand Corporation Power semiconductor module for wide temperature applications
US8654541B2 (en) * 2011-03-24 2014-02-18 Toyota Motor Engineering & Manufacturing North America, Inc. Three-dimensional power electronics packages
US9041183B2 (en) * 2011-07-19 2015-05-26 Ut-Battelle, Llc Power module packaging with double sided planar interconnection and heat exchangers
CN103430307B (zh) * 2012-02-13 2016-04-27 松下知识产权经营株式会社 半导体装置及其制造方法
JP6143104B2 (ja) * 2012-12-05 2017-06-07 株式会社村田製作所 バンプ付き電子部品及びバンプ付き電子部品の製造方法
US9731370B2 (en) * 2013-04-30 2017-08-15 Infineon Technologies Ag Directly cooled substrates for semiconductor modules and corresponding manufacturing methods
JP6237912B2 (ja) * 2014-08-28 2017-11-29 富士電機株式会社 パワー半導体モジュール
KR101755769B1 (ko) * 2014-10-29 2017-07-07 현대자동차주식회사 양면 냉각 파워 모듈 및 이의 제조 방법
DE102015103779A1 (de) * 2015-03-16 2016-09-22 Pac Tech-Packaging Technologies Gmbh Chipanordnung und Verfahren zur Ausbildung einer Kontaktverbindung
JP6634778B2 (ja) * 2015-11-06 2020-01-22 富士電機株式会社 半導体装置及びその製造方法
CN115274465A (zh) * 2016-06-14 2022-11-01 三菱电机株式会社 电力用半导体装置
KR101956983B1 (ko) * 2016-09-20 2019-03-11 현대자동차일본기술연구소 파워 모듈 및 그 제조 방법
DE102016117843A1 (de) * 2016-09-21 2018-03-22 Infineon Technologies Ag Mit Kühlfluid gekühlte und eine Abschirmschicht umfassende Packung
EP3577684B1 (en) * 2017-02-03 2023-08-09 Hitachi Energy Switzerland AG Power semiconductor module
KR102391008B1 (ko) * 2017-08-08 2022-04-26 현대자동차주식회사 파워 모듈 및 그 파워 모듈을 포함하는 전력 변환 시스템
JP7014012B2 (ja) * 2018-03-30 2022-02-01 三菱電機株式会社 半導体装置、半導体装置の製造方法および電力変換装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170069363A (ko) 2015-12-10 2017-06-21 현대자동차주식회사 파워모듈용 접합재를 이용한 파워모듈 접합방법
KR20170092750A (ko) 2016-02-03 2017-08-14 현대자동차주식회사 양면냉각형 파워모듈 솔더링 지그
KR20180052143A (ko) 2016-11-09 2018-05-18 현대자동차주식회사 양면냉각형 파워모듈

Also Published As

Publication number Publication date
US20210327842A1 (en) 2021-10-21
CN113540000A (zh) 2021-10-22
US11756915B2 (en) 2023-09-12
US20230369275A1 (en) 2023-11-16

Similar Documents

Publication Publication Date Title
US9867275B2 (en) Modular power supply and method for manufacturing the same
US5705853A (en) Power semiconductor module
JP5083226B2 (ja) 半導体装置およびその製造方法
US9406592B2 (en) Conductor strip with contact areas having cutouts
WO2018179981A1 (ja) 半導体装置
US7498671B2 (en) Power semiconductor module
US20090102049A1 (en) Semiconductor device, layered type semiconductor device using the same, base substrate and semiconductor device manufacturing method
JP2019161174A (ja) 半導体装置及び半導体装置の製造方法
KR20170066852A (ko) 전력 모듈 패키지 및 그 제조방법
KR20200069017A (ko) 양면 냉각형 파워모듈 및 그 제조 방법
US11164846B2 (en) Semiconductor device manufacturing method and soldering support jig
JP2005167075A (ja) 半導体装置
KR20210129483A (ko) 솔더링 구조, 이를 갖는 파워 모듈 및 파워 모듈의 제조 방법
EP1528847B1 (en) Heat dissipating insert, circuit comprising said insert and production method
JP2002026195A (ja) 樹脂封止型半導体装置及びその製造方法
WO2023165213A1 (zh) 芯片封装模组及其制备方法、电源模块、电子设备
US6292368B1 (en) Electrical power component mounted by brazing on a support and corresponding mounting process
US20180332699A1 (en) Printed circuit board
JP2017034161A (ja) 電子装置の製造方法
KR20150055438A (ko) 인쇄회로기판, 이를 포함하는 반도체 패키지 및 인쇄회로기판 제조 방법
CN211929480U (zh) 封装结构
CN110676233B (zh) 一种压接式功率开关模块及其制备方法
JP2007311577A (ja) 半導体装置
JP5542853B2 (ja) 半導体装置および半導体装置の製造方法
US6555900B1 (en) Package, semiconductor device and method for fabricating the semiconductor device