JP2017034161A - 電子装置の製造方法 - Google Patents
電子装置の製造方法 Download PDFInfo
- Publication number
- JP2017034161A JP2017034161A JP2015154333A JP2015154333A JP2017034161A JP 2017034161 A JP2017034161 A JP 2017034161A JP 2015154333 A JP2015154333 A JP 2015154333A JP 2015154333 A JP2015154333 A JP 2015154333A JP 2017034161 A JP2017034161 A JP 2017034161A
- Authority
- JP
- Japan
- Prior art keywords
- mold
- semiconductor element
- clip
- facing portion
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
回路基板(10)と、
回路基板の実装面に、一面側が電気的及び機械的に接続されて実装された半導体素子(20)と、
半導体素子の一面の反対面に対向して接続された第1対向部(31,31a,31b)と、実装面に対向して接続された第2対向部(32,32a,32b)と、第1対向部と第2対向部との間に連続的に設けられた中間部(33,33a,33b)とを有し、回路基板と半導体素子とを電気的に接続している導電性のクリップ(30,30a,30b)と、
第1対向部における半導体素子と対向している面の反対面が露出した状態で、実装面と半導体素子とクリップとを覆っている熱硬化性のモールド樹脂(40,40a)と、を備えた電子装置の製造方法であって、
実装面に導電性の第1接合材(50)を介して半導体素子が配置され、且つ、半導体素子と実装面に導電性の第2接合材(60,60a)を介してクリップが配置されたモールド前構造体を準備する準備工程と、
準備工程後に、金型を用いてモールド前構造体にモールド樹脂を形成するモールド工程と、を含み、
準備工程では、第1接合材と第2接合材の少なくとも一方として、熱硬化性の接合材を配置し、
モールド工程は、モールド樹脂の構成材料を加熱して溶融状態としつつ、金型を用いて溶融状態の構成材料に成形圧を印加して硬化させてモールド樹脂を形成する工程であり、成形圧を印加する際に、金型を第1対向部の反対面の全域に接触させて第1対向部を半導体素子側に押圧しつつ、構成材料とともに熱硬化性の接合材を硬化させることを特徴とする。
電子装置100は、図7に示すように、クリップ表面CS及びモールド表面MSに対して、絶縁部材としての絶縁シート300が形成され、さらに、絶縁シート300を介して被取付体400に取り付けられてもよい。
変形例2の製造方法で製造された電子装置100aは、図8に示すように、回路基板10に高背部品21が実装されている点、及びモールド樹脂40aの形状が電子装置100と異なる。なお、電子装置100aは、低背部品22も回路基板10に実装されている。
変形例3の製造方法では、図10に示すように、金属ボール61aを含んだ銀ペースト60aを用いて、ドレイン電極とクリップ30とを接合している。なお、図10は、変形例3のモールド前構造体の断面図であり、上記図2に相当する。
変形例4の製造方法で製造された電子装置100は、図11に示すように、クリップ30aの形状が電子装置100と異なる。なお、図11は、変形例4のモールド前構造体の断面図であり、上記図2に相当する。
変形例5の製造方法で製造された電子装置100は、図12、図13に示すように、クリップ30bの形状が電子装置100と異なる。なお、図12は、変形例5のモールド前構造体の断面図であり、上記図2に相当する。
Claims (4)
- 回路基板(10)と、
前記回路基板の実装面に、一面側が電気的及び機械的に接続されて実装された半導体素子(20)と、
前記半導体素子の一面の反対面に対向して接続された第1対向部(31,31a,31b)と、前記実装面に対向して接続された第2対向部(32,32a,32b)と、前記第1対向部と前記第2対向部との間に連続的に設けられた中間部(33,33a,33b)とを有し、前記回路基板と前記半導体素子とを電気的に接続している導電性のクリップ(30,30a,30b)と、
前記第1対向部における前記半導体素子と対向している面の反対面が露出した状態で、前記実装面と前記半導体素子と前記クリップとを覆っている熱硬化性のモールド樹脂(40,40a)と、を備えた電子装置の製造方法であって、
前記実装面に導電性の第1接合材(50)を介して前記半導体素子が配置され、且つ、前記半導体素子と前記実装面に導電性の第2接合材(60,60a)を介して前記クリップが配置されたモールド前構造体を準備する準備工程と、
前記準備工程後に、金型を用いて前記モールド前構造体に前記モールド樹脂を形成するモールド工程と、を含み、
前記準備工程では、前記第1接合材と前記第2接合材の少なくとも一方として、熱硬化性の接合材を配置し、
前記モールド工程は、前記モールド樹脂の構成材料を加熱して溶融状態としつつ、前記金型を用いて溶融状態の前記構成材料に成形圧を印加して硬化させて前記モールド樹脂を形成する工程であり、成形圧を印加する際に、前記金型を前記第1対向部の反対面の全域に接触させて前記第1対向部を前記半導体素子側に押圧しつつ、前記構成材料とともに前記熱硬化性の接合材を硬化させることを特徴とする電子装置の製造方法。 - 前記回路基板は、前記半導体素子よりも背が高い高背部品(21)が前記実装面に実装されており、
前記モールド樹脂(40a)は、前記第1対向部の反対面を露出しつつ前記半導体素子を覆う薄肉部(41a)と、前記薄肉部から突出しており前記高背部品を覆う厚肉部(42a)とを含み、
前記モールド工程では、前記厚肉部を形成するために、前記薄肉部を形成するための部位よりも凹んだ部位を有する金型(230a)を用い、前記薄肉部を形成するための部位を前記第1対向部の反対面の全域に接触させ、前記厚肉部を形成するための凹んだ部位を前記高背部品に対向させて前記モールド樹脂を形成することを特徴とする請求項1に記載の電子装置の製造方法。 - 前記準備工程では、前記半導体素子と前記第1対向部との間隔を規定する金属ボール(61a)を含む前記第2接合材(60a)が前記半導体素子と前記第1対向部との間に配置された前記モールド前構造体を準備することを特徴とする請求項1又は2に記載の電子装置の製造方法。
- 前記準備工程では、前記半導体素子と前記第1対向部(31a)との間隔を規定する突起部(34a)が前記第1対向部から突出して設けられた前記クリップ(30a)を用いて、前記第1対向部と前記半導体素子との間に前記突起部が配置された前記モールド前構造体を準備することを特徴とする請求項1又は2に記載の電子装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015154333A JP6488938B2 (ja) | 2015-08-04 | 2015-08-04 | 電子装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015154333A JP6488938B2 (ja) | 2015-08-04 | 2015-08-04 | 電子装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017034161A true JP2017034161A (ja) | 2017-02-09 |
JP6488938B2 JP6488938B2 (ja) | 2019-03-27 |
Family
ID=57988895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015154333A Active JP6488938B2 (ja) | 2015-08-04 | 2015-08-04 | 電子装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6488938B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190085587A (ko) * | 2018-01-11 | 2019-07-19 | 제엠제코(주) | 고열전도성 반도체 패키지 |
JPWO2020184304A1 (ja) * | 2019-03-12 | 2020-09-17 | ||
JP7353233B2 (ja) | 2020-05-14 | 2023-09-29 | 三菱電機株式会社 | 半導体装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000236002A (ja) * | 1999-02-15 | 2000-08-29 | Matsushita Electric Works Ltd | フリップチップ接続方法 |
JP2006073664A (ja) * | 2004-08-31 | 2006-03-16 | Toshiba Corp | 半導体モジュール |
JP2009200338A (ja) * | 2008-02-22 | 2009-09-03 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2012015166A (ja) * | 2010-06-29 | 2012-01-19 | Denso Corp | 半導体装置およびその製造方法 |
-
2015
- 2015-08-04 JP JP2015154333A patent/JP6488938B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000236002A (ja) * | 1999-02-15 | 2000-08-29 | Matsushita Electric Works Ltd | フリップチップ接続方法 |
JP2006073664A (ja) * | 2004-08-31 | 2006-03-16 | Toshiba Corp | 半導体モジュール |
JP2009200338A (ja) * | 2008-02-22 | 2009-09-03 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2012015166A (ja) * | 2010-06-29 | 2012-01-19 | Denso Corp | 半導体装置およびその製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190085587A (ko) * | 2018-01-11 | 2019-07-19 | 제엠제코(주) | 고열전도성 반도체 패키지 |
KR102016019B1 (ko) | 2018-01-11 | 2019-08-29 | 제엠제코(주) | 고열전도성 반도체 패키지 |
JPWO2020184304A1 (ja) * | 2019-03-12 | 2020-09-17 | ||
WO2020184304A1 (ja) * | 2019-03-12 | 2020-09-17 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
US11715767B2 (en) | 2019-03-12 | 2023-08-01 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device |
JP7353233B2 (ja) | 2020-05-14 | 2023-09-29 | 三菱電機株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6488938B2 (ja) | 2019-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10770380B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
US9966327B2 (en) | Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device | |
JP6444707B2 (ja) | 電子部品、その製造方法及び製造装置 | |
JP6619356B2 (ja) | 電力用半導体装置およびその製造方法 | |
JP5098440B2 (ja) | 電力半導体装置の製造方法 | |
WO2016136021A1 (ja) | 電子部品、その製造方法及び製造装置 | |
JP6488938B2 (ja) | 電子装置の製造方法 | |
TWI672711B (zh) | 絕緣金屬基板及其製造方法 | |
JP2010272556A (ja) | モールドパッケージおよびその製造方法 | |
US9691697B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP5452210B2 (ja) | 半導体装置及びその製造方法 | |
US7152316B2 (en) | Hybrid integrated circuit device and method of manufacturing the same | |
JP4888085B2 (ja) | 半導体装置の製造方法 | |
JP2012248907A (ja) | 電力半導体装置 | |
JP6098467B2 (ja) | 電子装置の製造方法 | |
JP2001358263A (ja) | 半導体装置およびその回路形成方法 | |
TWM577178U (zh) | 絕緣金屬基板 | |
JP6536356B2 (ja) | 電子装置の製造方法 | |
JP5217014B2 (ja) | 電力変換装置およびその製造方法 | |
JP4946959B2 (ja) | 半導体装置の製造方法 | |
JP2001144141A (ja) | 半導体チップの実装方法 | |
JP2009016380A (ja) | 半導体装置及びその製造方法 | |
JP4293232B2 (ja) | 半導体装置の製造方法 | |
JP7237214B2 (ja) | 半導体パワーモジュールのための金属基板構造および金属基板構造の製造方法ならびに半導体パワーモジュール | |
JP2015012161A (ja) | 電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180904 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181031 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190211 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6488938 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |