JP2017034161A - 電子装置の製造方法 - Google Patents

電子装置の製造方法 Download PDF

Info

Publication number
JP2017034161A
JP2017034161A JP2015154333A JP2015154333A JP2017034161A JP 2017034161 A JP2017034161 A JP 2017034161A JP 2015154333 A JP2015154333 A JP 2015154333A JP 2015154333 A JP2015154333 A JP 2015154333A JP 2017034161 A JP2017034161 A JP 2017034161A
Authority
JP
Japan
Prior art keywords
mold
semiconductor element
clip
facing portion
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015154333A
Other languages
English (en)
Other versions
JP6488938B2 (ja
Inventor
是知 山下
Yukinori Yamashita
是知 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2015154333A priority Critical patent/JP6488938B2/ja
Publication of JP2017034161A publication Critical patent/JP2017034161A/ja
Application granted granted Critical
Publication of JP6488938B2 publication Critical patent/JP6488938B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】接合不具合の発生を抑制しつつ、モールド工程前のクリップ表面の高さがばらついた場合であっても、モールド樹脂からクリップ表面を露出させることができる電子装置の製造方法を提供すること。【解決手段】本製造方法は、準備工程とモールド工程とを含む。準備工程では、回路基板の実装面にはんだを介して半導体素子が配置され、且つ、半導体素子と実装面に銀ペースト60を介してクリップ30が配置されたモールド前構造体を準備する。モールド工程は、モールド樹脂40の構成材料に成形圧を印加する際に、可動型230をクリップ表面CSの全域に接触させて第1対向部をドレイン側に押圧しつつ、構成材料とともに銀ペースト60を硬化させる。【選択図】図6

Description

本発明は、回路基板と回路基板に実装された半導体素子とをモールド樹脂で封止した電子装置の製造方法に関する。
従来、半導体素子をモールド樹脂で封止する製造方法の一例として、特許文献1に開示された技術がある。
特許文献1に開示された製造方法は、構造体を形成する工程と、構造体をモールドプレスの金型のキャビティに収納する工程と、モールド樹脂を硬化させる工程とを含むものである。
構造体を形成する工程は、第1のヒートスプレッダと、二つの半導体チップと、第2のヒートスプレッダとをこの順に重ね合わせる。さらに、第1のヒートスプレッダの一方の主面に第1の固定板と一体化された未硬化の熱硬化性樹脂からなる第1の絶縁シートを接着し、第2のヒートスプレッダの一方の主面に第2の固定板と一体化された未硬化の熱硬化性樹脂からなる第2の絶縁シートを接着する。
モールド樹脂を硬化させる工程は、上金型と下金型を型締めする工程と、金型の温度を上げるとともにキャビティに熱硬化性樹脂からなる未硬化のモールド樹脂を注入することにより、第1の絶縁シート、第2の絶縁シート及びモールド樹脂を硬化させる。
特開2013−93631号公報
しかしながら、上記製造方法では、特許文献1では、モールド樹脂を硬化させる工程時に、半導体チップと第1のヒートスプレッダとの接合材が半溶融状態である。このため、上記製造方法では、接合材の形成領域にモールド樹脂が入り込み、接合の不具合が発生する可能性がある。
本発明は、上記問題点に鑑みなされたものであり、接合不具合の発生を抑制しつつ、モールド工程前のクリップ表面の高さがばらついた場合であっても、モールド樹脂からクリップ表面を露出させることができる電子装置の製造方法を提供することを目的とする。
上記目的を達成するために本発明は、
回路基板(10)と、
回路基板の実装面に、一面側が電気的及び機械的に接続されて実装された半導体素子(20)と、
半導体素子の一面の反対面に対向して接続された第1対向部(31,31a,31b)と、実装面に対向して接続された第2対向部(32,32a,32b)と、第1対向部と第2対向部との間に連続的に設けられた中間部(33,33a,33b)とを有し、回路基板と半導体素子とを電気的に接続している導電性のクリップ(30,30a,30b)と、
第1対向部における半導体素子と対向している面の反対面が露出した状態で、実装面と半導体素子とクリップとを覆っている熱硬化性のモールド樹脂(40,40a)と、を備えた電子装置の製造方法であって、
実装面に導電性の第1接合材(50)を介して半導体素子が配置され、且つ、半導体素子と実装面に導電性の第2接合材(60,60a)を介してクリップが配置されたモールド前構造体を準備する準備工程と、
準備工程後に、金型を用いてモールド前構造体にモールド樹脂を形成するモールド工程と、を含み、
準備工程では、第1接合材と第2接合材の少なくとも一方として、熱硬化性の接合材を配置し、
モールド工程は、モールド樹脂の構成材料を加熱して溶融状態としつつ、金型を用いて溶融状態の構成材料に成形圧を印加して硬化させてモールド樹脂を形成する工程であり、成形圧を印加する際に、金型を第1対向部の反対面の全域に接触させて第1対向部を半導体素子側に押圧しつつ、構成材料とともに熱硬化性の接合材を硬化させることを特徴とする。
このように、本発明は、半導体素子とクリップとを接合する部材として熱硬化性の接合材を採用している。このため、本発明では、成形圧を印加する際に、熱硬化性の接合材を未硬化の状態とすることができる。よって、本発明では、金型で第1対向部を押圧することで、第1対向部が半導体素子に近づくように、クリップを変形させることができたり、実装面に対する半導体素子の傾きをかえることができる。これによって、本発明では、クリップの反対面の全域が金型に接した状態で、モールド樹脂を成形しつつ、熱硬化性の接合材を硬化させることができる。従って、本発明では、モールド工程前におけるクリップの反対面の高さがばらついた場合であっても、モールド樹脂からクリップの反対面を露出させることができる。さらに、本発明は、構成材料とともに熱硬化性の接合材を硬化させるため、熱硬化性の接合材が設けられている領域に構成材料が入り込むことを抑えることができ、熱硬化性の接合材で接合された部位に接合不良が発生することを抑制できる。
なお、特許請求の範囲、及びこの項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。
実施形態における電子装置の概略構成を示す平面図である。 図1のII-II線に沿う断面図である。 実施形態におけるチップ実装工程時の断面図である。 実施形態におけるクリップ搭載時の断面図である。 実施形態における金型配置時の断面図である。 実施形態におけるモールド工程時の断面図である。 変形例1における電子装置の概略構成を示す断面図である。 変形例2における電子装置の概略構成を示す断面図である。 変形例2におけるモールド工程時の断面図である。 変形例3における構造体の概略構成を示す断面図である。 変形例4における構造体の概略構成を示す断面図である。 変形例5における構造体の概略構成を示す断面図である。 変形例5におけるクリップの概略構成を示す平面図である。
以下において、図面を参照しながら、発明を実施するための複数の形態を説明する。各形態において、先行する形態で説明した事項に対応する部分には同一の参照符号を付して重複する説明を省略する場合がある。各形態において、構成の一部のみを説明している場合は、構成の他の部分については先行して説明した他の形態を参照し適用することができる。
まず、図1,図2を用いて、本実施形態にかかる電子装置100の構成に関して説明する。電子装置100は、例えば、自動車などの車両に搭載され、車両用の各装置を制御するための制御装置として適用されるものである。電子装置100は、主に、回路基板10、半導体素子20、クリップ30、モールド樹脂40などを備えて構成されている。また、電子装置100は、構成要素間を接合するための接合材として、はんだ50や銀ペースト60などを備えて構成されている。
回路基板10は、図2に示すように、絶縁基材11と、絶縁基材11に設けられた配線の一部であるランド12などが形成されている。絶縁基材11は、例えばエポキシ樹脂やセラミックスなどを主成分として構成されている。ランド12は、例えば銅箔などの導体によって構成されている。本実施形態では、絶縁基材11の一面にランド12が形成され、この一面に半導体素子20が実装された回路基板10を採用している。よって、半導体素子20が実装された一面は、実装面とも言える。電子装置100は、回路基板10の実装面に、少なくとも一つの半導体素子20が実装されていればよい。よって、電子装置100は、実装面に複数の半導体素子20が実装されていたり、実装面に半導体素子20に加えてコンデンサや抵抗などの受動素子が実装されていてもよい。
なお、回路基板10は、絶縁基材11を介して複数の配線が積層された多層基板や、絶縁基材11に単層の配線が形成された単層基板を採用できる。また、回路基板10は、実装面の反対面にもランド12が形成されて電子部品が実装されていてもよい。
半導体素子20は、動作することで熱を発する素子であり、例えばMOSFETやIGBTなどの所謂パワー素子を採用できる。この場合、半導体素子20は、大電流に対応しており、高放熱の対策が要求されることになる。また、半導体素子20は、両面に電極が形成されたベアチップ状態の素子であり縦型素子と言える。この半導体素子20は、例えば、主にSiによって構成された素子や、主にSiCによって構成された素子などを採用できる。
本実施形態では、一例として、一面にドレイン電極が形成され、一面の反対面にゲート電極とソース電極が形成された半導体素子20を採用する。半導体素子20の反対面とは、半導体素子20が回路基板10に実装された状態において、回路基板10と対向する面である。なお、半導体素子20は、一面にコレクタ電極が形成され、反対面にゲート電極とエミッタ電極が形成された素子であっても採用できる。
半導体素子20は、はんだ50を介して回路基板10に実装されている。詳述すると、半導体素子20は、ゲート電極とソース電極の夫々がはんだ50を介してランド12と電気的及び機械的に接続されて、回路基板10に実装されている。さらに、半導体素子20は、後程説明するクリップ30や銀ペースト60を介して、回路基板10と電気的に接続されている。なお、はんだ50は、第1接合材に相当する。
クリップ30は、銅などの金属を主成分として構成された部材である。クリップ30は、図2に示すように、第1対向部31、第2対向部32、中間部33を備えて構成されている。クリップ30は、中間部33の一方の端部に第1対向部31が形成されており、他方の端部に第2対向部32が形成されている。クリップ30は、例えば金属板を屈曲させることで、第1対向部31、第2対向部32、中間部33が形成されている。よって、クリップ30は、第1対向部31、第2対向部32、中間部33が連続的に形成された一体物である。なお、クリップ30は、ボンディングワイヤーとは異なり、例えば、第1対向部31が、ドレイン電極における第1対向部31との対向面の全域に重なる程度の広さを有している。
第1対向部31は、ドレイン電極に対向して配置される部位である。第1対向部31は、ドレイン電極と対向する面が、銀ペースト60を介して電気的及び機械的に接続されている。第1対向部31は、ドレイン電極と対向する面の反対面であるクリップ表面CSがモールド樹脂40から露出している。
第2対向部32は、ランド12に対向して配置される部位である。第2対向部32は、ランドと対向する面が、銀ペースト60を介して電気的及び機械的に接続されている。中間部33は、第1対向部31と第2対向部32とを一続きにしている部位である。また、中間部33は、第1対向部31や第2対向部32に対して屈曲された部位とも言える。
このように、クリップ30は、回路基板10と半導体素子20とを電気的に接続している。また、クリップ30は、第1対向部31がドレイン電極に接続されている。このため、半導体素子20から発せられた熱は、ドレイン電極からクリップ30の第1対向部31に伝達される。さらに、クリップ30は、クリップ表面CSがモールド樹脂40から露出している。よって、クリップ30は、半導体素子20から発せられた熱がドレイン電極から放熱されやすくなるように設けられていると言える。従って、クリップ30は、半導体素子20と回路基板10との間における電流経路としての機能に加えて、半導体素子20から発せられた熱を放熱する放熱部材としての機能を有していると言える。なお、クリップ30は、放熱部材としての要求と、電流経路としての要求を満たす厚みであると好ましい。
本実施形態では、金属板を屈曲させることで形成されたクリップ30を採用している。しかしながら、本発明は、これに限定されない。本発明は、第1対向部31と、第2対向部32と、第1対向部31と第2対向部32とを一続きにしている中間部33を備えていればよい。
銀ペースト60は、特許請求の範囲における第2接合材に相当する。銀ペースト60は、銀を主成分として構成された導電性接着剤である。また、銀ペースト60は、熱硬化性の接着剤である。この銀ペースト60は、自身が硬化した状態で、回路基板10とクリップ30を機械的及び電気的に接続しており、半導体素子20とクリップ30を機械的及び電気的に接続している。なお、後程説明するが、銀ペースト60は、モールド工程時では、モールド表面MSに対するクリップ表面CSの高さばらつきを吸収するための吸収材としての機能も有している。
モールド樹脂40は、電気的な絶縁性を有した樹脂を主成分として構成されており、例えば顆粒形状の構成材料を溶融させた後に、硬化させたものである。また、モールド樹脂40は、例えば、エポキシ樹脂等の熱硬化性樹脂より構成されている。モールド樹脂40は、回路基板10、半導体素子20、クリップ30を封止している。つまり、モールド樹脂40は、これらに接した状態で、これらを覆っている。しかしながら、モールド樹脂40は、図1に示すように、クリップ表面CSが露出した状態で、クリップ30を覆っている。
また、モールド樹脂40は、これらに加えて、はんだ50や銀ペースト60に接した状態で、はんだ50や銀ペースト60を封止している(言い換えると、覆っている)。よって、モールド樹脂40は、回路基板10と半導体素子20との接合箇所、半導体素子20とクリップ30との接合箇所、及び回路基板10とクリップ30との接合箇所を覆っている。モールド樹脂40は、モールド工程において、例えばコンプレッションモールド法により形成される。
さらに、モールド樹脂40は、実装面に接している接触面の反対面であるモールド表面MSが平坦に形成されている。上記クリップ表面CSは、モールド樹脂40のモールド表面MS側に露出している。そして、モールド表面MSとクリップ表面CSとは、面一に形成されている。つまり、モールド表面MSとクリップ表面CSとは、同一の仮想平面に沿って配置されている。
ここで、図3〜図6を用いて、電子装置100の製造方法に関して説明する。本製造方法は、第1工程から第4工程を含んでおり、この順序で実施することで電子装置100を製造する。
第1工程は、図3に示すように、回路基板10に半導体素子20を実装する(チップ実装工程)。この第1工程では、ランド12上にはんだ50を形成し、はんだ50上に半導体素子20と載置する。その後、第1工程では、周知のリフロー方式のはんだ付けを行い、回路基板10に半導体素子20を実装する。
第2工程では、図4に示すように、回路基板10と半導体素子20とにクリップ30を搭載する(クリップ搭載)。この第2工程では、ドレイン電極上に銀ペースト60を形成するとともに、第2対向部32が接続されるランド12上に銀ペースト60を形成する。その後、第2工程では、この銀ペースト60に接するようにクリップ30を搭載する。このとき、第2工程では、銀ペースト60を介してドレイン電極と第1対向部31とが対向し、銀ペースト60を介してランド12と第2対向部32とが対向するようにクリップ30を搭載する。なお、以下においては、第2工程で形成された構造体、すなわち、回路基板10に半導体素子20が実装され、銀ペースト60を介してクリップ30が配置された状態の構造体をモールド前構造体と称する。
第2工程の銀ペースト60は、未硬化の状態である。よって、第2工程では、クリップ30とランド12などとを銀ペースト60で強固に固定するのではなく、クリップ30を配置するだけである。なお、未硬化状態の銀ペースト60は、クリップ30が回路基板10よりも下側となるようにモールド前構造体を逆さまにしても、クリップ30が自重で落下しない程度の接着力を有している。つまり、未硬化状態の銀ペースト60は、逆さま状態のモールド前構造体において、クリップ30が自重で落下しないように保持できる。この第1工程と第2工程は、準備工程に相当する。
第3工程では、図5に示すように、モールド成形用の金型にモールド前構造体を配置する(配置工程)。なお、銀ペースト60は、第3工程の時点でも未硬化の状態である。
金型は、図5に示すように、上型210とクランプ型220と可動型230とを含んで構成されている。なお、クランプ型220と可動型230は、上型210に対して下型と称することもできる。
上型210は、真空吸着や機械的な機構によって、モールド前構造体を固定支持する。クランプ型220は、モールド前構造体における回路基板10の耳部に接触して、モールド前構造体を上型210に押し付け、モールド前構造体を上型210と狭持する部位である。耳部とは、回路基板10の実装面における環状の縁部である。
クランプ型220は、可動型230が上下動可能な状態で配置される穴部が形成されている。図5における符号S2は、クランプ型220の穴部の表面である内面である。よって、クランプ型220は、環状の内面S2を有すると言える。
可動型230は、アクチュエータ等により駆動され、内面S2に沿って上型210に対して上下に移動可能に構成されている。つまり、可動型230は、上型210と近づいたり遠ざかったりすることができる。図5における符号S1は、可動型230の上面である。可動型230は、上面S1がモールド前構造体と対向することになる。上面S1は、モールド表面MSを形作るために平坦に形成されている。
下型は、上面S1と内面S2とによって、モールド樹脂40の構成材料(以下、単に構成材料)が投入される凹部が形成される。この凹部は、キャビティとも言える。モールド前構造体は、金型に配置された状態で、モールド樹脂40の形成予定領域が凹部と対向することになる。また、可動型230は、凹部に構成材料が配置された状態で、上型210と距離が近くなる方向に移動することで構成材料を加圧できる。
なお、クランプ型220と可動型230は、第3工程時、構成材料を溶融させるために加熱されている。よって、構成材料は、凹部に供給されると溶融状態となる。
第4工程では、図6に示すように、可動型230を上昇させて、構成材料に成形圧を印加する(モールド工程)。つまり、第4工程では、溶融した構成材料に成形圧を印加し、構成材料を硬化させてモールド樹脂40を成形する。また、第4工程では、モールド樹脂40に加えて、銀ペースト60を硬化させる。よって、銀ペースト60は、構成材料の硬化と同様のタイミングで硬化することになる。
また、可動型230は、構成材料に対して成形圧を印加する際、上昇してクリップ30の第1対向部31に接触し、クリップ30を回路基板10側に押圧する。このとき、銀ペースト60は、まだ未硬化の状態である。このため、第4工程では、構成材料を硬化させる際に、可動型230でクリップ30を押圧して銀ペースト60を押し潰しながら、銀ペースト60を硬化させることができる。
ところで、クリップ30は、図5に示すように、クリップ表面CS(つまり、第1対向部31)が、上面S1や回路基板10の実装面などに対して平行ではなく傾斜していることもありうる。つまり、図5の例では、右側のクリップ30はクリップ表面CSが上面S1などと平行であるのに対して、左側のクリップ30はクリップ表面CSが上面S1などと平行ではない。通常、クリップ30は、クリップ表面CSが上面S1などと平行となるように形成する。このため、左側のクリップ30は、第1対向部31が変形して形成されていると言える。また、周知のモールド工程時においては、半導体素子20とクリップ30とが硬化したはんだなどによって固定されている。このため、モールド工程では、モールド樹脂40からクリップ表面CSを露出させにくい。
しかしながら、第4工程では、可動型230でクリップ30を押圧した際に、銀ペースト60が未硬化状態であるため、クリップ30を変形させることができる。例えば、図5における左側のクリップ30のように変形していた場合、第4工程では、可動型230でクリップ30を押圧する場合、まず、第1対向部31の最も高い位置にある部位に可動型230が接する。そして、この状態で可動型230を上昇させると、クリップ30は、第1対向部31と中間部33とが連なる部位が屈曲して、第1対向部31の最も高い位置にある部位がドレイン電極に近づくように変形する。これによって、第4工程では、図6に示すように、クリップ表面CSを上面S1などに対して平行な状態にしやすい。
そして、第4工程では、クリップ表面CSが上面S1などに対して平行となった状態で、構成材料を硬化させてモールド樹脂40を成形しつつ、銀ペースト60を硬化させることができる。つまり、第4工程では、クリップ表面CSの全域が上面S1に接した状態で、モールド樹脂40を成形しつつ、銀ペースト60を硬化させることができる。よって、第4工程では、図6に示すように、クリップ表面CSとモールド表面MSとを面一にすることができる。つまり、第4工程では、電子装置100における表面を、上面S1に沿う平坦面とすることができる。
このように、本製造方法では、第4工程において、クリップ30が回路基板10や半導体素子20と強固に固定される。なお、本製造方法では、モールド樹脂40及び銀ペースト60が硬化した後に、電子装置100を金型から離型する。これによって、図1、図2に示す電子装置100が形成される。このように製造された電子装置100は、回路基板10の実装面にモールド樹脂40が形成されたものである。よって、電子装置100は、ハーフモールド構造をなしている。
なお、電子装置100は、MAP成形によって形成されてもよい。この場合、製造方法には、分割工程が追加される。なお、MAPは、Mold Array Packageの略称である。
以上のように、本製造方法は、半導体素子20とクリップ30とを接合する部材として銀ペースト60を採用している。このため、本製造方法では、成形圧を印加する際に、銀ペースト60を未硬化の状態とすることができる。よって、本製造方法では、可動型230で第1対向部31を押圧することで、第1対向部31がドレイン電極に近づくように、クリップ30を変形させることができる。これによって、本製造方法では、クリップ表面CSの全域が上面S1に接した状態で、モールド樹脂40を成形しつつ、銀ペースト60を硬化させることができる。従って、本製造方法では、モールド工程前(モールド前構造体)のクリップ表面CSの高さがばらついた場合であっても、モールド樹脂40からクリップ表面CSを露出させることができる。なお、本製造方法は、クリップ表面CSをモールド樹脂40から露出させつつ、クリップ表面CSとモールド表面MSとを面一にすることもできる。さらに、本発明は、構成材料とともに熱硬化性の接合材を硬化させるため、熱硬化性の接合材が設けられている領域に構成材料が入り込むことを抑制できる。
また、本製造方法では、複数の半導体素子20が回路基板10に実装され、複数の半導体素子20の夫々に対してクリップ30が設けられていた場合に、複数のクリップ表面CSをモールド樹脂40から露出でき、モールド表面MSと面一にすることができる。つまり、本製造方法では、複数のクリップ表面CSの高さばらつきを抑制できる。
さらに、本製造方法は、研磨などを行うことなく、上記効果を達成できる。また、本製造方法は、モールド工程時に、可動型230の上昇に伴う応力が半導体素子20に印加されることを抑制できる。このため、本製造方法は、応力が印加されて半導体素子20に異常が生じることを抑制できる。
なお、本製造方法では、ドレイン電極とクリップ30とをはんだなどで接続し、ゲート電極やソース電極とランド12とを銀ペースト60で接続してもよい。この場合、モールド工程前に、ドレイン電極とクリップ30とをはんだなどで接続しておく。その後、クリップ30が接続された半導体素子20を回路基板10のランド12上に配置する。ランド12上には、半導体素子20が配置される前に、銀ペースト60を形成しておく。本発明は、回路基板10に銀ペースト60を介して半導体素子20及びクリップ30が配置された状態でモールド工程を行ってもよい。さらに、本発明は、ドレイン電極とクリップ、及びゲート電極やソース電極とランド12とを銀ペースト60で接続してもよい。この場合、モールド工程では、可動型230で第1対向部31を押圧することで、実装面に対する半導体素子20の傾きをかえることができる。よって、クリップ表面CSの全域が上面S1に接した状態で、モールド樹脂40を成形しつつ、銀ペースト60を硬化させることができる。
以上、本発明の好ましい実施形態について説明した。しかしながら、本発明は、上記実施形態に何ら制限されることはなく、本発明の趣旨を逸脱しない範囲において、種々の変形が可能である。以下に、本発明のその他の形態として、変形例1〜5に関して説明する。上記実施形態及び変形例1〜5は、夫々単独で実施することも可能であるが、適宜組み合わせて実施することも可能である。本発明は、実施形態において示された組み合わせに限定されることなく、種々の組み合わせによって実施可能である。
(変形例1)
電子装置100は、図7に示すように、クリップ表面CS及びモールド表面MSに対して、絶縁部材としての絶縁シート300が形成され、さらに、絶縁シート300を介して被取付体400に取り付けられてもよい。
被取付体400は、銅やアルミニウムなどの金属を主成分とするものであり、ヒートシンクなどの放熱部材や、電子装置100を収容するものであり放熱部材としての機能を有したケースを採用できる。また、電子装置100が制御対象機器を制御するものである場合、被取付体400は、制御対象機器における放熱部材としての機能を有したケースであってもよい。
絶縁シート300は、クリップ30と被取付体400とを電気的に絶縁するための部材である。なお、絶縁部材は、絶縁シート300に限定されず、絶縁性のゲル材などでも採用できる。
電子装置100は、ドレイン電極と被取付体400とを電気的に絶縁しつつ、放熱性を向上できる。特に、電子装置100は、クリップ表面CSとモールド表面MSとを面一になっているため、絶縁シート300に亀裂が入ったり、破けたりすることを抑制できる。このため、電子装置100は、電気的な絶縁性を維持できる。なお、変形例1は、上記実装形態と同様の効果を奏することができる。
(変形例2)
変形例2の製造方法で製造された電子装置100aは、図8に示すように、回路基板10に高背部品21が実装されている点、及びモールド樹脂40aの形状が電子装置100と異なる。なお、電子装置100aは、低背部品22も回路基板10に実装されている。
高背部品21は、半導体素子20よりも背が高い部品である。高背部品21は、例えばコイルやセラミックコンデンサ、トランジスタなどのパッケージなどの体格が比較的大きな電子部品である。一方、低背部品22は、半導体素子20や高背部品21よりも背が低い部品である。低背部品22は、例えば半導体素子20よりも発熱量が少ないベアチップ素子などの体格が比較的小さな電子部品である。
モールド樹脂40aは、半導体素子20、クリップ30、低背部品22を覆っている薄肉部41aと、高背部品21を覆っている厚肉部42aとを有している。薄肉部41aは、上記モールド樹脂40と同様である。また、第1モールド表面MS1は、薄肉部41aの表面であり、上記モールド樹脂40のモールド表面MSと同様である。よって、モールド樹脂40aは、クリップ表面CSと第1モールド表面MS1が面一に形成されている。
一方、厚肉部42aは、薄肉部41aよりも厚みが厚く、面一であるクリップ表面CSと第1モールド表面MS1から突出した部位である。厚肉部42aの表面である第2モールド表面MS2と実装面との間隔は、第1モールド表面MS1と実装面の間隔よりも長い。
このように、電子装置100aは、半導体素子20、高背部品21、低背部品22がモールド樹脂40aで覆われて保護されており、且つ、クリップ表面CSがモールド樹脂40aの外部に露出された構成をなしている。よって、電子装置100aは、半導体素子20と高背部品21とが同じ回路基板10に実装されつつ、半導体素子20の放熱性を確保できる。
変形例2の製造方法は、電子装置100aを製造する方法である。本製造方法は、図9に示すように、可動型230のかわりに、可動型230aを用いて第4工程を行う。可動型230aは、薄肉部41aと厚肉部42aとを形成するために、周辺よりも突出した突出部231aが設けられている点が可動型230と異なる。つまり、可動型230aにおける突出部231aの周辺には、厚肉部42aを形成するための凹部が設けられているとも言える。
変形例2のモールド工程では、薄肉部41aを形成するための突出部231aをクリップ表面CSの全域に接触させ、厚肉部を形成するための凹んだ部位を高背部品21に対向させてモールド樹脂を形成する。よって、可動型230aは、突出部231aの表面がクリップ表面CSと第1モールド表面MS1に接することになり、凹部の表面が第2モールド表面MS2に接することになる。本製造方法では、このような可動型230aを用いることで、電子装置100aを製造できる。
変形例2の製造方法は、上記実施形態の製造方法と同様の効果を奏することができる。さらに、変形例2の製造方法は、回路基板10に高背部品21が実装されていた場合であっても、容易に、クリップ表面CSをモールド樹脂40から露出させつつ、クリップ表面CSと第1モールド表面MS1とを面一にすることができる。
(変形例3)
変形例3の製造方法では、図10に示すように、金属ボール61aを含んだ銀ペースト60aを用いて、ドレイン電極とクリップ30とを接合している。なお、図10は、変形例3のモールド前構造体の断面図であり、上記図2に相当する。
銀ペースト60aは、複数の金属ボール61aを含んでいる。複数の金属ボール61aの夫々は、製造時の誤差程度の違いはあるものの、同じ直径を有している。金属ボール61aは、ドレイン電極と第1対向部31との間隔を規定する部材である。ドレイン電極と第1対向部31との間隔は、金属ボール61aの直径よりも小さくなりにくい。
変形例3の製造方法では、第3工程時に、ドレイン電極上に銀ペースト60aを介して第1対向部31が載置されるようにクリップ30を配置して、その後、第4工程を行う。つまり、変形例3の製造方法では、金属ボール61aを含む銀ペースト60aがドレイン電極と第1対向部31との間に配置されたモールド前構造体を準備する。
変形例3の製造方法は、上記実施形態の製造方法と同様の効果を奏することができる。さらに、変形例3の製造方法では、金属ボール61aを含んだ銀ペースト60aを採用しているため、ドレイン電極と第1対向部31との間隔が規定され、可動型230で未硬化状態の銀ペースト60aを潰し過ぎることを抑制できる。
(変形例4)
変形例4の製造方法で製造された電子装置100は、図11に示すように、クリップ30aの形状が電子装置100と異なる。なお、図11は、変形例4のモールド前構造体の断面図であり、上記図2に相当する。
クリップ30aは、第1対向部31a、第2対向部32a、中間部33aを備えて構成されている。クリップ30aは、クリップ30と異なり、第1対向部31aに突起部34aが形成されている。第2対向部32aと中間部33aは、第2対向部32と中間部33と同様である。
第1対向部31aは、ドレイン電極と対向する面に、周辺よりも突出した突起部34aが形成されている。突起部34aは、ドレイン電極と第1対向部31aとの間隔を規定する部位である。ドレイン電極と第1対向部31aとの間隔は、突起部34aの長さよりも小さくなりにくい。
変形例4の製造方法では、第3工程時に、ドレイン電極に突起部34aが対向するように、クリップ30aを配置して、その後、第4工程を行う。つまり、変形例4の製造方法では、第1対向部31aとドレイン電極との間に突起部34aが配置されたモールド前構造体を準備する。この変形例4の製造方法は、変形例3と同様の効果を奏することができる。
(変形例5)
変形例5の製造方法で製造された電子装置100は、図12、図13に示すように、クリップ30bの形状が電子装置100と異なる。なお、図12は、変形例5のモールド前構造体の断面図であり、上記図2に相当する。
クリップ30bは、第1対向部31b、第2対向部32b、中間部33bを備えて構成されている。クリップ30bは、クリップ30と異なり、第1対向部31bにチップ挟み部34bが形成されている。第2対向部32bと中間部33bは、第2対向部32と中間部33と同様である。
第1対向部31bは、端部に、周辺よりも突出したチップ挟み部34bが少なくとも二か所に形成されている。クリップ30bは、図13に示す平板状の部材を屈曲することで形成される。つまり、クリップ30bは、第1対向部31bに対して、中間部33b及び二つのチップ挟み部34bを折り曲げることで形成されている。なお、図13では、半導体素子20を二点鎖線で示している。二つのチップ挟み部34bの間隔は、半導体素子20の幅と同様である。よって、半導体素子20は、第1対向部31bがドレイン電極に対向するようにクリップ30bが配置されると、二つのチップ挟み部34bで挟みこまれることになる。
変形例5の製造方法では、第3工程時に、二つのチップ挟み部34b間に半導体素子20が配置されるようにクリップ30bを配置して、その後、第5工程を行う。変形例5の製造方法は、上記実施形態と同様の効果を奏することができる。さらに、変形例5の製造方法は、二つのチップ挟み部34b間に半導体素子20が配置されているため、第4工程時にクリップ30bが可動型230から押圧されても、クリップ30bの位置がずれることを抑制できる。つまり、変形例5の製造方法は、実装面に沿う方向に、クリップ30bの位置がずれることを抑制できる。
10 回路基板、11 絶縁基材、12 ランド、20 半導体素子、30,30a,30b クリップ、31 第1対向部、32 第2対向部、33 連結部、40 モールド樹脂、50 はんだ、60,60a 銀ペースト、CS クリップ表面、MS モールド表面、100,100a 電子装置、210 上型、220 クランプ型、230,230a 可動型、S1 上面、S2 内面、300 絶縁シート、400 被取付体

Claims (4)

  1. 回路基板(10)と、
    前記回路基板の実装面に、一面側が電気的及び機械的に接続されて実装された半導体素子(20)と、
    前記半導体素子の一面の反対面に対向して接続された第1対向部(31,31a,31b)と、前記実装面に対向して接続された第2対向部(32,32a,32b)と、前記第1対向部と前記第2対向部との間に連続的に設けられた中間部(33,33a,33b)とを有し、前記回路基板と前記半導体素子とを電気的に接続している導電性のクリップ(30,30a,30b)と、
    前記第1対向部における前記半導体素子と対向している面の反対面が露出した状態で、前記実装面と前記半導体素子と前記クリップとを覆っている熱硬化性のモールド樹脂(40,40a)と、を備えた電子装置の製造方法であって、
    前記実装面に導電性の第1接合材(50)を介して前記半導体素子が配置され、且つ、前記半導体素子と前記実装面に導電性の第2接合材(60,60a)を介して前記クリップが配置されたモールド前構造体を準備する準備工程と、
    前記準備工程後に、金型を用いて前記モールド前構造体に前記モールド樹脂を形成するモールド工程と、を含み、
    前記準備工程では、前記第1接合材と前記第2接合材の少なくとも一方として、熱硬化性の接合材を配置し、
    前記モールド工程は、前記モールド樹脂の構成材料を加熱して溶融状態としつつ、前記金型を用いて溶融状態の前記構成材料に成形圧を印加して硬化させて前記モールド樹脂を形成する工程であり、成形圧を印加する際に、前記金型を前記第1対向部の反対面の全域に接触させて前記第1対向部を前記半導体素子側に押圧しつつ、前記構成材料とともに前記熱硬化性の接合材を硬化させることを特徴とする電子装置の製造方法。
  2. 前記回路基板は、前記半導体素子よりも背が高い高背部品(21)が前記実装面に実装されており、
    前記モールド樹脂(40a)は、前記第1対向部の反対面を露出しつつ前記半導体素子を覆う薄肉部(41a)と、前記薄肉部から突出しており前記高背部品を覆う厚肉部(42a)とを含み、
    前記モールド工程では、前記厚肉部を形成するために、前記薄肉部を形成するための部位よりも凹んだ部位を有する金型(230a)を用い、前記薄肉部を形成するための部位を前記第1対向部の反対面の全域に接触させ、前記厚肉部を形成するための凹んだ部位を前記高背部品に対向させて前記モールド樹脂を形成することを特徴とする請求項1に記載の電子装置の製造方法。
  3. 前記準備工程では、前記半導体素子と前記第1対向部との間隔を規定する金属ボール(61a)を含む前記第2接合材(60a)が前記半導体素子と前記第1対向部との間に配置された前記モールド前構造体を準備することを特徴とする請求項1又は2に記載の電子装置の製造方法。
  4. 前記準備工程では、前記半導体素子と前記第1対向部(31a)との間隔を規定する突起部(34a)が前記第1対向部から突出して設けられた前記クリップ(30a)を用いて、前記第1対向部と前記半導体素子との間に前記突起部が配置された前記モールド前構造体を準備することを特徴とする請求項1又は2に記載の電子装置の製造方法。
JP2015154333A 2015-08-04 2015-08-04 電子装置の製造方法 Active JP6488938B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015154333A JP6488938B2 (ja) 2015-08-04 2015-08-04 電子装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015154333A JP6488938B2 (ja) 2015-08-04 2015-08-04 電子装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017034161A true JP2017034161A (ja) 2017-02-09
JP6488938B2 JP6488938B2 (ja) 2019-03-27

Family

ID=57988895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015154333A Active JP6488938B2 (ja) 2015-08-04 2015-08-04 電子装置の製造方法

Country Status (1)

Country Link
JP (1) JP6488938B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190085587A (ko) * 2018-01-11 2019-07-19 제엠제코(주) 고열전도성 반도체 패키지
JPWO2020184304A1 (ja) * 2019-03-12 2020-09-17
JP7353233B2 (ja) 2020-05-14 2023-09-29 三菱電機株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000236002A (ja) * 1999-02-15 2000-08-29 Matsushita Electric Works Ltd フリップチップ接続方法
JP2006073664A (ja) * 2004-08-31 2006-03-16 Toshiba Corp 半導体モジュール
JP2009200338A (ja) * 2008-02-22 2009-09-03 Renesas Technology Corp 半導体装置の製造方法
JP2012015166A (ja) * 2010-06-29 2012-01-19 Denso Corp 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000236002A (ja) * 1999-02-15 2000-08-29 Matsushita Electric Works Ltd フリップチップ接続方法
JP2006073664A (ja) * 2004-08-31 2006-03-16 Toshiba Corp 半導体モジュール
JP2009200338A (ja) * 2008-02-22 2009-09-03 Renesas Technology Corp 半導体装置の製造方法
JP2012015166A (ja) * 2010-06-29 2012-01-19 Denso Corp 半導体装置およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190085587A (ko) * 2018-01-11 2019-07-19 제엠제코(주) 고열전도성 반도체 패키지
KR102016019B1 (ko) 2018-01-11 2019-08-29 제엠제코(주) 고열전도성 반도체 패키지
JPWO2020184304A1 (ja) * 2019-03-12 2020-09-17
WO2020184304A1 (ja) * 2019-03-12 2020-09-17 住友電気工業株式会社 炭化珪素半導体装置
US11715767B2 (en) 2019-03-12 2023-08-01 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device
JP7353233B2 (ja) 2020-05-14 2023-09-29 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP6488938B2 (ja) 2019-03-27

Similar Documents

Publication Publication Date Title
US10770380B2 (en) Semiconductor device and method for manufacturing semiconductor device
US9966327B2 (en) Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
JP6444707B2 (ja) 電子部品、その製造方法及び製造装置
JP6619356B2 (ja) 電力用半導体装置およびその製造方法
JP5098440B2 (ja) 電力半導体装置の製造方法
WO2016136021A1 (ja) 電子部品、その製造方法及び製造装置
JP6488938B2 (ja) 電子装置の製造方法
TWI672711B (zh) 絕緣金屬基板及其製造方法
JP2010272556A (ja) モールドパッケージおよびその製造方法
US9691697B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP5452210B2 (ja) 半導体装置及びその製造方法
US7152316B2 (en) Hybrid integrated circuit device and method of manufacturing the same
JP4888085B2 (ja) 半導体装置の製造方法
JP2012248907A (ja) 電力半導体装置
JP6098467B2 (ja) 電子装置の製造方法
JP2001358263A (ja) 半導体装置およびその回路形成方法
TWM577178U (zh) 絕緣金屬基板
JP6536356B2 (ja) 電子装置の製造方法
JP5217014B2 (ja) 電力変換装置およびその製造方法
JP4946959B2 (ja) 半導体装置の製造方法
JP2001144141A (ja) 半導体チップの実装方法
JP2009016380A (ja) 半導体装置及びその製造方法
JP4293232B2 (ja) 半導体装置の製造方法
JP7237214B2 (ja) 半導体パワーモジュールのための金属基板構造および金属基板構造の製造方法ならびに半導体パワーモジュール
JP2015012161A (ja) 電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190211

R151 Written notification of patent or utility model registration

Ref document number: 6488938

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250