JP2019161174A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2019161174A JP2019161174A JP2018049747A JP2018049747A JP2019161174A JP 2019161174 A JP2019161174 A JP 2019161174A JP 2018049747 A JP2018049747 A JP 2018049747A JP 2018049747 A JP2018049747 A JP 2018049747A JP 2019161174 A JP2019161174 A JP 2019161174A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- recess
- circuit board
- bonding material
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/3223—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a pin of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
- H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
Abstract
Description
本発明の実施の形態に係る半導体装置は、図1に示すように、2個の半導体モジュールが並列接続されることにより大容量化が図られている、いわゆる2in1型のパワー半導体装置である。並列接続された2個の半導体モジュールの周囲は樹脂封止され、封止樹脂20により電気的に周囲と絶縁されている。
次に本発明の実施の形態に係る半導体装置の製造方法を、図6〜図21を用いて説明する。まず図6に示すように、複数の外部端子、第1インプラントピン及び第2インプラントピンを支持するための貫通孔が形成されたプリント回路基板28(8,14,15)を用意する。外部端子9a,9bは端子用貫通孔8a,8bに挿し込まれ、第1インプラントピン10aは第1ピン用貫通孔18aに挿し込まれ、第2インプラントピン10bは第2ピン用貫通孔18bにそれぞれ挿し込まれる。そして図7に示すように、すべての外部端子、第1インプラントピン及び第2インプラントピンをそれぞれ対応する貫通孔にそれぞれ圧入して、インプラントプリント回路基板を準備する。
(外部端子の圧入量)−(凹部の深さ)
の値をインプラントプリント回路基板の初期高さとして設定できる。
(第1インプラントピンの圧入量)+(チップ上ピン接合材の厚さ)、又は、
(第2インプラントピンの圧入量)+(金属層上ピン接合材の厚さ)
の値をインプラントプリント回路基板の高さとして算出する。
図5に示したように、本発明の実施の形態に係る半導体装置の絶縁回路基板の金属層に設けられる凹部は、側壁の傾斜面が下側に向かって細くなっている形状(テーパー状)であった。しかし図22に示す第1変形例に係る半導体装置の場合のように、凹部21b1は、側壁の傾斜面が、下側に向かって拡がる逆テーパー状であって、底の幅R3が開口部の幅R2よりも長くてもよい。開口部の高さにおける外部端子9bの最大幅R1に、設定された位置ずれ調整値(ΔDL+ΔDR)が加えられていれば、凹部21b1の開口部の幅R2は底の幅R3よりも短くてもよい。第1変形例に係る半導体装置の凹部21b1は、深さ方向及び水平方向の幅を制御するエッチングの実施等により形成できる。
図23に示すように、側壁が傾斜面を有する凹部21b2の断面形状は、深さ方向の中央の幅R4が、開口部の幅R2及び底の幅R3よりも長くてもよい。開口部の高さにおける外部端子9bの最大幅R1に、設定された位置ずれ調整値(ΔDL+ΔDR)が加えられていれば、凹部21b2は球状であってもよい。第2変形例に係る半導体装置の凹部21b2もエッチング等により形成できる。第2変形例に係る半導体装置の他の構成については、図1〜図21を用いて説明した半導体装置と等価である。
図24に示すように、外部端子9b1の下端が、副金属層2bに向かって細くなっている形状(テーパー状)であってもよい。第3変形例における半導体装置の凹部21b3の場合、開口部の幅R2に、開口部の高さにおける外部端子9b1の最大幅R1aに、位置ずれ調整値(ΔDL+ΔDR)が加えられている。また側壁の傾斜面の幅w及び深さdについても、図24に示すように、0.3:1.0の比が成立する。第3変形例に係る半導体装置の他の構成については、図1〜図21を用いて説明した半導体装置と等価である。
図5に示した凹部21bの底は、凹部21bの周囲の厚みより薄い副金属層2bの上面であった。しかし図25(a)に示すように、凹部21b4の内側で金属層2bがすべて除去され、底が絶縁板1aの上面であってもよい。第4変形例に係る半導体装置における凹部21b4は、例えばDCB基板の絶縁回路基板に対して、回路パターンのエッチングと凹部のエッチングとを同時に実施することにより、深さが回路パターンの溝と同じ深さの凹部21b4を形成できる。
また絶縁回路基板として、絶縁板と金属層との間に、銀(Ag)ロウ等を主材料とする接合層を介在させたAMB基板等を採用してもよい。図25(b)中には、絶縁板1aと上側の副金属層2bとの間に上側接合層12aが設けられると共に、絶縁板1aと下側の放熱板3aとの間に下側接合層12bが設けられた絶縁回路基板が例示されている。凹部21b5は、AMB基板等に対して、凹部21b5の底の下に、凹部21b5の周囲の厚みより薄い副金属層2bが残存するように深さを制御したエッチングを実施すれば形成できる。第5変形例に係る半導体装置の他の構成については、図1〜図21を用いて説明した半導体装置と等価である。
また接合層を有する絶縁回路基板を用いた半導体装置においては、図25(a)に示した第4変形例に係る半導体装置の凹部21b4のように、凹部の底が接合層の上面であってもよい。図25(c)に示すように、上側接合層12a及び下側接合層12bを有する絶縁回路基板を用いる第6変形例に係る半導体装置では、凹部21b6の底が上側接合層12aの上面である。
また接合層を有する絶縁回路基板を用いた半導体装置においては、図25(a)に示した第4変形例に係る半導体装置の凹部21b4のように、凹部の底が絶縁板の上面であってもよい。図25(d)に示すように、上側接合層12a及び下側接合層12bを有する絶縁回路基板を用いる第7変形例に係る半導体装置では、凹部21b7の底が絶縁板1aの上面である。
本発明は上記の開示した実施の形態によって説明したが、この開示の一部をなす論述及び図面は、本発明を限定するものであると理解すべきではない。本開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかになると考えられるべきである。
2a,2c 主金属層
2b,2d,2e,2f,2g,2h 副金属層
2p1,2p2 金属板
3a,3b 放熱板
4a,4b 第1接合材
5 第2接合材
6 半導体チップ
7 第3接合材
8 絶縁基板
8a,8b 端子用貫通孔
9a,9b 外部端子
9b1 外部端子
10a 第1インプラントピン
10b 第2インプラントピン
11 金属層上ピン用接合材
12a 上側接合層
12b 下側接合層
14 上側回路パターン
15 下側回路パターン
16 最適接合位置
18a 第1ピン用貫通孔
18b 第2ピン用貫通孔
20 封止樹脂
21a,21b 凹部
21b1,21b2,21b3,21b4,21b5,21b6,21b7 凹部
20a,20b 取付孔
22 チップ搭載予定位置
26 第1ピン接合予定位置
27 第2ピン接合予定位置
28 プリント回路基板
G1 インプラントプリント回路基板
G2 ピン用接合材群
G3 半導体チップ群
G4 第2接合材群
G5 第1接合材群
G6 一対の絶縁回路基板
Claims (19)
- 凹部を有する金属層、及び該金属層が上面上に設けられた絶縁板を備えた絶縁回路基板と、
前記凹部の開口部の幅より狭い幅の下端を有し、該下端が前記凹部に挿入された外部端子と、
前記外部端子を直接支持するプリント回路基板と、
前記凹部の内側に配置され、前記外部端子の下端と前記金属層との間を導電接続する第1接合材と、
を備えることを特徴とする半導体装置。 - 前記金属層の上に配置された第2接合材と、
前記第2接合材の上に設けられた半導体チップと、
前記プリント回路基板に支持されたピンと、
前記半導体チップと前記ピンとの間に配置された第3接合材とを更に備えることを特徴とする請求項1に記載の半導体装置。 - 前記第2接合材の融点が、前記第1接合材及び前記第3接合材の融点以上であることを特徴とする請求項2に記載の半導体装置。
- 前記凹部の開口部の幅には、該開口部の高さにおける前記外部端子の最大幅に、0.5mm以上3mm以下に設定された位置ずれ調整値が加えられていることを特徴とする請求項1〜3のいずれか一項に記載の半導体装置。
- 前記凹部の底が、前記凹部の周囲の厚みより薄い前記金属層であることを特徴とする請求項1〜4のいずれか一項に記載の半導体装置。
- 前記凹部の底が、前記絶縁板と前記金属層との間に介在する接合層であることを特徴とする請求項1〜4のいずれか一項に記載の半導体装置。
- 前記凹部の底が、前記絶縁板であることを特徴とする請求項1〜4のいずれか一項に記載の半導体装置。
- 前記凹部の側壁は、傾斜面を有することを特徴とする請求項1〜7のいずれか一項に記載の半導体装置。
- 前記凹部の開口部の幅が、前記凹部の底の幅よりも長いことを特徴とする請求項8に記載の半導体装置。
- 前記傾斜面の幅と前記凹部の深さの比は、0.3:1.0であることを特徴とする請求項9に記載の半導体装置。
- 前記凹部の深さ方向の中央部の幅が、前記開口部の幅及び前記凹部の底の幅よりも長いことを特徴とする請求項9に記載の半導体装置。
- 前記外部端子の下端の厚さが、前記金属層に向かって細くなっていることを特徴とする請求項1〜11のいずれか一項に記載の半導体装置。
- 棒状の外部端子を直接支持するプリント回路基板を準備する工程と、
絶縁板の上に配置した金属層に開口部を有する凹部を形成した絶縁回路基板を準備する工程と、
前記凹部の内側に第1接合材を配置する工程と、
前記プリント回路基板に支持された前記外部端子を前記凹部内の前記第1接合材に接触するように前記プリント回路基板を前記絶縁回路基板に近づける工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記プリント回路基板を準備する工程は、前記外部端子及びピンが前記プリント回路基板に支持される工程であって、
前記プリント回路基板を前記絶縁回路基板に近づける工程の前に、更に、前記金属層の上に第2接合材を介して半導体チップを搭載する工程と、
前記半導体チップの上に第3接合材を配置する工程と、を順に含み、
前記プリント回路基板を前記絶縁回路基板に近づける工程の際に前記ピンを前記第3接合材に接触させ、
更に、前記第1接合材及び前記第3接合材を同時に液状化することで、前記半導体チップと前記ピンとの相対的位置が自己整合的に調整される工程を含むことを特徴とする請求項13に記載の半導体装置の製造方法。 - 前記第1接合材及び前記第3接合材が同時に液状化している際、前記第2接合材の固形状態を維持することを特徴とする請求項14に記載の半導体装置の製造方法。
- 前記第1接合材、前記第2接合材及び前記第3接合材を同時に液状化することを特徴とする請求項14に記載の半導体装置の製造方法。
- 前記外部端子が前記凹部に挿入された際の前記凹部の開口部の高さにおける前記外部端子の最大幅に、0.5mm以上3mm以下に設定された位置ずれ調整値を加えて前記凹部を形成することを特徴とする請求項13〜16のいずれか一項に記載の半導体装置の製造方法。
- 前記金属層において、前記凹部を形成するエッチングと回路パターンを形成するエッチングとを別々に行うことを特徴とする請求項14〜17のいずれか一項に記載の半導体装置の製造方法。
- 前記金属層において、前記凹部と回路パターンとを同じエッチングにより同時に形成することを特徴とする請求項14〜17のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018049747A JP7214966B2 (ja) | 2018-03-16 | 2018-03-16 | 半導体装置及び半導体装置の製造方法 |
US16/269,258 US10923414B2 (en) | 2018-03-16 | 2019-02-06 | Semiconductor device and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018049747A JP7214966B2 (ja) | 2018-03-16 | 2018-03-16 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019161174A true JP2019161174A (ja) | 2019-09-19 |
JP7214966B2 JP7214966B2 (ja) | 2023-01-31 |
Family
ID=67904570
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018049747A Active JP7214966B2 (ja) | 2018-03-16 | 2018-03-16 | 半導体装置及び半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10923414B2 (ja) |
JP (1) | JP7214966B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102020214734A1 (de) | 2020-01-23 | 2021-07-29 | Fuji Electric Co., Ltd. | Halbleitervorrichtung |
US11521925B2 (en) | 2019-10-28 | 2022-12-06 | Fuji Electric Co., Ltd. | Semiconductor module |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7067255B2 (ja) * | 2018-05-16 | 2022-05-16 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
US11715679B2 (en) * | 2019-10-09 | 2023-08-01 | Texas Instruments Incorporated | Power stage package including flexible circuit and stacked die |
JP7409035B2 (ja) * | 2019-11-19 | 2024-01-09 | 富士電機株式会社 | 半導体装置、半導体製造装置及び半導体装置の製造方法 |
US20210195734A1 (en) * | 2019-12-23 | 2021-06-24 | Qdos Flexcircuits Sdn Bhd | Integrated circuit substrate having a recess for receiving a solder fillet |
JP2022046369A (ja) * | 2020-09-10 | 2022-03-23 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
DE102022208580A1 (de) | 2022-08-18 | 2023-07-06 | Zf Friedrichshafen Ag | Halbbrückenmodul |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014157926A (ja) * | 2013-02-15 | 2014-08-28 | National Institute Of Advanced Industrial & Technology | 接合方法及び半導体モジュールの製造方法 |
JP2014200825A (ja) * | 2013-04-05 | 2014-10-27 | 富士電機株式会社 | 加圧加熱接合構造及び加圧加熱接合方法 |
JP2014229763A (ja) * | 2013-05-23 | 2014-12-08 | 株式会社デンソー | 電子装置、および電子装置の製造方法 |
JP2015517226A (ja) * | 2012-05-04 | 2015-06-18 | アー.ベー.ミクロエレクトロニクゲゼルシャフト ミト ベシュレンクテル ハフツング | 回路板、特には、導電性基板を備える電力モジュールのための回路板 |
JP2017224736A (ja) * | 2016-06-15 | 2017-12-21 | 富士電機株式会社 | 半導体装置、製造方法、及び導電性ポスト |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002027786A1 (fr) * | 2000-09-25 | 2002-04-04 | Ibiden Co., Ltd. | Element semi-conducteur, procede de fabrication d'un element semi-conducteur, carte a circuit imprime multicouche, et procede de fabrication d'une carte a circuit imprime multicouche |
KR100593049B1 (ko) * | 2002-08-09 | 2006-06-28 | 가시오게산키 가부시키가이샤 | 반도체 장치 및 그 제조방법 |
JP4559163B2 (ja) * | 2004-08-31 | 2010-10-06 | ルネサスエレクトロニクス株式会社 | 半導体装置用パッケージ基板およびその製造方法と半導体装置 |
US20060076677A1 (en) * | 2004-10-12 | 2006-04-13 | International Business Machines Corporation | Resist sidewall spacer for C4 BLM undercut control |
JP4619223B2 (ja) * | 2004-12-16 | 2011-01-26 | 新光電気工業株式会社 | 半導体パッケージ及びその製造方法 |
JP4570092B2 (ja) | 2005-07-19 | 2010-10-27 | ニチコン株式会社 | 半導体モジュール |
US8420520B2 (en) * | 2006-05-18 | 2013-04-16 | Megica Corporation | Non-cyanide gold electroplating for fine-line gold traces and gold pads |
JP2007317979A (ja) * | 2006-05-29 | 2007-12-06 | Toshiba Corp | 半導体装置の製造方法 |
US7652374B2 (en) | 2006-07-31 | 2010-01-26 | Chi Wah Kok | Substrate and process for semiconductor flip chip package |
TW200915511A (en) * | 2007-06-15 | 2009-04-01 | Rohm Co Ltd | Semiconductor device |
US8154114B2 (en) * | 2007-08-06 | 2012-04-10 | Infineon Technologies Ag | Power semiconductor module |
TWI397978B (zh) * | 2007-12-12 | 2013-06-01 | Ind Tech Res Inst | 晶片結構及其製程與覆晶封裝結構及其製程 |
KR100924559B1 (ko) * | 2008-03-07 | 2009-11-02 | 주식회사 하이닉스반도체 | 반도체 패키지의 제조 방법 |
JP5083226B2 (ja) | 2009-01-14 | 2012-11-28 | 富士電機株式会社 | 半導体装置およびその製造方法 |
US8531015B2 (en) * | 2009-03-26 | 2013-09-10 | Stats Chippac, Ltd. | Semiconductor device and method of forming a thin wafer without a carrier |
KR101067207B1 (ko) * | 2009-04-16 | 2011-09-22 | 삼성전기주식회사 | 트렌치 기판 및 그 제조방법 |
CN102097383B (zh) * | 2009-12-15 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 双位快闪存储器的制作方法 |
US8759209B2 (en) * | 2010-03-25 | 2014-06-24 | Stats Chippac, Ltd. | Semiconductor device and method of forming a dual UBM structure for lead free bump connections |
JP5691475B2 (ja) | 2010-12-15 | 2015-04-01 | 富士電機株式会社 | 半導体装置およびその製造方法 |
US9324677B2 (en) * | 2011-04-04 | 2016-04-26 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
US8586420B2 (en) | 2011-09-29 | 2013-11-19 | Infineon Technologies Ag | Power semiconductor arrangement and method for producing a power semiconductor arrangement |
JP5953790B2 (ja) | 2011-10-12 | 2016-07-20 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
JP5870669B2 (ja) | 2011-12-14 | 2016-03-01 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
US8822327B2 (en) * | 2012-08-16 | 2014-09-02 | Infineon Technologies Ag | Contact pads with sidewall spacers and method of making contact pads with sidewall spacers |
WO2014061211A1 (ja) | 2012-10-15 | 2014-04-24 | 富士電機株式会社 | 半導体装置 |
CN105103289B (zh) * | 2013-05-16 | 2018-08-24 | 富士电机株式会社 | 半导体装置 |
JP2016006806A (ja) * | 2013-06-05 | 2016-01-14 | 富士電機株式会社 | 半導体装置 |
WO2014203798A1 (ja) * | 2013-06-19 | 2014-12-24 | 富士電機株式会社 | 半導体装置 |
SG10201401622RA (en) * | 2014-04-17 | 2015-11-27 | Delta Electronics Int’L Singapore Pte Ltd | Package structure |
US20150371938A1 (en) * | 2014-06-19 | 2015-12-24 | Invensas Corporation | Back-end-of-line stack for a stacked device |
US9472483B2 (en) * | 2014-12-17 | 2016-10-18 | International Business Machines Corporation | Integrated circuit cooling apparatus |
KR101933408B1 (ko) * | 2015-11-10 | 2018-12-28 | 삼성전기 주식회사 | 전자부품 패키지 및 이를 포함하는 전자기기 |
-
2018
- 2018-03-16 JP JP2018049747A patent/JP7214966B2/ja active Active
-
2019
- 2019-02-06 US US16/269,258 patent/US10923414B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015517226A (ja) * | 2012-05-04 | 2015-06-18 | アー.ベー.ミクロエレクトロニクゲゼルシャフト ミト ベシュレンクテル ハフツング | 回路板、特には、導電性基板を備える電力モジュールのための回路板 |
JP2014157926A (ja) * | 2013-02-15 | 2014-08-28 | National Institute Of Advanced Industrial & Technology | 接合方法及び半導体モジュールの製造方法 |
JP2014200825A (ja) * | 2013-04-05 | 2014-10-27 | 富士電機株式会社 | 加圧加熱接合構造及び加圧加熱接合方法 |
JP2014229763A (ja) * | 2013-05-23 | 2014-12-08 | 株式会社デンソー | 電子装置、および電子装置の製造方法 |
JP2017224736A (ja) * | 2016-06-15 | 2017-12-21 | 富士電機株式会社 | 半導体装置、製造方法、及び導電性ポスト |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11521925B2 (en) | 2019-10-28 | 2022-12-06 | Fuji Electric Co., Ltd. | Semiconductor module |
DE102020214734A1 (de) | 2020-01-23 | 2021-07-29 | Fuji Electric Co., Ltd. | Halbleitervorrichtung |
US11191157B2 (en) | 2020-01-23 | 2021-11-30 | Fuji Electric Co., Ltd. | Semiconductor device having buffer structure for external terminals |
JP7476540B2 (ja) | 2020-01-23 | 2024-05-01 | 富士電機株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20190287887A1 (en) | 2019-09-19 |
US10923414B2 (en) | 2021-02-16 |
JP7214966B2 (ja) | 2023-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7214966B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP3853263B2 (ja) | 半導体装置 | |
JP6303623B2 (ja) | 半導体装置、半導体装置の製造方法、位置決め治具 | |
TW201401397A (zh) | 製造電子裝置之方法及電子組件安裝裝置 | |
US20210233885A1 (en) | Semiconductor device and lead frame member | |
WO2013021726A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5442216B2 (ja) | Sawデバイス | |
JP4888085B2 (ja) | 半導体装置の製造方法 | |
JP2002026195A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JPH06151506A (ja) | フリップチップ実装用基板の電極構造 | |
JP2004221460A (ja) | 半導体部品、半導体装置、及び該半導体装置の製造方法 | |
US11978683B2 (en) | Semiconductor apparatus | |
JP7310161B2 (ja) | 半導体装置及びその製造方法 | |
JP2022086687A (ja) | 半導体モジュール及び半導体モジュールの製造方法 | |
US20210398866A1 (en) | Package for containing electronic component, and electronic device | |
JP4946959B2 (ja) | 半導体装置の製造方法 | |
JP5217013B2 (ja) | 電力変換装置およびその製造方法 | |
JPH06252326A (ja) | 多端子部品、配線基板、多端子部品の実装構造 | |
TWI770923B (zh) | 放大模組 | |
TWI803127B (zh) | 半導體元件組裝方法、半導體元件和電子設備 | |
JP2002184791A (ja) | 半導体デバイス | |
JP2008147427A (ja) | 電子部品装置及び電子部品の実装方法 | |
JP2005249803A (ja) | 光学式エンコーダおよび光学式エンコーダの固定側素子取り付け方法 | |
JP2022046369A (ja) | 半導体装置および半導体装置の製造方法 | |
TW202230673A (zh) | 半導體元件組裝方法、半導體元件和電子設備 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20190401 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20190726 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220125 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220317 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220809 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221019 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20221019 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20221028 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20221101 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230102 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7214966 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |